DE2727634A1

DE2727634A1 - Ladungsverschiebungs-analog-digital- umsetzer

Info

Publication number: DE2727634A1
Application number: DE19772727634
Authority: DE
Inventors: Walter John Butler; Charles William Eichelberger
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1976-06-21
Filing date: 1977-06-20
Publication date: 1977-12-29
Also published as: JPS538557A; US4070666A; FR2356315A1

Description

Die Erfindung betrifft einen Ladungsverschiebungs-Analog-Digital-Umsetzer, bei dem ein differentiales, analoges Eingangssignal unter einer dosierten Verschiebung von Ladung aus einer ersten Ladungsspeicherzelle während eines zwei Teile aufweisenden Umsetzungszyklus in ein digitales Ausgangssignal umsetzbar ist, wobei der Umsetzungszyklus aus einer Nullpunktsphase und einer Meßphase besteht und an die Ladungsspeicherzelle ein auf einen vorherbestimmten Schwellenwert ansprechender Komparator angeschlossen ist, der beim überschreiten oder Erreichen eines vorherbestimmten Wertes der Ladung in der Ladungsspeicherzelle ein Ausgangssignal abqibt.

Gewöhnlich sind Analog-Digital-Umsetzer dieser Art derart ausgelegt, daß sie ohne einen Süßeren Zusatzschaltkreis, mit dessen Hilfe die Signale dem Analog-Digital-Umsetzer mit der richtigen Polarität zugeführt werden, nur einpolige Signale umsetzen. Selbstverständlich ist es in manchen Fällen wünschenswert, einen Analog-Digital-Umsetzer zur Hand zu haben, der die Polarität des angelegten Eingannssignales automatisch feststellt und dessen Ausgang eine Anzeige für die Größe und die Polarität des Eingangssignales liefert. Um diese zweipolige Arbeitsweise zu verwirklichen, wurden in der Praxis bei bekannten Geräten ein künstlicher Bezugspunkt etwa in der Mitte des Bereiches des Analog-Digital-Umsetzers vorgesehen und EingangsSpannungen in Bezug auf diesen Punkt gemessen, wodurch ein künstlicher Nullpunkt hergestellt wurde. Dadurch werden aber offensichtlich die Nenndaten eines derartigen Gerätes bezüglich der maximal

709852/1097

meßbaren Spannungsamplitude und der Auflösung herabgesetzt.

Aufgabe der Erfindung ist es, einen Ladungsverschiebungs-Analog-Digital-Umsetzer zu schaffen, der sich selbsttätig an positive oder negative Eingangssignale anpaßt, wobei eine automatische Polaritätsabtastung vorgesehen werden kann, ohne die Auflösung des Umsetzers gegenüber einem einpoligen Gerät zu verschlechtern. Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst.

Ein Vorteil des neuen zweipoligen Analog-Digital-Umsetzers mit quantisierter Ladungsverschiebung ist es, daß er unmittelbar dazu geeignet ist, in der MOS-Technologie auf einem einzigen Chip integriert hergestellt zu werden.

Der neue Analog-Digital-Umsetzer kann sowohl positive als auch negative differentiale Eingangssignale verarbeiten. Ein Umsetzungs- oder Meßzyklus besteht aus zwei Phasen, einer ersten Nullpunktsphase und einer zweiten Meßphase, die zusammen einen vollen Zyklus bilden. Eine erste und zweite Eingangsklemme sind vorgesehen, die wahlweise an eine Ladungsspeicherzelle anschließbar sind, die in einem bevorzugten Ausführungsbeispiel eine kapazitive Ladungsspeicherzelle ist. Eine der beiden Eingangsklemmen ist während jeder Nullpunkts- oder Meßphase an die Ladungsspeicherzelle angeschlossen. Bei einem bevorzugten Ausführungsbeispiel wird die Ladungsmenge in der Ladungsspeicherzelle kontinuierlich mit Hilfe eines Schwellenwertdetektors gemessen, der ein Ausgangssignal liefert, wenn die Ladungsmenge einen vorher bestimmten Wert über-

709852/1097

schreitet. Während der Nullpunktsphase eines Meßzyklus wird Ladung einem ersten Anschluß der LadungsSpeicherzelle zugeführt, während der zweite Anschluß mit einer der beiden Eingangsklemmen verbunden ist. Am Ende der Nullpunktsphase, wenn der Schwellenwertdetektor durch Erzeugen eines Ausgangssignales anzeigt, daß der Schwellenv/ert der Ladung erreicht wurde, wird der zweite Anschluß der Ladungsspeicherzelle an die andere Eingangsklemme angeschaltet und, falls die PolungsverhMltnisse an der ersten und zweiten Eingangsklemme richtig sind, sinkt die
Spannung an dem Eingang des Schwellenwertdetektors bis unter den Schwellenwert ab und das A-usgangssignal verschwindet. Bei nicht richtigen Polungsverhältnissen an den Eingangsklemmen steigt die Spannung an dem Schwellenwertdetektor an, statt abzusinken und das Ausgangssignal des Schwellenwertdetektors verschwindet nicht, wenn der Schwellenwert erreicht ist; die Eingangsklemmen werden dann so umgeschaltet, daß die vorher verbundene Eingangsklemme abgetrennt und die abgetrennte Eingangsklemme verbunden wird. Schaltmittel, die auf die über die Umschaltung der Eingangssignale hinausgehende Fortdauer des Ausgangssignales des Schwellenwertdetektors ansprechen, verursachen eine Änderung des Funktionsablaufes derart, daß was normalerweise der Beginn einer Meßphase eines Umsetzungszyklus gewesen wäre nun zu einer Nullpunktsphase wird, wobei dementsprechend der Ladungsspeicherzelle ein Vorladungssignal zugeführt wird. Solange die an den Analog-Digital-Umsetzer angelegten Eingangsspannungen ihre
Polarität nicht wieder verändern, sind die nachfolgenden Phasen, die sonst Nullpunktsphasen gewesen wären, Meß-

- IO -

709852/1097

phasen und umgekehrt. Diese Bedingungen bleiben solange erhalten, bis ein Ausgangssignal des Schwellenwertdetektors und der Beginn einer Meßphase zusammenfallen, wodurch ein entgegengesetzter Anschluß des Eingangssignales an die Eingänge des Analog-Digital-Umsetzers angezeigt wird und zu diesem Zeitpunkt die Nullpunktsphaso und die Meßphase wiederum miteinander vertauscht werden.

In der Zeichnung sind Ausführungsbeispiele der Erfindung dargestellt. Es zeigen:

Fig. 1 einen Teil eines Blockschaltbilds eines Analog-Digital-Umsetzers gemäß der Erfindung,

Fig.2a Diagramme zur Veranschaulichung des Spannungsverbis 2i lauf es von verschiedenen in dem Analog-Digital-Umsetzer nach Fig. 1 auftretenden Signalen,

Fig. 3 ein Blockschaltbild eines Analog-Digital-Umsetzers nach Fig. 1 mit einer Eingangssignal-Polaritätsanzeige und

Fig. 4 ein weiteres AusfUhrungsbeispiel eines Analog-Digital-Umsetzers gemäß der Erfindung in einem auszugsweisen Schaltbild.

- 11 -

709852/1037

Nur der für das Verständnis der vorliegenden Erfindung notwendige Teil eines Ladungsverschiebungs-Analog-Digital-Umsetzers ist in Fig. 1 dargestellt.Er weist eine Ladungsspeicherzelle 1O auf, die in einer integrierten Ausführungsform dieser Erfindung zweckmäßigerweise ein MOS-Kondensator ist, an dessen erstem Anschluß 12 und zweitem Anschluß 14 jeweils Spannungen V_ und V₁ auftreten. Der Anschluß 12 ist über Halbleiterschalter 16 und 18 jeweils mit einer ersten Eingangsklemme 20 und einer zweiten Eingangsklemme 21 verbunden. Die Halbleiterschalter 16 und werden durch Anlegen geeigneter Auslöseimpulse an deren Tore 22 und 24 wahlweise eingeschaltet. Der Anschluß 14 der kapazitiven Ladungsspeicherzelle 10 ist über einen Halbleiterschalter 26 mit einem Kondensator 28 verbunden. Der Kondensator 28 liegt weiterhin über einen Halbleiterschalter 30 an einer Spannungsquelle V . Die Halbleiterschalter 30 und 26 werden durch ihre Tore 32 und 34 jeweils über die Anschlüsse 36 und 28 zugeführte Signale 01 und 02 wahlweise abwechselnd angesteuert. Der Anschluß 14 der Ladungsspeicherzelle 10 ist außerdem über einen Halbleiterschalter 40 mit einem Anschluß 42 verbunden, der an eine Vorladungsspannungsquelle V angeschlossen ist. Der Halbleiterschalter 4O wird durch Anlegen eines Signales an seine Torelektrode 44 gesteuert. Weiterhin steht der Anschluß 14 der kapazitiven Ladungsspeicherzelle 10 mit einem Eingang 46 eines Schwellenwertdetektors oder Komparators 48 in Verbindung, dessen erster Eingang 50 über einen Anschluß 52 mit einer Schwellenwertspannungsquelle V_fcn verbunden ist. Der Komparator 48 spricht auf das an seinem zweiten Eingang 46 angelegte Signal an und

709852/1097 - 12 -

gibt an seiner Ausgangsklemme 54 immer dann ein Ausgangssignal ab, wenn das an seinem zweiten Eingang 46 liegende Signal größer als das an seinem ersten Eingang 50 vorhandene Signal ist. Für den Fachmann ist es selbstverständlich, daß V.. keine wirklich vorhandene Spannungsquelle sein muß, sondern hier nur die Schwellenwertspannung des Komparators 48 darstellt. Mit 06 ist das Signal bezeichnet, das der Komparator 48 erzeugt, wenn das an seinem zweiten Eingang 46 liegende Signal großer als das an seinem ersten Eingang 5O vorhandene Signal ist.

Die Funktionsweise des bisher beschriebenen Teiles des Analog-Digital-Umsetzers ist im wesentlichen identisch mit derjenigen <1es Umsetzers nach der US-Patentanmeldung 628 401. Die Umsetzung eines analogen Signales in ihr digitales Äquivalent beginnt mit dem Einschalten einer der Halbleiterschalter 16 oder 18, wobei beispielsweise das an der Eingangsklemme 21 liegende Signal dem Anschluß 12 der kapazitiven Ladungsspeicherzelle 10 zugeführt wird. Durch wechselweises Ansteuern der Tore 32 und 34 mittels der Steuersignale 01 und 02, die in den Fig. 2b und 2c dargestellt sind, werden anschließend Ladungspakete zu der kapazitiven Ladungsspeicherzelle verschoben. Die Größe dieser verschobenen Ladungspakete wird durch das Größenverhältnis der Kapazitäten der Ladungsspeicherzelle 10 und des Kondensators 28 sowie durch die Größe der Spannung V bestimmt. Während der Ladungsverschiebung vergrößert sich die mit V₁ bezeichnete und an dem Anschluß 14 auftretende Spannung und nähert sich der Schwellenwertspannung des Komparators 48,

709852/1097 _

13 -

bis die Schwellenwertspannung überschritten wird, wobei zu diesem Zeitpunkt 06 aus dem logischen Null-Pegel in den logischen Eins-Pegel übergeht. Während 06 umschaltet, verändern nicht dargestellte Steuermittel gleichzeitig die Zustände der Transistorschalter 16 und 18, so daß der Transistorschalter 18 geöffent wird, wohingegen der Transistorschalter 16 geschlossen wird und die Meßphase des Unisetzungszyklus einleitet. Während dieser Meßphase wird die Zahl der zu der kapazitiven Ladungsspeicherzelle 1O verschobenen Ladungspakete gezählt, wobei die bis zum nochmaligen Erreichen des Schwellenwertes des Komparators 48 notwendige Anzahl direkt proportional der Differenz der zwischen den an den Eingangsklemmen 20 und 21 liegenden Spannungen ist. Am Ende der Meßphase des Umsetzungszyklus verändert nochmals seinen Pegel von Null auf Eins, nachdem er zu Beginn der Meßphase des Umsetzungszyklus von Eins auf Null zurückgesprungen war. Weiterhin erzeugen am Ende der Meßphase des Umsetzungszyklus die Steuermittel an der Torelektrode 44 des Halbleiterschalters 40 ein Signal, um die Spannung V mit dem Anschluß 14 zu verbinden, so daß die Anfangsspannung V₁ am Anschluß 14 der kapazitiven Ladungsspeicherzelle 10 unterhalb der Schwellenwertspannung des Komparators 48 eingestellt wird. Dies ist notwendig, um sicherzustellen, daß während der 1. Phase oder der Nullpunktphase des Umsetzungszyklus die Spannung V. vor einer endlichen Anzahl von Ladungsverschiebungen die Schwellenwertspannung des Komparators nicht überschreitet.

- 14 -

709852/1097

Es sei darauf hingewiesen, daß die oben beschriebene Umsetzung voraussetzt, daß die an die Eingangsklemme 2O und 21 angelegten Spannungen in einer bestimmten V.'eise zueinander gepolt sind und daß insbesondere die an der Eingangsklemme 20 liegende Spannung negativer als die an der Eingangsklemme 21 liegende Spannung ist, so daß bei Beginn der Meßphase des Umsetzungszyklus durch Unterbrechen der Verbindung zwischen der Eingangsklemme 21 und dem Anschluß 12 und Herstellung einer Verbindung zwischen der Eingangsklemme 20 und dem Anschluß 12 die Spannung V.. bis unterhalb der Schwellenwert spannung des Komparators 48 absinkt, anstatt darüber anzusteigen.

Eine neue Vorrichtung sorgt nun für die korrekte Polung, so daß Signale an die Eingangsklemmen 2O und 21 angeschlossen werden können, ohne daß beachtet werden muß, welche der Eingangsklemmen 2O, 21 die positivere Spannung erhält. Dadurch wird der Meßbereich dieses Analog-Digital-Umsetzers doppelt so groß wie derjenige von bekannten Umsetzern, weil sowohl positive als auch negative Spannungen ohne Vertauschung der Anschlußverbindungen zwischen der unbekannten Spannungsquelle und den Eingangsklemmen 20 und 21 gemessen werden können.

Unter Zuhilfenahme der Fig. 1 und der Figuren 2a bis 2i ist die Wirkungsweise der Schaltung zur automatischen Polaritätsumschaltung leicht verständlich. Das Ausgangssignal 06 des Komparators 48 und das Taktsignal (Fig. 2b) sind jeweils an die Eingänge 58 und 56 eines UND-Gatters 60 angekoppelt. Das Ausgangssignal 06 wird

709852/1097 " ¹⁵

weiterhin zu den Eingängen 160 und 62 der bistabilen Kippglieder 64 und 66 sowie 2u dem Eingang 61 eines UND-Gatters 63 geführt. Die bistabilen Kippglieder 64 und sind JK-Typen, deren Ausgänge Q und Q abwechselnd in Abhängigkeit von dem am Eingang T liegenden Signal ein Eins-Signal aufweisen.Der Ausgang 68 des UHD-Gatters und der Ausgang 65 des UND-Gatters 63 sind mit den Eingängen 74 und 72 eines ODER-Gatters 7 6 verbunden. Der Ausgang 7O des bistabilen Kippgliedes 64 ist an den Eingang 67 des UND-Gatters 6 3 angeschlossen und der Ausgang 78 des ODER-Gatters 76 ist mit dem Tor 44 des Transistorschalters 40 verbunden. Der Ausgang 68 des UND-Gatters 60 ist weiterhin mit dem Rücksetzeingang des bistabilen Kippgliedes 64 in Verbindung. Die Ausgänge Q und Q des bistabilen Kippgliedes 66 sind an jeweils an die Tore 22 und 24 Halbleiterschalter 16 und 18 angekoppelt. Die Fig. 2i ist eine grafische Darstellung des Spannungsverlaufes der an der Eingangsklemme 20 in Bezug auf die Eingangsklemme 21 anliegenden Spannung. Die an die Eingangsklemme 20 angelegte Spannung sei in Bezug auf die an der Eingangsklemme 21 liegende Spannung vom Zeitpunkt T bis kurz nach dem Zeitpunkt T₁„ positiv, wobei diese Zeitpunkte willkürlich gewählt sind. Vom Zeitpunkt T_1g bis zum Zeitpunkt T₃₅ habe die Spannung die entgegengesetzte Polarität, d.h. eine negative. Es sei betont, daß die Bezeichnung "positive" und "negative" Spannung bis zu einem gewissen Grade willkürlich ist und daß die Polung, die als positiv oder negativ betrachtet wird, von den Eingenschaften des betreffenden Analog-Digital-Umsetzers abhängt. Im Fall der hier betrachteten p-Kanal-Bauelemente hat die zwischen den

709852/1097.

₁₆ .

Zeitpunkten T bis kurz nach T-„ an den Eingangsklemmen und 21 anliegende Spannung eine solche Polarität, daß die Eingangsklemme 20 positiver als die Eingangsklemme 21 ist. In ähnlicher Weise ist die an die Eingangsklemme 20 angelegte Spannung während des kurz nach T „ beginnenden Zeitraumes bis zum Zeitpunkt T₃₅ negativer als die der Eingangsklemme 21 zugeführte Spannung. Dies ist unmittelbar bei Bezug auf die Fig. 2i erkennbar.

Der Fig. 2a, in der der Spannungsverlauf an dem Anschluß 14 der kapazitiven Ladungsspeicherzelle 10 grafisch dargestellt ist, kann entnommen werden, daß der Umsetzungszyklus zwei Phasen umfaßt, eine von dem Zeitpunkt T₁ bis kurz nach dem Zeitpunkt T₁. andauernde Uullpunktsphase und eine Meßphase, die den kurz nach dem Zeitpunkt T_ beginnenden und bei T₁₅ endenden Zeitraum umfaßt. Am Zeitpunkt T₁ befindet sich 06 im Eins-Zustand solange V₁ gleich oder großer als die Schwellenwertspannung V. . ist. Das bistabile Kippglied 64 liefert an seinem Ausgang 70 immer dann ein Eins-Signal, wenn sich 06 zum zweiten Mal im Eins-Zustand befindet. Das an dem Ausgang 70 des bistabilen Kippgliedes 64 auftretende Signal wird dem UND-Gatter 63 zusammen mit 06 zugeführt und der Ausgang liefert immer dann ein Eins-Signal, wenn sowohl der Ausgang 70 als auch 06 einen Eins-Zustand aufweisen. Der Ausgang 65 ist an das ODER-Gatter 76 angeschlossen, das ein Ausgangssignal 03 an seinem Ausgang 78 liefert, welches in Fig. 2h dargestellt ist. Bei einem Eins-Pegel des Ausgangssignales 03 werden der Transistorschalter 40 eingeschaltet und die Spannungsquelle V an den Anschluß 14

709852/1097

_ 17 —

der kapazitiven Ladungsspeicherzelle 1O angeschlossen. Dies verursacht unmittelbar nach dem Zeitpunkt T₁ ein Absinken der Spannung V₁. Sobald V₁ unterhalb V_fch absinkt, gehen 06 und das der Torelektrode 44 des Transistorschalters 40 zugeführte Signal auf Null. Munmehr wird, wie beschrieben, Ladung mit Hilfe von abwechselnd auftretenden Signalen 01 und 02 bis zum nochmaligen Erreichen der Schwellenwertspannung zum Zeitpunkt T₅ verschoben. Der Komparator 48 liefert v/iederum ein Ausgangssignal mit einem Eins-Pegel, welches das bistabile Kippglied in seinen Wull-Zustand umschaltet, bei dem Q Null und Q Eins ist. An der Torelektrode 44 des Transistorschalters 4O liegt weiterhin ein Null-Signal an. Die Zustände der Transistorschalter 16 und 18 werden durch das bistabile Kippglied 66 verändert. Jedesmal, wenn ein Impuls an dem Ausgang 54 des Komparators 48 auftritt, ändert das bistabile Kippg¹ ied 66 seinen Zustand. !Jährend der Zeit zwischen T₁ und T₁. ist der Q-Ausgang 80 im Eins-Zustand, während an dem Q-Ausgang 82 ein Null-Signal liegt, so daß der Transistorschalter 16 leitend und der Transistorschalter 18 nichtleitend ist. Unmittelbar nach dem Zeitpunkt T₁. wird der Transistorschalter 18 leitend und der Transistorschalter 16 nichtleitend, so daß die negativere Spannung an den Anschluß 12 angekoppelt wird. Die unmittelbar nach dem Zeitpunkt T₅ auftretende Spannungsänderung der Spannung V₁ ist durch die Differenz zwischen den an den Eingangsklemmen 20 und 21 anliegenden Spannungen bestimmt. Die Zahl der zwischen den Zeitpunkten T₅ und T₁₅ auftretenden Ladungsverschiebungen ermöglicht die Messung der Größe dieser Spannungsdifferenz. Zum Zeitpunkt

709852/1097 ~ ¹⁸ "

T₁C geht das Ausgangssignal 06 wieder auf Eins, wobei das Kippglied 66 umschaltet und dessen Q- und Ö-Ausgange in den jeweils entgegengesetzen Zustand umkippen. Dabei wird der Transistorschalter 16 eingeschaltet und der Transistorschalter 18 ausgeschaltet. Zum gleichen Zeitpunkt schaltet das Kippglied 64 nochmals um, wobei der Ausgang 70 auf Eins geht und der Gatterelektrode 44 des Transistorschalters 4O wiederum ein Signal liefert, durch das die kapazitive Ladungsspeicherzelle 10 entladen werden kann. Zum Zeitpunkt T am Ende der zeiten NuIlpunktsphase wird der Schwellenwert erneut erreicht, 0t nimmt erneut den Eins-Pegel an und die Ausgänge 80 und 82 des bistabilen Kippgliedes 66 schalten mit einer kleinen Verzögerung wiederum um, wobei der Transistorschalter 16 aus- und der Transistorschalter 18 eingeschaltet wird.

Gerade zu diesem Zeitpunkt und ein wenig nach dem Zeitpunkt T ändert sich, wie aus Fig. 2i erkennbar ist, die Eingangsspannung plötzlich, indem die Polung zwischen den Eingangsklemmen 2O und 21 vertauscht wird. Beim Einschalten des Transistorschalter 18 steigt die Spannung an dem Anschluß 14, anstatt unterhalb die Schwellenwertspannung zu sinken und 06 bleibt im Eins-Zustand. Zum Zeitpunkt T₂₀ sind 01 und 06 beide im Eins-Zustand und verursachen so ein Eins-Signal am Ausgang 68 des UND-Gatters 60, das der Torelektrode 4 4 des Transistorschalters 40 zugeführt wird, der die Spannung V an den Anschluß 14 ankoppelt. Daher fällt die Spannung V. auf die Spannung V ab und 06 geht in den Mull-Zustand zurück.

709852/1097

- 19 -

Das an dem Ausgang 68 des UND-Gatters 6O auftretende Eins-Signal setzt das Kippglied 64 ebenfalls zurück und anstatt einer zweiten Meßphase beginnt eine Nullpunktsphase. Zum Zeitpunkt T₂₃ wird die Schwellenwertspannung erneut erreicht, so daß 06 in den Eins-Zustand übergeht und die bistabilen Kippglieder 64 und 66 umschalten. Der Transistorschalter 16 schaltet durch, während der Transistorschalter 18 sperrt, und da, wie in Fig. 2i dargestellt, die an der Eingangsklemme 2O anliegende Spannung kleiner ist als die Spannung an der Eingangsklemme 21, sinkt V. um einen Betrag ab, der der Differenz der an den Eingangsklemmen 20 und 21 liegenden Spannungen entspricht. Zu dem Zeitpunkt, zu dem V₁ absinkt, geht 06 in den Null-Zustand, und die Meßphase eines Umsetzungszyklus schließt sich in normaler Weise an. Zum Zeitpunkt T₃₁ wird die Schwellenwertspannung wieder erreicht, wobei die Zahl der Ladungsverschiebungen, die zwischen T₃₃ und T₃₀ auftreten, proportional zu der Größe der zwischen den Eingangsklemmen 20 und 21 angeschlossenen Spannung ist.

Der Schaltkreis nach Fig. 1 erfüllt grundsätzlich zwei Funktionen. Die Transistorschalter 16 und 18 werden einzeln wahlweise und abwechselnd betätigt, um aufeinanderfolgend eine Nullpunktsphase, eine Meßphase und eine Nullpunktsphase zu gestatten. Eine Nullpunktsphase setzt voraus, daß der Trasnistorschalter 4O durchgeschaltet wird, um V₁ auf einen durch V bestimmten Anfangswert zu bringen. Während eines Umsetzungszyklus werden am Ende einer Nullpunktsphase die Leitungszustände der Transistorschalter 16 und 18 umgekehrt, so daß die jeweils andere der Eingangsklemmen 20 und 21 mit dem An-

709852/1097

- 20 -

Schluß 12 der kapazitiven Ladungsspeicherzelle 10 verbunden wird. Die Nullpunktsphase muß bei p-Kanal-Bauelementen auftreten, wenn der Anschluß 12 mit der positiveren der an die Eingangskleimen 20 und 21 angeschlossenen Spannungen verbunden ist und deshalb muß bei Beginn der Meßphase die Spannung V₂ als Folge des Umschaltens der Transistorschalter 16 und 18 absinken. Dementsprechend wird am Ende der Nullpunktsphase bei einem Ansteigen von V- und infolgedessen auch V.. nach dem Umschalten der Transistorschalter 16 und 18 der Transistorschalter 40 eingeschaltet und erneut eine Nullpunktsphase statt einer Meßphase eingeleitet. Anschließend wird am Ende der neuen Mullpunktsphase eine Meßphase eingeleitet.

Fig. 3 zeigt ein Ausführungsbeispiel mit einem Schaltkreis zur Anzeige der Polarität des an den Analog-Digital-Umsetzers angeschlossenen Signales. Die den Bauteilen des Umsetzers nach Fig. 1 entsprechenden Bauelemente tragen in Fig. 3 die gleichen Bezugszeichen. Die Schaltung nach Fig. 3 enthält ein bistabiles Kippglied 84, das einen an dem Ausgang 80 des bistabilen Kippgliedes 66 liegenden ersten Eingang 86 aufweist und dessen zweiter Eingang mit dem Ausgang 82 des bistabilen Kippgliedes 66 verbunden ist. Die Eingänge 86 und 88 sind in üblicher Weise mit J und K bezeichnet und es versteht sich, daß das bistabile Kippglied 84 ein setzbares und rücksetzbares Kippglied mit einem Takteingang 90 ist, der an den Ausgang 78 des ODER-Gatters 76 angeschlossen ist. Die Ausgänge 9 2 und 94, die jeweils den Q und den Q Ausgang des bistabilen

709852/10S7

Kippgliedes 84 darstellen, liefern Eins-Signale, wenn die an die Eingänge 20 und 21 des Umsetzers angelegten Signale positiv oder negativ in Bezug auf die oben definierten Verhältnisse sind. Man erkennt unter Zuhilfenahme der Figuren 3 und 2, daß das bistabile Kippglied 84 auf die Ausgänge 8O und 82 des bistabilen Kippgliedes 66 anspricht, wenn ein Signal am Ausgang 78 des ODER-Gatters 76 auftritt. Aus Fig. 2 und insbesondere den Fig. 2f und 2h ist zu entnehmen, daß zum Zeitpunkt T ein Eins-Signal an dem Ausgang 73 zusammen mit einem Eins-Signal an dem Aufgang 80 auftritt, wodurch das bistabile Kippglied 84 derart umschaltet, daß an seinem Ausgang 92 ein Eins-Signal auftritt. Eine ähnliche Bedingung besteht zum Zeitpunkt T- ,-· Zum Zeitpunkt T__o jedoch liefern der Ausgang 78 und der Ausgang 82 des bistabilen Kippgliedes 66 gleichzeitig ein Eins-Signal und das bistabile Kippglied 84 wird derart angesteuert, daß es noch eine Zustandsänderung ausführt und ein Eins-Signal a seinem Ausgang 94 und ein Null-Signal an seinem Ausgang liefert. Man erkennt, daß sich diese Bedingung zum Zeitpunkt T wiederholt. Ein Eins-Signal am Ausgang 92 des bistabilen Kippgliedes 84 entspricht somit dem, v/as als positive Polung des angelegten Signales definiert wurde, während ein Eins-Signal an dem Q-Ausgang 94 des bistabilen Kippgliedes einer negativen Polung des angelegten Signales entspricht.

In Fig. 4 ist ein anderes Ausführungsbeispiel dargestellt, bei dem eine et v/as veränderte Logik benutzt wird, um im wesentlichen die gleichen Ergebnisse zu erzielen. Den Figuren 1 und 3 entsprechende Bauelemente sind in

709852/1097

- 22 -

Fig. 4 mit den gleichen Bezugszeichen bezeichnet. Der Ausgang 54 des Komparators 48 ist mit dem Eingang 96 eines UND-Gatters 98 sowie dem Eingang 100 eines Inverters 102 und dem Eingang 104 eines NAND-Gatters 1O6 verbunden. Der Ausgang 108 des Inverters 102 steht mit dem Eingang des bistabilen Kippgliedes 112 in Verbindung. Der Ausgang 114 des NAND-Gatters 106 ist sowohl an den Eingang 116 des bistabilen Kippgliedes 118 als auch an den Rücksetzeingang 120 des bistabilen Kippgliedes 112 angeschlossen. Die bistabilen Kippglieder 112 und 118 sind beide JK-Typen, die jeweils einen Q und einen Ö-Ausgang aufweisen und die beim Anlegen von Signalen an die Takteingänge 110 und 116 umschalten. Der Ausgang 122 des bistabilen Kippgliedes 112 weist während der Meßphase des Umsetzungszyklus einen Eins-Zustand auf, wohingegen der Ausgang 124 während der Nullpunktsphase auf Eins liegt. In ähnlicher Weise weist der Ausgang des bistabilen Kippgliedes 118 einen Eins-Zustand auf, wenn ein positives Signal an die Eingangsklemme 2O in Bezug auf die Eingangsklemme 21 angelegt ist, während der Ausgang 128 sich bei Vorhandensein eines negativen Signales im Eins-Zustand befindet. Die UND-Gatter 130, 132, 134 und 136 führen den Torelektroden 22 und 24 der Halbschalterleiter 16 und 18 Signale zu, die den in den Fig. 2f und 2g dargestellten Signalen entsprechen. Die ODER-Gatter 138 und 14O vereinigen jeweils die Ausgangysignale der UND-Gatter 130 und 132 sov/ie 134 und 136. Die Torelektrode 22 des Halbleiterschalters 16 erhält immer dann Spannung, wenn entweder ein Meßphasensignal zusammen mit einem Plus-Signal oder aber ein Nullpunktsphasen-Signal zusammen mit einem Minus-Signal von den bistabilen

709852/1097

- 23 -

Kippgliedern 112 und 118 erhalten wird. In entsprechender Weise ist die Torelektrode 24 immer dann spannungsführend, wenn entweder ein Meßphasensignal zusammen mit einem Minus-Signal oder ein Nullpunktsphasen-Signal zusammen mit einem Plus-Signal gleichzeitig an den entsprechenden Ausgängen der bistabilen Kippglieder 112 und 118 auftreten.Der Ausgang 142 des UND-Gatters 98 führt der Torelektrode 44 des Halbleiterschalters 40 Spannung zu, wenn während der durch ein Eins-Signal am Ausgang 124 des bistabilen Kippgliedes 112 angezeigten Nullpunktsphase gleichzeitig ein Eins-Signal von dem Ausgang 54 des Komparators 48 geliefert wird.

709852/1097

Leerseite

Claims

Patentanwälte Dipl.- Ing. W. Scherrmann Dr.- Ing. R. Rüger

7300 Esslingen (Neckar). Webergasse 3. Postfach 348

1 e I e I O η 20. Juni 1977 Stuttgart (0711) 356539

PA 111 raku Telex 07 256610 smru

Telegramme Patentschutz Esslingenneckar

GENERAL ELECTRIC COMPANY, 1 River Road, Schenectady, New York, N.Y. 12305 / USA

Ladunqsverschiebunqs-Analog-Digltal-Umsetzer

Patentansprüche

.ii Ladungsverschiebungs-Analog-Digital-Umsetzer, bei dem ein differentiales, analoges Eingangssignal unter einer dosierten Verschiebung von Ladung aus einer ersten Ladung sspe icher ze He während eines zwei Teile aufweisenden Umsetzungszyklus in ein digitales Ausgangssignal umsetzbar ist, wobei der Umsetzungszyklus aus einer Nullpunktsphase und einer Meßphase besteht und an die Ladungsspeicherzelle ein auf einen vorbestimmten Schwellenwert ansprechender Komparator angeschlossen ist, der beim überschreiten oder Erreichen eines vorbestimmten Wertes der Ladung in der Ladungsspeicherzelle ein Ausgangssignal abgibt, dadurch gekennzeichnet, daß mit dem analogen Eingangssignal beaufschlagte erste und zweite Eingangsklemmen (20, 21) mit der LadungsspeicherzeHe (10) über steuerbare Schalter (16, 18) verbunden sind, über welche wahlweise eine der Eingangsklemmen (20, 21) während der Nullpunktsphase und die andere der Eingangs-

709852/1097

ORIGINAL INSPECTED " ²

klemmen (20/ 21) während der Meßphase an die Ladungsspeicherzelle (10) anschließbar sind, daß eine Schaltung zur Herstellung eines vorbestimmten, unterhalb des Schwellenwertes liegenden Ausgangsladungswertes (V ) in der LadungsspeicherzeHe (10) am Ende jeder Meßphase und vor Beginn jeder Nullpunktsphase vorgesehen ist und daß über eine an den Komparator (48) angeschlossene Steuerschaltung (60, 64, 66) die Reihenfolge des Anschlusses der ersten und zweiten Eingangsklemmen (20, 21) an die Ladungsspeicherzelle (1O) jedesmal bei einem Auftreten des Ausgangssignales während der Meßphase umschaltbar ist.
2. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß sie eine Steuerschaltung (60, 64, 66) für die Schaltung zur Herstellung des Ausgangsladungszustandes aufweist, mittels der immer dann eine Nullpunktsphase auslösbar ist, wenn das Ausgangs sign al einer fleßphase auftritt.
3. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß von den steuerbaren Schaltern ein erster Schalter (16) mit der Ladungsspeicherzelle (10) und der ersten Eingangsklemme (20) und ein zweiter Schalter (18) mit der Ladungsspeicherzelle (10) und der zweiten Eingangsklemme (21) verbunden ist, und daß beide Schalter (16, 18) an eine bistabile Kippschaltung (66, 112, 118) angeschlossen sind, derart, daß die Ladungsspeicherzelle (10) abwechselnd mit der ersten und der zweiten Eingangsklemme (20, 21) zusammenschaltbar ist.
4. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung zur Herstellung eines vorbestimmten Ausgangsladungswertes eine Vor ladungs spann angsque He (V ) und einen steuerbaren Schalter (40) aufweist, über den die Vorladungsspannungsquelle (V ) an die Ladungsspeicherzelle (10) anschließbar ist.

709852/1017
5. Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß er eine an den Komparator (48) angeschlossene und durch dessen Ausgangssignal sowie die steuerbaren Schalter (16, 18) angesteuerte Einrichtung aufweist, über die ein Schalter (40) betätigbar ist, durch den in Abhängigkeit von jedem zweiten Ausgangssignal des Kontparators (48) die Ladungsspeicherzelle (10) an die Vorladungsspann ungsquel Ie (V) anschließbar ist und daß das Ausgangssignal des !Comparators (4 8) am Ende jeder Meßphase und jeder Nullpunktphase auftritt.
6. Umsetzer nach Anspruch 5, dadurch gekennzeichnet, daß die auf das Ausgangssignal ansprechende Einrichtung eine bistabile Kippschaltung (64, 66, 112, 118) mit einem Eingang und einem Ausgang enthält, an dem bei jedem zweiten Eingangssignal ein Ausgangssignal auftritt.
7. Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß die bistabile Kippschaltung (64, 112) einen mit der Steuerschaltung verbundenen Rücksetzeingang (79, 120) aufweist, über den die Kippschaltung (64, 112) beim Auftreten eines Ausgangssignales während der Meßphase rücksetzbar ist.
8. Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß eine an die Steuerschaltung angeschlossene Polaritätsanzeigeschaltung (84) vorgesehen ist, mittels deren Ausgangssignal (92, 94) die Polarität des analogen Eingangssignales anzeigbar ist.
9. Umsetzer nach Anspruch 8, dadurch gekennzeichnet, daß die Polaritätsanzeigeschaltung ein bistabiles Kippglied (84) aufweist.

709852/101?
10. Umsetzer nach Anspruch 9, dadurch gekennzeichnet, daß das bistabile Kippglied (84) erste und zweite mit der bistabilen Kippschaltung (66) verbundene Eingänge (86, 88) aufweist.
11. Ladungsverschiebungs-Analog-Digital-Umsetzer, bei dem ein analoges Eingangssignal in ein entsprechendes digitales Signal umgewandelt wird und der erste und zweite, jeweils während des ersten und zweiten Abschnittes eines Meßzyklus an eine Ladungsspeicherzelle anschließbare Eingänge sowie einen Schwellenwertdetektor aufweist, der an die Ladungsspeicherzelle angeschlossen ist und an dem immer dann ein Ausgangssignal auftritt, wenn die Ladung der Ladungsspeicherzelle einen vorbestimmten Schwellenwert erreicht oder übersteigt, dadurch gekennzeichnet, daß positive und negative Eingangssignale automatisch dadurch meßbar sind, daß mit den ersten und zweiten Eingängen (20, 21) sowie der LadungsSpeicherzelle (1O) eine Steuerschaltung verbunden ist, mittels welcher bei einer ersten Betriebsart der erste Eingang (20) während des ersten Meßabschnittes und der zweite Eingang (21) während des zweiten Meßabschnittes an die Ladungsspeicherzelle (10) sowie bei einer zweiten Betriebsart der zweite Eingang (21) während des zweiten Meßabschnittes an die Ladungsspeicherzelle (10) anschließbar ist und daß die Steuerschaltung durch eine auf das Ausgangssignal (54) und ein Taktsignal ansprechende Vorrichtung aus der ersten in die zweite Betriebsart oder aus der zweiten in die erste Betriebsart umschaltbar ist, wenn das Ausgangssignal (54) bei Beginn des Meßabschnittes unverändert ist.
12. Analog-Digital-Umsetzer nach Anspruch 11, dadurch gekennzeichnet, daß die Steuerschaltung eine bistabile Kippschaltung (66, 112, 118) mit ersten und zweiten, kompli-

709852/1007

mentären Ausgängen (80, 82) aufv/eist und die bistabile Kippschaltung (66, 112, 118) an einen zwischen dem ersten Eingang (2O) und der Ladungsspeicherzelle (1O) liegenden ersten Schalter (16) und ein 7wischen dem zweiten Eingang (21) und der Ladungsspeicherzelle (1O) liegenden zweiten Schalter (18) angeschlossen ist und die beiden Schalter (16, 18) betätigbar sind.
13. Analog-Digital-Umsetzer nach Anspruch 12, dadurch gekennzeichnet, daß an die bistabile Kippschaltung eine auf das Ausgangssignal (54) ansprechende und die bistabile Kippschaltung in Abhängigkeit von dem Ausgangssignal (54) steuernde Anordnung angeschlossen ist, deren Steuersignal unterdrückbar ist, wenn das Ausgangssignal (54) zu Beginn eines Meßabschnittes unverändert ist.
14. Ladungsverschiebungs-Analog-Digital-Umsetzer mit automatischer Polaritätsfeststellung, dadurch gekennzeichnet, daß erste und zweite differentiale, an eine analoge Eingangsspannung anschließbare Eingangsklemmen (20, 21) durch einen ersten und einen zweiten steuerbaren Schalter (16, 18) jeweils wahlweise mit einer Ladungsspeicherzelle (1O) während einer ersten und zweiten Phase verbindbar sind und an die Ladungsspeicherzelle (10) ein Schwellenwertdetektor (48) angeschlossen ist, der in Abhängigkeit von der an dieser auftretenden Spannung (V₁) ein Ausgangssignal (54) liefert, wenn die Spannung (V-) einen vorbestimmten Wert (V..) überschreitet; daß eine Vorladungsschaltung (40) zum Einstellen der Spannung der Ladungsspeicherzelle (10) auf einen unterhalb des Schwellenwertes (V., ) liegenden Wertes und eine Schaltungsanordnung (30, 26) zum dosierten Verschieben einer bestimmten Anzahl von im wesentlichen gleich großen Ladungspaketen gleicher Größe aus der Ladungsspeicherzelle (1O) vorgesehen sind, daß an den ersten und zweiten

709852/1037

— ο —

steuerbaren Schaltern (16, 18), dem Schwellenwertdetektor (48), der Vorladungsschaltung (40) und der Schaltungsanordnung (30, 26) zur Verschiebung eine Steuerschaltung angeschlossen ist, die bei Beginn der ersten Phase die Vorladungsschaltung (40) und bei Beginn jeder ersten und der zweiten Phase den ersten und den zweiten Schalter (16, 18) ansteuert, durch die die Verbindung der ersten und der zweiten Eingangskleirane (20, 21) mit der Ladungsspeicherzelle (10) vertauschbar werden, daß an die Meßsteuerschaltung eine automatische Polaritätssteuerschaltung zum Vertauschen der Verbindung der ersten und zweiten differentialen Eingangsklemmen (20, 21) mit der Ladungsspeicherzelle (1O) während der ersten und zweiten Phase angeschlossen ist, derart, daß die zweite Eingangsklemme (21) während der ersten Phase mit der Ladungsspeicherzelle (10) und die erste Eingangsklemme (20) während der zweiten Phase mit der Ladungsspeicherzelle (10) verbunden ist, wobei durch die Polaritätssteuerschaltung die Vorladungsschaltung (40) ansteuerbar ist, wenn das Ausgangssignal (54) nach der Änderung des Schaltzustandes des ersten und zweiten Schalters (20, 21) weiter aufrechterhalten bleibt und daß an die Polaritätsschaltung eine Anzeigeschaltung angeschlossen ist, die ein Polaritätsausgangssignal liefert, dessen Zustand beim Umschalten der Verbindungen der ersten und zweiten Eingangsklemme (20, 21) wechselt und das die Polarität des analogen Eingangssignales anzeigt.

709852/1097