JPS63197255A - アドレス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、仮想記憶方式のメモリ管理方式を採用したコ
ンピュータのアドレス変換装置に関する。

従来の技術 従来のアドレス変換装置は、第４図に示すようにページ
テーブルをページディレクトリ、セグメントページテー
ブルの２段階で構成し、仮想ページ番号をページディク
トリオフセット、セグメントベージテーブルオフセット
に分け、それぞれページディレクトリ、セグメントペー
ジテーブルのインデックスとして使用し、ページテーブ
ルエントリを参照していた。従来例の構成図を第３図に
示し、その動作を説明する。入力された仮想アドレスは
仮想ページ番号・オフセット分離手段２により仮想ペー
ジテーブル番号３及びページ内オフセット４に分けられ
る。変換バッファ５内に仮想ページ番号３に一致する仮
想ページ番号・物理ページ番号対応データがあれば、物
理ページ番号６が出力される。対応するデータがない場
合は、ミスヒツト信号７によりページテーブル読み出し
動作が行われる。仮想ページ番号３は、ページディレク
トリオフセット・セグメントページテーブルオフセット
分離手段８により、ページディレクトリオフセット９、
セグメントベージテーブルオフセットＯに分けられる。

加算器１２によりページテーブルベースアドレスレジス
タ１１の値とページディレクトリオフセット９が加算さ
れページディレクトリエントリアドレス１３が求められ
、ページディレクトリ読み込み手段１４によりセグメン
トページテーブルベースアドレス１５が読み込まれるや
加算機１６によりセグメントベージテーブルベースアド
レス１５及びセグメントページテーブルオフセット１０
が加算され、ページテーブルエントリアドレス１７が求
められ、ページテーブルエントリ読み込み手段１８によ
り物理ページ番号６が読み込まれる。

加算器１９により物理ページ番号６とページ内オフセッ
ト４が加算され、物理アドレス２０が求められる。（例
えば、モトローラ社製Ｍ　Ｃ６８８５Ｄ発明が解決しよ
うとする問題点 このような従来のアドレス変換装置では、異なるプロセ
ス間、マルチプロセッサシステムにおける異なるプロセ
ッサ間でデータを共有する場合、セグメントページテー
ブル単位でしか制御できず、１ペ一ジ単位でページテー
ブルエン）・りの共有、非共有の制御ができなかった。

問題点を解決するための手段 本発明は上記問題点を解決するため、変換パンフッミス
ヒツト時、メモリ空間中に分散して配置されたそれぞれ
任意個のページテーブルエントリを含む部分ページテー
ブルの、開始アドレス及びページテーブルエントリ数を
記憶したページテーブル記述子テーブルを持ち、仮想ペ
ージ番号からこのページテーブル記述子テーブルを参照
し、ページテーブルエントリアドレスを決定するページ
テーブルエントリアドレス決定手段を有するアドレス変
換装置である。

作用 本発明は上記した構成により、異なるプロセス間マルチ
プロセッサシステムにおける異なるプロセッサ間で、１
ペ一ジ単位でページテーブルエントリの共有、非共有の
制御が可能となる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明のアドレス変換装置の一実施例を、第２
図に本発明のアドレス変換装置使用時のメモリ管理例を
示す。変換バッファ５がミスヒツト信号７を出力した時
、ページテーブルアドレス決定手段２２は、ページテー
ブル記述子テーブル２１のカウント部を先頭から順に加
算しながら仮想ページ番号３と比較し、仮想ページ番号
３に対応するページテーブルエントリが含まれる部分ペ
ージテーブルを決定する。その部分ページテーブルベー
スアドレスに部分ページテーブル内オフセットを加算す
ることによりページテーブルエントリアドレス１７が求
められ、ページテーブルエントリ読み込み手段１８によ
り物理ページ番号６が読み込まれる。

発明の効果 以上述べて来たように本発明によれば、ページエントリ
単位でページテーブルをメモリ空間内に自由に配置でき
るため、プロセス間、プロセッサ間でページテーブルエ
ントリの共有、非共有の制御が可能となり、パスカル、
アルゴル等のブロック構造言語で書かれたプログラムを
マルチプロセッサシステムで並列処理する場合に変数の
スコープの制御が容易に行え、きわめて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例におけるアドレス変換装置の
ブロック図、第２図は本発明のアドレス変換装置使用時
のメモリ管理例を示す説明図、第３図は従来のアドレス
変換装置の例を示すブロック図、第４図は従来のアドレ
ス変換装置使用時のメモリ管理例を示す説明図である。 １・・・・・・仮想アドレス、２・・・・・・仮想ペー
ジ番号・ページ内オフセット分離手段、３・・・・・・
仮想ページ番号、４・・・・・・ページ内オフセット、
５・・・・・・変換バッファ、６・・・・・・物理ペー
ジ番号、７・・・・・・ミスヒット信号、１７・・・・
・・ページテーブルエントリアドレス、１８・・・・・
・ページテーブルエントリ読み込み手段、１９・・・・
・・加算器、２１・・・・・・ページテーブル記述子テ
ーブル、２２・・・・・・ページテーブルエントリアド
レス決定手段。

Claims (1)

【特許請求の範囲】
1. 仮想アドレスを入力とし仮想ページ番号及びページ内オ
   フセットを出力する仮想ページ番号・オフセット分離手
   段と、内部に仮想ページ番号と物理ページ番号の対応表
   を持ち、前記仮想ページ番号・オフセット分離手段から
   の仮想ページ番号が前記対応表にある場合は物理ページ
   番号を出力し、そうでない場合はミスヒット信号を出力
   する変換バッファと、それぞれ１つ以上のページテーブ
   ルエントリから構成されメモリ空間内に分散して配置さ
   れた部分ページテーブルの開始アドレス及びページテー
   ブルエントリ数を記憶したページテーブル記述子テーブ
   ルと、前記ミスヒット信号出力時前記仮想ページ番号を
   入力とし、前記ページテーブル記述子テーブルを参照し
   、前記仮想ページに対応するページテーブルエントリの
   アドレスを出力するページテーブルエントリアドレス決
   定手段と、前記ページテーブルエントリアドレスで指定
   されたページテーブルエントリから物理ページ番号を読
   み込んで出力し、かつ前記変換バッファ内に仮想ページ
   番号及び物理ページ番号対応表を更新するページテーブ
   ル読み込み手段と、前記変換バッファまたは前記ページ
   テーブル読み出し手段からの物理ページ番号及びページ
   内オフセットを入力とし、物理アドレスを出力する加算
   器から構成され、ページテーブルをメモリ空間内にペー
   ジテーブルエントリ単位で不連続に配置することを可能
   とすることを特徴とするアドレス変換装置。