JPS626369B2 - - Google Patents
Info
- Publication number
- JPS626369B2 JPS626369B2 JP52155570A JP15557077A JPS626369B2 JP S626369 B2 JPS626369 B2 JP S626369B2 JP 52155570 A JP52155570 A JP 52155570A JP 15557077 A JP15557077 A JP 15557077A JP S626369 B2 JPS626369 B2 JP S626369B2
- Authority
- JP
- Japan
- Prior art keywords
- mos
- fet
- bipolar transistor
- circuit
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/0823—Multistate logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、絶縁ゲート型電界効果トランジスタ
（以下、MOS−FETと略す）を基本としてバイポ
ーラ・トランジスタをさらに組み合わせた、従来
より高速な半導体駆動回路に関するものである。
（以下、MOS−FETと略す）を基本としてバイポ
ーラ・トランジスタをさらに組み合わせた、従来
より高速な半導体駆動回路に関するものである。
従来、エンハンスメント形ＰチヤンネルMOS
−FETとエンハンスメント形ＮチヤンネルMOS
−FETを同一チツプに同時に集積したＣ−MOS
（Complementary−MOS）回路においては、第１
図に示すような駆動回路が用いられる。同図で、
１は入力端子、２は負荷容量３を伴なう出力端
子、４は電源端子、Ｐ１はＰチヤンネルMOS−
FET、Ｎ１はＮチヤンネルMOS−FET、ＶDDは
正電源電圧である。このＰ１，Ｎ１で構成される
Ｃ−MOS駆動回路の欠点は、負荷容量３が大き
く、これを高速で充電する場合にＰ１の寸法（例
えばチヤネル幅Ｗ）を大きくしなければならない
ことである。したがつて、この駆動回路の占有面
積が大きくなり、集積度の点で大きな損失とな
る。
−FETとエンハンスメント形ＮチヤンネルMOS
−FETを同一チツプに同時に集積したＣ−MOS
（Complementary−MOS）回路においては、第１
図に示すような駆動回路が用いられる。同図で、
１は入力端子、２は負荷容量３を伴なう出力端
子、４は電源端子、Ｐ１はＰチヤンネルMOS−
FET、Ｎ１はＮチヤンネルMOS−FET、ＶDDは
正電源電圧である。このＰ１，Ｎ１で構成される
Ｃ−MOS駆動回路の欠点は、負荷容量３が大き
く、これを高速で充電する場合にＰ１の寸法（例
えばチヤネル幅Ｗ）を大きくしなければならない
ことである。したがつて、この駆動回路の占有面
積が大きくなり、集積度の点で大きな損失とな
る。
そこで、本願発明者等は、特願昭52−1490号
（特開昭53−87187号）において、第２図に示す改
良された駆動回路を提供した。同図において、Ｐ
２はｎ形半導体基板に形成したｐ形高濃度不純物
層をドレイン、ソースとするＰチヤンネルMOS
−FET、Ｎ２，Ｎ３は基板表面に設けたｐ形不
純物層のウエル内に形成したｎ形高濃度不純物層
をドレイン、ソースとするＮチヤンネルMOS−
FET、Ｂ１は基板表面領域に設けたｐ形不純物
層をベースとし、該基板をコレクタとし、ｐ形不
純物層ベース内に設けたｎ形高濃度不純物層をエ
ミツタとするプレーナ形バイポーラ・トランジス
タである。同図において特徴的なことは、上記バ
イポーラ・トランジスタを同一チツプ上に集積
し、第２図で示した結線で駆動回路を構成するこ
とにあり、入力端子１が接地電位にある時、Ｎ
２，Ｎ３は遮断され、Ｐ２は導通状態で電源端子
４からＢ１のベースに電流が流れてＢ１が導通状
態になるため、出力端子２は高電位となる。
（特開昭53−87187号）において、第２図に示す改
良された駆動回路を提供した。同図において、Ｐ
２はｎ形半導体基板に形成したｐ形高濃度不純物
層をドレイン、ソースとするＰチヤンネルMOS
−FET、Ｎ２，Ｎ３は基板表面に設けたｐ形不
純物層のウエル内に形成したｎ形高濃度不純物層
をドレイン、ソースとするＮチヤンネルMOS−
FET、Ｂ１は基板表面領域に設けたｐ形不純物
層をベースとし、該基板をコレクタとし、ｐ形不
純物層ベース内に設けたｎ形高濃度不純物層をエ
ミツタとするプレーナ形バイポーラ・トランジス
タである。同図において特徴的なことは、上記バ
イポーラ・トランジスタを同一チツプ上に集積
し、第２図で示した結線で駆動回路を構成するこ
とにあり、入力端子１が接地電位にある時、Ｎ
２，Ｎ３は遮断され、Ｐ２は導通状態で電源端子
４からＢ１のベースに電流が流れてＢ１が導通状
態になるため、出力端子２は高電位となる。
又、入力端子１が高電位にある時、Ｐ２は遮断
されてＢ１も遮断され、Ｎ２が導通状態になるた
め、出力端子は接地電位となる。１が高電位から
接地電位に遷移する際には、４からＢ１を介して
大電流が流れ、大きな負荷３を高速に充電するこ
とができる。
されてＢ１も遮断され、Ｎ２が導通状態になるた
め、出力端子は接地電位となる。１が高電位から
接地電位に遷移する際には、４からＢ１を介して
大電流が流れ、大きな負荷３を高速に充電するこ
とができる。
なお、トランジスタＰ２はトランジスタＢ１の
ベースとコレクタで形成される接合容量を充電す
るに足る駆動能力を備えていればよい。結果とし
てＰ２の寸法は小さくなり、駆動回路の占有面積
が低減される。また、Ｂ１のエミツタとなるｎ形
の高濃度不純物層の拡散深さを、通常のＮチヤン
ネルMOS−FETのソース、ドレインとなるｎ形
高濃度不純物層の拡散深さよりも深くして、バイ
ポーラ・トランジスタのベース幅を小さくするこ
とができる。この場合バイポーラ・トランジスタ
Ｂ１は、そのベース幅が小さく、ｈFEが大きくな
るため、本駆動回路の高速化にさらに大きく寄与
する。
ベースとコレクタで形成される接合容量を充電す
るに足る駆動能力を備えていればよい。結果とし
てＰ２の寸法は小さくなり、駆動回路の占有面積
が低減される。また、Ｂ１のエミツタとなるｎ形
の高濃度不純物層の拡散深さを、通常のＮチヤン
ネルMOS−FETのソース、ドレインとなるｎ形
高濃度不純物層の拡散深さよりも深くして、バイ
ポーラ・トランジスタのベース幅を小さくするこ
とができる。この場合バイポーラ・トランジスタ
Ｂ１は、そのベース幅が小さく、ｈFEが大きくな
るため、本駆動回路の高速化にさらに大きく寄与
する。
ＮチヤンネルMOS−FETN３は入力端子１の
電位が接地電位から高電位への遷移時にバイポー
ラ・トランジスタＢ１のベースの電位を急激にＮ
３を介して接地電位に下げるためのものであり、
高速化、低消費電力化の点で有利になる。
電位が接地電位から高電位への遷移時にバイポー
ラ・トランジスタＢ１のベースの電位を急激にＮ
３を介して接地電位に下げるためのものであり、
高速化、低消費電力化の点で有利になる。
第３図は、第２図の駆動回路の変形例の回路結
線図である。Ｐ３なるＰチヤンネルMOS−FET
は、入力端子１の電位が接地電位にある時、出力
端子２の電位を電源電圧ＶDDまで引き上げること
ができ、出力端子２に接続される次段の回路の動
作性能を向上させる。
線図である。Ｐ３なるＰチヤンネルMOS−FET
は、入力端子１の電位が接地電位にある時、出力
端子２の電位を電源電圧ＶDDまで引き上げること
ができ、出力端子２に接続される次段の回路の動
作性能を向上させる。
以上の第２図、第３図に示す駆動回路によつ
て、占有面積が小さく高速性能を有する駆動回路
を提供できる。しかしながら、上記の駆動回路の
欠点は、出力バツフア回路等として用いる場合、
いわゆる論理“０”、“１”、“フロート”の三値を
とるトライ・ステート又はスリー・ステート
（three state）形として使用できないことであ
る。
て、占有面積が小さく高速性能を有する駆動回路
を提供できる。しかしながら、上記の駆動回路の
欠点は、出力バツフア回路等として用いる場合、
いわゆる論理“０”、“１”、“フロート”の三値を
とるトライ・ステート又はスリー・ステート
（three state）形として使用できないことであ
る。
すなわち、限定されたワード構成のICメモリ
を多数用いて、大容量化する場合、実装スペース
や価格の点で各ICメモリからの読出し情報のOR
をとる必要があるが、ただ出力端子を電線で接続
するだけでOR機能が実現できるいわゆるワイア
ドORが構成できるには、各メモリICのデータ出
力回路が、上記トライ・ステートと呼ばれる方式
で構成されなければならない。つまりチツプ・イ
ネーブル信号によつて選択されたICメモリ・チ
ツプだけがデータ・バスと接続、その他のものは
データ・バスと切り放され、フロート（Float）
もしくは高インピーダンス（High Impedance）
状態にならなければならない。
を多数用いて、大容量化する場合、実装スペース
や価格の点で各ICメモリからの読出し情報のOR
をとる必要があるが、ただ出力端子を電線で接続
するだけでOR機能が実現できるいわゆるワイア
ドORが構成できるには、各メモリICのデータ出
力回路が、上記トライ・ステートと呼ばれる方式
で構成されなければならない。つまりチツプ・イ
ネーブル信号によつて選択されたICメモリ・チ
ツプだけがデータ・バスと接続、その他のものは
データ・バスと切り放され、フロート（Float）
もしくは高インピーダンス（High Impedance）
状態にならなければならない。
この場合、出力端子（又は出力ピン）に大きな
負荷を伴なつても、高速で出力信号の確定するこ
とのできるトライステート形の駆動回路である必
要がある。このため一つの具体的な考えを第４図
に示す。第４図においてはトランジスタ８，９よ
り成る出力インバータ回路の前段に５，６のＣ−
MOSで構成した回路を設け、端子４０へ印加さ
れるチツプ・イネーブル信号と入力信号とに
対するNOR回路を形成している。７はＰチヤン
ネルMOSトランジスタ７１、ＮチヤンネルMOS
トランジスタ７２によつて構成されるＣ−MOS
インバータである。また、ＰチヤンネルMOSト
ランジスタ５３，６３は第２図の回路のトランジ
スタP2に、ＮチヤンネルMOSトランジスタ５
４，６４は第２図の回路のトランジスタN3にそ
れぞれ対応するものである。これにより、が
Highレベル（“１”すなわち５１，５２，６１，
６２の各Ｃ−MOS回路のしきい値以上の正電
圧、例えば電源電圧ＶDDレベルの電圧）のとき
は、ＰチヤンネルMOSトランジスタ５１，６１
はオフ状態で、ＮチヤンネルMOSトランジスタ
５２，６２はオン状態であり、バイポーラ・トラ
ンジスタ８のベース８１およびＮチヤンネル
MOSトランジスタ９のゲート９１は常に接地電
位に設定され、トランジスタ８，９は常にカツ
ト・オフ状態となつて出力端子２はフロートの状
態となる。また、がLowレベル（“０”すなわ
ち５１，５２，６１，６２の各Ｃ−MOS回路の
しきい値電圧より低電圧、例えば接地電位又は０
電圧）のときは、トランジスタ５１，６１はオン
状態であり、トランジスタ５２，６２はオフ状態
であり、回路は入力信号例えば端子１の信号に応
じた出力をする。すなわち、入力端子１の信号が
“０”（低レベル信号、すなわち５３，５４，６
３，６４の各Ｃ−MOS回路のしきい電圧より低
電圧、例えば接地電位または０ボルト）の時出力
端子２には“１”信号（高レベルすなわち電源電
圧ＶDD）が現われる。又、入力端子信号が“１”
（高レベルすなわち５３，５４，６３，６４の各
Ｃ−MOS回路のしきい値以上の正電圧信号、例
えばＶDDレベル）の時出力端子２には“０”（低
レベル、すなわち接地電圧または０電圧）の信号
が現われる。
負荷を伴なつても、高速で出力信号の確定するこ
とのできるトライステート形の駆動回路である必
要がある。このため一つの具体的な考えを第４図
に示す。第４図においてはトランジスタ８，９よ
り成る出力インバータ回路の前段に５，６のＣ−
MOSで構成した回路を設け、端子４０へ印加さ
れるチツプ・イネーブル信号と入力信号とに
対するNOR回路を形成している。７はＰチヤン
ネルMOSトランジスタ７１、ＮチヤンネルMOS
トランジスタ７２によつて構成されるＣ−MOS
インバータである。また、ＰチヤンネルMOSト
ランジスタ５３，６３は第２図の回路のトランジ
スタP2に、ＮチヤンネルMOSトランジスタ５
４，６４は第２図の回路のトランジスタN3にそ
れぞれ対応するものである。これにより、が
Highレベル（“１”すなわち５１，５２，６１，
６２の各Ｃ−MOS回路のしきい値以上の正電
圧、例えば電源電圧ＶDDレベルの電圧）のとき
は、ＰチヤンネルMOSトランジスタ５１，６１
はオフ状態で、ＮチヤンネルMOSトランジスタ
５２，６２はオン状態であり、バイポーラ・トラ
ンジスタ８のベース８１およびＮチヤンネル
MOSトランジスタ９のゲート９１は常に接地電
位に設定され、トランジスタ８，９は常にカツ
ト・オフ状態となつて出力端子２はフロートの状
態となる。また、がLowレベル（“０”すなわ
ち５１，５２，６１，６２の各Ｃ−MOS回路の
しきい値電圧より低電圧、例えば接地電位又は０
電圧）のときは、トランジスタ５１，６１はオン
状態であり、トランジスタ５２，６２はオフ状態
であり、回路は入力信号例えば端子１の信号に応
じた出力をする。すなわち、入力端子１の信号が
“０”（低レベル信号、すなわち５３，５４，６
３，６４の各Ｃ−MOS回路のしきい電圧より低
電圧、例えば接地電位または０ボルト）の時出力
端子２には“１”信号（高レベルすなわち電源電
圧ＶDD）が現われる。又、入力端子信号が“１”
（高レベルすなわち５３，５４，６３，６４の各
Ｃ−MOS回路のしきい値以上の正電圧信号、例
えばＶDDレベル）の時出力端子２には“０”（低
レベル、すなわち接地電圧または０電圧）の信号
が現われる。
以上の様にして、第４図の回路は高速動作を維
持しながら出力端子が三値をとり得るようにでき
る。しかも、この考え方によれば、バイポーラト
ランジスタ８、MOSトランジスタ９がともにオ
フされるフロート状態は、夫々の入力がともに接
地電位にあるときに実現される。従つて、仮に電
源電圧が何らかの理由で激減したとしても、出力
端子２からバイポーラトランジスタ８を通して電
源側に電荷が流出するというようなことはないか
ら、電源電圧変動にともない、出力データが破壊
されることはない。
持しながら出力端子が三値をとり得るようにでき
る。しかも、この考え方によれば、バイポーラト
ランジスタ８、MOSトランジスタ９がともにオ
フされるフロート状態は、夫々の入力がともに接
地電位にあるときに実現される。従つて、仮に電
源電圧が何らかの理由で激減したとしても、出力
端子２からバイポーラトランジスタ８を通して電
源側に電荷が流出するというようなことはないか
ら、電源電圧変動にともない、出力データが破壊
されることはない。
しかしながら、高速性の面で見ると、バイポー
ラトランジスタ８自体の性能で決まる限界があ
る。本発明はこれをさらに改善しようとするもの
で、その実施例を第５図に示す。
ラトランジスタ８自体の性能で決まる限界があ
る。本発明はこれをさらに改善しようとするもの
で、その実施例を第５図に示す。
第５図と第４図を対比して明らかなように、本
発明ではＮチヤンネルMOSトランジスタ１３を
バイポーラトランジスタ８に並列に接続したこと
を特徴とし、他の部分は第４図と同じである。
発明ではＮチヤンネルMOSトランジスタ１３を
バイポーラトランジスタ８に並列に接続したこと
を特徴とし、他の部分は第４図と同じである。
本発明による効果を第６図により説明する。第
６図は横軸に時間、縦軸に電圧をとつたグラフで
あり、１００はバイポーラトランジスタ８の入力
電圧、４００及び５００は夫々第４図及び第５図
の出力端子２の電圧波形である。入力電圧が波形
１００のように０から5Vに変化したとき、第４
図の回路では、出力端子２に、波形４００で示す
ように時間ｔDだけ遅れて出力電圧が立上る。こ
れは従来公知のものと較べればバイポーラトラン
ジスタ８による効果だけは早くなつているが、バ
イポーラトランジスタ自体の性能の限界から無視
できないものである。このバイポーラトランジス
タ８を通常のCMOSプロセスで作るものとする
と、遮断周波数ｆTはほぼ50〜60MHzとなり、そ
の場合、時間ｔDは5ns程度になるケースがあ
る。
６図は横軸に時間、縦軸に電圧をとつたグラフで
あり、１００はバイポーラトランジスタ８の入力
電圧、４００及び５００は夫々第４図及び第５図
の出力端子２の電圧波形である。入力電圧が波形
１００のように０から5Vに変化したとき、第４
図の回路では、出力端子２に、波形４００で示す
ように時間ｔDだけ遅れて出力電圧が立上る。こ
れは従来公知のものと較べればバイポーラトラン
ジスタ８による効果だけは早くなつているが、バ
イポーラトランジスタ自体の性能の限界から無視
できないものである。このバイポーラトランジス
タ８を通常のCMOSプロセスで作るものとする
と、遮断周波数ｆTはほぼ50〜60MHzとなり、そ
の場合、時間ｔDは5ns程度になるケースがあ
る。
これに対し、本発明では、ＮチヤンネルMOS
トランジスタ１３が入力電圧波形１００にほとん
ど遅れ時間なく追従し、負荷に充電を開始する。
もつとも、このＮチヤンネルMOSトランジスタ
による充電々流は時間ｔD後のバイポーラトラン
ジスタ８による電流と比較すれば、それ程大きく
はないが、バイポーラトランジスタの遅れ時間内
に負荷に充電を開始し出力電圧を1V以上に引上
げるものであり、且遅れ時間が経過すれば、バイ
ポーラトランジスタの大電流で負荷を高速に充電
する。結果として波形５００に示すように、遅れ
時間ｔDなしで高速の立上り時間を持つ出力電圧
波形が得られ、動作の高速化が計れる。
トランジスタ１３が入力電圧波形１００にほとん
ど遅れ時間なく追従し、負荷に充電を開始する。
もつとも、このＮチヤンネルMOSトランジスタ
による充電々流は時間ｔD後のバイポーラトラン
ジスタ８による電流と比較すれば、それ程大きく
はないが、バイポーラトランジスタの遅れ時間内
に負荷に充電を開始し出力電圧を1V以上に引上
げるものであり、且遅れ時間が経過すれば、バイ
ポーラトランジスタの大電流で負荷を高速に充電
する。結果として波形５００に示すように、遅れ
時間ｔDなしで高速の立上り時間を持つ出力電圧
波形が得られ、動作の高速化が計れる。
なお、以上において、正電圧電源を用いて、Ｐ
チヤンネルMOS−FETを負荷、Ｎチヤンネル
MOS−FETをドライバとしてＣ−MOS回路を用
いた。しかし、負電圧電源を用いて、負荷として
ＮチヤンネルMOS−FET、ドライバとしてＰチ
ヤンネルMOS−FETを用いたＣ−MOS回路で本
発明を構成しても良い。（すなわち第４、第５図
のＮチヤンネルMOS−FETをＰチヤンネルに、
ＰチヤンネルMOS−FETをＮチヤンネルに変え
る）この場合、トランジスタ８としてPNPバイポ
ーラ・トランジスタを使用し、信号の極性も逆に
して用いれば良い。
チヤンネルMOS−FETを負荷、Ｎチヤンネル
MOS−FETをドライバとしてＣ−MOS回路を用
いた。しかし、負電圧電源を用いて、負荷として
ＮチヤンネルMOS−FET、ドライバとしてＰチ
ヤンネルMOS−FETを用いたＣ−MOS回路で本
発明を構成しても良い。（すなわち第４、第５図
のＮチヤンネルMOS−FETをＰチヤンネルに、
ＰチヤンネルMOS−FETをＮチヤンネルに変え
る）この場合、トランジスタ８としてPNPバイポ
ーラ・トランジスタを使用し、信号の極性も逆に
して用いれば良い。
第１図、第２図、第３図は従来のＣ−MOS駆
動回路を示す図、第４図は本発明の基本となる駆
動回路例を示す図、第５図、第６図は本発明の駆
動回路の実施例、効果を説明するための波形を示
す図である。 ５１，５３，６１，６３，７１……エンハンス
メント形ＰチヤンネルMOS−FET、９，５２，
５４，６２，６４，７２……エンハンスメント形
ＮチヤンネルMOS−FET、８……NPNバイポー
ラ・トランジスタ。
動回路を示す図、第４図は本発明の基本となる駆
動回路例を示す図、第５図、第６図は本発明の駆
動回路の実施例、効果を説明するための波形を示
す図である。 ５１，５３，６１，６３，７１……エンハンス
メント形ＰチヤンネルMOS−FET、９，５２，
５４，６２，６４，７２……エンハンスメント形
ＮチヤンネルMOS−FET、８……NPNバイポー
ラ・トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 負荷としてバイポーラトランジスタ、ドライ
バとして第１のMOS−FETを用い、前記バイポ
ーラトランジスタに並列に第２のMOS−FETを
接続してなる出力インバータ回路と、該バイポー
ラトランジスタの入力端子に入力信号を伝達する
第１のＣ−MOS回路と、該第１のＣ−MOS回路
より少なくとも第１のインバータ回路を多く含
み、もつて該第１のＣ−MOS回路とは反転した
状態で前記第１のMOS−FETの入力端子に前記
入力信号を伝達する第２のＣ−MOS回路とを有
し、かつ前記第１、第２のＣ−MOS回路は共通
の外部選択信号のレベルに応じて該バイポーラト
ランジスタ、及び該第１のMOS−FETがともに
カツトオフされる如くその出力がそれぞれ固定さ
れるものであるトライ・ステート形駆動回路。 ２ 上記第１の論理回路と上記バイポーラトラン
ジスタの入力端子の間、および上記第２の論理回
路と上記第１のMOS−FETの入力端子の間に
は、それぞれ、第２、第３のＣ−MOSインバー
タが挿入されてなることを特徴とする特許請求の
範囲第１項記載のトライ・ステート形駆動回路。 ３ 上記バイポーラトランジスタの入力端子はベ
ース端子であり、上記第１のMOS−FETの入力
端子はゲート端子であり、上記バイポーラトラン
ジスタのコレクタは電源に接続され、上記第１の
MOS−FETのソースは接地され、上記バイポー
ラトランジスタのエミツタと上記第１のMOS−
FETのドレインとを接続してなることを特徴と
する特許請求の範囲第１項、または第２項記載の
トライ・ステート形駆動回路。 ４ 上記第２のMOS−FETは、上記バイポーラ
トランジスタのコレクタ、ベースおよびエミツタ
に、それぞれドレイン、ゲートおよびソースが接
続されてなることを特徴とする特許請求の範囲第
１項、第２項、または第３項記載のトライ・ステ
ート形駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15557077A JPS5490941A (en) | 1977-12-26 | 1977-12-26 | Driving circuit of tristate type |
| US05/969,269 US4280065A (en) | 1977-12-26 | 1978-12-14 | Tri-state type driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15557077A JPS5490941A (en) | 1977-12-26 | 1977-12-26 | Driving circuit of tristate type |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17583380A Division JPS5696530A (en) | 1980-12-15 | 1980-12-15 | Driving circuit of tri-state type |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5490941A JPS5490941A (en) | 1979-07-19 |
| JPS626369B2 true JPS626369B2 (ja) | 1987-02-10 |
Family
ID=15608921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15557077A Granted JPS5490941A (en) | 1977-12-26 | 1977-12-26 | Driving circuit of tristate type |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4280065A (ja) |
| JP (1) | JPS5490941A (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380709A (en) * | 1980-05-15 | 1983-04-19 | Motorola, Inc. | Switched-supply three-state circuit |
| US4363978A (en) * | 1980-07-31 | 1982-12-14 | Rockwell International Corporation | Reduced power tristate driver circuit |
| US4395645A (en) * | 1980-12-05 | 1983-07-26 | International Telephone And Telegraph Corporation | Mosfet logic inverter buffer circuit for integrated circuits |
| DE3274039D1 (en) * | 1981-02-25 | 1986-12-04 | Toshiba Kk | Complementary mosfet logic circuit |
| US4425517A (en) | 1981-03-31 | 1984-01-10 | Rca Corporation | Fail soft tri-state logic circuit |
| JPS57166713A (en) * | 1981-04-08 | 1982-10-14 | Nec Corp | Output circuit |
| JPS57181231A (en) * | 1981-05-01 | 1982-11-08 | Oki Electric Ind Co Ltd | Semiconductor integrated circuit |
| US4772812A (en) * | 1981-07-27 | 1988-09-20 | Data General Corporation | Tri-state output buffer circuit including a capacitor and dynamic depletion mode switching device |
| WO1983004353A1 (en) * | 1982-06-04 | 1983-12-08 | Aytac Haluk M | Three level mos logic circuit |
| US4518875A (en) * | 1982-06-04 | 1985-05-21 | Aytac Haluk M | Three-level MOS logic circuit |
| JPS5928726A (ja) * | 1982-08-11 | 1984-02-15 | Hitachi Ltd | 半導体集積回路 |
| JPS5975721A (ja) * | 1982-10-25 | 1984-04-28 | Toshiba Corp | 信号入力回路およびその制御方法 |
| DE3240778A1 (de) * | 1982-11-04 | 1984-05-10 | Siemens AG, 1000 Berlin und 8000 München | Elektronischer schalter |
| US5245224A (en) * | 1983-01-31 | 1993-09-14 | Hitachi, Ltd. | Level conversion circuitry for a semiconductor integrated circuit |
| KR910008521B1 (ko) * | 1983-01-31 | 1991-10-18 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체집적회로 |
| US4912344A (en) * | 1983-03-16 | 1990-03-27 | Fairchild Camera And Instrument Corporation | TTL output stage having auxiliary drive to pull-down transistor |
| US4540904A (en) * | 1983-05-03 | 1985-09-10 | The United States Of America As Represented By The Secretary Of The Air Force | Tri-state type driver circuit |
| DE3587480T2 (de) * | 1984-02-20 | 1993-11-04 | Hitachi Ltd | Arithmetische operationseinheit und arithmetische operationsschaltung. |
| JPS60177723A (ja) * | 1984-02-24 | 1985-09-11 | Hitachi Ltd | 出力回路 |
| JPS6175618A (ja) * | 1984-09-21 | 1986-04-18 | Fujitsu Ltd | 相補形ＢｉＭＩＳ３ステ−トゲ−ト回路 |
| US4621208A (en) * | 1984-09-06 | 1986-11-04 | Thomson Components - Mostek Corporation | CMOS output buffer |
| JP2544343B2 (ja) * | 1985-02-07 | 1996-10-16 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH06103837B2 (ja) * | 1985-03-29 | 1994-12-14 | 株式会社東芝 | トライステ−ト形出力回路 |
| US5197033A (en) * | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| EP0209805B1 (en) * | 1985-07-22 | 1993-04-07 | Hitachi, Ltd. | Semiconductor device having bipolar transistor and insulated gate field effect transistor |
| JPS6242614A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 複合トランジスタ形インバ−タ |
| US4686396A (en) * | 1985-08-26 | 1987-08-11 | Xerox Corporation | Minimum delay high speed bus driver |
| US4678940A (en) * | 1986-01-08 | 1987-07-07 | Advanced Micro Devices, Inc. | TTL compatible merged bipolar/CMOS output buffer circuits |
| JPS62188448A (ja) * | 1986-02-13 | 1987-08-18 | Nec Corp | デ−タバス回路 |
| NL8602295A (nl) * | 1986-09-11 | 1988-04-05 | Philips Nv | Halfgeleidergeheugenschakeling met snelle uitleesversterker tristatebusdrijver. |
| US4703203A (en) * | 1986-10-03 | 1987-10-27 | Motorola, Inc. | BICMOS logic having three state output |
| US4704550A (en) * | 1986-11-07 | 1987-11-03 | American Telephone And Telegraph Company | Method and apparatus for driving electrical circuits |
| JPS63245015A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | トライステ−ト出力回路 |
| US4814638A (en) * | 1987-06-08 | 1989-03-21 | Grumman Aerospace Corporation | High speed digital driver with selectable level shifter |
| US5075577A (en) * | 1987-06-23 | 1991-12-24 | Mitsubishi Denki Kabushiki Kaisha | Tristate output circuit with input protection |
| US4795920A (en) * | 1987-08-03 | 1989-01-03 | American Telephone And Telegraph Company | Method and apparatus for sourcing and sinking current |
| JPH02214219A (ja) * | 1989-02-14 | 1990-08-27 | Nec Corp | バイポーラｍｏｓ３値出力バッファ |
| JP2570492B2 (ja) * | 1990-11-28 | 1997-01-08 | 日本電気株式会社 | 半導体回路 |
| US5184033A (en) * | 1991-09-20 | 1993-02-02 | Motorola, Inc. | Regulated BiCMOS output buffer |
| GB2296834B (en) * | 1992-09-09 | 1996-09-25 | Intel Corp | Inverting and non-inverting bicmos tri-state buffer circuits |
| JPH0629830A (ja) * | 1993-03-22 | 1994-02-04 | Hitachi Ltd | 半導体集積回路装置 |
| JP2600635B2 (ja) * | 1995-07-10 | 1997-04-16 | 株式会社日立製作所 | ３ステート回路 |
| JP2000307406A (ja) * | 1999-04-22 | 2000-11-02 | Denso Corp | 負荷駆動回路 |
| US7567094B2 (en) * | 2006-06-14 | 2009-07-28 | Lightwire Inc. | Tri-stated driver for bandwidth-limited load |
| KR101893176B1 (ko) * | 2010-12-03 | 2018-08-29 | 삼성전자주식회사 | 멀티 칩 메모리 장치 및 그것의 구동 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040977A (ja) * | 1973-08-14 | 1975-04-15 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3832576A (en) * | 1970-08-21 | 1974-08-27 | Texas Instruments Inc | Encoder circuit to reduce pin count for data entry into insulated gate field effect transistor integrated circuits |
| US3963946A (en) * | 1975-02-21 | 1976-06-15 | Robertshaw Controls Company | Driver circuit for step motor |
| US4176272A (en) * | 1977-11-03 | 1979-11-27 | E-Systems, Inc. | MOS-bipolar printer driver circuit |
-
1977
- 1977-12-26 JP JP15557077A patent/JPS5490941A/ja active Granted
-
1978
- 1978-12-14 US US05/969,269 patent/US4280065A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040977A (ja) * | 1973-08-14 | 1975-04-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5490941A (en) | 1979-07-19 |
| US4280065A (en) | 1981-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS626369B2 (ja) | ||
| US4920284A (en) | CMOS level converter circuit with reduced power consumption | |
| JP2544343B2 (ja) | 半導体集積回路装置 | |
| US4733110A (en) | BICMOS logical circuits | |
| US4926069A (en) | Bi-MOS circuit capable of high speed operation with low power consumption | |
| JPH0783252B2 (ja) | 半導体集積回路装置 | |
| US4858191A (en) | Semiconductor integrated circuit | |
| US4882534A (en) | Bipolar-complementary metal oxide semiconductor inverter | |
| EP0441317A1 (en) | Bi-CMOS logic gate circuits for low-voltage semiconductor integrated circuits | |
| JP2000114942A (ja) | ディレイ回路 | |
| JPS6325714B2 (ja) | ||
| JPS626370B2 (ja) | ||
| JPS6068718A (ja) | 半導体集積回路 | |
| JPH02154461A (ja) | 半導体集積回路の出力バッファ | |
| JP2590681B2 (ja) | 半導体論理回路装置 | |
| JPS60136095A (ja) | 半導体メモリ | |
| JP3547852B2 (ja) | 半導体装置 | |
| JPH0431443B2 (ja) | ||
| JP2830244B2 (ja) | トライステートバッファ回路 | |
| KR930014768A (ko) | 상보형 금속 산화물 반도체 (cmos)-에미터 결합 논리(ecl)레벨 트랜슬레이터 | |
| JP2556014B2 (ja) | 半導体集積回路装置 | |
| JP3073064B2 (ja) | 多入力論理回路及び半導体メモリ | |
| JPH104196A (ja) | 半導体集積回路装置 | |
| JP2845665B2 (ja) | 出力バッファ回路 | |
| JPH0618322B2 (ja) | 出力回路 |