NL8602295A

NL8602295A - Halfgeleidergeheugenschakeling met snelle uitleesversterker tristatebusdrijver.

Info

Publication number: NL8602295A
Application number: NL8602295A
Authority: NL
Original assignee: Philips Nv
Priority date: 1986-09-11
Filing date: 1986-09-11
Publication date: 1988-04-05
Also published as: EP0263547B1; DE3779389D1; JPS6374196A; US4910714A; KR960000886B1; KR880004480A; EP0263547A1

Description

% / { w PHN 11.878 N.V, Philips Gloeilampenfabrieken

Halfgeleidergeheugenschskeling met snelle uitleesverster-ker tristatebusdrijver.

De uitvinding heeft betrekking op een kalfgeleid ergeheugenschakeling met in kolommen en rijen gerangschikte geheugencellen, die met selectiemiddelen op eer. ui tl ee sverst erker zijn aar. te sluiten, waarvan een 5 uitgang een tristatebusdrijver stuurt, wraarbij twee bit-lijnen, waarop een kalen: geheugencellen is aangesloten -via F-KCS puli-up transistcren op een voedingsleiding zijn aangesloten en naar een ingang en naar een inverterende ingang van een verschiiversterker zijn gevoerd.

Eer. dergelijke half gel e id er gek eugens chakeling is bekend uit de conferentie ISSCO - februari ?Z, bladzijden 21^-215 en p4j, waarbij reeds werd aangegeven d-t verdaag**r b i j den optredend in woord— en bibii irer alsook in uitleesvcrsterkers en busdrijvers var vitaal 15 belang zijn voor gekeugenεchske 1 inger. net een grc-tecaps·-cite-it (b.v. ?có k kit). Cck is een gering gedissipeerd vermogen in eer. geheugen van relatief grote omvang belangrijk.

Fct is het doei van de uitvinding om ir eer, 20 halfgoleidergeheuger. met een uitleesversterker en een tristat*' busdrijver te voorzien, waarin de combinatie van uitleesversterker en tristate busdri.jver is verbeterd en vereenvoudigd, waardoor eer sneller beschikbaar zijn var. de in het geheugen opgeslagen informatie wordt 25 gerealiseerd, waarbij toch een vermindering van het gezind peerde vermogen is bereilat.

Ee:.-. halfgeleidergeheugenschakeling volgens de uitvinding heeft tot kenmerk, dat elke bitlijn via een niveau verschuivend·: versterker naar de bijbehorende *£ ingang var. de verschiiversterker wordt gevoerd.

860 2 2S 5 PHN 11.878 i p

Daar de bitiijnen vlak bij het voedingsspanningsniveau werken vanwege de P KOS-transistoren wordt een maximum aan stabiliteit en ruisongevoeligheid bereikt. Cok wordt hierdoor een logisch „laag" niveau op 1 volt beneden de 5 voedingsspanning gelegd, waardoor een snelle egalisatie van de twee logische niveaus op een paar bitlijnen voor het lezen van informatie uit een volgende geheugencel.

Het voorgaande is eenvoudig realiseerbaar door het toepassen van een d.c. niveau verschuivende versterker.

1C Dc uitleesversterker ontvangt de twree complementaire logische signalen van een paar bitli jnen^tn versterker van het soort „emitter-voiger" (hier in feite source-volger te noemen). Sowel de uitleesversterker als de volger-versterkers worden via een selectiesignaalgestuur-15 de transistor geactiveerd gedurende een slechts korte uitleest!jd. Hierdoor wordt de vernogensdïssip&tie zeer sterk gereduceerd, zelfs indien vanwege snelheidseisen relatief veel dissipatie in de drie versterkers wcrdi toegestaan. Verder brengt het toepasser. var de d.c. ni-20 veau verschuivende versterkers de signalen voor de ingangen van de verschilversterker in een voer deze versterken cp het meest gevoelige en meest snelle ingangs-riveau.

Hen uitvoeringsvorm van een C-HOS halfgelei-25 dergeheugenschakeling met in kolommen en zijn gerangschikte geheugeneellen, die met selektiemiddelen op een uitleesversterker zijn aan te sluiten waarvan een uitgang een tri-stste databusdrijver stuurt, die een C-fêOS push-pull uitgangstrap bevat, met Let kenmerk, dat de 5C poortelektrode van de P-KOS transistor van de uitgangstrap op een uitgang van een C-XCS inverterende HH-poort is aangesloten, waarvan een ingang met de uitgang van de uitleesversterker is verbonden en waarvan een verdere ingang een stuursignaal ontvangt, dat de twee translate- 8602295

V

Ö PHN 11.878 "?" rer. van de push-pull uitgsngstr&p in een sperrende toestand brengt, waarbij de poort elektrode van de N-XCS transistor van de push-pull uitgangsversterker met een knooppunt van een drain en een source van de twee K-ECS 5 transistoreu van de inverterende ΒΓ-poort is verbonden.

Eet toepassen van een dergelijke tristate buffer is compact en is slechts actief, indien het stuursignaal afwezig is, hetgeen slechts van zeer korte duur behoeft te zijn.(bijvoorbeeld gedurende het. actief zijn van de uit-10 leesversterker of slechts par op het einde van de actieve periode ervan.

De uitvinding zal worden toegelicht aan de hand var. in een tekening weergegeven voorbeeld.

In de tekening is een vereenvoudiging van een geheugen-15 schakeling 1_ volgens de uitvinding we er ge geven. De geheu-genschakeling --svat in kolommen en rijen gerangschikte geheugencellen, waarvan in de tekening slechts een cel F in een kolom J is weergegeven. De geheugencei M is een opzich bekende OI-.CST-cel, die via twee pass-transisto-20 ren II en 12, die via de woordlijn I worden gestuurd, wordt de cel F voor een lees- of sehrijfactie op de twee bitlijnen 3 er. B aangesloten. De twee bitlijnen 3 en 3 zijn elk via een pull up transistor pi respektieveiijk ?2 met een voedingspunt VB? verbonden. Tussen de bitlij-25 ner. 3 en 3 is een egalisatietransistor BB aangesloten, die met een egalisatiesignaal REQ even geleidend wordt gemaakt voordat een geheugencelK in die kolom op de bitlijnen 3 en B wordt aangesloten. Via twee passtran-sistoren J1 en J2, die met een kolomselectiesignaal 30 YJ worden gestuurd, worded de twee bitlijnen B en B op de uitleesversterker SA aangesloten. Via de transisto-ren J3, J4 óf J5» J6 óf J7, J8 kunnen de twee bitlijnen van de kolommen J+1 óf J+2 af J+3 op de uitleesverster- . ker SA worden aangesloten.

8602295 PHN 11.878 “4“

V

De uitleesversterker SA "bevat drie versterkers; een eerste en een tweede volgerversterker en een verschil versterker. De eerste respektievelijk tweede volgerversterker bevatten de transistoren N11 en ÏÏ12 respektie-5' velijk N21 en 1722. De ver schil versterker bevat drie P MOS transistoren P31, P32 en P33 en drie N MOS transistoren N31, N32 en N33# Door het toepassen van de pull-up transistoren P1 en P2 ligt de logische „hoog" spanning ongeveer tegen de voedingsspanning VDD aan, terwijl het 10 logisch laag niveau ongeveer 1Volt beneden VDD is gelegd. Om spanningsniveau's van de logisch hoog en logisch laag signalen op de bitlijnen B en B op het voor de verschil versterker met de ingangstransistoren F 31 en ÏÏ32 meest gevoelige niveau te brengen zijn de twee d.c. ver-15 schuivende volger-versterkers met de transistoren N11, ΝΊ 2 en 1721, F22 toegepast. De drie versterkers worden geactiveerd met een selectiesignaal SEC, dat aan de drie transistoren N12, T.2? en 1\32 wordt toegevoerd. Het selectiesignaal SBC activeert de drie versterkers slechts ge-20 durende een relatief zeer korte tijd. Het is derhalve toegestaan om vanwege snelheidswinst een relatief hoge dissipatie in de versterkers toe te staan, Zolang als het selectiesignaal SBC niet actief is kan een egalisa-tiesignaal DEO, dat aan de transistor P33 wordt toege-25 voerd,. deze transistor in geleiding houden ter egalisatie van de spanningsniveaus in de tv/ee versterkertakken met de transistoren ?31, N31 en P32, N32.

Een uitgang 01 van de uitleesversterker Si wordt naar een uitgang van een C-MOS-inverterende ΕΓ-30 poort van een tristate drijver TSD gevoerd. De inverterende EI. poort bevat de P-MCS transistoren, P4 1, P42 en de K-MCS transistoren F41, N42 en ontvangt verder het egalisatiesignaal DEO. De uitgang van de inverterende 35 EN poort is met de poort elektrode var P-KC3 transistor ?5 van de push-pull uitgangstrap van de tristate bus 8602295 *fc —- PHN 11.878 -5- drijver gSD. Be k-KC3 transistor N5 var. de uitgangstrap is verbonden met het knooppunt tussen de F-MCS transis-toren F41 en F42. Be uitgang 02 is verbonden met een interne leesbus van het geheugen, die via een opzich be-5 kende lat^ch-schakeling naar een uitgangsbuffer wordt gevoerd, In te zien is, dat zolang het egalisatiesignaal DSC- laag is, is transistor P42 geleidend en sperren dus de transistor Γ5 er. N42. Verder zal de F-KCS transistor ΪΓ41 in sperrende toestand zi^'n of er in worden gebracht 10 vis uitgang 01 van de uitleesversterker 5Λ, waarin het egalisatiesignaal B3C de transistor T33 in geleiding brengt en waarin de transistoren £12, F22 en Έ33 weer in sperrende toestand verkeren. Be uitgang van de bus-drijver ?SJ is nu zwevend (heeft een hoge uitgangsimpe-15 dsrtie).

8602295

Claims

1. CMOS halfgeleidergeheugenschakeling met in kolommen en rijen gerangschikte geheugencellen, die met selectiemiddelen op een uitleesversterker zijn aan te sluiten, waarvan een uitgang een tristate busdrijver stuurt, waarbij twee bitlijnen, waarop een kolom 5 geheugencellen is aangesloten via P-MOS pull-up transistoren op een voedingleiding zijn aangesloten, en naar een ingang en naar een inverterende ingang van een verschilversterker zijn gevoerd, met het kenmerk, dat elke bitlijn via een dc-niveau verschuivende versterker naar de bijbehorende ingang van de verschilversterker wordt gevoerd.

2. CMOS halfgeleidergeheugenschakeling volgens conclusie 1, met het kenmerk, dat de versterker twee in seriegeschakelde N-M0S-transistoren bevat, en dat de versterker van het soort emittervolger (source volger) is.

3. CMOS halfgeleidergeheugenschakeling volgens conclusie 2, 15 met het kenmerk, dat de verschilversterker en de source-volger- versterkers met een door een selectiesignaal gestuurde transistor worden geactiveerd.

4. CMOS halfgeleidergeheugenschakeling volgens conclusie 3, met het kenmerk, dat de gestuurde transistor van de volger-versterkers 20 tussen massa en een ingang van de verschilversterker is geschakeld en dat een bitlijn is verbonden met de poortelektrode van een transistor, die tussen een ingang van de verschilversterker en een voedingspunt voor verschilversterker.

5. CMOS halfgeleidergeheugenschakeling met in kolommen en 25 zijn gerangschikte geheugencellen, die met selectiemiddelen op een uitleesversterker zijn aan te sluiten, waarvan een uitgang een tristate databusdrijver stuurt, die een CMOS push-pull uitgangstrap bevat, met het kenmerk, dat de poortelektrode van de P-MOS transistor van de uitgangstrap op een uitgang van een CMOS inverterende EN-poort is 30 aangesloten, waarvan een ingang met de uitgang van de uitleesversterker is verbonden en waarvan een verdere ingang een stuursignaal ontvangt dat de twee transistoren van de push-pull uitgangstrap in een sperrende- 8602295 PHN 11.878 ^ toestand brengt, waarbij de poortelektrode van de NMOS transistor van de push-pull uitgangsversterker met een knooppunt van een drain en een source van de twee NMOS transistoren van de inverterende EN-poort is verbonden.

6. CMOS halfgeleidergeheugenschakeling volgens conclusie 5, eet het kenaerk, dat een nivelleringstransistor in de uitleesversterker hetzelfde stuursignaal ontvangt als de inverterende EN-poort. % 8602295