JPS6254936A - Ｍｏｓ装置の分離構造の製造方法 - Google Patents
Ｍｏｓ装置の分離構造の製造方法Info
- Publication number
- JPS6254936A JPS6254936A JP61196978A JP19697886A JPS6254936A JP S6254936 A JPS6254936 A JP S6254936A JP 61196978 A JP61196978 A JP 61196978A JP 19697886 A JP19697886 A JP 19697886A JP S6254936 A JPS6254936 A JP S6254936A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- substrate
- oxide
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000926 separation method Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims description 85
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 238000002955 isolation Methods 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- 230000000873 masking effect Effects 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 239000002344 surface layer Substances 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 25
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 210000003323 beak Anatomy 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000036039 immunity Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 235000011007 phosphoric acid Nutrition 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- APQHKWPGGHMYKJ-UHFFFAOYSA-N Tributyltin oxide Chemical compound CCCC[Sn](CCCC)(CCCC)O[Sn](CCCC)(CCCC)CCCC APQHKWPGGHMYKJ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011095 metalized laminate Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の背景〕
（発明の分野）
本発明は、ＭＯＳデバイス用の新規で改良された分離構
造及びその製造方法に関する。 より詳細には、本発明はＭＯＳ（金属酸化物半導体）タ
イプの線形又はディジタル型の小規模集積回路（ＳＳＩ
）、中規模集積回路（ＭＳＩ）、大規模集積回路（ＬＳ
Ｉ）又は超大規模集積回路（ＶＬＳＩ）であるバイポー
ラ−及びユニポーラ−の半導体デバイスの製造に関する
。本明細書では記述をより簡略化する目的のために、Ｍ
ＯＳデバイス又はＮチャンネルタイプ（ＮＭＯ３）のプ
ロセスについて総括的に参照するが、明らかにＰチャン
ネルタイプ（ＰＭＯ３） 、相補タイプ（０ＭＯ３）及
びそれらの変形等の種々の既知のＭＯＳの技術的用語を
含めることを意図するものである。 （従来技術の記載） しばしば単にｒＭＯｓプロセス」と指称される、今日の
ＭＯＳタイプの半導体デバイスの製造方法は、デバイス
表面の混み入った幾何的配置を改良しより大きな集積化
度を許容するために開発された特別な製造技術を利用し
ている。このような技術の主な目的は、デバイスの能動
及び受動部品が形成される区画を限定するために使用さ
れる酸化シリコン層中の鋭い端部を除去（又は平滑化）
することであり、該端部は金属化等された積層に大きな
脆弱点を与える。 広汎に採用されているこのような技術の例は、周知のプ
ロセスである例えばフィリップス社で開発されたロコス
（ＬＯＣＯ３）及びエッセヂエッセ社で開発されたブラ
ノックス（Ｐｌａｎｏｘ）があり、両者はいくつかの共
通した側面も有するが、特に伝統的なブレーナ法と相違
する点において互いに明らかに異なっている。 ロコス法では、隣接する能動及び受動部品を分離するた
めに使用される酸化物の厚い層を、前もって溝を形成す
るためのシリコンの等方性アタックにより基板中に埋設
し、次いで該溝を酸化シリコンで充填するのに対し、プ
ラノックス法では、厚い（電界）酸化物である分離構造
を予め設定した区画内で、基板の厚さの少なくとも半分
、基板から成長させる。 このような方法は文献中に充分に記載され、そのような
記載は、Ｈ，リレンのｒＣＩ／ＭＯ３の原理と応用（Ｐ
ｒｉｎｃｉｐｌｅｓ ｅｔ ａｐｐｌｉｃａｔｉｏｎｓ
ｄｅｓＣＩ／ＭＯＳ） Ｊ （１９７２年パリのエ
ディジョンラジオ社刊）という刊行物の６１頁から６５
頁に現れている。 特にプラノックス法は、Ｆ、モランディにより１９６９
年ｌＯ月発行の刊行物であるＩＥＤＭテクニカルダイジ
ェスト１８巻に、及びＴ、Ｃ，ウー、Ｗ、Ｔ、スタッシ
ー及びに、Ｎ、 リンフによりジャーナル・オブ・エ
レクトロケミカル・ソサイアティ第１３０巻１５６３頁
（１９８３年）に開示されている。 プラノックス法の重要な段階は、ＭＯＳデバイスを形成
する種々の能動及び受動素子を分離する絶縁構造である
電界酸化物を形成することである。 このような構造は、所望の区画から写真食刻法で窒化シ
リコンのマスキング層を除去することにより区画してい
る、シリコンの単一結晶から成る基板の区画上に、通常
約５０００−１５０００人の好適な厚さで酸化物層を成
長させることにより形成される。残った窒化物層は、後
に集積回路の能動及び受動素子が形成される区画を酸化
から効果的に保護する。 被覆されていない区画上の厚い酸化物層の成長は、当初
のシリコン表面より下方にその厚さの約半分進行しその
厚さの約半分が埋設される結果となるので、分離構造の
酸化物の成長の際に形成されるステップはより低くなる
。 確かに電界酸化物が形成される方法のためにその水平方
向の端部は垂直でな（明らかに曲がっている。つまりマ
スクされていないエリアのシリコンの酸化プロセスは本
質的に拡散プロセスであり、酸化は、急速に速度が減少
するが、マスキングの窒化物層の真下で進行しがちであ
り、後者は蒸気と酸素に対して不浸透性であるが、それ
は層自身の端部の幾何的限界を超えている。 従って、ブチノックス法により得られる厚い（電界）酸
化物はその断面が、端部において特徴のあるテーパーを
示し、その形状からしばしばプラノックスの「嘴」の名
称で表示される。 厚い（電界）酸化物及び曲がっている端部から成る分離
構造の部分的「埋設」は、多結晶シリコンと引き続く金
属化及び／又は分離層の層を製造することをかなり容易
にする、小さくかつ傾斜の少ないステップにより特徴付
けられる形態を生産する。 それにもかかわらず、曲がりの程度、つまりプラノック
スの嘴の長さは、それがキャパシタンスと接合の降伏電
圧つまりＢＶｘｊ特性を改良するものであるにもかかわ
らず、それが隣接する活性エリアを減少させ、それ故線
幅の減少に対して制限を課する限り、集積化従って小規
模化の程度を増加させることを追求する際に強く感知さ
れる顕著な幾何的な問題を生ずるため、注意深く制限さ
れなければならない。ＭＯＳデバイス中の電界酸化物層
の構造と形状に関する更に当業者に周知の色々な効果が
あり、それは次の要求等を満足するものでなければなら
ない。 ａ）多結晶シリコン又は十分に高い金属のストリップを
相互に接続することにより酸化物と、関連づけられて形
成されるパラシティツタな電界効果トランジスターのし
きい値電圧を決定して、「ケート」がデバイスの使用電
圧に適用されたときにそのようなバラシティツタなトラ
ンジスターが通電しないようにする。 ｂ）接合部の電子雪崩降伏電圧を確実にデバイスの操作
時の最大電圧より高（なるよう決定する。 Ｃ）逆方向にバイアスされた接合の空乏域が大地に保持
された他の関連しない接合の空乏域に達するよう広がる
ことを防止する「リーチ・スルー」又はｖｐｔ現象を防
止する。 ｄ）エリアの端部に沿う低い接合キャパシタンスを決定
する。 ｅ）ステップをできるだけ小さくかつ穏やかな傾斜にな
るよう決定する。 ｆ）できるだけ小さなエリアを必要とする。 従来のプラノックスプロセスは他の技術に関連して明確
な利点を提供したが、電界酸化物層の厚さを一定の最小
限度（約５０００人）を超えて減少させることはできな
い。実際に、厚い酸化物層の真下の領域のシリコンのド
ーピングを増加させて酸化物層の厚さを減少させて、酸
化物層の厚さを減少させても、高いしきい値電圧を得ら
れるようにしない限り、電界酸化物層の厚さを極度に減
少させると受は入れることができないような低いしきい
値電圧のバラシティツクトランジスターを生じさせるこ
とになる。そのような領域のシリコンのドーピングを強
くすると関連しない接合部の空乏載量の「リーチ・スル
ー」現象に対する免除特性の改良が良い方向へ進むが、
このようなドーピングを増加させると、プラノックスの
嘴のある長さを含む必要性により負の影響を受けたエリ
アの端部に沿った接合部の電子雪崩降伏電圧と接合部の
キャパシタンス特性を決定的に悪化させる。 既知のＭＯＳプロセス中の電界酸化物層の構造と形状を
最適化することは極度に臨界的であり、同時に最良の方
法で満足させることができない相反する一連の要求によ
り非常に困難であることが分かる。 （発明の概要） 従って本発明の目的は、上記した明瞭な要請をより容易
に満足させることを許容する、新規で改良された分離構
造を提供することである。本発明の他の目的は、ＭＯＳ
デバイスの製造のための改良されたプロセスを提供する
ことである。 これらの目的及び他の目的、及び付随する利点は、基板
のシリコン単結晶の表面上の窒化シリコンでマスキング
されることにより区画されるエリア内の酸化シリコンの
成長により得られるデバイスの種々の能動及び受動素子
を分離する構造から成る本発明のＭＯＳタイプの半導体
デバイスにより得ることができる。本発明のＭＯＳデバ
イスは、酸化シリコンの分離構造の表面部又は層（厚い
又は電界酸化物）から実質的に連続し互いにほぼ平行に
前記基板中へ、基板全体のドーピングレベルより高いド
ーピングレベルを有する分離構造の上端又は表面層の真
下に位置するシリコンの領域と、デバイスの受動及び能
動素子を形成するために使用する拡散された基板と反対
の極性で強くドープされたシリコンの領域の間に、接触
又は接合が生ずることを防止するために十分な深さ延び
るようにした酸化シリコン製の平板体又は模体等の形状
である突起体から成る分離構造であることにより特徴づ
けられる。 基板の平面に対して実質的に垂直であるこのような突起
体は、より大きな厚さであっても同じように満足すべき
結果が得られるが好ましくは１００から３０００人まで
の厚さと、好ましくは０゜５から２．５μｍの間の深さ
又は幅を有する。それらは、基板のシリコン単結晶の種
々のトープされた領域を絶縁的かつ完全に分離すること
を許容する。 特にＮチャンネルデバイス（ＮＭＯ３）では、このよう
な突起体は、接合部のドナー原子（ヒ素、リン、アンチ
モン）で強くドープされたＮ゛タイプシリコンの領域を
、アクセプター原子（硼素、インジウム）で豊富にトー
プされた分離構造の酸化物（厚い又は電界酸化物）の表
面層の真下に存在するＰ１タイプのシリコンの領域から
効果的に絶縁分離する。 不純物濃度を好適に増加させること、つまり分離構造の
酸化物層の真下に位置するシリコンのＰ゛領域ドーピン
グレベルを増加させることにより、パラシティツクなト
ランジスターのしきい値電圧を低下させる結果的な効果
を自由に補償する限りは、このような突起体により得ら
れる分離は分離構造（電界酸化物層）の表面層を、より
薄く成長させることを許容し、従って高いしきい値電圧
を保持しあるいはそれを増加させる。 他方、分離構造の水平方向の酸化物層の下のＰ１領域の
濃度を増加させ、これにより接合部のキャパシタンスが
酸化物の分離用突起体によりＰ゛シリコン領域から分離
されているので、接合部の電子雪崩降伏電圧（ＢＶｘｊ
）とキャパシタンスの特性を低下させることなく高い
しきい値電圧を確保することが可能になる。 それぞれの空乏域が分離構造の表面酸化層の下に存在す
る高い濃度のアクセプター原子と出会う前に長い距離基
板全体中に広がらなければならないため、特に接合部の
ＢＶｘｊは高い。更に該接合部は、従来のプレーナ又は
プラノソクスプロセスにより得られる全ての接合部で生
ずる円筒形の曲がり方に起因する電界の増強効果が実質
的に免れることができる。 接合部の空乏載量の「リーチ・スルー」現象に対する耐
性さえも本発明の分離構造により著しく増加し、実際空
乏域は出会うためにそれ自身法がらなければならない。 従って接合部を水平方向に遠く離して保持する必要は最
早な（、接合部間の最小間隔はそれに沿ってマスキング
窒化物がアタックするストリップの食刻による区画によ
ってのみ限定される。 更に分離構造の表面酸化層の厚さを大きく減少させる可
能性と所謂プラノックスの嘴を短くすることは、ステッ
プの高さを小さくし分離構造の端部の形状をより良く制
御することにより、垂直方向及び水平方向の幾何的特性
を改良することを許容する。 酸化シリコンの分離構造（厚い又は電界酸化物）の表面
層の最小の厚さは、基板のシリコン単結晶の種々のドー
プされた領域間の分離の他の全ての要求が、表面酸化物
層の端部から互いにほぼ平行に基板の中へ向かって延び
ている前記２つの垂直方向の突起体から成る本発明の特
別の分離構造により満足されるので、多結晶シリコンの
大地に対するキャパシタンスを限定する必要性によって
のみ独占的に決定される。この方法では、酸化シリコン
の分離構造の表面層の厚さを僅か１０００から５０００
人に減少させることができる。 本発明の分離構造の形成は、ＭＯＳプロセスの処理サイ
クルにより完全かつ容易に達成することができ、更にデ
バイスを設計する方法は変化しない。既に存在する任意
のレイアウトを本発明の技術によりレイアウト自身を修
正する必要なく処理することができる。 分離構造を製造するための本発明のプロセスは、活性エ
リアを、酸化物、窒化物及び該窒化物の下に位置する最
下位の酸化物の薄い層を基板のシリコンが露出するまで
アタックしてマスキングし、続いて露出した基板表面上
に厚さが好ましくは１０００から５ｏｏｏ人までの分離
用酸化シリコン層を成長させることから成り、かつそれ
は幅が５０から１０００人までの窓部がシリコン表面に
成長した分離用酸化シリコン層の端部に沿って区画され
、シリコン基板が前記窓部に対応して異方的に深さが０
．５から２．５μｍになるようにアタックされ、かつ作
りだされた溝部が好ましくは酸化シリコンである実質的
に絶縁性の物質で充填されていることにより特徴づけら
れる・ シリコン基板の表面上に成長する分離用酸化物表面層（
電界酸化物層）の端部に沿っている必要な窓部を製造す
る方法は異なっていてもよい。第１のプロセスによると
、酸化シリコンの分離構造の表面層（電界酸化物層）の
成長の操作の間、単結晶の表面の活性エリアをマスクす
るよう作用する酸化シリコン層により被覆された窒化シ
リコン層の露出した側面端部を、例えば熱オルトリン酸
により異方的なアタックを行う。 アタックの時間を制御することにより、窒化シリコンの
端部を所望の距離後退させることが可能になる。次いで
等方性条件下で酸化シリコンをアタックすると、窒化物
層の表面に被覆された酸化物層だけでなくシリコン上の
窓部に対応する最下部の酸化物薄層も除去される。他の
変法によると、酸化物ミ窒化物及び該窒化物の下に位置
する最下位の酸化物薄層を基板シリコンが露出するまで
アタックして活性エリアをマスキングした後で、基板の
露出したエリア上に分離用酸化物層の成長を進行させる
前に、厚さが所望の窓部の厚さと等しい第２の窒化物層
を付着させ、次いで該新しい窒化物層を異方性アタック
の条件下でアタックしこれにより窒化物を早い速度でア
タックしかつシリコンを遅い速度でアタックして、活性
エリアのマスキング層の垂直方向端部を被覆する垂直方
向のストリップを除いて全付着物を除去することができ
る０次に分離用酸化物の構造の表面層が前記窒化物の垂
直方向のストリップに隣接する露出したエリアに成長し
、該窒化物は続いて等方向にアタックされてシリコンの
異方的なエツチングのための所望の窓部を区画し、該窓
部は後に酸化されて本発明の分離構造の垂直方向の突起
体を形成する。
造及びその製造方法に関する。 より詳細には、本発明はＭＯＳ（金属酸化物半導体）タ
イプの線形又はディジタル型の小規模集積回路（ＳＳＩ
）、中規模集積回路（ＭＳＩ）、大規模集積回路（ＬＳ
Ｉ）又は超大規模集積回路（ＶＬＳＩ）であるバイポー
ラ−及びユニポーラ−の半導体デバイスの製造に関する
。本明細書では記述をより簡略化する目的のために、Ｍ
ＯＳデバイス又はＮチャンネルタイプ（ＮＭＯ３）のプ
ロセスについて総括的に参照するが、明らかにＰチャン
ネルタイプ（ＰＭＯ３） 、相補タイプ（０ＭＯ３）及
びそれらの変形等の種々の既知のＭＯＳの技術的用語を
含めることを意図するものである。 （従来技術の記載） しばしば単にｒＭＯｓプロセス」と指称される、今日の
ＭＯＳタイプの半導体デバイスの製造方法は、デバイス
表面の混み入った幾何的配置を改良しより大きな集積化
度を許容するために開発された特別な製造技術を利用し
ている。このような技術の主な目的は、デバイスの能動
及び受動部品が形成される区画を限定するために使用さ
れる酸化シリコン層中の鋭い端部を除去（又は平滑化）
することであり、該端部は金属化等された積層に大きな
脆弱点を与える。 広汎に採用されているこのような技術の例は、周知のプ
ロセスである例えばフィリップス社で開発されたロコス
（ＬＯＣＯ３）及びエッセヂエッセ社で開発されたブラ
ノックス（Ｐｌａｎｏｘ）があり、両者はいくつかの共
通した側面も有するが、特に伝統的なブレーナ法と相違
する点において互いに明らかに異なっている。 ロコス法では、隣接する能動及び受動部品を分離するた
めに使用される酸化物の厚い層を、前もって溝を形成す
るためのシリコンの等方性アタックにより基板中に埋設
し、次いで該溝を酸化シリコンで充填するのに対し、プ
ラノックス法では、厚い（電界）酸化物である分離構造
を予め設定した区画内で、基板の厚さの少なくとも半分
、基板から成長させる。 このような方法は文献中に充分に記載され、そのような
記載は、Ｈ，リレンのｒＣＩ／ＭＯ３の原理と応用（Ｐ
ｒｉｎｃｉｐｌｅｓ ｅｔ ａｐｐｌｉｃａｔｉｏｎｓ
ｄｅｓＣＩ／ＭＯＳ） Ｊ （１９７２年パリのエ
ディジョンラジオ社刊）という刊行物の６１頁から６５
頁に現れている。 特にプラノックス法は、Ｆ、モランディにより１９６９
年ｌＯ月発行の刊行物であるＩＥＤＭテクニカルダイジ
ェスト１８巻に、及びＴ、Ｃ，ウー、Ｗ、Ｔ、スタッシ
ー及びに、Ｎ、 リンフによりジャーナル・オブ・エ
レクトロケミカル・ソサイアティ第１３０巻１５６３頁
（１９８３年）に開示されている。 プラノックス法の重要な段階は、ＭＯＳデバイスを形成
する種々の能動及び受動素子を分離する絶縁構造である
電界酸化物を形成することである。 このような構造は、所望の区画から写真食刻法で窒化シ
リコンのマスキング層を除去することにより区画してい
る、シリコンの単一結晶から成る基板の区画上に、通常
約５０００−１５０００人の好適な厚さで酸化物層を成
長させることにより形成される。残った窒化物層は、後
に集積回路の能動及び受動素子が形成される区画を酸化
から効果的に保護する。 被覆されていない区画上の厚い酸化物層の成長は、当初
のシリコン表面より下方にその厚さの約半分進行しその
厚さの約半分が埋設される結果となるので、分離構造の
酸化物の成長の際に形成されるステップはより低くなる
。 確かに電界酸化物が形成される方法のためにその水平方
向の端部は垂直でな（明らかに曲がっている。つまりマ
スクされていないエリアのシリコンの酸化プロセスは本
質的に拡散プロセスであり、酸化は、急速に速度が減少
するが、マスキングの窒化物層の真下で進行しがちであ
り、後者は蒸気と酸素に対して不浸透性であるが、それ
は層自身の端部の幾何的限界を超えている。 従って、ブチノックス法により得られる厚い（電界）酸
化物はその断面が、端部において特徴のあるテーパーを
示し、その形状からしばしばプラノックスの「嘴」の名
称で表示される。 厚い（電界）酸化物及び曲がっている端部から成る分離
構造の部分的「埋設」は、多結晶シリコンと引き続く金
属化及び／又は分離層の層を製造することをかなり容易
にする、小さくかつ傾斜の少ないステップにより特徴付
けられる形態を生産する。 それにもかかわらず、曲がりの程度、つまりプラノック
スの嘴の長さは、それがキャパシタンスと接合の降伏電
圧つまりＢＶｘｊ特性を改良するものであるにもかかわ
らず、それが隣接する活性エリアを減少させ、それ故線
幅の減少に対して制限を課する限り、集積化従って小規
模化の程度を増加させることを追求する際に強く感知さ
れる顕著な幾何的な問題を生ずるため、注意深く制限さ
れなければならない。ＭＯＳデバイス中の電界酸化物層
の構造と形状に関する更に当業者に周知の色々な効果が
あり、それは次の要求等を満足するものでなければなら
ない。 ａ）多結晶シリコン又は十分に高い金属のストリップを
相互に接続することにより酸化物と、関連づけられて形
成されるパラシティツタな電界効果トランジスターのし
きい値電圧を決定して、「ケート」がデバイスの使用電
圧に適用されたときにそのようなバラシティツタなトラ
ンジスターが通電しないようにする。 ｂ）接合部の電子雪崩降伏電圧を確実にデバイスの操作
時の最大電圧より高（なるよう決定する。 Ｃ）逆方向にバイアスされた接合の空乏域が大地に保持
された他の関連しない接合の空乏域に達するよう広がる
ことを防止する「リーチ・スルー」又はｖｐｔ現象を防
止する。 ｄ）エリアの端部に沿う低い接合キャパシタンスを決定
する。 ｅ）ステップをできるだけ小さくかつ穏やかな傾斜にな
るよう決定する。 ｆ）できるだけ小さなエリアを必要とする。 従来のプラノックスプロセスは他の技術に関連して明確
な利点を提供したが、電界酸化物層の厚さを一定の最小
限度（約５０００人）を超えて減少させることはできな
い。実際に、厚い酸化物層の真下の領域のシリコンのド
ーピングを増加させて酸化物層の厚さを減少させて、酸
化物層の厚さを減少させても、高いしきい値電圧を得ら
れるようにしない限り、電界酸化物層の厚さを極度に減
少させると受は入れることができないような低いしきい
値電圧のバラシティツクトランジスターを生じさせるこ
とになる。そのような領域のシリコンのドーピングを強
くすると関連しない接合部の空乏載量の「リーチ・スル
ー」現象に対する免除特性の改良が良い方向へ進むが、
このようなドーピングを増加させると、プラノックスの
嘴のある長さを含む必要性により負の影響を受けたエリ
アの端部に沿った接合部の電子雪崩降伏電圧と接合部の
キャパシタンス特性を決定的に悪化させる。 既知のＭＯＳプロセス中の電界酸化物層の構造と形状を
最適化することは極度に臨界的であり、同時に最良の方
法で満足させることができない相反する一連の要求によ
り非常に困難であることが分かる。 （発明の概要） 従って本発明の目的は、上記した明瞭な要請をより容易
に満足させることを許容する、新規で改良された分離構
造を提供することである。本発明の他の目的は、ＭＯＳ
デバイスの製造のための改良されたプロセスを提供する
ことである。 これらの目的及び他の目的、及び付随する利点は、基板
のシリコン単結晶の表面上の窒化シリコンでマスキング
されることにより区画されるエリア内の酸化シリコンの
成長により得られるデバイスの種々の能動及び受動素子
を分離する構造から成る本発明のＭＯＳタイプの半導体
デバイスにより得ることができる。本発明のＭＯＳデバ
イスは、酸化シリコンの分離構造の表面部又は層（厚い
又は電界酸化物）から実質的に連続し互いにほぼ平行に
前記基板中へ、基板全体のドーピングレベルより高いド
ーピングレベルを有する分離構造の上端又は表面層の真
下に位置するシリコンの領域と、デバイスの受動及び能
動素子を形成するために使用する拡散された基板と反対
の極性で強くドープされたシリコンの領域の間に、接触
又は接合が生ずることを防止するために十分な深さ延び
るようにした酸化シリコン製の平板体又は模体等の形状
である突起体から成る分離構造であることにより特徴づ
けられる。 基板の平面に対して実質的に垂直であるこのような突起
体は、より大きな厚さであっても同じように満足すべき
結果が得られるが好ましくは１００から３０００人まで
の厚さと、好ましくは０゜５から２．５μｍの間の深さ
又は幅を有する。それらは、基板のシリコン単結晶の種
々のトープされた領域を絶縁的かつ完全に分離すること
を許容する。 特にＮチャンネルデバイス（ＮＭＯ３）では、このよう
な突起体は、接合部のドナー原子（ヒ素、リン、アンチ
モン）で強くドープされたＮ゛タイプシリコンの領域を
、アクセプター原子（硼素、インジウム）で豊富にトー
プされた分離構造の酸化物（厚い又は電界酸化物）の表
面層の真下に存在するＰ１タイプのシリコンの領域から
効果的に絶縁分離する。 不純物濃度を好適に増加させること、つまり分離構造の
酸化物層の真下に位置するシリコンのＰ゛領域ドーピン
グレベルを増加させることにより、パラシティツクなト
ランジスターのしきい値電圧を低下させる結果的な効果
を自由に補償する限りは、このような突起体により得ら
れる分離は分離構造（電界酸化物層）の表面層を、より
薄く成長させることを許容し、従って高いしきい値電圧
を保持しあるいはそれを増加させる。 他方、分離構造の水平方向の酸化物層の下のＰ１領域の
濃度を増加させ、これにより接合部のキャパシタンスが
酸化物の分離用突起体によりＰ゛シリコン領域から分離
されているので、接合部の電子雪崩降伏電圧（ＢＶｘｊ
）とキャパシタンスの特性を低下させることなく高い
しきい値電圧を確保することが可能になる。 それぞれの空乏域が分離構造の表面酸化層の下に存在す
る高い濃度のアクセプター原子と出会う前に長い距離基
板全体中に広がらなければならないため、特に接合部の
ＢＶｘｊは高い。更に該接合部は、従来のプレーナ又は
プラノソクスプロセスにより得られる全ての接合部で生
ずる円筒形の曲がり方に起因する電界の増強効果が実質
的に免れることができる。 接合部の空乏載量の「リーチ・スルー」現象に対する耐
性さえも本発明の分離構造により著しく増加し、実際空
乏域は出会うためにそれ自身法がらなければならない。 従って接合部を水平方向に遠く離して保持する必要は最
早な（、接合部間の最小間隔はそれに沿ってマスキング
窒化物がアタックするストリップの食刻による区画によ
ってのみ限定される。 更に分離構造の表面酸化層の厚さを大きく減少させる可
能性と所謂プラノックスの嘴を短くすることは、ステッ
プの高さを小さくし分離構造の端部の形状をより良く制
御することにより、垂直方向及び水平方向の幾何的特性
を改良することを許容する。 酸化シリコンの分離構造（厚い又は電界酸化物）の表面
層の最小の厚さは、基板のシリコン単結晶の種々のドー
プされた領域間の分離の他の全ての要求が、表面酸化物
層の端部から互いにほぼ平行に基板の中へ向かって延び
ている前記２つの垂直方向の突起体から成る本発明の特
別の分離構造により満足されるので、多結晶シリコンの
大地に対するキャパシタンスを限定する必要性によって
のみ独占的に決定される。この方法では、酸化シリコン
の分離構造の表面層の厚さを僅か１０００から５０００
人に減少させることができる。 本発明の分離構造の形成は、ＭＯＳプロセスの処理サイ
クルにより完全かつ容易に達成することができ、更にデ
バイスを設計する方法は変化しない。既に存在する任意
のレイアウトを本発明の技術によりレイアウト自身を修
正する必要なく処理することができる。 分離構造を製造するための本発明のプロセスは、活性エ
リアを、酸化物、窒化物及び該窒化物の下に位置する最
下位の酸化物の薄い層を基板のシリコンが露出するまで
アタックしてマスキングし、続いて露出した基板表面上
に厚さが好ましくは１０００から５ｏｏｏ人までの分離
用酸化シリコン層を成長させることから成り、かつそれ
は幅が５０から１０００人までの窓部がシリコン表面に
成長した分離用酸化シリコン層の端部に沿って区画され
、シリコン基板が前記窓部に対応して異方的に深さが０
．５から２．５μｍになるようにアタックされ、かつ作
りだされた溝部が好ましくは酸化シリコンである実質的
に絶縁性の物質で充填されていることにより特徴づけら
れる・ シリコン基板の表面上に成長する分離用酸化物表面層（
電界酸化物層）の端部に沿っている必要な窓部を製造す
る方法は異なっていてもよい。第１のプロセスによると
、酸化シリコンの分離構造の表面層（電界酸化物層）の
成長の操作の間、単結晶の表面の活性エリアをマスクす
るよう作用する酸化シリコン層により被覆された窒化シ
リコン層の露出した側面端部を、例えば熱オルトリン酸
により異方的なアタックを行う。 アタックの時間を制御することにより、窒化シリコンの
端部を所望の距離後退させることが可能になる。次いで
等方性条件下で酸化シリコンをアタックすると、窒化物
層の表面に被覆された酸化物層だけでなくシリコン上の
窓部に対応する最下部の酸化物薄層も除去される。他の
変法によると、酸化物ミ窒化物及び該窒化物の下に位置
する最下位の酸化物薄層を基板シリコンが露出するまで
アタックして活性エリアをマスキングした後で、基板の
露出したエリア上に分離用酸化物層の成長を進行させる
前に、厚さが所望の窓部の厚さと等しい第２の窒化物層
を付着させ、次いで該新しい窒化物層を異方性アタック
の条件下でアタックしこれにより窒化物を早い速度でア
タックしかつシリコンを遅い速度でアタックして、活性
エリアのマスキング層の垂直方向端部を被覆する垂直方
向のストリップを除いて全付着物を除去することができ
る０次に分離用酸化物の構造の表面層が前記窒化物の垂
直方向のストリップに隣接する露出したエリアに成長し
、該窒化物は続いて等方向にアタックされてシリコンの
異方的なエツチングのための所望の窓部を区画し、該窓
部は後に酸化されて本発明の分離構造の垂直方向の突起
体を形成する。
本発明をより詳細に説明する目的で本発明の好適な例を
好適な実施例に従いかつ添付図面を参照しながら説明す
る。 図面中筒１図は、既知方法に従って得られた電界酸化物
層構造の微細断面の斜め方向からの概略図、 第２図は、本発明の一実施例に従って製造された分離構
造の微細断面の斜め方向からの概略図、一連の第３ａ、
ｂ、ｃ、ｄ、ｅ図は、本発明の第１の好ましい方法によ
る分離構造の製造工程の種々の段階における本発明の一
実施例の分離構造の表面層（電界酸化物）の端部の９０
°からの微細断面の部分概略図、 一連の第４ａ、ｂ、ｃ、ｄ、ｅ図は、本発明の他の好ま
しい方法による分離構造の製造工程の種々の段階におけ
る本発明の一実施例の分離構造の酸化物の表面層の端部
の９０°からの微細断面の部分概略図である。 （実施例の説明） 全図面は、Ｐシリコンチップ上に形成されたＮチャンネ
ル、ＭＯＳタイプの表面電界効果半導体デバイスを示し
ているが、これらは本発明を例示する目的のみで開示さ
れ、どのようにも本発明を限定するものと解釈されるべ
きではない。該半導体デバイスは、例えば硼素原子等の
アクセプター原子で均一に約１０′５原子／ ｃｍ ”
までの濃度でドープされている。 第１図に示すように、通常既知の方法に従って製造され
るＭＯＳデバイスの電界酸化物構造の典型的な微細断面
は、２つの関連しない接合２及び３に関する２つＮ″領
域を分離するよう配置された厚い酸化物Ｎ１を示し、該
２つのシリコン基板の領域は例えばヒ素、リン又はアン
チモンのようなドナー原子で、約１０２０原子／ｃｍ３
までの濃度で強くドープされている。 厚い（電界）酸化物が、食刻技術による食刻により区画
されたエリア中のシリコンと、シリコン単一結晶の基板
上に予め形成された窒化物と酸化物のマスキング層を、
シリコン自身が露出するまで熱的に酸化することにより
、得られる。そのような領域中の酸化物の成長は、通常
の方法に従って５０００から１５０００人の間の厚さが
得られるまで継続される。一般には、厚い酸化物を成長
させる前に、電界酸化物層の真下に形成されるＰシリコ
ン基板の領域６のドーピングのレベルを、イオンインプ
ランテーションにより例えば硼素原子であるアクセプタ
ー原子の濃度が約１０′６原子／印３に達するまで増加
させ、これにより電界効果デバイスのコントロール（ゲ
ート）電極として機能する多結晶シリコン７の層が、厚
い酸化物層１により分離された２つの関連しない接合３
及び２上に載置されたときに形成されるパラシティツタ
なトランジスターのしきい値電圧が増加する。 第２図には本発明の一実施例である分離構造が示され、
該構造は、既知の方法と同じようにシリコンの酸化によ
り形成されるが厚さが１０００〜５０００人しかない酸
化物（電界酸化物層）■の表面層と、該表面層１（電界
酸化物）の端部からシリコン基板中へ、互いにほぼ平行
に延びる２つの平板状又は喫状の突起体１ａ及び１ｂか
ら成っている。 容易に分かるように、該２つの突起体１ａ及び１ｂは、
接合部２及び３のＮ″領域を、本実施例の分離構造であ
る厚い酸化物層１の下に位置するＰ″領域ら絶縁的に分
離している。通常シリコンが明確にドープされた領域を
絶縁的に分離することを確実にするためには、２つの突
起体１ａ及び１ｂ自身が基板中へ少なくとも０．５μｍ
、好ましくは１から２．５μｍ延びるようにすれば十分
である。 上記に指摘した通り、本実施例の新規な分離構造による
と、明らかに電界酸化物層である酸化物の表面層を所望
の薄さに成長させることができ、これによりデバイスの
垂直方向及び水平方向の幾何的配置が改良される。接合
部２及び３が分離用酸化物である突起体によりＰ＋領域
から分離されているので、該接合部２及び３のＢＶｘｊ
とキャパシタンス特性を低下させることなく、電界酸化
物の下に位置する領域６のｐ ＋ ７Ｍ度を問題なく増
加させかつ高いしきい値電圧を保存することを可能にす
るため、電界酸化物層を薄くすることが可能になる。 それぞれの空乏域が領域６の厚い酸化物の下に存在する
高い濃度の硼素に出会う前に基板中で長い距離を広がり
、更に前記接合部は、従来のブレーナ及びブラノックス
プロセスにより形成される全ての接合部の特性である、
円筒状の曲線に起因する電界の増強効果が実質的にない
ので、特に接合部のＢＶｘｊ電圧は高い。 隣接する関連していない接合部に関する空乏域が、本実
施例の分離構造の分離用突起体１ａ及び１ｂの底端部の
下方を通過して出会うことができるように深く延びなけ
ればならないため、関連していない接合部の空乏載量の
「リーチ・スルー」現象からの免除が非常に増加する。 望ましくはこのような「リーチ・スルー」からの免除は
、突起体１ａ及び１ｂの底端部に隣接する領域８ａ及び
８ｂ内のシリコンのＰ＋のドーピングレベルを増加させ
ることにより更に増加させてもよい。 分離構造を作りだすための本発明のプロセスの２つの好
ましい実施例の本質的ないくつかの段階を示す、一連の
第３ａ・・・３８図及び第４ａ・・・ｅ図では、第１図
及び第２図で既に使用した種々の部分及び領域の参照符
号の他に、それぞれ酸化シリコン、窒化シリコン及び、
集積回路及び半導体デバイスの製造において採用されて
いる写真食刻プロセスで使用される紫外線感光性樹脂で
ある「フォトレジスト」を示すＯＸ、 ＮｌＴＲ及びＲ
ＩＥＳＩＳＴを使用する。 第１実施例によると、分離構造を作りだすための本発明
のプロセスは次の操作から成っている。 １）酸素雰囲気下で水素を燃焼させることにより得られ
る蒸気雰囲気中、７００から９００℃の間の温度で基板
のシリコン単一結晶の表面に熱的に薄い酸化物層４（約
１００人）を形成する。 ２）約８００℃の温度の低圧炉中で、窒素中に希釈され
たジクロルシラン（ＳｉＨｚＣｌｇ）とアンモニア（Ｎ
Ｈｓ）の蒸気から好ましくは蒸気相化学蒸着（ＣＶ Ｄ
）によりマスキング窒化物層（約２０００人）を蒸着さ
せる。 ３）酸化物の厚さが約２００人に成長するのに十分な時
間約１０００℃の温度で蒸気雰囲気中窒化物の表面酸化
を行う、又は化学的蒸気相蒸着による同量の酸化物の蒸
着（約５００人）を行う。 ４）通常の写真食刻技術による活性エリアのマスキング
の後、酸化物及び窒化物の層を、好ましくはプラズマ中
のドライアタック又はＲＩＥ（つまり反応性イオン衝撃
による反応性イオンエツチング）により遂行される引き
続くアタック、及び基板と同じタイプのドーパント（Ｎ
チャンネルプロセスについては硼素）の連続するインプ
ランテーシジンにより処理する。この時点における部分
断面が第３ａ図に表され、Ｐシリコンの基板５の領域６
のＰ′″ ドーピングが起こっていることを観察するこ
とができ、その上にこれから本実施例の分離構造の表面
酸化物層である厚い酸化物が生成する。 ５）厚さ１０００から５０００人、より好ましくは約３
０００人の酸化物が得られるまで、酸素雰囲気中の水素
の燃焼により得られる蒸気雰囲気下で７００から１００
０℃までの温度で強い電界酸化を行う。 この状態の断面は第３ｂ図に示され、ここでは生ずる減
少した成長のために多く含まれるマスキング窒化物層（
プラノックスの嘴）の下の横状の成長の開始とともに起
こる厚い（電界）酸化物１の成長を観察することができ
る。 ６）１０分から２時間までの時間、約１６０℃の温度で
好ましくはオルトリン酸（Ｈ２Ｐ Ｏａ ）による起こ
されるマスキング窒化物層の露出端部の等方性アタック
を行う。 この状態の断面は第３ｃ図に示されるものになり、ここ
では先行するアタックにより作られる窒化物層の露出端
部の９の背面を見ることができる。 ７）マスキング窒化物層上に形成された酸化物層、及び
先行するアタックの間に除去された窒化物層の下に存在
する約１００人の酸化物の薄い層が完全に除去されるま
で酸化シリコンによるアタックを行う。 ８）先行するステップにおいて反応性イオン衝撃（ＲＩ
Ｂ）により約１μｍの深さで形成された窓部を通して
シリコンを等方的にアタックさせる。 この状態の断面は第３ｄ図に示され、ここでは基板のシ
リコン単一結晶の異方性アタックにより作りだされる溝
部１０を見ることができる。 ９）蒸気雰囲気下において前記溝部１０が完全に酸化シ
リコンで充たされるまで７００から１０００℃の温度で
熱的酸化を行う。 残りの窒化シリコンのマスキング層を除去すると、本実
施例の分離構造が第３ｅ図に示されるように完了し、既
知の技術に従ってＭＯＳデバイスの製造プロセスが進行
する。 本発明のプロセスの他の好ましい実施例によると、シリ
コン基板の深い刻み込みが行われる部分の決定は、一連
の第４ａ図から第４ｅ図までに概略が例示されているプ
ロセスに従って、表面酸化物層１の端部に沿った分離用
突起体の形成、つまり基板の異方性アタックのために必
要な窓部の形成のために遂行されなければならず、又そ
の代わりにアタックに曝される部分、つまり窓部の大き
さを大きく制御することを得る異方性アタックの特性を
開発することにより行ってもよい。 該操作は、約１００から２００人の厚さの酸化物の薄層
の成長と、引き続く好ましくは蒸気相化学蒸着による１
０００から２０００人までの厚さの窒化シリコン層の形
成、及び引き続く窒化シリコン層上の厚さ約２００人の
酸化シリコン層の形成又は同量の酸化物の蒸気相化学蒸
着による形成から成っている。これらの成長及び層の形
成の後、酸化物及び窒化物及びその下の酸化物のアタッ
クを伴う食刻プロセスをシリコンが露出するまで行う（
第４ａ図）。望ましくは得られなければならない深さの
食刻と等しい大きさの厚さの窒化シリコンの蒸着を行い
（第４ｂ図）、該窒化物を窒化物のアタックの速度が大
きくシリコンのアタックの速度が小さい条件で異方的に
アタックさせる。 その結果を概略的に第４Ｃ図に示す。 この時点で上述した操作のステップ５）で行われたのと
同じ方法で、厚さ約１０００人の酸化シリコンの表面層
を成長させる（第４ｄ図）。 引き続く窒化物の等方性アタックによりシリコンの表面
のある部分が露出しく第４ｅ図）、この点で異方性アタ
ックが起こって溝部１０が形成され、続いて上述した操
作が行われる。 本実施例の分離構造の酸化物１ （電界酸化物）の表面
層の端部に沿って形成される前記溝部ｌＯは酸化シリコ
ンで完全には充たされなくともよい。 本発明の分離構造の製造方法の代替法によると、上記し
た本発明のプロセスの一実施例により好ましく得られる
好適な窓部を通して起こるシリコンの異方性アタックに
より溝部１０を形成した後、例えば厚さ１００から２０
０人の酸化シリコンの薄くかつ連続的な層が得られるま
で、溝部の壁の酸化を続けることが可能になる。この時
点において分離用突起体の内部芯体を酸化シリコンとは
異なった実質的に絶縁性である物質で充填してもよい０
例えば窒化シリコン又は他の物質の酸化物を分離用突起
体の空洞を完全に充填するまで付着させることが可能と
なる。 特に好ましい配置と操作について参照しながら本発明を
説明してきたが、特許請求の範囲で限定された本発明の
範囲を逸脱することなく変化及び変形が当業者により行
われることができることを意図するものである。 （発明の効果） 本発明の分離構造は、基板のドープされた領域間を絶縁
分離するために、電界酸化物の端部から基板中へ向かっ
て延びる２つの突起体を含んでいる。電界酸化物層の下
方の領域のドーピングレベルを増加させることにより、
該酸化物層の厚さをより薄くすることが可能になる。こ
れにより所謂プラノックスの嘴の長さを減少させること
ができるため、集積又は小型化の度合を増加させること
のできる幾何的特性を改良することが可能になる。 更にこれは高いしきい値を確保することも可能にする。
好適な実施例に従いかつ添付図面を参照しながら説明す
る。 図面中筒１図は、既知方法に従って得られた電界酸化物
層構造の微細断面の斜め方向からの概略図、 第２図は、本発明の一実施例に従って製造された分離構
造の微細断面の斜め方向からの概略図、一連の第３ａ、
ｂ、ｃ、ｄ、ｅ図は、本発明の第１の好ましい方法によ
る分離構造の製造工程の種々の段階における本発明の一
実施例の分離構造の表面層（電界酸化物）の端部の９０
°からの微細断面の部分概略図、 一連の第４ａ、ｂ、ｃ、ｄ、ｅ図は、本発明の他の好ま
しい方法による分離構造の製造工程の種々の段階におけ
る本発明の一実施例の分離構造の酸化物の表面層の端部
の９０°からの微細断面の部分概略図である。 （実施例の説明） 全図面は、Ｐシリコンチップ上に形成されたＮチャンネ
ル、ＭＯＳタイプの表面電界効果半導体デバイスを示し
ているが、これらは本発明を例示する目的のみで開示さ
れ、どのようにも本発明を限定するものと解釈されるべ
きではない。該半導体デバイスは、例えば硼素原子等の
アクセプター原子で均一に約１０′５原子／ ｃｍ ”
までの濃度でドープされている。 第１図に示すように、通常既知の方法に従って製造され
るＭＯＳデバイスの電界酸化物構造の典型的な微細断面
は、２つの関連しない接合２及び３に関する２つＮ″領
域を分離するよう配置された厚い酸化物Ｎ１を示し、該
２つのシリコン基板の領域は例えばヒ素、リン又はアン
チモンのようなドナー原子で、約１０２０原子／ｃｍ３
までの濃度で強くドープされている。 厚い（電界）酸化物が、食刻技術による食刻により区画
されたエリア中のシリコンと、シリコン単一結晶の基板
上に予め形成された窒化物と酸化物のマスキング層を、
シリコン自身が露出するまで熱的に酸化することにより
、得られる。そのような領域中の酸化物の成長は、通常
の方法に従って５０００から１５０００人の間の厚さが
得られるまで継続される。一般には、厚い酸化物を成長
させる前に、電界酸化物層の真下に形成されるＰシリコ
ン基板の領域６のドーピングのレベルを、イオンインプ
ランテーションにより例えば硼素原子であるアクセプタ
ー原子の濃度が約１０′６原子／印３に達するまで増加
させ、これにより電界効果デバイスのコントロール（ゲ
ート）電極として機能する多結晶シリコン７の層が、厚
い酸化物層１により分離された２つの関連しない接合３
及び２上に載置されたときに形成されるパラシティツタ
なトランジスターのしきい値電圧が増加する。 第２図には本発明の一実施例である分離構造が示され、
該構造は、既知の方法と同じようにシリコンの酸化によ
り形成されるが厚さが１０００〜５０００人しかない酸
化物（電界酸化物層）■の表面層と、該表面層１（電界
酸化物）の端部からシリコン基板中へ、互いにほぼ平行
に延びる２つの平板状又は喫状の突起体１ａ及び１ｂか
ら成っている。 容易に分かるように、該２つの突起体１ａ及び１ｂは、
接合部２及び３のＮ″領域を、本実施例の分離構造であ
る厚い酸化物層１の下に位置するＰ″領域ら絶縁的に分
離している。通常シリコンが明確にドープされた領域を
絶縁的に分離することを確実にするためには、２つの突
起体１ａ及び１ｂ自身が基板中へ少なくとも０．５μｍ
、好ましくは１から２．５μｍ延びるようにすれば十分
である。 上記に指摘した通り、本実施例の新規な分離構造による
と、明らかに電界酸化物層である酸化物の表面層を所望
の薄さに成長させることができ、これによりデバイスの
垂直方向及び水平方向の幾何的配置が改良される。接合
部２及び３が分離用酸化物である突起体によりＰ＋領域
から分離されているので、該接合部２及び３のＢＶｘｊ
とキャパシタンス特性を低下させることなく、電界酸化
物の下に位置する領域６のｐ ＋ ７Ｍ度を問題なく増
加させかつ高いしきい値電圧を保存することを可能にす
るため、電界酸化物層を薄くすることが可能になる。 それぞれの空乏域が領域６の厚い酸化物の下に存在する
高い濃度の硼素に出会う前に基板中で長い距離を広がり
、更に前記接合部は、従来のブレーナ及びブラノックス
プロセスにより形成される全ての接合部の特性である、
円筒状の曲線に起因する電界の増強効果が実質的にない
ので、特に接合部のＢＶｘｊ電圧は高い。 隣接する関連していない接合部に関する空乏域が、本実
施例の分離構造の分離用突起体１ａ及び１ｂの底端部の
下方を通過して出会うことができるように深く延びなけ
ればならないため、関連していない接合部の空乏載量の
「リーチ・スルー」現象からの免除が非常に増加する。 望ましくはこのような「リーチ・スルー」からの免除は
、突起体１ａ及び１ｂの底端部に隣接する領域８ａ及び
８ｂ内のシリコンのＰ＋のドーピングレベルを増加させ
ることにより更に増加させてもよい。 分離構造を作りだすための本発明のプロセスの２つの好
ましい実施例の本質的ないくつかの段階を示す、一連の
第３ａ・・・３８図及び第４ａ・・・ｅ図では、第１図
及び第２図で既に使用した種々の部分及び領域の参照符
号の他に、それぞれ酸化シリコン、窒化シリコン及び、
集積回路及び半導体デバイスの製造において採用されて
いる写真食刻プロセスで使用される紫外線感光性樹脂で
ある「フォトレジスト」を示すＯＸ、 ＮｌＴＲ及びＲ
ＩＥＳＩＳＴを使用する。 第１実施例によると、分離構造を作りだすための本発明
のプロセスは次の操作から成っている。 １）酸素雰囲気下で水素を燃焼させることにより得られ
る蒸気雰囲気中、７００から９００℃の間の温度で基板
のシリコン単一結晶の表面に熱的に薄い酸化物層４（約
１００人）を形成する。 ２）約８００℃の温度の低圧炉中で、窒素中に希釈され
たジクロルシラン（ＳｉＨｚＣｌｇ）とアンモニア（Ｎ
Ｈｓ）の蒸気から好ましくは蒸気相化学蒸着（ＣＶ Ｄ
）によりマスキング窒化物層（約２０００人）を蒸着さ
せる。 ３）酸化物の厚さが約２００人に成長するのに十分な時
間約１０００℃の温度で蒸気雰囲気中窒化物の表面酸化
を行う、又は化学的蒸気相蒸着による同量の酸化物の蒸
着（約５００人）を行う。 ４）通常の写真食刻技術による活性エリアのマスキング
の後、酸化物及び窒化物の層を、好ましくはプラズマ中
のドライアタック又はＲＩＥ（つまり反応性イオン衝撃
による反応性イオンエツチング）により遂行される引き
続くアタック、及び基板と同じタイプのドーパント（Ｎ
チャンネルプロセスについては硼素）の連続するインプ
ランテーシジンにより処理する。この時点における部分
断面が第３ａ図に表され、Ｐシリコンの基板５の領域６
のＰ′″ ドーピングが起こっていることを観察するこ
とができ、その上にこれから本実施例の分離構造の表面
酸化物層である厚い酸化物が生成する。 ５）厚さ１０００から５０００人、より好ましくは約３
０００人の酸化物が得られるまで、酸素雰囲気中の水素
の燃焼により得られる蒸気雰囲気下で７００から１００
０℃までの温度で強い電界酸化を行う。 この状態の断面は第３ｂ図に示され、ここでは生ずる減
少した成長のために多く含まれるマスキング窒化物層（
プラノックスの嘴）の下の横状の成長の開始とともに起
こる厚い（電界）酸化物１の成長を観察することができ
る。 ６）１０分から２時間までの時間、約１６０℃の温度で
好ましくはオルトリン酸（Ｈ２Ｐ Ｏａ ）による起こ
されるマスキング窒化物層の露出端部の等方性アタック
を行う。 この状態の断面は第３ｃ図に示されるものになり、ここ
では先行するアタックにより作られる窒化物層の露出端
部の９の背面を見ることができる。 ７）マスキング窒化物層上に形成された酸化物層、及び
先行するアタックの間に除去された窒化物層の下に存在
する約１００人の酸化物の薄い層が完全に除去されるま
で酸化シリコンによるアタックを行う。 ８）先行するステップにおいて反応性イオン衝撃（ＲＩ
Ｂ）により約１μｍの深さで形成された窓部を通して
シリコンを等方的にアタックさせる。 この状態の断面は第３ｄ図に示され、ここでは基板のシ
リコン単一結晶の異方性アタックにより作りだされる溝
部１０を見ることができる。 ９）蒸気雰囲気下において前記溝部１０が完全に酸化シ
リコンで充たされるまで７００から１０００℃の温度で
熱的酸化を行う。 残りの窒化シリコンのマスキング層を除去すると、本実
施例の分離構造が第３ｅ図に示されるように完了し、既
知の技術に従ってＭＯＳデバイスの製造プロセスが進行
する。 本発明のプロセスの他の好ましい実施例によると、シリ
コン基板の深い刻み込みが行われる部分の決定は、一連
の第４ａ図から第４ｅ図までに概略が例示されているプ
ロセスに従って、表面酸化物層１の端部に沿った分離用
突起体の形成、つまり基板の異方性アタックのために必
要な窓部の形成のために遂行されなければならず、又そ
の代わりにアタックに曝される部分、つまり窓部の大き
さを大きく制御することを得る異方性アタックの特性を
開発することにより行ってもよい。 該操作は、約１００から２００人の厚さの酸化物の薄層
の成長と、引き続く好ましくは蒸気相化学蒸着による１
０００から２０００人までの厚さの窒化シリコン層の形
成、及び引き続く窒化シリコン層上の厚さ約２００人の
酸化シリコン層の形成又は同量の酸化物の蒸気相化学蒸
着による形成から成っている。これらの成長及び層の形
成の後、酸化物及び窒化物及びその下の酸化物のアタッ
クを伴う食刻プロセスをシリコンが露出するまで行う（
第４ａ図）。望ましくは得られなければならない深さの
食刻と等しい大きさの厚さの窒化シリコンの蒸着を行い
（第４ｂ図）、該窒化物を窒化物のアタックの速度が大
きくシリコンのアタックの速度が小さい条件で異方的に
アタックさせる。 その結果を概略的に第４Ｃ図に示す。 この時点で上述した操作のステップ５）で行われたのと
同じ方法で、厚さ約１０００人の酸化シリコンの表面層
を成長させる（第４ｄ図）。 引き続く窒化物の等方性アタックによりシリコンの表面
のある部分が露出しく第４ｅ図）、この点で異方性アタ
ックが起こって溝部１０が形成され、続いて上述した操
作が行われる。 本実施例の分離構造の酸化物１ （電界酸化物）の表面
層の端部に沿って形成される前記溝部ｌＯは酸化シリコ
ンで完全には充たされなくともよい。 本発明の分離構造の製造方法の代替法によると、上記し
た本発明のプロセスの一実施例により好ましく得られる
好適な窓部を通して起こるシリコンの異方性アタックに
より溝部１０を形成した後、例えば厚さ１００から２０
０人の酸化シリコンの薄くかつ連続的な層が得られるま
で、溝部の壁の酸化を続けることが可能になる。この時
点において分離用突起体の内部芯体を酸化シリコンとは
異なった実質的に絶縁性である物質で充填してもよい０
例えば窒化シリコン又は他の物質の酸化物を分離用突起
体の空洞を完全に充填するまで付着させることが可能と
なる。 特に好ましい配置と操作について参照しながら本発明を
説明してきたが、特許請求の範囲で限定された本発明の
範囲を逸脱することなく変化及び変形が当業者により行
われることができることを意図するものである。 （発明の効果） 本発明の分離構造は、基板のドープされた領域間を絶縁
分離するために、電界酸化物の端部から基板中へ向かっ
て延びる２つの突起体を含んでいる。電界酸化物層の下
方の領域のドーピングレベルを増加させることにより、
該酸化物層の厚さをより薄くすることが可能になる。こ
れにより所謂プラノックスの嘴の長さを減少させること
ができるため、集積又は小型化の度合を増加させること
のできる幾何的特性を改良することが可能になる。 更にこれは高いしきい値を確保することも可能にする。
第１図は、既知方法に従って得られた電界酸化物理の微
細断面の斜め方向からの概略図、第２図は、本発明の一
実施例に従って製造された分離構造の微細断面の斜め方
向からの概略図、一連の第３ａ、ｂ、ｃ、ｄ、ｅ図は、
本発明のある好ましい方法による分離構造の製造工程の
種々の段階における本発明の一実施例の分離構造の表面
層（電界酸化物）の端部の９０６方向からの微細断面の
部分概略図、一連の第４ａ、ｂ、ｃ、ｄ、ｅ図は、本発
明の他の好ましい方法による分離構造の製造一工程の種
々の段階における本発明の一実施例の分離構造の酸化物
の表面層の端部の９０’方向からの微細断面の部分概略
図である。 １・・・酸化物Ｎ ２．３・・・接合部４・・・酸化物
層 ５・・・基板 ６・・・領域 ７・・・多結晶シリコンｇａ、８ｂ
・・・領域 ９・・・背面 １０・・・溝部 ｌ】フ、Ｆｃｙ ！］ψ、 ４ｃｙ ｎｘ。
細断面の斜め方向からの概略図、第２図は、本発明の一
実施例に従って製造された分離構造の微細断面の斜め方
向からの概略図、一連の第３ａ、ｂ、ｃ、ｄ、ｅ図は、
本発明のある好ましい方法による分離構造の製造工程の
種々の段階における本発明の一実施例の分離構造の表面
層（電界酸化物）の端部の９０６方向からの微細断面の
部分概略図、一連の第４ａ、ｂ、ｃ、ｄ、ｅ図は、本発
明の他の好ましい方法による分離構造の製造一工程の種
々の段階における本発明の一実施例の分離構造の酸化物
の表面層の端部の９０’方向からの微細断面の部分概略
図である。 １・・・酸化物Ｎ ２．３・・・接合部４・・・酸化物
層 ５・・・基板 ６・・・領域 ７・・・多結晶シリコンｇａ、８ｂ
・・・領域 ９・・・背面 １０・・・溝部 ｌ】フ、Ｆｃｙ ！］ψ、 ４ｃｙ ｎｘ。
Claims (1)
- 【特許請求の範囲】 １、デバイスの種々の能動及び受動素子の分離構造が、 窒化シリコンによる写真食刻マスキングを通して区画さ
れる、基板のシリコン単一結晶の表面部分上で成長する
酸化シリコンの表面層と、 前記酸化シリコンの表面層の端部から実質的に連続し互
いにほぼ平行に前記基板中へ、基板全体より大きいドー
ピングレベルを有する分離構造の表面酸化物層の真下に
位置するシリコンの領域と、デバイスの能動及び受動素
子を形成し基板の符号と反対符号を有する隣接するシリ
コンの領域との間に、接合が生ずることを防止するため
に十分な深さ延びるようにした酸化シリコン製の突起体
から成る、 ことを特徴とするＭＯＳタイプの半導体デバイス。 ２、突起体が１００から３０００Åまでの厚さを有する
ものである特許請求の範囲第１項に記載のデバイス。 ３、突起体が基板の平面に対し実質的に垂直方向に延び
、０．５から２．５μｍまでの深さを有するものである
特許請求の範囲第１項又は第２項に記載のデバイス。 ４、突起体が薄く連続的な酸化シリコンの層で形成され
、該突起体の芯体が酸化シリコンとは異なった充填用絶
縁性物質から形成されている特許請求の範囲第１項から
第３項までのいずれかに記載のデバイス。 ５、突起体の最も低い先端部に直ぐ隣接する領域中でシ
リコンのドーピングレベルが増加している特許請求の範
囲第１項から第４項のいずれかに記載のデバイス。 ６、酸化シリコンとマスキング窒化シリコン層の写真食
刻により区画されるエリア上で基板シリコンが露出する
まで行われるアタックによる活性エリアのマスキングと
、引き続く基板の表面上での酸化シリコンの分離層の成
長とから成るＭＯＳプロセス中の活性エリアの分離構造
の製造方法において、幅が５０から１５００Åまでであ
る窓部がそれに直接隣接する酸化シリコンの成長した分
離層の端部に沿って区画され、前記シリコン基板が前記
窓部に一致して異方的に０．５から２．５μｍの深さに
アタックされ、かつ作りだされる溝部が実質的に絶縁性
の物質で充填されていることを特徴とする方法。 ７、等方性アタックの条件下で窒化シリコン層の端部を
窓部の所望幅に一致する距離後退させるのに十分な時間
窒化シリコンのマスキング層の露出端部をアタックする
ことにより窓部を形成し、続いて前記距離に一致する酸
化シリコンの層を除去し、シリコンを露出させるように
した特許請求の範囲第６項に記載の方法。 ８、マスクされたエリアに積層された酸化シリコン、窒
化シリコン及び酸化シリコン上と、写真食刻法により既
に露出されたシリコン基板のエリア上、及びマスキング
層の垂直方向の端部上とに、窓部の所望厚さに等しい厚
さの窒化シリコンの層を付着させ、 基板の平面に平行な表面上の窒化シリコンの層を完全に
除去するまで窒化シリコンの異方性アタックを行い、 基板の露出エリア上に分離構造の酸化シリコンの表面層
を成長させ、 かつ下に位置するシリコンを露出するためにマスキング
層の垂直方向の端部に付着している窒化シリコンの層を
除去するまで窒化シリコンを等方性アタックすることに
より、 窓部を形成するようにした特許請求の範囲第６項に記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT21994/85A IT1200725B (it) | 1985-08-28 | 1985-08-28 | Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa |
| IT21994A/85 | 1985-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6254936A true JPS6254936A (ja) | 1987-03-10 |
| JPH0821613B2 JPH0821613B2 (ja) | 1996-03-04 |
Family
ID=11189929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61196978A Expired - Lifetime JPH0821613B2 (ja) | 1985-08-28 | 1986-08-22 | Ｍｏｓ装置の分離構造の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4868136A (ja) |
| JP (1) | JPH0821613B2 (ja) |
| DE (1) | DE3628488C2 (ja) |
| FR (1) | FR2586860B1 (ja) |
| GB (1) | GB2179788B (ja) |
| IT (1) | IT1200725B (ja) |
| NL (1) | NL8602047A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02151050A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | 半導体装置 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4968640A (en) * | 1987-02-10 | 1990-11-06 | Industrial Technology Research Institute | Isolation structures for integrated circuits |
| US4981813A (en) * | 1987-02-24 | 1991-01-01 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation process |
| JPS6430248A (en) * | 1987-07-27 | 1989-02-01 | Hitachi Ltd | Formation of on-the-trench insulation film |
| US4906585A (en) * | 1987-08-04 | 1990-03-06 | Siemens Aktiengesellschaft | Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches |
| US5256592A (en) * | 1989-10-20 | 1993-10-26 | Oki Electric Industry Co., Ltd. | Method for fabricating a semiconductor integrated circuit device |
| US5120675A (en) * | 1990-06-01 | 1992-06-09 | Texas Instruments Incorporated | Method for forming a trench within a semiconductor layer of material |
| JP3134344B2 (ja) * | 1991-05-17 | 2001-02-13 | 日本電気株式会社 | 半導体装置 |
| US5236853A (en) * | 1992-02-21 | 1993-08-17 | United Microelectronics Corporation | Self-aligned double density polysilicon lines for ROM and EPROM |
| US5439842A (en) * | 1992-09-21 | 1995-08-08 | Siliconix Incorporated | Low temperature oxide layer over field implant mask |
| US5358892A (en) * | 1993-02-11 | 1994-10-25 | Micron Semiconductor, Inc. | Etch stop useful in avoiding substrate pitting with poly buffered locos |
| DE69434736D1 (de) * | 1993-08-31 | 2006-06-22 | St Microelectronics Inc | Isolationsstruktur und Verfahren zur Herstellung |
| US5372968A (en) * | 1993-09-27 | 1994-12-13 | United Microelectronics Corporation | Planarized local oxidation by trench-around technology |
| US5294562A (en) * | 1993-09-27 | 1994-03-15 | United Microelectronics Corporation | Trench isolation with global planarization using flood exposure |
| US5366925A (en) * | 1993-09-27 | 1994-11-22 | United Microelectronics Corporation | Local oxidation of silicon by using aluminum spiking technology |
| US5308786A (en) * | 1993-09-27 | 1994-05-03 | United Microelectronics Corporation | Trench isolation for both large and small areas by means of silicon nodules after metal etching |
| US5330924A (en) * | 1993-11-19 | 1994-07-19 | United Microelectronics Corporation | Method of making 0.6 micrometer word line pitch ROM cell by 0.6 micrometer technology |
| US5543343A (en) * | 1993-12-22 | 1996-08-06 | Sgs-Thomson Microelectronics, Inc. | Method fabricating an integrated circuit |
| KR960014455B1 (ko) * | 1994-01-12 | 1996-10-15 | 금성일렉트론 주식회사 | 반도체장치의 및 그 제조방법 |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5438016A (en) * | 1994-03-02 | 1995-08-01 | Micron Semiconductor, Inc. | Method of semiconductor device isolation employing polysilicon layer for field oxide formation |
| KR0156115B1 (ko) * | 1994-06-16 | 1998-12-01 | 문정환 | 반도체 소자의 격리막 구조 및 형성방법 |
| KR0148602B1 (ko) * | 1994-11-23 | 1998-12-01 | 양승택 | 반도체 장치의 소자 격리방법 |
| US5733794A (en) * | 1995-02-06 | 1998-03-31 | Motorola, Inc. | Process for forming a semiconductor device with ESD protection |
| JP2715972B2 (ja) * | 1995-03-04 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR0151049B1 (ko) * | 1995-05-29 | 1998-12-01 | 김광호 | 반도체장치의 소자분리방법 |
| US5861339A (en) * | 1995-10-27 | 1999-01-19 | Integrated Device Technology, Inc. | Recessed isolation with double oxidation |
| KR100190010B1 (ko) * | 1995-12-30 | 1999-06-01 | 윤종용 | 반도체 소자의 소자분리막 형성방법 |
| US5904539A (en) * | 1996-03-21 | 1999-05-18 | Advanced Micro Devices, Inc. | Semiconductor trench isolation process resulting in a silicon mesa having enhanced mechanical and electrical properties |
| JP2000508474A (ja) * | 1996-04-10 | 2000-07-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 改善された平坦化方法を伴う半導体トレンチアイソレーション |
| US5926713A (en) * | 1996-04-17 | 1999-07-20 | Advanced Micro Devices, Inc. | Method for achieving global planarization by forming minimum mesas in large field areas |
| US5899727A (en) * | 1996-05-02 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization |
| US5753962A (en) * | 1996-09-16 | 1998-05-19 | Micron Technology, Inc. | Texturized polycrystalline silicon to aid field oxide formation |
| US5977638A (en) * | 1996-11-21 | 1999-11-02 | Cypress Semiconductor Corp. | Edge metal for interconnect layers |
| US5897354A (en) * | 1996-12-17 | 1999-04-27 | Cypress Semiconductor Corporation | Method of forming a non-volatile memory device with ramped tunnel dielectric layer |
| US6083809A (en) * | 1997-10-01 | 2000-07-04 | Texas Instruments Incorporated | Oxide profile modification by reactant shunting |
| US5981358A (en) * | 1997-11-06 | 1999-11-09 | Advanced Micro Devices | Encroachless LOCOS isolation |
| US5952707A (en) * | 1997-12-05 | 1999-09-14 | Stmicroelectronics, Inc. | Shallow trench isolation with thin nitride as gate dielectric |
| US6022788A (en) * | 1997-12-23 | 2000-02-08 | Stmicroelectronics, Inc. | Method of forming an integrated circuit having spacer after shallow trench fill and integrated circuit formed thereby |
| US6124171A (en) * | 1998-09-24 | 2000-09-26 | Intel Corporation | Method of forming gate oxide having dual thickness by oxidation process |
| US6127215A (en) * | 1998-10-29 | 2000-10-03 | International Business Machines Corp. | Deep pivot mask for enhanced buried-channel PFET performance and reliability |
| DE10131917A1 (de) * | 2001-07-02 | 2003-01-23 | Infineon Technologies Ag | Verfahren zur Erzeugung einer stufenförmigen Struktur auf einem Substrat |
| DE10238590B4 (de) * | 2002-08-22 | 2007-02-15 | Infineon Technologies Ag | Verfahren zur Erzeugung einer Struktur auf einem Substrat |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045037A (ja) * | 1983-08-23 | 1985-03-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の基板構造およびその製造方法 |
| JPS60241231A (ja) * | 1984-05-15 | 1985-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置の製法 |
| JPS6185838A (ja) * | 1984-10-04 | 1986-05-01 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5146083A (en) * | 1974-10-18 | 1976-04-20 | Hitachi Ltd | Handotaisochino seizohoho |
| US4131910A (en) * | 1977-11-09 | 1978-12-26 | Bell Telephone Laboratories, Incorporated | High voltage semiconductor devices |
| JPS55154748A (en) * | 1979-05-23 | 1980-12-02 | Toshiba Corp | Complementary mos semiconductor device |
| JPS5658259A (en) * | 1979-10-18 | 1981-05-21 | Toshiba Corp | Semiconductor device and production thereof |
| US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
| US4334348A (en) * | 1980-07-21 | 1982-06-15 | Data General Corporation | Retro-etch process for forming gate electrodes of MOS integrated circuits |
| US4390393A (en) * | 1981-11-12 | 1983-06-28 | General Electric Company | Method of forming an isolation trench in a semiconductor substrate |
| KR880000975B1 (ko) * | 1982-08-24 | 1988-06-07 | 니혼덴싱뎅와 가부시끼가이샤 | 반도체 장치의 기판구조 및 그 제조방법 |
| NL187373C (nl) * | 1982-10-08 | 1991-09-02 | Philips Nv | Werkwijze voor vervaardiging van een halfgeleiderinrichting. |
| JPS59119848A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60171761A (ja) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| GB2156149A (en) * | 1984-03-14 | 1985-10-02 | Philips Electronic Associated | Dielectrically-isolated integrated circuit manufacture |
| US4561172A (en) * | 1984-06-15 | 1985-12-31 | Texas Instruments Incorporated | Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions |
| US4593459A (en) * | 1984-12-28 | 1986-06-10 | Gte Laboratories Incorporated | Monolithic integrated circuit structure and method of fabrication |
-
1985
- 1985-08-28 IT IT21994/85A patent/IT1200725B/it active
-
1986
- 1986-05-21 GB GB8612409A patent/GB2179788B/en not_active Expired
- 1986-08-11 NL NL8602047A patent/NL8602047A/nl not_active Application Discontinuation
- 1986-08-22 DE DE3628488A patent/DE3628488C2/de not_active Expired - Fee Related
- 1986-08-22 JP JP61196978A patent/JPH0821613B2/ja not_active Expired - Lifetime
- 1986-08-27 FR FR868612138A patent/FR2586860B1/fr not_active Expired - Lifetime
-
1988
- 1988-03-24 US US07/178,822 patent/US4868136A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045037A (ja) * | 1983-08-23 | 1985-03-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の基板構造およびその製造方法 |
| JPS60241231A (ja) * | 1984-05-15 | 1985-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置の製法 |
| JPS6185838A (ja) * | 1984-10-04 | 1986-05-01 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02151050A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821613B2 (ja) | 1996-03-04 |
| GB2179788B (en) | 1989-08-09 |
| US4868136A (en) | 1989-09-19 |
| FR2586860B1 (fr) | 1991-07-05 |
| DE3628488A1 (de) | 1987-03-05 |
| GB2179788A (en) | 1987-03-11 |
| IT1200725B (it) | 1989-01-27 |
| FR2586860A1 (fr) | 1987-03-06 |
| DE3628488C2 (de) | 1995-07-06 |
| NL8602047A (nl) | 1987-03-16 |
| IT8521994A0 (it) | 1985-08-28 |
| GB8612409D0 (en) | 1986-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6254936A (ja) | Ｍｏｓ装置の分離構造の製造方法 | |
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| US4743566A (en) | Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper | |
| JPS5929153B2 (ja) | ＭＯＳｎ−チヤンネル・シリコンゲ−ト集積回路中に低抵抗相互接続部を形成する方法 | |
| JPS6038874A (ja) | 半導体装置の製造方法 | |
| JPH023269A (ja) | 集積回路の製造方法 | |
| JPH02260660A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US5286672A (en) | Method for forming field oxide regions | |
| JPH0831543B2 (ja) | ＢｉＣＭＯＳ半導体素子の製造方法 | |
| US5340757A (en) | Method of manufacturing a vertical field effect transistor | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JP2793141B2 (ja) | トレンチ素子分離膜を有する半導体装置の製造方法 | |
| JPS63217641A (ja) | 半導体デバイスの製造方法と半導体デバイス | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| KR100505390B1 (ko) | 머지드 디램 엔 로직 소자의 제조방법 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS6327867B2 (ja) | ||
| JPS6347335B2 (ja) | ||
| JPS63314870A (ja) | 絶縁ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS5986263A (ja) | 半導体装置の製造方法 | |
| JPS58158943A (ja) | 半導体構造体の製造方法 | |
| JPS594048A (ja) | 半導体装置の製造方法 | |
| JPH025434A (ja) | 電界効果トランジスタの製造方法 | |
| JP3106487B2 (ja) | 半導体装置の製造方法 |