FR2586860A1 - Dispositif semi-conducteur mos a structure d'isolement perfectionnee et son procede de preparation. - Google Patents
Dispositif semi-conducteur mos a structure d'isolement perfectionnee et son procede de preparation. Download PDFInfo
- Publication number
- FR2586860A1 FR2586860A1 FR8612138A FR8612138A FR2586860A1 FR 2586860 A1 FR2586860 A1 FR 2586860A1 FR 8612138 A FR8612138 A FR 8612138A FR 8612138 A FR8612138 A FR 8612138A FR 2586860 A1 FR2586860 A1 FR 2586860A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- layer
- substrate
- oxide
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Abstract
DANS CE DISPOSITIF, LA STRUCTURE D'ISOLEMENT DES ELEMENTS ACTIFS ET PASSIFS COMPREND UNE COUCHE1 DE SIO ET DES PROLONGEMENTS OU CALES1A, 1B EN SIO S'ETENDANT LE LONG ET A PARTIR DES BORDS DE LA COUCHE1 A L'INTERIEUR DU SUBSTRAT5 SUR UNE PROFONDEUR SUFFISANTE POUR EVITER LA FORMATION DE JONCTIONS ENTRE UNE REGION DE SILICIUM SOUS LA COUCHE D'OXYDE DE LA STRUCTURE D'ISOLEMENT DOPE PLUS FORTEMENT QUE LE SUBSTRAT ET DES REGIONS DE SILICIUM ADJACENTES FORMANT LES COMPOSANTS ACTIFS ET PASSIFS DU DISPOSITIF.
Description
" DISPOSITIF SEMI-CONDUCTEUR MOS A STRUCTURE D'ISOLEM'ENT
PERFECTIOINNEE ET SON PROCEDE DE PREPARATION "
La présente invention concerne une nouvelle structure d'isolement perfectionnée pour dispositifs MOS
et le procédé pour sa préparation.
D'une façon plus générale, l'invention concerne la fabrication des dispositifs-semi-conducteurs bipolaires et unipolaires du type MOS (MétalOxyde-Semi-conducteur) qu'il s'agisse de circuits intégrés linéaires ou de circuits intégrés numériques à faible (SSI), moyenne (MSI), grande (LSI) ou très grande (VLSI) échelle d'intégration. Dans le but de simplifier davantage la
description du présent descriptif, bien qu'il soit fait
référence d'une façon générique à des dispositifs MOS ou à des procédés du type à canal N (NMOS), il est évidemment envisagé d'inclure les différentes technologies MOS connues, c'est-à-dire: à canal P (PMOS), complémentaire
(CMOS) ainsi que des variantes de ces technologies.
Les procédés modernes-de fabrication des dispositifs semi-conducteurs du type MOS souvent appelés brièvement "Procédés MOS" utilisent des techniques de fabrication spécialement développées pour perfectionner la géométrie du profil tourmenté de la surface du dispositif et pour permettre un degré d'intégration encore plus grand. Un principal objectif de ces techniques étant l'élimination (ou le lissage) des arêtes vives dans la couche d'oxyde de silicium utilisée pour définir les zones dans lesquelles sont formés les composants actifs et passifs, ces arêtes introduisant des points de grande fragilité dans la couche de métallisation, etc. Des exemples de telles techniques qui ont été largement adoptées sont les procédés bien connus: LOCOS, développé par Phillips, et Planox développé par SGS qui, tout en ayant certains aspects en commun, en particulier en ce qu'ils se différencient des procédés planaires traditionnels sont définitivement distincts l'un de l'autre. Alors que dans le procédé LOCOS, la couche épaisse d'oxyde utilisée pour isoler les composants actifs et passifs adjacents est "noyée" dans le substrat par une attaque isotropique préalable du silicium pour créer les fossés qui sont ensuite remplis d'oxyde de silicium, dans le procédé Planox, on fait croître la structure d'isolement c'est-à-dire l'oxyde épais (champ) à partir du substrat dans des zones prédéterminées de telle façon que la croissance se fasse pour au moins la moitié de son
épaisseur à l'intérieur du substrat.
De tels procédés sont largement décrits dans la
littérature et une description en est présenté dans
l'ouvrage de H. Lilen "Principles et Applications des
CI/MOS", Editions Radio, Paris, 1972, pages 61 à 65.
En particulier, le procédé Planox est décrit dans les publications de F. Morandi-IEDM Techn. Dig. session 18, octobre 1969 et par T.C. Wu-W.T. Stacy et K.N. Ritz,
Journal of Electrochemical Society, 130, 1563 (1983).
Une étape cruciale du procédé Planox est la formation de l'oxyde de champ, c'est-à-dire de la structure diélectrique qui isole les différents éléments
actifs et passifs formant le dispositif MOS.
Une telle structure en faisant crottre une couche d'oxyde d'épaisseur convenable, habituellement comprise entre 5.000 et 15.000 A sur des zones d'un substrat de silicium monocristallin définies en retirant par des techniques photolithographiques la couche du masque en nitrure de silicium des zones désirées. La couche de nitrure restante isole effectivement de l'oxydation les zones dans lesquelles seront formés ultérieurement les
éléments actifs et passifs du circuit intégré.
Les étapes qui sont réalisées pour faire croître l'oxyde de la structure d'isolement sont moins nombreuses parce que la croissance de la couche d'oxyde épaisse sur les zones non recouvertes progresse sur environ la moitié de son épaisseur au-dessous de la surface d'origine du silicium d'o il résulte que la couche est "noyée" sur
environ la moitié de son épaisseur.
En réalité, étant donné la façon donc l'oxyde de champ est formé, ses arêtes latérales ne sont pas verticales mais sont estampées délibérément. C'est-à-dire qu'étant donné le procédé d'oxydation du silicium dans les zones non masquées qui est essentiellement un procédé de diffusion, l'oxydation a aussi tendance à progresser, bien que ce soit à une vitesse toujours rapidement décroissante, immédiatement au-dessous de la couche de masque en nitrure même si cette dernière est imperméable à la vapeur et à l'oxygène, c'est-à-dire au-dela des limites
géométriques des bords de la couche elle-même.
Par conséquent, l'oxyde épais (champ) obtenu par le procédé Planox présente, en coupe transversale, un amincissement caractéristique des bords qui, étant donné sa forme, est souvent désigné par le nom de "bec" de Planox. Le fait que la structure d'isolement soit partiellement "noyée", c'est-à-dire la couche épaisse d'oxyde (champ), et l'ondulation de ses arêtes, conduisent à une morphologie caractérisée par des petits échelons et moins abrupts ce qui facilite la préparation de la couche de silicium polycristallin et des couches ultérieures de
métallisation et/ou d'isolement.
Néanmoins, l'importance de l'ondulation, ou longueur du bec Planox, doit être soigneusement limitée car, bien qu'en favorisant la capacité et la tension de claquage de la jonction ou caractéristiques BVxj, elle pose des problèmes géométriques caractéristiques dans la mesure o elle diminue les surfaces actives adjacentes et par conséquent impose une limite à la réduction de la largeur des lignes, problèmes qui sont fortement ressentis lorsque l'on poursuit des degrés d'intégration toujours de plus en plus élevés et par conséquent la miniaturisation. Il existe en plus une série globale d'effets collatéraux bien connus des spécialistes de la technique, par rapport à ceux auxquels la technique et la configuration de la couche d'oxyde de champ des dispositifs MOS devraient satisfaire les conditions suivantes: a) détermination d'une tension de seuil du transistor à effet de champ parasite formé en liaison avec un tel oxyde par les bandes d'interconnexion de silicium polycristallin ou de métal suffisamment élevé pour qu'un tel transistor paraiste ne devienne pas conducteur lorsque les tensions de fonctionnement du dispositif sont appliquées sur la "grille"; b) détermination d'une tension de claquage d'avalanche de la jonction certainement supérieure à la tension maximale de fonctionnement du dispositif; c) empêchement de la "traversée" ou phénomènes VpT évitant à la région d'appauvrissement d'une jonction polarisée en inverse de s'étendre de manière telle qu'elle atteigne la région d'appauvrissement d'une autre jonction non corrélée qui est maintenue à la masse; d) détermination de faible capacité de jonction sur le bord de la zone; e) détermination d'échelons aussi petits et aussi peu abrupts que possible; et
f) exigence d'une zone aussi minime que possible.
Le procédé Planox classique tout en offrant des avantages marqués par rapport à d'autres techniques ne permet pas de réduire l'épaisseur de la couche d'oxyde de champ au-delà d'une certaine limite minimale (environ 5000 A). En fait, une réduction excessive de l'épaisseur de la couche d'oxyde de champ entraîne une basse tension de tension inacceptable pour le transistor parasite sauf si l'on augmente le dopage du silicium dans la région directement placée au-dessous de la couche d'oxyde épaisse afin d'obtenir une tension de seuil élevée même avec une épaisseur réduite de la couche d'oxyde. L'augmentation du dopage du silicium dans une telle région favoriserait également le perfectionnement des caractéristiques d'immunité aux phénomènes de "traversée" parmi les régions d'appauvrissement des jonctions non corrélées, mais une telle augmentation du dopage défavorise délibérément les caractéristiques de la tension de claquage d'avalanche de la jonction et de la capacité de la jonction le long du bord de la zone qui est déjà influencée de façon négative par la nécessité de maintenir la longueur du bec de Planox. Comme on peut l'observer, l'optimisation de la structure et de la configuration de la couche d'oxyde de champ dans les procédés MOS connus est extrêmement critique et sérieusement gênée par une série de spécifications contraires impossibles à satisfaire de la
meileure façon en même temps.
Un objet de la présente invention est donc de proposer une nouvelle structure d'isolement perfectionné qui permet de satisfaire plus facilement les différentes exigences mentionnées ci-dessus. Un autre objet de la présente invention est de proposer un procédé perfectionné
pour la préparation des dispositifs MOS.
Ces objets ainsi que d'autres et avantages inhérents sont obtenus par le dispositif semi-conducteur du type MOS de la présente invention qui comprend une structure pour isoler les différents éléments actifs et passifs du dispositif obtenus par la croissance d'oxyde de silicium dans des zones définis par un masque au moyen de nitrure de silicium & la surface du substrat en silicium monocristalin. Le dispositif MOS de l'invention est caractérisé en ce que la structure d'isolement comprend des appendices en forme de cales d'oxyde de silicium qui s'étendent de manière sensiblement continue le long et & partir des bords de la portion de surface ou couche (ou oxyde épais ou champ) de la structure d'isolement d'oxyde de silicium à l'intérieur du substrat sur une profondeur suffisante pour empêcher le contact et la formation d'une jonction entre une région de silicium se trouvant directement au-dessous du dessus ou de a portion superficielle de la structure d'isolement ayant un niveau de dopage supérieur au niveau de dopage de la masse du substrat et des régions de silicium fortement dopée en polarité opposée à celle des diffusions dusubstrat utilisées pour former les éléments actifs et passifs du dispositif. De tels appendices ou cales sensiblement perpendiculaires au plan du substrat ont de préférence une épaisseur comprise entre 100 et 3000 A même si des épaisseurs supérieures peuvent également être satisfaisantes et une profondeur ou largeur de préférence comprise entre 0,5 et 2,5 pm. Ils permettent de séparer complètement par un diélectrique les différentes régions
dopées du substrat en silicium monocristallin.
En particulier, dans les dispositifs à canal N (NMOS), de telles cales séparent effectivement par un diélectrique les régions de silicium de type N+, qui ont été fortement dopées par des atomes donneurs (As, P, Sb), des jonctions de la région de type P+ qui ont été dopées par enrichissement grâce à des atomes accepteurs (B, In), immédiatement présents au-dessous de la couche superficielle d'oxyde de la structure d'isolement (oxyde
épais ou champ).
La séparation obtenue au moyen de telles cales permet de faire croître la couche superficielle de la structure d'isolement (couche d'oxyde de champ) sur une épaisseur beaucoup plus mince dans la mesure o on est libre de compenser l'effet consécutif à l'abaissement de la tension de seuil du transistor parasite en augmentant convenablement la concentration en impuretés, c'est-à-dire en augmentant le niveau de dopage de la région de silicium P+ directement au-dessous de la couche d'oxyde de l'isolant, et en préservant ainsi une tension de seuil
élevée ou même en l'augmentant.
I1 est d'autre part possible d'augmenter la concentration de la région P+ sous la couche d'oxyde horizontale de la structure d'isolement et donc de garantir un seuil élevé sans réduire les caractéristiques de la tension de claquage d'avalanche (Bvxj) ni la capacité des jonctions étant donné que ces dernières sont séparées de la région de silicium P+ par une cale d'oxyde
isolant.
En particulier, la caractéristique BVxj des jonctions est élevée puisque les zones d'appauvrissement correspondantes doivent s'étendre dans la masse du substrat sur une longue distance avant de venir traverser la concentration élevée en atomes accepteurs présents sous
la couche d'oxyde superficiel de la structure d'isolement.
de plus, les jonctions aboutissent pratiquement à une libération de l'effet d'intensification du champ électrique due à la courbure cylindrique qui est créée dans toutes les jonctions obtenues par les procédés
planaires et Planox classiques.
Même la résistance aux phénomènes de "traversée" entre les zones d'appauvrissement des jonctions est fortement augmentée par la structure d'isolement de l'invention, en fait les régions d'isolement doivent s'étendre profondément afin de se rencontrer; par conséquent, il n'est plus nécessaire de maintenir les jonctions éloignées l'une de l'autre dans la direction horizontale et la distance minimale entre les jonctions n'est limitée que par les définitions lithographiques de la bande le long de laquelle le nitrure du masque est attaqué. De plus, la possibilité de réduire de façon catégorique l'épaisseur de la couche d'oxyde superficielle de la structure d'isolement et le raccourcissement de ce que l'on appelle le bec de Planox permettent de favoriser les caractéristiques géométriques verticales et horizontales en réduisant au minimum la hauteur des échelons et en contrôlant mieux la configuration du bord
des structures d'isolement.
En pratique, l'épaisseur minimale de la couche superficielle de la structure d'isolement d'oxyde de silicium (oxyde épais ou de champ) est essentiellement imposée par la nécessité de limiter la capacité par rapport à la masse de la couche du silicium polycristallin, étant donné que les autres conditions d'isolement entre les différentes régions dopées du silicium monocristallin du substrat sont satisfaites par la structure d'isolement particulière à l'invention qui comprend les deux cales verticales s'étendant elles-mêmes le long des bords de la couche d'oxyde superficielle en direction de l'intérieur du substrat. De cette façon, l'épaisseur de la couche superficielle de la structure d'isolement d'oxyde de silicium peut être réduite entre
1000 et 5000 A seulement.
La formation de la couche d'isolement de l'invention est obtenue parfaitement et facilement dans le cycle de traitement des procédés MOS et également par la façon de cosntruire les dispositifs qui restent inchangés. Toute disposition existant déjà peut être traitée avec la technique de la présente invention sans avoir à modifier
la disposition elle-même.
Le procédé de l'invention pour la préparation de la structure d'isolement comprend le masquage des zones actives avec l'attaque de i'oxyde, du nitrure et de l'éventuelle couche mince d'oxyde située au-dessous du nitrure jusqu'à exposer le silicium du substrat et la croissance consécutive de la couche d'oxyde de silicium de l'isolement sur les surfaces exposées du substrat sur une épaisseur comprise de préférence entre 1000 et 5000 A, et est caractérisé en ce qu'une fenêtre de largeur compriseentre 50 et 1000 A est définie le long du bord de la couche d'oxyde de silicium de l'isolant que l'on a fait croître à la surface du silicium; le substrat de silicium est attaqué de façon anisotrope en correspondance avec ladite fenêtre sur une épaisseur comprise entre 0,5 et 2,5pm; et le fossé produit est comblé avec un matériau sensiblement diélectrique, de préférence de l'oxyde de silicium. Le procédé de préparation des fenêtres nécessaires le long du bord de la couche superficielle. d'oxyde de l'isolant (couche d'oxyde de champ) que l'on a fait croître à la surface du substrat de silicium peut être différente. selon unpremier procédé, une attaque anisotrope est effectuée, par exemple au moyen d'acide orthophosphorique chaud, du bord latéral exposé de la couche de nitrure de silicium couverte par une couche d'oxyde de silicium qui a agi comme masque pour Ies zones actives de la surface du monocristal pendant l'opération de croissance de la couche superficielle de la structure d'isolement en oxyde de silicium (couche d'oxyde de champ) . En contrôlant la durée de l'attaque, il est possible de faire reculer le bord de la couche de nitrure de silicium de la distance désirée. En attaquant ensuite l'oxyde de silicium dans des conditions isotropes, la couche fine éventuelle d'oxyde à la surface du silicium en correspondance avec la fenêtre est éliminée ainsi que la couche d'oxyde couvrant la surface de la couche de nitrure. Selon une variante du procédé, après masquage des zones actives par attaque de l'oxyde, le nitrure et la couche mince éventuelle d'oxyde située au-dessous du nitrure jusqu'à exposition du silicium du substrat et avant de procéder à la croissance de la couche d'oxyde d'isolant sur le surfaces exposées du substrat, une seconde couche de nitrure d'épaisseur semblable à la largeur de la fenêtre désirée est déposée, la nouvelle couche de nitrure est ensuite attaquée dans les conditions d'une attaque anisotrope et cela permet d'attaquer le nitrure à grande vitesse et d'attaquer le silicium à faible vitesse afin d'éliminer la totalité du dépôt & l'exception du revêtement en bandes verticales sur le bord vertical de la couche de masquage des zones actives. On fait ensuite croître la-couche superficielle de la structure d'oxyde isolant sur les zones exposées adjacentes auxdites bandes verticales de nitrure qui sont ultérieurement attaquées de façon isotrope pour définir les fenêtres désirées afin d'effectuer un décapage anisotrope du silicium qui sera ultérieurement oxydé pour former les cales verticales de la structure d'isolement de l'invention. Dans le but de mieux illustrer l'invention, un exemple pratique va en être décrit selon les modes de réalisation préférés et en se référant aux dessins annexés dans lesquels: la figure 1 est un schéma illustrant en perspective une microsection de la structure de la couche d'oxyde de champ telle qu'elle est obtenue selon le procédé connu; la figure 2 est un schéma illustrant en perspective une microsection de la structure d'isolement réalisées il selon la présente invention; la série des figures 3A, B, C, D, E représente, schématiquement la microsection partielle à 90 de la portion du bord de la couche superficielle (oxyde de champ) de la structure d'isolement de l'invention au cours de différentes étapes de sa préparation selon le premier procédé préféré de l'invention; la série des figures 4A, B, C, D, E représente, schématiquement la microsection partielle à 90 de la o10 portion du bord de la couche superficielle d'oxyde de la structure d'isolement de l'invention à différentes étapes de sa préparation selon un autre procédé préféré de l'invention. Uniquement à titre d'illustration, toutes les figures représentent un dispositif semi-conducteur du type MOS à effet de champ superficie, à canal N, formé sur une puce de silicium P, c'est-à- dire de silicium uniformément dopé par des atomes accepteurs, par exemple des atomes de
bore, jusqu'à une concentration d'environ 1015 atomes/cm3.
Comme représenté sur la figure 1, une microsection typique de la structure de l'oxyde de champ des dispositifs MOS, telle qu'elle est couramment formée selon la technique connue, présente la couche d'oxyde épais 1 disposée de façon à séparer deux régions N+ distinctes, par rapport à deux jonctions non corrélées 2 et 3, c'est-à-dire deux régions de substrat de silicium fortement dopées avec des atomes donneurs, par exemple As, ou Sb, jusqu'à une concentration d'environ 1020 atomes/cm3. L'oxyde épais (champ) est obtenu par une oxydation thermique du silicium dans les zones définies en gravant par des techniques lithographiques, les couches de masquage de nitrure et d'oxyde préalablement formées sur le substrat en silicium monocristallin jusqu'à exposer le silicium lui- même. La croissance de l'oxyde dans ces régions est continue jusqu'à obtenir une épaisseur qui, selon une technique commune, est comprise entre 5000 et 15000 A. Couramment, avant de procéder à la croissance de l'oxyde épais, le niveau de dopage de la région 6 du substrat de silicium P directement situé sous la couche d'oxyde de champ à former, est augmenté par implantation d'ions jusqu'à atteindre une concentration d'environ 1016 atomes/cm3 d'atomes accepteurs, par exemple des atomes de bore, afin d'augmenter la tension de seuil du transistor Io parasite qui est formé lorsque la couche de silicium polycristallin 7 agissant sur l'électrode de commande (gâchette) des dispositifs à effet de champ, est superposée aux deux jonctions non corrélées 3 et 2
séparées par la couche d'oxyde épais 1.
La figure 2 représente la structure d'isolement de la présente invention qui est formée par une couche superficielle d'oxyde (couche d'oxyde de champ) 1, obtenue en oxydant du silicium de la même façon que selon la technique connue, mais avec une épaisseur qui est seulement de 1000 à 5000 AÀ; et par deux appendices ou cales lA et lB qui s'étendent elles- mêmes le long et à partir des bords de la couche superficielle 1 (oxyde de
champ) en direction de l'intérieur du substrat 5.
Comme on peut l'observer facilement, les deux appendices ou cales lA et lB séparent par un diélectrique les régions N+ des jonctions 2 et 3 de la région P+ 6 située au-dessous de la couche d'oxyde épais 1, c'est-à-dire la couche d'oxyde superficielle de la structure d'isolement de l'invention. D'une façon générale, pour s'assurer que la séparation diélectrique entre des régions de silicium dopées de manière distincte, il est suffisant que les deux cales lA et lB s'étendent elles-mêmes dans le substrat sur une profondeur d'au moins 0,5 pm et de préférence sur une profondeur comprise entre
1 et 2,5 pm.
Comme cela a déjà été précisé précédemment, il est clair que, avec la nouvelle structure d'isolement de l'invention, il est possible de faire croître la couche superficielle d'oxyde, c'est-à-dire la couche d'oxyde épais à une épaisseur aussi fine qu'on le souhaite, en perfectionnant par conséquent les géométries verticales et horizontales des dispositifs L'amincissement de la couche d'oxyde épais est rendu possible puisqu'on peut l'obtenir dans que cela pose des problèmes de concentration P+ de la région 6 située au-dessous de l'oxyde épais et donc en préservant une tension de seuil élevée sans amoindrir les caractéristiques BVxj ni la capacité des jonctions 2 et 3 puisque ces dernières sont séparées de la région P+ par
une cale en ocyde isolant.
En particulier, la tension BVxj des jonctions est élevée puisque les régions d'appauvrissement corerspondantes s'étendent dans le substrat sur une longue distance avant de pouvoir rencontrer la forte concentration de bore présente sous l'oxyde épais dans la région 6, de plus les jonctions sont sensiblement libérées de l'effet d'intensification du champ électrique dû à la corubure cylindrique, qui est caractéristique de toutes les jonctions formées par ies procédés planaire et Planox classiques. Par ailleurs, l'immunité contre les phénomènes de "traversée" entre les régions d'appauvrissement des jonctions non corrélées se trouve exceptionnellement augmentée car les zones d'appauvrissement relatives aux jonctions adjacentes non corrélées doivent s'étendre elles-mêmes en profondeur pour être capables de se rencontrer en passant sous le bord inférieur des cales d'isolement 1A et lB de la structure d'isolement de l'invention. Si on le souhaite, une telle immunité contre la "traversée" peut en outre être favorisée en augmentant le niveau de dopage P+ du silicium dans les régions 8a et 8b
adjacentes aux bords inférieurs des cales lA et lB.
Sur les séries des figures 3A...3E et 4A...4E qui représentent certaines étapes essentielles de deux modes de réalisation préférés du procédé de l'invention pour la préparation de la structure d'isolement, & côté des numéros de référence des différentes parties ou régions déjà utilisés sur les figures 1 et 2, on a également employé les notions OX, NITR et RESIST, pour désigner o10 respectivement: l'oxyde de silicium, le nitrure de silicium et la résine "PHOTORESIST", qui est sensible à la lumière ultraviolette et que l'on emploie dans les procédés photolithographiques de fabrication des circuits
intégrés et dispositifs semi-conducteurs.
Selon un premier mode de réalisation, le procédé de l'invention pour préparer la structure d'isolement comprend les opérations suivantes: 1) Oxydation mince (environ 100 A) de la surface du substrat en silicium monocristallin effectuée par procédé thermique à une température comprise entre 700 et 900 C en présence de vapeur obtenue par combustion de H2 dans une atmosphère de 02; 2) dépôt de la couche de nitrure de masquage (environ 2000 A), de préférence par dépôt chimique en phase vapeur (CVD) dans une étuve à basse pression à une température d'environ 800C à partir de vapeur de dichlorosilane (SIH2C12) et d'ammoniac (NH3) dilué dans de l'azote; 3) oxydation superficielle du nitrure dans une ambiance de vapeur à une température d'environ 1000C pendant une durée suffisante pour faire croître une épaisseur d'oxyde d'environ 200 A; ou dépôt d'un oxyde équivalent (environ 500 A) efectué par dépôt chimique en phase vapeur; 4) masquage des zones actives par les techniques photolithographiques courantes avec attaque ultérieure de la couche d'oxyde et de la couche de nitrure effectuée de préférence par attaque à sec dans un plasma ou par RIE (Décapage par ions réactifs, c'est-à-dire par bombardement d'ions réactifs) et implantation ultérieure d'un dopant du même type que celui du substrat (bore pour les procédés à canal N). A ce moment, la section apparaît comme partiellement représentée sur la figure 3, dans laquelle il est possible d'observer que le dopage P+ de la région 6 du substrat 5 de silicium P a été effectué et c'est sur cette couche que l'on va faire croitre l'oxyde épais, c'est-à-dire la couche d'oxyde superficielle de la
structure d'isolement de l'invention.
) oxydation importante du champ à une temperature comprise entre 700 et 1000C dans une ambiance de vapeur générée par la combustion de H2 dans une atmosphère de 02 jusqu'à obtenir une épaisseur d'oxyde comprise entre 1000O et 5000 A, et de préférence environ 3000 A; la section apparaît comme sur la figure 3B dans laquelle il est possible d'observer la croissance de l'oxyde épais (champ) 1 qui a été effectuée avec une croissance ayant un bord qui dépasse sous la couche de nitrure de masquage (bec de Planox) très bien limitée par
suite de la croissance réduite qui est effectuée.
6) Attaque isotrope du bord exposé de la couche de nitrure de masquage effectuée de préference grâce à de l'acide orthophosphorique (H3P04) à une température d'environ 160 C pendant une période comprise entre 10 minutes et 2 heures; la section devient conforme à ce que représente la figure 3C sur laquelle on peut voir le recul 0 du bord exposé de la couche de nitrure produit par l'attaque précédente. 7) Attaque de l'oxyde de silicium jusqu'à élimination complète de la touche d'oxyde formée sur la couche de nitrure de masquage et de la couche mince d'oxyde d'environ 100 A présente sous le nitrure éliminé
pendant la précédente attaque.
8) Attaque isotrope du silicium à travers la fenêtre produite grâce aux opérations précédentes par bombardement aux ions réactifs (RIE) sur une profondeur d'environ 1 pm; la section est maintenant présentée sur la figure 3D dans laquelle on peut voir le fossé 10 produit par attaque
isotrope du monocristal de silicium du substrat. 9) Oxydation thermique à une température comprise entre 700 et 1000C dans
un environnement de vapeur jusqu'à combler complètement le fossé 10 avec de l'oxyde
de silicium.
Après avoir éliminé la couche de masquage résiduelle en nitrure de silicium, la structure d'isolement de l'invention est complétée, comme l'indique la figure 3E et le procédé de fabrication du dispositif MOS se poursuit
selon la technique déjà connue.
Selon un autre mode de réalisation préféré du procédé de l'invention, la définition de la zone dans laquelle un décapage profond du substrat en silicium doit être effectué pour former les cales isolantes le long du bord de la surface de la couche d'oxyde 1, c'est-à-dire la création des fenêtres nécessaires pour l'attaque anisotrope du substrat, peut être effectuée selon une variante en exploitant les caractéristiques de l'attaque anisotrope en obtenant un meilleur contrôle de la dimension de la zone exposée à l'attaque, c'est-à-dire de la fenêtre, selon un procédé schématiquement représenté
dans la série des figures 4A...4E.
La procédure comprend la croissance d'une mince couche d'oxyde d'une épaisseur comprise entre 100 et 200 A environ suivie par la formation, de préférence par dépôt chimique en phase vapeur, d'une couche de nitrure de silicium d'épaissseur comprise entre 1000 et 2000 A suivie par la formation d'une couche d'oxyde de silicium d'une épaisseur d'environ 200 A à la surface de la couche de nitrure de silicium, ou par dépôt d'un oxyde équivalent par dépôt chimique en phase vapeur. Après ces croissances et formations de couches, ie procédé lithographique est effectué par l'attaque de i'oxyde et du nitrure et de l'oxyde sous-jacent jusqu'a exposition du silicium (figure 4A). Le dépôt du nitrure de silicium sur une épaisseur égale à la dimension du décapage profond qui doit de préférence être obtenu estieffectué (figure 4D) et le nitrure est attaqué de faç6n anisotrope dans des conditions qui favorisent une grande vitesse d'attaque du nitrure et une faible vitesse d'attaque du silicium. Le
résultat est schématiquement représenté sur la figure 4C.
A ce moment, on peut faire croître une couche superficielle d'oxyde de silicium d'une épaisseur d'environ un millier de A (figure 4D), de la même manière
qu'à l'opération 5 de la procédure décrite précédemment.
L'attaque ultérieure du nitrure, selon un procédé isotrope, laisse ensuite exposée une certaine surface de silicium (figire 5) sur laquelle l'attaque anisotrope peut être effectuée pour former le fossé 10 puis en procédant
selon la procédure décrite précédemment.
Le fossé 10 formé le long du bord de la couche superficielle d'oxyde (oxyde de champ) de la structure d'isolement de l'invention peut même ne pas être
complètement comblé avec de l'oxyde de silicium.
Selon une variante du procédé de préparation de la structure d'isolement de l'invention, après avoir formé le fossé 10 par attaque anisotriopique du silicium à travers la fenêtre appropriée obtenue précédemment selon l'un des modes de réalisation du procédé de l'invention décrit précédemment, il est possible de procéder à une oxydation des parois du fossé jusqu'à obtenir une couche mince et continue d'oxyde de silicium d'une épaisseur comprise, par exemple, entre 100 et 200 A. A ce moment, le remplissage de la partie intérieure des cales isolantes peut être effectué avec un matériau sensiblement diélectrique différent de l'oxyde de silicium. Il est, par exemple possible de déposer du nitrure de silicium ou un oxyde d'un autre matériau jusqu'à remplir complètement la cavité
des cales isolantes.
Claims (8)
1. Dispositif semi-conducteur du type MIOS caractérisé par le fait que la structure d'isolement des différents éléments actifs et passifs du dispositif comprend une couche superficielle d'oxyde de silicium (1), que l'on a fait croître sur des zones de la surface du silicium monocristallin du
substrat définies par une technique de masquage photolitho-
graphique au moyen de nitrure de silicium, et des prolonge-
ments (lA, lB) sous la forme de cales d'oxyde de silicium qui s'étendent de façon sensiblement continue le long et à partir des bords de ladite couche superficielle (1) d'oxyde de silicium à l'intérieur dudit substrat (5) sur une profondeur suffisante pour éviter la formation de jonctions entre une région de silicium présente sous ladite couche d'oxyde de la structure d'isolement ayant un. niveau de dopage supérieur au niveau de dopage de la masse du substrat et des régions adjacentes de silicium ayant un dopage de signe opposé à celui du substrat et formant les composants
actifs et passifs du dispositif.
2. Dispositif selon la revendication 1, caractérisé en ce que lesdites cales ont une épaiseur comprise entre 100 et o
3000 A.
3. Dispositif selon la revendication 1, caractérisé en ce que les cales (1A, lB) sont orientées dans une direction sensiblement perpendiculaire au plan du substrat et ont une
profondeur comprise entre 0,5 et 2,5 pm.
4. Dispositif selon la revendication 1, caractérisé en ce que lesdites cales (1A, lB) sont constituées par une mince couche continue d'oxyde de silicium et la partie centrale desdites cales est formée par un matériau
diélectrique de remplissage différent.de l'oxyde de silicium.
5. Dispositif selon la revendication 1, caractérisé en ce que le niveau de dopage du silicium est augmenté dans la région immédiatement adjacente à l'extrémité la plus
inférieure desdites cales.
6. Procédé pour la préparation de la structure d'isole-
ment des zones actives dans des processus MOS comprenant le masquage des zones actives par l'attaque effectuée sur des zones définies par photolithographie d'oxyde de silicium et d'une couche de masquage de nitrure de silicium jusqu'à
l'exposition du silicium du substrat et la croissance ulté-
rieure de la couche d'isolement en oxyde de silicium sur la surface du substrat, caractérisé par le fait qu'une fenêtre O d'une largeur comprise entre 50 et 1500 A est définie le long du bord de la couche d'isolement d'oxyde de silicium formée immédiatement adjacente à cette couche; le substrat de silicium étant attaqué de façon anisotrope en correspondance avec ladite fenêtre sur une épaisseur comprise entre 0,5 et 2,5 pm; et le fossé formé est comblé avec un matériau
sensiblement diélectrique.
7. Procédé selon la revendication 6, caractérisé en ce que l'on forme ladite fenêtre en attaquant le bord exposé de
la couche de marquage de nitrure de silicium dans des condi-
tions d'attaque isotrope pendant une période de temps suffisante pour reculer le bord de la couche de nitrure de silicium d'une distance qui correspond à la profondeur désirée de la fenêtre et en éliminant successivement la ou les couches d'oxyde de silicium en correspondance avec
ladite distance et en dégageant le silicium.
8. Procédé selon la revendication 6, caractérisé en ce que l'on forme ladite fenêtre en déposant une couche de nitrure de silicium d'épaisseur égale à la largeur désirée de ladite fenêtre sur des couches superposées d'oxyde de silicium, de nitrure de silicium et d'oxyde de silicium des zones masquées sur des zones du substrat de silicium déjà dégagées par le procédé photolithographique et sur le bord vertical desdites couches de masquage; en effectuant une attaque anisotrope du nitrure de silicium jusqu'à éliminer complètement la couche de nitrure de silicium sur lesdites surfaces parallèles au plan du substrat; en faisant croître la couche superficielle d'oxyde de silicium
de la structure d'isolement sur lesdites zones dégagées du.
substrat; en attaquant par un procèdé isotrope le nitrure de silicium jusqu'à éliminer la couche de nitrure de silicium déposée sur le bord vertical desdites couches de masquage
afin de dégager le silicium sous-jacent.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT21994/85A IT1200725B (it) | 1985-08-28 | 1985-08-28 | Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2586860A1 true FR2586860A1 (fr) | 1987-03-06 |
| FR2586860B1 FR2586860B1 (fr) | 1991-07-05 |
Family
ID=11189929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR868612138A Expired - Lifetime FR2586860B1 (fr) | 1985-08-28 | 1986-08-27 | Dispositif semi-conducteur mos a structure d'isolement perfectionnee et son procede de preparation. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4868136A (fr) |
| JP (1) | JPH0821613B2 (fr) |
| DE (1) | DE3628488C2 (fr) |
| FR (1) | FR2586860B1 (fr) |
| GB (1) | GB2179788B (fr) |
| IT (1) | IT1200725B (fr) |
| NL (1) | NL8602047A (fr) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4968640A (en) * | 1987-02-10 | 1990-11-06 | Industrial Technology Research Institute | Isolation structures for integrated circuits |
| US4981813A (en) * | 1987-02-24 | 1991-01-01 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation process |
| JPS6430248A (en) * | 1987-07-27 | 1989-02-01 | Hitachi Ltd | Formation of on-the-trench insulation film |
| US4906585A (en) * | 1987-08-04 | 1990-03-06 | Siemens Aktiengesellschaft | Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches |
| JPH02151050A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | 半導体装置 |
| US5256592A (en) * | 1989-10-20 | 1993-10-26 | Oki Electric Industry Co., Ltd. | Method for fabricating a semiconductor integrated circuit device |
| US5120675A (en) * | 1990-06-01 | 1992-06-09 | Texas Instruments Incorporated | Method for forming a trench within a semiconductor layer of material |
| JP3134344B2 (ja) * | 1991-05-17 | 2001-02-13 | 日本電気株式会社 | 半導体装置 |
| US5236853A (en) * | 1992-02-21 | 1993-08-17 | United Microelectronics Corporation | Self-aligned double density polysilicon lines for ROM and EPROM |
| US5439842A (en) * | 1992-09-21 | 1995-08-08 | Siliconix Incorporated | Low temperature oxide layer over field implant mask |
| US5358892A (en) * | 1993-02-11 | 1994-10-25 | Micron Semiconductor, Inc. | Etch stop useful in avoiding substrate pitting with poly buffered locos |
| EP0641022B1 (fr) * | 1993-08-31 | 2006-05-17 | STMicroelectronics, Inc. | Structure d'isolation et procédé de sa fabrication |
| US5372968A (en) * | 1993-09-27 | 1994-12-13 | United Microelectronics Corporation | Planarized local oxidation by trench-around technology |
| US5366925A (en) * | 1993-09-27 | 1994-11-22 | United Microelectronics Corporation | Local oxidation of silicon by using aluminum spiking technology |
| US5294562A (en) * | 1993-09-27 | 1994-03-15 | United Microelectronics Corporation | Trench isolation with global planarization using flood exposure |
| US5308786A (en) * | 1993-09-27 | 1994-05-03 | United Microelectronics Corporation | Trench isolation for both large and small areas by means of silicon nodules after metal etching |
| US5330924A (en) * | 1993-11-19 | 1994-07-19 | United Microelectronics Corporation | Method of making 0.6 micrometer word line pitch ROM cell by 0.6 micrometer technology |
| US5543343A (en) * | 1993-12-22 | 1996-08-06 | Sgs-Thomson Microelectronics, Inc. | Method fabricating an integrated circuit |
| KR960014455B1 (ko) * | 1994-01-12 | 1996-10-15 | 금성일렉트론 주식회사 | 반도체장치의 및 그 제조방법 |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5438016A (en) * | 1994-03-02 | 1995-08-01 | Micron Semiconductor, Inc. | Method of semiconductor device isolation employing polysilicon layer for field oxide formation |
| KR0156115B1 (ko) * | 1994-06-16 | 1998-12-01 | 문정환 | 반도체 소자의 격리막 구조 및 형성방법 |
| KR0148602B1 (ko) * | 1994-11-23 | 1998-12-01 | 양승택 | 반도체 장치의 소자 격리방법 |
| US5733794A (en) * | 1995-02-06 | 1998-03-31 | Motorola, Inc. | Process for forming a semiconductor device with ESD protection |
| JP2715972B2 (ja) * | 1995-03-04 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR0151049B1 (ko) * | 1995-05-29 | 1998-12-01 | 김광호 | 반도체장치의 소자분리방법 |
| US5861339A (en) * | 1995-10-27 | 1999-01-19 | Integrated Device Technology, Inc. | Recessed isolation with double oxidation |
| KR100190010B1 (ko) * | 1995-12-30 | 1999-06-01 | 윤종용 | 반도체 소자의 소자분리막 형성방법 |
| US5904539A (en) * | 1996-03-21 | 1999-05-18 | Advanced Micro Devices, Inc. | Semiconductor trench isolation process resulting in a silicon mesa having enhanced mechanical and electrical properties |
| WO1997038442A1 (fr) * | 1996-04-10 | 1997-10-16 | Advanced Micro Devices, Inc. | Isolement de tranchee de semi-conducteur associe a une methodologie amelioree de planarisation |
| US5926713A (en) * | 1996-04-17 | 1999-07-20 | Advanced Micro Devices, Inc. | Method for achieving global planarization by forming minimum mesas in large field areas |
| US5899727A (en) * | 1996-05-02 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization |
| US5753962A (en) * | 1996-09-16 | 1998-05-19 | Micron Technology, Inc. | Texturized polycrystalline silicon to aid field oxide formation |
| US5977638A (en) * | 1996-11-21 | 1999-11-02 | Cypress Semiconductor Corp. | Edge metal for interconnect layers |
| US5897354A (en) * | 1996-12-17 | 1999-04-27 | Cypress Semiconductor Corporation | Method of forming a non-volatile memory device with ramped tunnel dielectric layer |
| US6083809A (en) * | 1997-10-01 | 2000-07-04 | Texas Instruments Incorporated | Oxide profile modification by reactant shunting |
| US5981358A (en) * | 1997-11-06 | 1999-11-09 | Advanced Micro Devices | Encroachless LOCOS isolation |
| US5952707A (en) * | 1997-12-05 | 1999-09-14 | Stmicroelectronics, Inc. | Shallow trench isolation with thin nitride as gate dielectric |
| US6022788A (en) * | 1997-12-23 | 2000-02-08 | Stmicroelectronics, Inc. | Method of forming an integrated circuit having spacer after shallow trench fill and integrated circuit formed thereby |
| US6124171A (en) * | 1998-09-24 | 2000-09-26 | Intel Corporation | Method of forming gate oxide having dual thickness by oxidation process |
| US6127215A (en) | 1998-10-29 | 2000-10-03 | International Business Machines Corp. | Deep pivot mask for enhanced buried-channel PFET performance and reliability |
| DE10131917A1 (de) * | 2001-07-02 | 2003-01-23 | Infineon Technologies Ag | Verfahren zur Erzeugung einer stufenförmigen Struktur auf einem Substrat |
| DE10238590B4 (de) | 2002-08-22 | 2007-02-15 | Infineon Technologies Ag | Verfahren zur Erzeugung einer Struktur auf einem Substrat |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4131910A (en) * | 1977-11-09 | 1978-12-26 | Bell Telephone Laboratories, Incorporated | High voltage semiconductor devices |
| DE3039009A1 (de) * | 1979-10-18 | 1981-05-07 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleitervorrichtung und verfahren zu ihrer herstellung |
| EP0104765A2 (fr) * | 1982-08-24 | 1984-04-04 | Nippon Telegraph And Telephone Corporation | Structure de substrat pour dispositif semi-conducteur et procédé pour la fabrication du substrat |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5146083A (en) * | 1974-10-18 | 1976-04-20 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS55154748A (en) * | 1979-05-23 | 1980-12-02 | Toshiba Corp | Complementary mos semiconductor device |
| US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
| US4334348A (en) * | 1980-07-21 | 1982-06-15 | Data General Corporation | Retro-etch process for forming gate electrodes of MOS integrated circuits |
| US4390393A (en) * | 1981-11-12 | 1983-06-28 | General Electric Company | Method of forming an isolation trench in a semiconductor substrate |
| JPS6045037A (ja) * | 1983-08-23 | 1985-03-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の基板構造およびその製造方法 |
| NL187373C (nl) * | 1982-10-08 | 1991-09-02 | Philips Nv | Werkwijze voor vervaardiging van een halfgeleiderinrichting. |
| JPS59119848A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60171761A (ja) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| GB2156149A (en) * | 1984-03-14 | 1985-10-02 | Philips Electronic Associated | Dielectrically-isolated integrated circuit manufacture |
| JPS60241231A (ja) * | 1984-05-15 | 1985-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置の製法 |
| US4561172A (en) * | 1984-06-15 | 1985-12-31 | Texas Instruments Incorporated | Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions |
| JPS6185838A (ja) * | 1984-10-04 | 1986-05-01 | Nec Corp | 半導体装置の製造方法 |
| US4593459A (en) * | 1984-12-28 | 1986-06-10 | Gte Laboratories Incorporated | Monolithic integrated circuit structure and method of fabrication |
-
1985
- 1985-08-28 IT IT21994/85A patent/IT1200725B/it active
-
1986
- 1986-05-21 GB GB8612409A patent/GB2179788B/en not_active Expired
- 1986-08-11 NL NL8602047A patent/NL8602047A/nl not_active Application Discontinuation
- 1986-08-22 JP JP61196978A patent/JPH0821613B2/ja not_active Expired - Lifetime
- 1986-08-22 DE DE3628488A patent/DE3628488C2/de not_active Expired - Fee Related
- 1986-08-27 FR FR868612138A patent/FR2586860B1/fr not_active Expired - Lifetime
-
1988
- 1988-03-24 US US07/178,822 patent/US4868136A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4131910A (en) * | 1977-11-09 | 1978-12-26 | Bell Telephone Laboratories, Incorporated | High voltage semiconductor devices |
| DE3039009A1 (de) * | 1979-10-18 | 1981-05-07 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleitervorrichtung und verfahren zu ihrer herstellung |
| EP0104765A2 (fr) * | 1982-08-24 | 1984-04-04 | Nippon Telegraph And Telephone Corporation | Structure de substrat pour dispositif semi-conducteur et procédé pour la fabrication du substrat |
Non-Patent Citations (2)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN * |
| PATENT ABSTRACTS OF JAPAN * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2179788B (en) | 1989-08-09 |
| GB2179788A (en) | 1987-03-11 |
| JPS6254936A (ja) | 1987-03-10 |
| GB8612409D0 (en) | 1986-06-25 |
| IT8521994A0 (it) | 1985-08-28 |
| NL8602047A (nl) | 1987-03-16 |
| FR2586860B1 (fr) | 1991-07-05 |
| DE3628488A1 (de) | 1987-03-05 |
| DE3628488C2 (de) | 1995-07-06 |
| IT1200725B (it) | 1989-01-27 |
| US4868136A (en) | 1989-09-19 |
| JPH0821613B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2586860A1 (fr) | Dispositif semi-conducteur mos a structure d'isolement perfectionnee et son procede de preparation. | |
| EP0258141B1 (fr) | Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication | |
| EP0164281B1 (fr) | Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique | |
| EP1837916B1 (fr) | Procédé de réalisation d'un transistor à canal comprenant du germanium | |
| EP2157603B1 (fr) | Procédé de réalisation de structures GeOI localisées, obtenues par enrichissement en germanium | |
| KR100678473B1 (ko) | 다중 게이트 절연막을 갖는 반도체 소자의 제조방법 | |
| FR2533370A1 (fr) | Procede de fabrication d'un dispositif mos a contacts auto-alignes | |
| EP0203836B1 (fr) | Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat | |
| FR2682534A1 (fr) | Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. | |
| EP3127142B1 (fr) | Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue | |
| EP0351316B1 (fr) | Procédé de fabrication d'une cellule de mémoire intégrée | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| FR3078436A1 (fr) | Circuit integre comprenant un substrat equipe d'une region riche en pieges, et procede de fabrication | |
| EP3261124B1 (fr) | Procédé de formation des espaceurs d'une grille d'un transistor | |
| EP3246948B1 (fr) | Procédé de réalisation sur un même substrat de transistors présentant des caractéristiques différentes | |
| EP1734568B1 (fr) | Transistor isolé à canal contraint et son procédé de fabrication | |
| FR2568058A1 (fr) | Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite | |
| JPS62290146A (ja) | 半導体装置の製造方法 | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR3040538A1 (fr) | Transistor mos et son procede de fabrication | |
| JPH0794503A (ja) | シリコン基板の酸化方法 | |
| FR2734403A1 (fr) | Isolement plan dans des circuits integres | |
| FR2606212A1 (fr) | Procede de fabrication d'un composant bicmos | |
| FR2648622A1 (fr) | Procede de fabrication d'un circuit integre comportant un transistor a effet de champ a double implantation | |
| FR2601817A1 (fr) | Procede de fabrication d'un circuit integre comportant un transistor a effet de champ a doubles jonctions et un condensateur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |