JPS62261225A

JPS62261225A - 論理回路

Info

Publication number: JPS62261225A
Application number: JP61105365A
Authority: JP
Inventors: Hatsuhide Igarashi; 五十嵐　初日出; Ryuichi Hashishita; 橋下　隆一
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-05-07
Filing date: 1986-05-07
Publication date: 1987-11-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は論理回路に関し、特に高速動作に適応する論理
回路に関する。

〔従来の技術〕

従来、この種の論理回路においては、その−例が第２図
のＣＭＬ　（Ｃｕｒｒｅｎｔ　Ｍｏｄｅ　Ｌｏｇｉｃ）
の基本型に示されるように、電流源１５の一方は端子６
５に供給される電源に接続され、他の一方はトランジス
タ１３のドレインに接続されて形成されるゲート回路に
は、端子６３から基準電圧■、が供給されており、また
、電流源１４は一方が端子６４に供給される電源に接続
され、他の一方はトランジスタ１０および１１より成る
ゲート回路１２に接続され、ゲート回路１２の接地側は
トランジスタ１３のソースに接続されて、共に電流源１
６を介して接地されている。

第２図において、ゲート回路１２は２人力ＮＯＲ回路と
して形成され、端子５９および６０より入力される論理
信号ＡおよびＢに対して、端子６１から出力される論理
信号？５２は次式にて表わされる。

０２＝Ａ’＋Ｂまた、端子６２から出力される論理信号０２は、０２　
＝　（０２）＝Ａ＋Ｂとして表わされる。これはソース側に表われる論理信号
がΦ２の反転信号で、これが、ゲートが基準電圧Ｖ、に
接地されたゲート接地増幅器として作用するトランジス
タ１３を介して出力されることからも理解される。

次に、第３図（ａ）および（ｂ）に、それぞれ示される
論理信号の出力波形および入力波形を参照して、第２図
に示される論理装置のスイッチング時間について見ると
、先ず論理信号入力ＡおよびＢが立上り基準電圧Ｖｒを
横切ると、これら左右の論理信号入力が同一レベルとな
る時間ｔ０において論理信号レベルの変化が検出され、
論理信号出力０２が変化する。前述したように、ｄ２の
変化に対応して論理信号出力０２が変化するが、この時
基準電圧■１を横切る時点がスイッチング終了点となる
。従って、論理信号の出力Φ２については、第３図＜　
ａ　）における時間ｔ２がスイッチングの終了点となり
、論理信号の出力０２については、第３図（ａ）におけ
る時間ｔ、がスイッチングの終了点となって、時間ｔ２
に対して更に時間遅れを生じる。

〔発明が解決しようとする問題点〕

上述した従来の論理回路においては、論理信号Ａおよび
Ｂの入力に対して、先ずゲート回路１２の論理信号の出
力？５２のスイッチングの終了時点ｔ２が対応し、次い
で論理信号の出力０２のスイッチングの終了時点ｔ、が
設定されるため、トランジスタ１３によるスイッチング
時間だけ、論理信号の出力０２が論理信号の出力？５２
に対して時間遅延を生じ、高速動作に支障を生じるとい
う欠点がある。

〔問題点を解決するための手段〕

本発明の論理回路は、直流電源側は、それぞれ第１の回
路素子および第２の回路素子を介して個別に直流電源が
供給され、接地側は、共通母線および共用される第３の
回路素子を介して共通に接地されて構成される第１の論
理ゲート回路および第２の論理ゲート回路を備え、前記
第１の論理ゲート回路および第２の論理ゲート回路に対
応する論理信号入力は相互に反転関係にあり、且つ前記
第１の論理ゲート回路および第２の論理ゲート回路に対
応する論理信号出力も相互に反転関係にあるように形成
されている。

〔実施例〕

以下、本発明について図面を参照して説明する。

第１図は、本発明の一実施例の回路図である。

第１図に示されるように、本実施例は、トランジスタ１
および２より成るゲート回路３と、トランジスタ４およ
び５より成るゲート回路６と、電流源７．８および９と
、を備えている。

第１図において、端子５７より供給される電源は、電流
源７を介してゲート回路３のトランジスタ１および２の
ドレインに接続され、これらのトランジスタのソースは
相互に連結されて、電流源９を介して接地される。また
、端子５８から供給される電源は、電流源８を介してゲ
ート回路６のトランジスタ４のトレインに接続され、ト
ランジスタ４に直列接続されるトランジスタ５のソース
は、ゲート回路３の場合と同様に電流源９を介して接地
される。

ゲーＩ・回路３は、２人力ＮＯＲ回路を形成しており、
トランジスタ１および２が並列接続されている。端子５
１および５２より入力される論理信号ＡおよびＢに対し
て、端子５３より出力される論理信号の出力？５１は次
式で与えられる。

０、＝Ａ＋Ｂまた、ゲー■・回路６は、２人力Ｎ　Ａ　Ｎ　Ｄ回路を
形成しており、トランジスタ４および５が直列接続され
ているため、端子５４および５５から入力される論理信
号λおよび百に対して、端子５６からは次式で与えられ
る論理信号０１が、出力される。

○１　＝λ×Ｂ上記の？５１および○！の関係は、次式より明らかなよ
うに、論理的に反転の関係にある。

０、＝Ａｘ’Ｕ＝Ａ十Ｂ＝（Ｏｔ）また、第１図において回路的に見ても、Φ１と０１とは
反転の関係にあり、従って、論理的にも回路的にも矛盾
なくΦ１と０１とは反転関係にあることは明らかである
。

次に、第３図（ａ）および（ｂ）を参照して、論理回路
の動作について説明する。若しも、端子５１および５２
より入力される論理信号ＡおよびＢが立上ると同時に、
端子５４および５５より入力される論理信号人および百
も立上るものとすると、第１図に示される論理回路は差
動増幅器として作用するため、前記論理信号ＡおよびＢ
と、λおよび百とが同一レベルになる時間ｔ。において
信号の変化が検出され、端子５３および５６より出力さ
れる論理信号０□およびｏｌが変化する。

−この時、論理信号？５１およびｏ２を次段に対する入
力として見ると、論理信号０１お、よび？５１が一致す
る時間ｔ１がスイッチング終了点となる。この場合、前
述の従来例においては入力の一方が基準電圧■、に固定
されていたが、本実施例においては、双方の入力が変化
するため、論理信号における入力の変化が、従来例の場
合に比較して２倍速く変化することと等価となり、従っ
て論理信号６、およびσ１のスイッチング時間も短縮さ
れ、高速化が計られる。なお、本実施例においては、第
１、第２および第３の回路素子が、それぞれ電流源であ
る場合につき説明したが、これらの回路素子が抵抗素子
である場合においても、本発明が有効に適用できること
は言うまでもない。

〔発明の効果〕

以上説明したように、本発明は、それぞれ個別に電流源
を介して直流電源が供給され、接地側において共用され
る電流源を介して接地される一対の論理ゲート回路を用
いて構成し、前記一対の論理ゲート回路に対する論理信
号入力を相互に反転関係にあるように形成することによ
り、高速の論理回路を提供することができるという効果
がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は、
従来の論理回路を示すブロック図、第３図（ａ）および
（ｂ）は、論理回路の入出力波形説明図である。図において、１，２，４，５．１０，１１．１３・・・
トランジスタ、３．６．１２・・・ゲート回路、７．８
，９．１４，１５．１６・・・電流源。代理人　弁理士　　内　原　　晋　−°、”−２７、θ
、　Ｐ−”電流３季穿ｌ　図第　２　図

Claims

【特許請求の範囲】

（１）直流電源側は、それぞれ第１の回路素子および第
２の回路素子を介して個別に直流電源が供給され、接地
側は、共通母線および共用される第３の回路素子を介し
て共通に接地されて構成される第１の論理ゲート回路お
よび第２の論理ゲート回路を備え、前記第１の論理ゲー
ト回路および第２の論理ゲート回路に対応する論理信号
入力は相互に反転関係にあり、且つ前記第１の論理ゲー
ト回路および第２の論理ゲート回路に対応する論理信号
出力も相互に反転関係にあるように形成されることを特
徴とする論理回路。
（２）前記第１の回路素子、第２の回路素子および第３
の回路素子が、それぞれ電流源である特許請求の範囲第
（１）項記載の論理回路。
（３）前記第１の回路素子、第２の回路素子および第３
の回路素子が、それぞれ抵抗素子である特許請求の範囲
第（１）項記載の論理回路。