JPH01130620A - センスアンプ - Google Patents
センスアンプInfo
- Publication number
- JPH01130620A JPH01130620A JP62289974A JP28997487A JPH01130620A JP H01130620 A JPH01130620 A JP H01130620A JP 62289974 A JP62289974 A JP 62289974A JP 28997487 A JP28997487 A JP 28997487A JP H01130620 A JPH01130620 A JP H01130620A
- Authority
- JP
- Japan
- Prior art keywords
- out1
- inverse
- sense amplifier
- input signal
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置により構成されるセン
スアンプに関するものである。
スアンプに関するものである。
一第3図は半導体来積回路装置、特に、記憶装置で使用
されてい゛るカレントミラー型センスアンプである。図
においてN6.N7.N3はh型MO5FET、P 5
、 p 6はP型MO5FETである。
されてい゛るカレントミラー型センスアンプである。図
においてN6.N7.N3はh型MO5FET、P 5
、 p 6はP型MO5FETである。
lN2.lN2は入力信号でありこの2人力の差を増幅
して相補の2出力0UT2,0UT2を出力する。02
はh型MO8FETN8 のゲート入力であり、このカ
ウントミラーのパワーカット時にLow になり電流を
遮断する。
して相補の2出力0UT2,0UT2を出力する。02
はh型MO8FETN8 のゲート入力であり、このカ
ウントミラーのパワーカット時にLow になり電流を
遮断する。
次に増幅動作を1図4において説明する。
0UT2はP5を負荷N6をドライバーとするインバー
タであり、lN2か変化すると0UT2が変化する。た
とえはlN2がLowに変化するのでN6に流れる電流
が減少し、0UT2かhighに変化する。0LIT2
はlN2とOU T2の両方によって変化する。たとえ
ばlN2かLowに変化すると、N7に流れる電流が減
少し、ou”r2がhighに欧化しようとする。また
OU”l 2によりP6に流れる電流か変化しouT2
はlN2゜OU T2の両方で制御される。したがって
図4に示すように、lN2.、IN2が変化する時、0
UT2と0UT2が変化し、0UT2の方がより大きく
変化する。
タであり、lN2か変化すると0UT2が変化する。た
とえはlN2がLowに変化するのでN6に流れる電流
が減少し、0UT2かhighに変化する。0LIT2
はlN2とOU T2の両方によって変化する。たとえ
ばlN2かLowに変化すると、N7に流れる電流が減
少し、ou”r2がhighに欧化しようとする。また
OU”l 2によりP6に流れる電流か変化しouT2
はlN2゜OU T2の両方で制御される。したがって
図4に示すように、lN2.、IN2が変化する時、0
UT2と0UT2が変化し、0UT2の方がより大きく
変化する。
従来のセンスアンプは以上のように構成されているので
2出力が非対称で−この2出力を次段の入力に使用する
時、非対称性に起因する回路遅延を生ずる#I融点があ
った。
2出力が非対称で−この2出力を次段の入力に使用する
時、非対称性に起因する回路遅延を生ずる#I融点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、2出力が対称であるセンスアンプを得ること
を目的とする。
たもので、2出力が対称であるセンスアンプを得ること
を目的とする。
この発明に係るセンスアンプは、2人力によって発生さ
れる基準電位をもうけ、この基準電位と2人力それぞれ
の間で出力信号を発生するようにしたものである。
れる基準電位をもうけ、この基準電位と2人力それぞれ
の間で出力信号を発生するようにしたものである。
この発明におけるセンスアンプは、基準電位と2人力の
それぞれの間で出力信号を発生するので、2出力値号が
対称になる。
それぞれの間で出力信号を発生するので、2出力値号が
対称になる。
以下、この発゛期の一実施例を図について説明する。第
1図において、Nu、N2.N3.N4゜N5はh型M
O8FET、Pi、P2.P3.P4はP型MO5FE
Tである。01はn型MO5FETNSのゲート入力で
あり、図3の従来例と同様に゛電流遮断に用いらjる。
1図において、Nu、N2.N3.N4゜N5はh型M
O8FET、Pi、P2.P3.P4はP型MO5FE
Tである。01はn型MO5FETNSのゲート入力で
あり、図3の従来例と同様に゛電流遮断に用いらjる。
ノードαは、?2.P3.N2.N3のドレイン端であ
り、N2.N3のゲート入力はそれぞれINI、INI
であるので、2人力INI。
り、N2.N3のゲート入力はそれぞれINI、INI
であるので、2人力INI。
INIの両方に制御される。
ここでトランジスタN1とPI、N2とP2゜N3とP
3.N4とP4のコンダクタンスの比を一定としておく
と、INlとINIの電位か等しい時(JUTI、0U
Tl、αはみな同じ電位となる。
3.N4とP4のコンダクタンスの比を一定としておく
と、INlとINIの電位か等しい時(JUTI、0U
Tl、αはみな同じ電位となる。
0U11はINlとαによりコントロールされるトラン
ジスタNl、p1のドレイン端であり、u u T1は
まったく同様にINIとαによりコントロールされるの
で図2に示すように0UT1と0UTIは対称になる。
ジスタNl、p1のドレイン端であり、u u T1は
まったく同様にINIとαによりコントロールされるの
で図2に示すように0UT1と0UTIは対称になる。
以上のように、この発明によれは、2人力によって発生
される基準電位をもうけこの基糸電位と2人力のそわそ
れの間で出力信号を発生するようにしたので、2出力値
号の対称性が良くなり、2出力の非対称性に起因する回
路遅延を低減できる効果がある。
される基準電位をもうけこの基糸電位と2人力のそわそ
れの間で出力信号を発生するようにしたので、2出力値
号の対称性が良くなり、2出力の非対称性に起因する回
路遅延を低減できる効果がある。
第1図は発明の一実施例によるセンスアンプの回路図、
第2図は第1図回路の動作波形図、第3図1は従来のセ
ンスアンプの回路図、第4図は第3図回路の動作波形図
である。 INは入力信号、uLITは出力信号、Nはn型MO8
FET、 )”はP型MO5FETである。 尚、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第1図 INI IN+ 第2図 第3図 ・第4図 手続補正書(自発)
第2図は第1図回路の動作波形図、第3図1は従来のセ
ンスアンプの回路図、第4図は第3図回路の動作波形図
である。 INは入力信号、uLITは出力信号、Nはn型MO8
FET、 )”はP型MO5FETである。 尚、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第1図 INI IN+ 第2図 第3図 ・第4図 手続補正書(自発)
Claims (2)
- (1)第1の入力信号と第2の入力信号の差を検知増幅
するセンスアンプ回路において、該第1の入力信号と第
2の入力信号によつて発生される基準電位と、該基準電
位と、該第1の入力信号により制御される第1の出力信
号と、該基準電位と該第2の入力信号により制御される
第2の出力信号とを備えることを特徴とするセンスアン
プ。 - (2)該第1の入力信号と該第2の入力信号が等しい時
該基準電位と該第1の出力信号と該第2の出力信号の3
つが同一電位になることを特徴とする特許請求の範囲第
1項記載のセンスアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62289974A JPH01130620A (ja) | 1987-11-16 | 1987-11-16 | センスアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62289974A JPH01130620A (ja) | 1987-11-16 | 1987-11-16 | センスアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01130620A true JPH01130620A (ja) | 1989-05-23 |
Family
ID=17750139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62289974A Pending JPH01130620A (ja) | 1987-11-16 | 1987-11-16 | センスアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01130620A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04313895A (ja) * | 1990-06-04 | 1992-11-05 | Motorola Inc | 検出増幅回路およびその実行方法 |
JP2008118891A (ja) * | 2006-11-10 | 2008-05-29 | Makita Corp | 作業機のハンドル |
-
1987
- 1987-11-16 JP JP62289974A patent/JPH01130620A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04313895A (ja) * | 1990-06-04 | 1992-11-05 | Motorola Inc | 検出増幅回路およびその実行方法 |
JP2794990B2 (ja) * | 1990-06-04 | 1998-09-10 | モトローラ・インコーポレイテッド | 検出増幅回路およびその実行方法 |
JP2008118891A (ja) * | 2006-11-10 | 2008-05-29 | Makita Corp | 作業機のハンドル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4697112A (en) | Current-mirror type sense amplifier | |
JPH08204470A (ja) | 演算増幅器 | |
JPH033402B2 (ja) | ||
US6005439A (en) | Unity gain signal amplifier | |
GB2198005A (en) | Series-connected fet voltage equalisation | |
JP3047869B2 (ja) | 出力振幅調整回路 | |
US4749955A (en) | Low voltage comparator circuit | |
US5210236A (en) | Differential amplifier | |
KR100263785B1 (ko) | 상보형 금속 산화막 반도체 회로 | |
JP2872058B2 (ja) | 出力バッファ回路 | |
JPS59214311A (ja) | 集積回路装置 | |
JPH01130620A (ja) | センスアンプ | |
US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
JPS5823010B2 (ja) | 差動増幅装置 | |
JPH0318119A (ja) | 相補形金属酸化物半導体トランスレータ | |
JPH0567950A (ja) | コンパレータ | |
JP3341945B2 (ja) | 演算増幅器 | |
JP3343299B2 (ja) | 出力回路 | |
JPH0834391B2 (ja) | 演算増幅回路 | |
JPH06268456A (ja) | 差動増幅器 | |
JP3037177B2 (ja) | 遅延回路 | |
JPH05136637A (ja) | 誤差増幅器 | |
JP2546398B2 (ja) | レベル変換回路 | |
JPS598912B2 (ja) | 論理信号増幅回路 | |
JPS61186018A (ja) | 電界効果トランジスタ論理回路 |