JPS6214690Y2 - - Google Patents
Info
- Publication number
- JPS6214690Y2 JPS6214690Y2 JP1985118735U JP11873585U JPS6214690Y2 JP S6214690 Y2 JPS6214690 Y2 JP S6214690Y2 JP 1985118735 U JP1985118735 U JP 1985118735U JP 11873585 U JP11873585 U JP 11873585U JP S6214690 Y2 JPS6214690 Y2 JP S6214690Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- alignment
- chip
- lead wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 35
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、半導体チツプに設けられたバンプ
に、外部接続用リード線を接続するための位置合
せ装置に関する。
に、外部接続用リード線を接続するための位置合
せ装置に関する。
〈従来の技術，考案が解決しようとする問題点〉
半導体集積回路は、超LSIの開発等によつて高
密度化が一層進められると共に、チツプサイズ縮
少によつて歩留りの向上等が試みられている。縮
少された半導体チツプ内に多くの機能が組込まれ
るため、チツプから導出される電極端子は増加す
る傾向にあり、端子数の増加と共にチツプサイズ
縮少のためにバンプ及び電極は必然的にその形状
を縮少せざるを得ない。バンプ及び電極形状が小
さくなるため、バンプにリード線を接続する過程
でたとえ顕微鏡或いは顕微鏡付テレビカメラ等を
利用して該当領域を拡大したとしても、位置合せ
に困難を伴ない作業性が悪くなるばかりでなく、
半導体装置の信頼性をも著しく低下させる問題が
あつた。
密度化が一層進められると共に、チツプサイズ縮
少によつて歩留りの向上等が試みられている。縮
少された半導体チツプ内に多くの機能が組込まれ
るため、チツプから導出される電極端子は増加す
る傾向にあり、端子数の増加と共にチツプサイズ
縮少のためにバンプ及び電極は必然的にその形状
を縮少せざるを得ない。バンプ及び電極形状が小
さくなるため、バンプにリード線を接続する過程
でたとえ顕微鏡或いは顕微鏡付テレビカメラ等を
利用して該当領域を拡大したとしても、位置合せ
に困難を伴ない作業性が悪くなるばかりでなく、
半導体装置の信頼性をも著しく低下させる問題が
あつた。
外部接続用リード線を備えた半導体装置は、例
えば第２図に示す如くリード線１，１…をテープ
状の絶縁性フレキシブルフイルム２の表面に金属
箔膜のエツチングによつて形成し、該リード線
１，１…の先端に半導体チツプ３に設けられたバ
ンプを対向させて電気的及び機械的に接続して製
作されている。上記従来の半導体装置において
は、半導体チツプ側のリード線１を対向させて位
置合せする際、位置が正確か否かはリード線１と
バンプとの重なり状態を観察し、一致が得られた
状態で位置合せ完了と判断するものであつた。
えば第２図に示す如くリード線１，１…をテープ
状の絶縁性フレキシブルフイルム２の表面に金属
箔膜のエツチングによつて形成し、該リード線
１，１…の先端に半導体チツプ３に設けられたバ
ンプを対向させて電気的及び機械的に接続して製
作されている。上記従来の半導体装置において
は、半導体チツプ側のリード線１を対向させて位
置合せする際、位置が正確か否かはリード線１と
バンプとの重なり状態を観察し、一致が得られた
状態で位置合せ完了と判断するものであつた。
そのためリード線の幅はバンプ形状よりも予め
小さく設計することが必要となり、リード線及び
バンプ製作技術に対する制約となると共に、一致
状態を得る位置合せ作業に手間取り量産性を損う
原因になつていた。
小さく設計することが必要となり、リード線及び
バンプ製作技術に対する制約となると共に、一致
状態を得る位置合せ作業に手間取り量産性を損う
原因になつていた。
〈考案の目的〉
本考案は、上記従来装置の問題点に鑑みてなさ
れたもので、簡単な構成を付加することによつて
リード線と半導体チツプ間を正確に且つ容易に接
続し得る位置合せ装置を提供するものである。
れたもので、簡単な構成を付加することによつて
リード線と半導体チツプ間を正確に且つ容易に接
続し得る位置合せ装置を提供するものである。
〈実施例〉
第１図を用いて本考案を詳細に説明する。
同図に於て、１１，１１…は上記従来装置と同
様に、ポリイミド等の耐熱、耐薬品性にすぐれた
絶縁性フレキシブルフイルム１２の表面に形成さ
れているリード線である。該リード線１１はほぼ
中央方向に向つて延びるインナーリード端１１Ａ
と放射状の外方向に向つて延びるアウターリード
端１１Ｂとを備え、インナーリード側１１Ａが半
導体チツプ１３と対向し、アウターリード側１１
Ｂが半導体チツプを外部装置に接続させるリード
線となる。上記インナーリードが集合する領域は
フレキシブルフイルムが予め除去された開口部１
４をなし、該開口部１４に半導体チツプ１３が挿
入され、開口部１４に片持ち張りに延びたインナ
ーリード端１１Ａに半導体チツプ１３側に設けら
れたバンプ１５がフエイスアツプの状態で対向配
置される。
様に、ポリイミド等の耐熱、耐薬品性にすぐれた
絶縁性フレキシブルフイルム１２の表面に形成さ
れているリード線である。該リード線１１はほぼ
中央方向に向つて延びるインナーリード端１１Ａ
と放射状の外方向に向つて延びるアウターリード
端１１Ｂとを備え、インナーリード側１１Ａが半
導体チツプ１３と対向し、アウターリード側１１
Ｂが半導体チツプを外部装置に接続させるリード
線となる。上記インナーリードが集合する領域は
フレキシブルフイルムが予め除去された開口部１
４をなし、該開口部１４に半導体チツプ１３が挿
入され、開口部１４に片持ち張りに延びたインナ
ーリード端１１Ａに半導体チツプ１３側に設けら
れたバンプ１５がフエイスアツプの状態で対向配
置される。
ここで本考案においては、半導体チツプ１３の
バンプ１５が設けられた同じ表面上に、バンプ１
５とは異なる主アライメントマーク１６が設けら
れ、他方フイルム１２側にも上記主アライメント
マーク１６に対応する位置に先端部分が延びる従
アライメントマーク１７が設けられる。上記主ア
ライメントマーク１６は、半導体チツプ１３に配
線パターン或いはバンプ等が形成される過程で同
時に作製され、他方従アライメントマーク１７は
金属箔膜からリード線群が作製される工程で同時
に作製される。主アライメントマーク１６は、半
導体チツプ表面上の素子構成及びバンプ配置を考
慮して支障をきたさない位置を選んで設けられ、
例えば方形半導体チツプのコーナ領域が利用さ
れ、また一つの半導体チツプ内に必要に応じて対
角線位置や四隅等に複数個設けられる。
バンプ１５が設けられた同じ表面上に、バンプ１
５とは異なる主アライメントマーク１６が設けら
れ、他方フイルム１２側にも上記主アライメント
マーク１６に対応する位置に先端部分が延びる従
アライメントマーク１７が設けられる。上記主ア
ライメントマーク１６は、半導体チツプ１３に配
線パターン或いはバンプ等が形成される過程で同
時に作製され、他方従アライメントマーク１７は
金属箔膜からリード線群が作製される工程で同時
に作製される。主アライメントマーク１６は、半
導体チツプ表面上の素子構成及びバンプ配置を考
慮して支障をきたさない位置を選んで設けられ、
例えば方形半導体チツプのコーナ領域が利用さ
れ、また一つの半導体チツプ内に必要に応じて対
角線位置や四隅等に複数個設けられる。
上記主アライメントマーク１６の形状は従アラ
イメントマーク１７との位置合せ作業が行い易い
ように、マーク１６とマーク１７との間で互いに
凹凸が嵌り合う状態或いは両先端を突き合せて一
致させる状態など各種の形状及び大きさに設計す
ることができる。
イメントマーク１７との位置合せ作業が行い易い
ように、マーク１６とマーク１７との間で互いに
凹凸が嵌り合う状態或いは両先端を突き合せて一
致させる状態など各種の形状及び大きさに設計す
ることができる。
尚上記両マーク１６及び１７は、認識を容易に
するため予め着色処理等を施こしてコントラスト
を得やすくすることによつてより一層位置合せ作
業は容易になる。
するため予め着色処理等を施こしてコントラスト
を得やすくすることによつてより一層位置合せ作
業は容易になる。
半導体チツプ１３とリード線群が設けられた導
体パターンは、上記主アライメントマーク１６
と、従アライメントマーク１７を対応させて位置
合せすることにより、各バンプ１５に夫々リード
線１１が自動的に同時に位置合せされ、続いてボ
ンデイングツールによつて加熱加圧することによ
つて一斉にボンデイングされる。ボンデイングさ
れた半導体チツプ１３は樹脂等でチツプ表面及び
ボンデイング部分等が被覆され、リード線１１が
外方に導出された半導体装置を得ることができ
る。
体パターンは、上記主アライメントマーク１６
と、従アライメントマーク１７を対応させて位置
合せすることにより、各バンプ１５に夫々リード
線１１が自動的に同時に位置合せされ、続いてボ
ンデイングツールによつて加熱加圧することによ
つて一斉にボンデイングされる。ボンデイングさ
れた半導体チツプ１３は樹脂等でチツプ表面及び
ボンデイング部分等が被覆され、リード線１１が
外方に導出された半導体装置を得ることができ
る。
〈考案の効果〉
以上本考案によれば、互いに相対性のある固有
形状のアライメントマークの、一方を半導体チツ
プの主表面側に、他方を半導体チツプに対向する
導体パターン側に設けることにより、半導体チツ
プへのリード線ボンデイング作業が著しく行い易
くなり、半導体集積回路の高密度化等によつてた
とえチツプ表面に設けられるバンプ形状が微細化
しても位置合せに困難を伴う惧れがなく、またバ
ンプ設計やリード線設計に対する制限が緩和さ
れ、半導体装置の製造を容易にすることができ
る。更に各マークはバンプ或いはリード線の作製
工程を利用して同時に作り得るため特別な工程を
付加する必要がなく、従来と同様の工程ですぐれ
た効果を得ることができる。
形状のアライメントマークの、一方を半導体チツ
プの主表面側に、他方を半導体チツプに対向する
導体パターン側に設けることにより、半導体チツ
プへのリード線ボンデイング作業が著しく行い易
くなり、半導体集積回路の高密度化等によつてた
とえチツプ表面に設けられるバンプ形状が微細化
しても位置合せに困難を伴う惧れがなく、またバ
ンプ設計やリード線設計に対する制限が緩和さ
れ、半導体装置の製造を容易にすることができ
る。更に各マークはバンプ或いはリード線の作製
工程を利用して同時に作り得るため特別な工程を
付加する必要がなく、従来と同様の工程ですぐれ
た効果を得ることができる。
本考案によるリード線は、上記実施例の如く絶
縁性フイルムの表面に被着された導体パターンに
限られるものではなく、金属板を成型加工したリ
ードフレームを用いても実施することができる。
縁性フイルムの表面に被着された導体パターンに
限られるものではなく、金属板を成型加工したリ
ードフレームを用いても実施することができる。
第１図は本考案による半導体装置を示す要部平
面図、第２図は従来のリード線を備えた半導体装
置を示す平面図である。 １１：リード線、１２：絶縁性フイルム、１
３：半導体チツプ、１５：バンプ、１６：主アラ
イメントマーク、１７：従アライメントマーク。
面図、第２図は従来のリード線を備えた半導体装
置を示す平面図である。 １１：リード線、１２：絶縁性フイルム、１
３：半導体チツプ、１５：バンプ、１６：主アラ
イメントマーク、１７：従アライメントマーク。
Claims (1)
- 半導体チツプの主表面に設けられたバンプに、
リード線群が形成された導体パターンの各リード
線端を対向させて接続してなる半導体装置におい
て、互いに相対性のある固有形状のアライメント
マークの一方を半導体チツプの主表面側に、他方
を半導体チツプに対向する導体パターン側に設
け、これらのアライメントマークの互いの形状を
組合せて半導体チツプにリード線を接続すること
を特徴とする半導体装置の位置合せ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985118735U JPS6142842U (ja) | 1985-07-31 | 1985-07-31 | 半導体装置の位置合せ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985118735U JPS6142842U (ja) | 1985-07-31 | 1985-07-31 | 半導体装置の位置合せ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142842U JPS6142842U (ja) | 1986-03-19 |
| JPS6214690Y2 true JPS6214690Y2 (ja) | 1987-04-15 |
Family
ID=30677614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985118735U Granted JPS6142842U (ja) | 1985-07-31 | 1985-07-31 | 半導体装置の位置合せ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142842U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3719282A1 (de) * | 1987-06-10 | 1988-12-22 | Jagenberg Ag | Druckwalze |
| JP2691666B2 (ja) * | 1992-09-02 | 1997-12-17 | 有限会社ロールテック | ローラ及びローラ装置 |
| JPH06100220A (ja) * | 1992-09-24 | 1994-04-12 | Roll Tec:Kk | ローラ及びローラ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5330873B2 (ja) * | 1974-11-29 | 1978-08-30 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575887Y2 (ja) * | 1976-08-23 | 1982-02-03 |
-
1985
- 1985-07-31 JP JP1985118735U patent/JPS6142842U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5330873B2 (ja) * | 1974-11-29 | 1978-08-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142842U (ja) | 1986-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6060768A (en) | Semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing lead frame | |
| JP2819284B2 (ja) | 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ | |
| US7427810B2 (en) | Semiconductor device including semiconductor element mounted on another semiconductor element | |
| JPH11289024A (ja) | 半導体装置及びその製造方法 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| KR20000035739A (ko) | 반도체 장치의 제조 방법 | |
| JPS6214690Y2 (ja) | ||
| TW419756B (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
| JP3316409B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPH08279588A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
| KR20010068513A (ko) | 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지 | |
| JP2840293B2 (ja) | Ｔａｂ用テープ及びこれを用いた半導体装置 | |
| JPH05182971A (ja) | チップと基板の電極構造およびマルチチップモジュール | |
| JPS6041728Y2 (ja) | 半導体装置 | |
| JPH02295144A (ja) | 集積回路 | |
| JPS5844593Y2 (ja) | ビ−ム・リ−ド型半導体装置 | |
| JPH08250624A (ja) | 半導体装置およびその製造方法 | |
| JPH04239736A (ja) | 半導体装置の電極構造 | |
| KR19980059235A (ko) | 리드 온 칩 타입의 반도체 패키지를 위한 반도체 칩 패드의 레이아웃 | |
| KR100261571B1 (ko) | 테이프 캐리어 볼 그리드 어레이 패키지 및 그 제조방법 | |
| JPS6357749U (ja) | ||
| JPH05235259A (ja) | 半導体装置及び半導体装置ユニット | |
| JPS63276237A (ja) | 基板へのｉｃボンディング方法 | |
| JPS6157542U (ja) |