JPS612416A - 電圧比較器 - Google Patents

電圧比較器

Info

Publication number
JPS612416A
JPS612416A JP60106207A JP10620785A JPS612416A JP S612416 A JPS612416 A JP S612416A JP 60106207 A JP60106207 A JP 60106207A JP 10620785 A JP10620785 A JP 10620785A JP S612416 A JPS612416 A JP S612416A
Authority
JP
Japan
Prior art keywords
transistor
field effect
channel
voltage
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60106207A
Other languages
English (en)
Other versions
JPH0325091B2 (ja
Inventor
マイケル・ジヨン・デムラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS612416A publication Critical patent/JPS612416A/ja
Publication of JPH0325091B2 publication Critical patent/JPH0325091B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • H03K3/356156—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般に電圧比較器、特に一対の電圧を同時に
比較する差動比較器に関する。電圧比較器はアナログ−
ディジタル変換器のような電子装置に使用され、２つの
電圧信号を比較して、一方の信号が他方の信号より大き
い時、一方の値の出力を発生し、一方の信号が他方の信
号より小さい時、他の値の出力を発生するものである。
本発明の目的は、高速で高感瓜な差動比較器を提供する
ことにある。
本発明の他の目的は、供給電圧の全範囲にわたる入力信
号に応答する差動比較器を提供することにある。
本発明の他の目的は、オフセット電圧の低い差動比較器
を提供することにある。
本発明の他の目的は、トランジスタの数を最少にしだ差
動比較器を提供することにある。
本発明を実施する一態様においては、第１の電圧供給端
子、第２の電圧供給端子、第１の出力点、第２の出力点
、第１の電流源および第２の電流源が設けられる。第１
の電流源は第１の電圧供給端子と第１の出力点との間に
接続される。第２の電流源は第１の電圧供給端子と第２
の出力点との間に接続される。実質的に同じ容量を有す
る第１のコンデンサおよび第２のコンデンサが設けられ
る１、第１のコンデンサは第１の出力点と第２の電圧供
給端子との間に接続される。第２のコンデンサは第２の
出力点と第２の電圧供給Ｑｉ：子との間に接続される。
一方の導電型のチャンネルを有する実質的に同じ構造を
有する第１および第２の絶縁ゲート型電界効果トランジ
スタが設けられる。第１の絶縁ゲート型電界効果トラン
ジスタのチャンネルは第１の出力点と第２の電圧供給端
子との間に接続される。第２の絶縁ゲート型電界効果ト
ランジスタのチャンネルは第２の出力点と第２の電圧供
給端子との間に接続される。第１の絶縁ゲート型電界効
果トランジスタのゲートは第２の出力点に接続される。
第２の絶縁ゲート型電界効果トランジスタのゲートは第
１の出力点に接続される。
第１の一方向電圧が第１および第２の電圧供給端子間に
供給される。第１のスイッチング手段が第１の出力点を
第２の電圧供給端子に第１の期間の間接続するために設
けられ、これにより第１の出力点の電位は前記第１の期
間の間ほぼ第２の電圧供給端子の電位に設定される。第
２のスイッチング手段が第２の出力点をＭ２の電圧供給
端子に前記第１の期間の間接続するために設けられ、こ
れにより第２の出力点の電位は前記第１の期間の間ほぼ
第２の電圧供給端子の電位に設定される。
実質的に同じ容量を有する第３のコンデンサおよび第４
のコンデンサが設けられる。第３のコンデンサの容量は
第１のコンデンサの容ωに匹敵し得る。
第１の信号電圧が供給される。また、第１の信号電圧よ
り低い第２の信号電圧が供給される。第３のスイッチン
グ手段が前記第１の期間の間第３のコンデンサを第１の
信号電圧に充電するために設けられている。第４のスイ
ッチング手段が前記第１の期間の間第４のコンデンサを
第２の信号電圧に充電するために設（プられている。第
５のスイッチング手段が前記第１の期間の終りにおいて
第３のコンデンサを第１のコンデンサに並列に接続する
ために設けられている。第６のスイッチング手段が前記
第１の期間の終りにおいて第４のコンデンサを第２のコ
ンデンサに並列に接続するために設けられている。
以上のことから、第１の期間の終りにおいて、第１およ
び第２のコンデンサ、従って第１および第２のトランジ
スタのゲートは第１および第２の電流源を介して充電さ
れ、このため第２のトランジスタのゲートに坦われる初
期電圧が第１のトランジスタのゲートの電圧よりも大き
くなった時、第２のトランジスタは導通状態になり、そ
して第２の出力点の電圧が第１のトランジスタのゲート
１゛・に帰還されるので、第１のトランジスタは非導通
状態に留まる。
本発明の新規な特徴は特許請求の範囲に具体的に記載さ
れている。本発明自身は、他の目的および利点とともに
、構成および動作の方法に関する図面を参照した以下の
説明から最も良く理解されることであろう。
まず、第１図の回路図を参照すると、本発明の自己ラッ
チ式差動比較器が示されている。この比較器１０は第１
および第２の入力端子１１および１２、第１および第２
の出力点１３および１４、ならびに第１および第２の電
圧供給端子１５および１Ｇを有している。また、比較器
１ｏはＰチャンネル形絶縁ゲートト型電界効果トランジ
スタ２１おにび２２、およびＮチャンネル絶縁ゲート１
〜型電界効果トランジスタ２３乃至２６を有している。
Ｐチャンネル形トランジスタ２１はソース２１ａ１ドレ
イン２１ｂおよびゲート２１ｃを有している。
Ｐチャンネル形トランジスタ２２はソース２２ａ、ドレ
イン２２ｂおよびゲート２２Ｃを有している。
Ｎチャンネル形トランジスタ２３はソース２３ａ１ドレ
イン２３ｂおよびゲート２３ｃを有している。
Ｎチャンネル形トランジスタ２４はソース２４．ａ、ド
レイン２４．　ｂおよびゲート２４．０を有しでいる。
Ｎチャンネル形トランジスタ２５はソース２！−ｉａミ
ドレイン２５およびゲート２５ｃを有している３゜Ｎチ
ャンネル形トランジスタ２６はソース２６ａ１ドレイン
２６ｂおよびゲート２６ｃを有している。
Ｐチャンネル形トランジスタ２１および２２のソース２
１ａおよび２２ａは第１の電圧供給端子１５に接続され
ている。Ｐチャンネル形トランジスタ２１および２２の
ドレイン２１ｂおよび２２ｂはそれぞれ出力点１３およ
び１４に接続されている。Ｎチャンネル形トランジスタ
２３および２４のドレイン２３１）および２４ｂはそれ
ぞれ出力点１３および１４に接続されいる。Ｎチャンネ
ル形トランジスタ２３および２４のソース２３ａおよび
２４ａはアースに接続されている第２の電圧供給端子１
６に接続されている。Ｐチャンネル形トランジスタ２１
および２２のゲート２ＩＣおよび２２ｃはアースに接続
されている。Ｎチャンネル形トランジスタ２３のゲート
２３ｃは出力点１４に接続されている。Ｎチャンネル形
トランジスタ２４（７）ゲートｔ−２４ｃは出力点１３
に接続されている。Ｎチャンネル形トランジスタ２５お
よび２６のドレイン２５ｂおよび２６ｂはそれぞれ出力
点１３および１４に接続されている。Ｎチャンネル形１
ヘランジスタ２５および２６のソース２５ａおよび２６
ａは電圧供給端子１６に接続されている。
Ｎチャンネル形トランジスタ２５および２６のゲ−１−
２５ｃｃ１５よび２６ｃは端子２８に接続されている。
比較器１０はまたスイッチング回路３１，３２゜３３お
よび３４を有する。スイッチング回路３１は主電極（ソ
ースおよびドレイン）４１ａおよび４１ｂならびにゲー
ト４１ｃを有するＮチャンネル形トランジスタ４１と、
主電極４２ａおよび４２ｂならびにゲート４２ｃを有す
るＰチトンネルトランジスタ４２とを有する。スイッチ
ング回路３２は主電極４３ａおよび４．３　ｂならびに
ゲート４３０を有するＮチャンネル形トランジスタ４３
と、主電極４４ａおよび４４ｂならびにゲートｉ〜４４
Ｃを有するＰチャンネル形トランジスタ４４とを有する
。電極４１ａおよび４２ａは入力端子１１に接続されて
いる。電極４１ｂ、４２ｂ、４３ａおよび４４ａは相互
に接続されて、接続点４９を構成している。電極４３ｂ
および４４ｂは出力点１３に接続されている。ゲートｔ
−４１ｃ　、４２ｃ　。
４３ｃび４４ｃはそれぞれ端子４５，４６．４７および
４８に接続されている。
スイッチング回路３３は主電極５１ａおよび５１ｂなら
びにゲート５１ｃを有するＮチャンネル形トランジスタ
５１と、主電極５２ａおよび５２ｂならびにゲート５２
ｃを有するＰチャンネル形トランジスタ５２とを有する
。スイッチング回路３４は主電極５３ａおよび５３ｂな
らびにゲート５３０を有するＮチャンネル形トランジス
タ５３と、主電極５４ａおよび５４ｂならびにゲート５
４Ｃを有するＰチャンネル形トランジスタ５４とを有す
る。電極５１ａおよび５２ａは第２の入力端子１２に接
続されている。電極５１ｂ、５２ｂ。
５３ａおよび５４ａは相互に接続されて、接続点５９を
構成している。電極５３ｂおよび５４ｂは第２の出力端
子１４に接続されている。ゲート５１ｃ　、５２ｃ　、
５３ｃおよび５４ｃはそれぞれ端子５５．５６．５−ｔ
および５８に接続されている。
第１のコンデンサ６１が第１の出力点１３とアースとの
間に接続されている。第２のコンデンサ６２が第２の出
力点１４とアースとの間に接続されている。コンデンサ
６１および６２の容量は実質的に同じである。第３コン
デンサ６３が接続点４９とアースとの間に接続されてい
る。第４のコンデンサ６４が接続点５９とアースとの間
に接続されている。コンデンサ６３および６４の容量は
実質的に同じである。第３のコンデンサ６３の容量は第
１のコンデンサの容量に匹敵し得るものである。集積回
路構成の場合には、コンデンサ６１゜６２．６３および
６４は少なくとも一部が寄生容量からなる。この場合、
コンデンサ６１の容量は電極２１ｂ　、２３ｂ　、２５
ｂ　、４３ｂ　、４４ｂおよび２４ｃならびに関連する
導体のアースに対する容量に対応するものである。コン
デンサ６２の容量は電極２２ｂ、２４ｂ、２６ｂ１５３
ｂ、５４ｂおよび２３Ｃならびに関連する導体のアース
に対する容量に対応するものである。コンデンサ６３の
容量は電極４３ａ　、４４ａ　、４１ｂおよび４２ｂな
らびに関連する導体のアースに対する容量に対応するも
のである。コンデンサ６４の容量は電極５３ａ　、５４
ａ　、５１ｂ　、５２ｂならびに関連する導体のアース
に対する容量に対応するものである。コンデンサ６１，
６２，６３，６４１；１所望により特にコンデンサを追
加して値を増大層ることができる。
次に、第２Ａ図乃至の第２Ｅ図の波形図を参照して、第
１図の回路の１サイクルの動作を説明する。第２Ａ図の
クロック電圧φ１は端子２８に供給される。第２Ｂ図の
クロック電圧φ２は端子４６および５６に供給される。
第２Ｃ図のクロック電圧■２は端子４５および５５に供
給される第２Ｄ図のりＯツク電圧φ３は端子４７および
５７に供給される。第２Ｅ図のクロック電圧φ３は端子
４８および５８に供給される。電圧＋Ｖ［ｌ）が端子１
５に供給される。第１の信号電圧■１は端子１１に供給
され、第２の信号電圧■２は端子１２に供給される。こ
１で信号電圧Ｖ１が信号電圧■２よりも大ぎいものとす
る。
第１の期間（時点ｔ。乃至ｊ＋　）の間においては、ト
ランジスタ２５および２６の各ゲート１〜２５Ｃおよび
２６ｃに供給される電圧φ１によりトランジスタ２５お
よび２６は導通状態になり、第１および第２の出力点１
３および１４をほば電圧供給端子１６の電圧に低下させ
る。また、第１の期間りなわら時点ｔｏ乃至ｔ１の間、
トランジスタ４２および４１の各ゲートに供給されるク
ロック電圧φ２およびφ２によりトランジスタ４２およ
び４１は導通状態になり、これによりコンデンサ６３、
従って接続点４９を電圧Ｖ１に充電する。
また、時点ｔｏ乃至ｔ１の間、トランジスタ５２および
５１の各ゲートに供給されるクロック電圧φ２およびφ
２によりトランジスタ５２および５１は導通状態になり
、コンデンサ６４、従って接続点５９を電圧Ｖ２に充電
ダる。
第２の期間すなわち時点ｔｌ乃至ｔ２の間、トランジス
タ４２および４１の各ゲートに供給される電圧φ２およ
びφ２によりトランジスタ４２および４１は非導通状態
になる。また、時点ｔｌ乃至ｔ２の間、トランジスタ５
２および５１の各ゲ−ｈに供給される電圧φ２およびφ
２によりトランジスタ５２および５１は非導通状態にな
る。このとき、電圧■１に対応する電荷がコンデンサ６
３に蓄積され、電圧■２に対応する電荷がコンデンサ６
４に蓄積されている。また、時点ｔｌ乃至ｔ２の間、ト
ランジスタ４３および４４はそれぞれのゲートに電圧φ
３およびφ３が供給されることにより導通状態になり、
コンデンサ６３に蓄積されていた電荷をコンデンサ６１
に流入させる。
また、時点ｔｌ乃至ｔ２の間、トランジスタ５３および
５４はそれぞれのゲートに電圧φ３おにＵφ３が供給さ
れることにより導通状態になり、コンデンサ６４に蓄積
されている電荷をコンデンサ６２に流入させる。信号電
圧Ｖ１が信号電圧■２より大きい場合、接続点１４に生
じる電圧より大きな電圧が接続点１３に生じる。今、ス
イッチ２５および２６が開放している場合には、コンデ
ンサ６１および６２は、電流源として機能するＰチャン
ネル形トランジスタ２１および２２を介してそれぞれ充
電される。この充電動作において、接続点１３に現われ
ているトランジスタ２４のゲートの電位は接続点１４に
現われているトランジスタ２３のゲートの電位より大き
いので、トランジスタ２４が最初にオンになり、これに
より接続点１４およびトランジスタ２３のゲートの電位
を低下させ、コンデンサ６１・、従って接続点１３をＰ
チャンネル形トランジスタ２１を介してほぼ電圧供給端
子１５の電位子Ｖ（１）まで急速に充電する。
出力点１４からトランジスタ２３のゲートへの帰還はト
ランジスタ２３をオフ状態に維持する。接続点１３から
トランジスタ２４のゲートへの帰還はトランジスタ２４
を急速にオン状態にする。従って、この回路は信号電圧
ｖ１が信号電圧ｖ２より大きいことを指示することにな
る。信号電圧Ｖ１が信号電圧Ｖ２より小さい場合には、
出力点１４はほぼ電位＋ＶＤＤまで充電され、出力点１
３はほぼアース電位に維持される。
第３の期間づなわち時点ｔ２乃至［３の間では、接続点
１３の信号はインバータ６６を通過して記憶回路６７の
ような利用回路に供給され、記憶回路にこの情報が１ビ
ツトのディジタルワードとして記憶される。接続点１４
の信号は接続点１３の信号の相補信号であり、インバー
タ６９に供給されて相補出力を得ることができる。
この比較器は逐次近似型アナログ−ディジタル変換器に
使用することができる。このような用途においては、電
圧■１はアナログ信号のサンプル値を表わし、電圧Ｖ２
は、例えば１／２Ｖｏｏ。
（７／２±１／４）Ｖｃｅ１　（１／４±１／８）■ω
等のような相次ぐ値を持つ基準値を表わす。
電圧ｖ１と電圧ｖ２の相次ぐ基準値との比較により、ア
ナログ信号のサンプル値を表わすディジタルワードの相
次ぐビットに変換することのできる相次ぐ出力が発生さ
れる。
本発明による比較器を回路図で示したが、この回路は本
技術分野に専門知識を有するものにとって周知の方法で
０ＭＯ８技術を使用してシリ」ンモノリシツク基板上に
容易に集積化できることが理解されよう。
回路の動作においてコンデンサ６３に並列に接続される
コンデンサ６１およびコンデンサ−６４に並列に接続さ
れるコンデンサ６２がその人き♂を低減するので、供給
電圧Ｖｃｏに等しい電圧を比較することができる。コン
デンサ６１はコンデンーリ６３に大きさにおいて匹敵し
、コンデンサ６２はコンデンサ６４に大きさにおいて匹
敵する。従って、アナログ−ディジタル変換器において
は、同じ電源をそのアナログ回路およびディジタル回路
に使用することができる。
本発明の比較回路は第１図中に示す点線６８を中心とし
て対称的な構成になっている。すなわち点線６８より右
側の回路部分は点線Ｊ：り左側の回路部分と構造的に同
じである。例えばトランジスタ２３は構造的にトランジ
スタ２４と同じであり、トランジスタ５２は構造的にト
ランジスタ４２と同じである。集積回路で達成され得る
高度な整合により比較器のオフセット電圧が非常に低く
なる。
感知接続点４つおよび５９へのクロック電圧のフィード
スルーは最小である。直列の入力スイッチ（例えば３３
および３４）は大きさが同じように設片１されている。
従って、Ｎチャンネル形トランジスタのフィールドスル
ーコンデンサは互いに整合し、Ｐチャンネル形トランジ
スタのフィールドスルーコンデンサは互いに整合してい
る。直列に接続された同じチャンネル型式のトランジス
タが反対極性の電圧φ２およびφ３　（又はφ２および
ψ３）によってクロックされるので、接続点４つおよび
５９に対するクロック電圧のフィールドスルーは自動的
に補償される。
電圧Ｖ１およびｖ２の差が小さくてもトランジスタ２１
．２２．２３．２４からなる回路の自己ラッチ動作によ
り出力接続点１３および１４の電圧に大きな変化が生、
しるので、この比較回路は高い感度を有している。
一方の入力におけるスイッチ３１および３２は同時にオ
ンになることはなく、また他方の入力スイッチ３３およ
び３４も同時にオンになることがないので、比較器の各
入力における入力インピーダンスは高い。
比較器のスイッチング速度は接続点１３および１４の小
さなコンデンサ６１および６２およびこれらの充電回路
の時定数に依存しているので、比較器のスイッチング速
度は非常に速い。
比較器のラッチ回路はＰチャンネル形トランジスタ２１
および２２を含んでいるが、希望によりゲートがソース
に接続されたデプレッション型のＮチャンネル形トラン
ジスタをこれらの各トランジスタの代りに置き替えるこ
とができる。
本発明を特定の実施例について図示し説明したが、本技
術分野に専門知識を有する者にとっては種々の変更およ
び変形を行うことができることは明らかであろう。本発
明の真の精神および範囲内に入るこのようなすべての変
更および変形は特許請求の範囲に含まれるものである。
【図面の簡単な説明】
第１図は本発明による差動比較器の回路図である。 第２Ａ図乃至第２Ｅ図は第１図の差動比較器を作動させ
るために該比較器の各クロック端子に供給されるクロッ
ク電圧を示す波形図である。 １０・・・比較器、１１．１２・・・入力端子、１３．
１４・・・出力点、１５．１６・・・電圧供給端子、２
１乃至２６・・・電界効果トランジスタ、３１乃至３４
・・・スイッチング速度、６１乃至６４・・・コンデン
サ。

Claims (1)

  1. 【特許請求の範囲】 １、第１および第２の電圧供給端子、 第１および第２の出力点、 前記第１の電圧供給端子と前記第１の出力点との間に接
    続された第１の電流源、 前記第１の電圧供給端子と前記第２の出力点との間に接
    続された第２の電流源、 実質的に同じ容量の第１のコンデンサおよび第２のコン
    デンサであつて、第１のコンデンサは前記第１の出力点
    と前記第２の電圧供給端子との間に接続され、第２のコ
    ンデンサは前記第２の出力点と前記第２の電圧供給端子
    との間に接続されている前記第１および第２のコンデン
    サ、 一方の導電型のチャンネルを有する実質的に同じ構造の
    第１および第２の絶縁ゲート型電界効果トランジスタで
    あつて、第１の絶縁ゲート型電界効果トランジスタのチ
    ャンネルが前記第１の出力点と前記第２の電圧供給端子
    との間に接続され、第２の絶縁ゲート型電界効果トラン
    ジスタのチャンネルが前記第２の出力点と前記第２の電
    圧供給端子との間に接続され、第１の絶縁ゲート型電界
    効果トランジスタのゲートが前記第２の出力点に接続さ
    れ、第２の絶縁ゲート型電界効果トランジスタのゲート
    が前記第１の出力点に接続されている前記第１および第
    ２の絶縁ゲート型電界効果トランジスタ、 前記第１および第２の電圧供給端子間に第１の一方向電
    圧を供給する手段、 前記第１の出力点を前記第２の電圧供給端子に第１の期
    間の間接続して、前記第１の出力点の電位を前記第１の
    期間の間ほぼ前記第２の電圧供給端子の電位に設定する
    第１のスイッチング手段、前記第２の出力点を前記第２
    の電圧供給端子に前記第１の期間の間接続して、前記第
    ２の出力点の電位を前記第１の期間の間ほぼ前記第２の
    電圧供給端子の電位に設定する第２のスイッチング手段
    、 実質的に同じ容量の第３および第４のコンデンサであっ
    て、第３のコンデンサの容量が前記第１のコンデンサの
    容量に匹敵し得るものである前記第３および第４のコン
    デンサ、 第１の信号電圧を供給する手段、 前記第１の信号電圧より小さい第２の信号電圧を供給す
    る手段、 前記第１の期間の間、前記第３のコンデンサを前記第１
    の信号電圧に充電させる第３のスイッチング手段、 前記第１の期間の間、前記第４のコンデンサを前記第２
    の信号電圧に充電させる第４のスイッチング手段、 前記第１の期間の終りにおいて前記第３のコンデンサを
    前記第１のコンデンサに並列に接続する第５のスイッチ
    ング手段、および 前記第１の期間の終りにおいて前記第４のコンデンサを
    前記第２のコンデンサに並列に接続する第６のスイッチ
    ング手段を備え、 これにより前記第１の期間の終りにおいて、前記第１お
    よび第２のコンデンサ、従って前記第１および第２のト
    ランジスタのゲートが前記第１の電流源および第２の電
    流源を介して充電され、前記第２のトランジスタのゲー
    トに現われる初期電圧が前記第１のトランジスタのゲー
    トの電圧よりも高いとき前記第２のトランジスタは導電
    状態になり、前記第２の出力点の電圧が前記第１のトラ
    ンジスタのゲートに帰還されて前記第１のトランジスタ
    が非導電状態の留まる電圧比較器。 ２、特許請求の範囲第１項記載の電圧比較器において、
    前記第１の電流源が反対の導電型のチャンネルを有する
    第３の絶縁ゲート型電界効果トランジスタであり、該第
    ３の電界効果トランジスタのチャンネルは前記第１の電
    圧供給端子と前記第１の出力点との間に接続されており
    、前記第２の電流源が反対の導電型のチャンネルを有す
    る第４の電界効果トランジスタであり、該第４の電界効
    果トランジスタのチャンネルは前記第１の電圧供給端子
    と前記第２の出力点との間に接続されており、前記第３
    および第４のトランジスタのゲートはそれぞれのチャン
    ネルを導電状態にする電位でバイアスされる電圧比較器
    。 ３、特許請求の範囲第１項記載の電圧比較器において、
    前記第１の絶縁ゲート型電界効果トランジスタおよび第
    ２の絶縁ゲート型電界効果トランジスタがＮチャンネル
    形のトランジスタである電圧比較器。 ４、特許請求の範囲第２項記載の電圧比較器において、
    前記第１の絶縁ゲート型電界効果トランジスタおよび第
    ２の絶縁ゲート型電界効果トランジスタがＮチャンネル
    形のトランジスタであり、前記第３の絶縁ゲート型電界
    効果トランジスタおよび第４の絶縁ゲート型電界効果ト
    ランジスタがＰチャンネル形のトランジスタである電圧
    比較器。 ５、特許請求の範囲第２項記載の電圧比較器において、
    前記第１のスイッチング手段が前記一方の導電型のチャ
    ンネルを有する第５の絶縁ゲート型電界効果トランジス
    タを含み、該トランジスタのチャンネルは前記第１の絶
    縁ゲート型電界効果トランジスタのチャンネルに並列に
    接続されており、前記第２のスイッチング手段が前記一
    方の導電型のチャンネルを有する第６の絶縁ゲート型電
    界効果トランジスタを含み、該トランジスタのチャンネ
    ルは前記第２の絶縁ゲート型電界効果トランジスタのチ
    ャンネルに並列に接続されている電圧比較器。 ６、特許請求の範囲第５項記載の電圧比較器において、
    前記第３のスイッチング手段が前記一方の導電型のチャ
    ンネルを有する第７の絶縁ゲート型電界効果トランジス
    タおよび前記反対の導電型のチャンネルを有する第８の
    絶縁ゲート型電界効果トランジスタを含み、両トランジ
    スタのチャンネル領域は並列に接続されており、前記第
    ４のスイッチング手段が前記一方の導電型のチャンネル
    を有する第９の絶縁ゲート型電界効果トランジスタおよ
    び前記反対の導電型のチャンネルを有する第１０の絶縁
    ゲート型電界効果トランジスタを含み、両トランジスタ
    のチャンネル領域は並列に接続されており、前記第５の
    スイッチング手段が前記一方の導電型のチャンネルを有
    する第１１の絶縁ゲート型電界効果トランジスタおよび
    前記反対の導電型のチャンネルを有する第１２の絶縁ゲ
    ート型電界効果トランジスタを含み、両トランジスタの
    チャンネル領域は並列に接続されており、前記第６のス
    イッチング手段が前記一方の導電型のチャンネルを有す
    る第１３の絶縁ゲート型電界効果トランジスタおよび前
    記反対の導電型のチャンネルを有する第１４の絶縁ゲー
    ト型電界効果トランジスタを含み、両トランジスタのチ
    ャンネル領域は並列に接続されている電圧比較器。 ７、特許請求の範囲第６項記載の電圧比較器において、
    前記第１のトランジスタが構造的に第２のトランジスタ
    と同じであり、前記第３のトランジスタが構造的に第４
    のトランジスタと同じであり、前記第５のトランジスタ
    が構造的に第６のトランジスタと同じであり、前記第７
    のトランジスタが構造的に第９のトランジスタと同じで
    あり、前記第８のトランジスタが構造的に第１０のトラ
    ンジスタと同じであり、前記第１１のトランジスタが構
    造的に第１３のトランジスタと同じであり、前記第１２
    のトランジスタが構造的に第１４のトランジスタと同じ
    である電圧比較器。 ８、特許請求の範囲第６項記載の電圧比較器において、
    前記トランジスタのすべてが単一のモノリシックシリコ
    ン基板に集積化されている電圧比較器。
JP60106207A 1984-05-24 1985-05-20 電圧比較器 Granted JPS612416A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US613480 1984-05-24
US06/613,480 US4539495A (en) 1984-05-24 1984-05-24 Voltage comparator

Publications (2)

Publication Number Publication Date
JPS612416A true JPS612416A (ja) 1986-01-08
JPH0325091B2 JPH0325091B2 (ja) 1991-04-05

Family

ID=24457481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60106207A Granted JPS612416A (ja) 1984-05-24 1985-05-20 電圧比較器

Country Status (3)

Country Link
US (1) US4539495A (ja)
EP (1) EP0162370A3 (ja)
JP (1) JPS612416A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677345U (ja) * 1984-11-09 1994-10-28 エヌ・ベー・フィリップス・フルーイランペンファブリケン クロックト電圧比較器
JP2007146350A (ja) * 2005-11-25 2007-06-14 Eiko Son 礼服及び汎用型礼服システム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793568B2 (ja) * 1985-07-16 1995-10-09 日本電気株式会社 フリップフロップ回路
US4710724A (en) * 1986-04-02 1987-12-01 Motorola, Inc. Differential CMOS comparator for switched capacitor applications
US4910713A (en) * 1988-06-27 1990-03-20 Digital Euipment Corporation High input impedance, strobed CMOS differential sense amplifier
US5332931A (en) * 1991-06-24 1994-07-26 Harris Corporation High speed differential comparator
US5304864A (en) * 1992-08-07 1994-04-19 Rockwell International Corporation Analog maximum/minimum selector circuit
US5463306A (en) * 1993-07-19 1995-10-31 Motorola, Inc. Apparatus for detecting completion of energy transfer in an inductive DC to DC converter
KR950012079A (ko) * 1993-10-29 1995-05-16 발도르프, 옴케 집적 비교기 회로
US5471188A (en) * 1994-10-07 1995-11-28 International Business Machines Corporation Fast comparator circuit
DE69529615D1 (de) * 1995-11-23 2003-03-20 St Microelectronics Srl CMOS-Abfühlverstärker mit Eingangsoffsetspannungsverminderung
US6833631B2 (en) * 2001-04-05 2004-12-21 Van Breems Martinus Apparatus and methods for energy conversion in an ocean environment
GB0212327D0 (en) * 2002-05-29 2002-07-10 Koninkl Philips Electronics Nv Comparator
JP4484106B2 (ja) * 2004-12-14 2010-06-16 独立行政法人産業技術総合研究所 ナノ構造の直線溝又は螺旋溝を有する有機薄膜体及びその製造方法
PL1985909T3 (pl) * 2007-04-25 2011-08-31 Oy Kwh Pipe Ab Sposób i urządzenie do powlekania rur
US20100309037A1 (en) * 2008-01-30 2010-12-09 Stephen Anthony Gerard Chandler Sampling comparators
CN101540598B (zh) * 2008-03-21 2011-07-06 盛群半导体股份有限公司 改善低电压输出的比较器电路架构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4963371A (ja) * 1972-10-19 1974-06-19
US3838404A (en) * 1973-05-17 1974-09-24 Teletype Corp Random access memory system and cell
US4007381A (en) * 1975-04-18 1977-02-08 Bell Telephone Laboratories, Incorporated Balanced regenerative charge detection circuit for semiconductor charge transfer devices
US3993917A (en) * 1975-05-29 1976-11-23 International Business Machines Corporation Parameter independent FET sense amplifier
US4096402A (en) * 1975-12-29 1978-06-20 Mostek Corporation MOSFET buffer for TTL logic input and method of operation
JPS6012717B2 (ja) * 1976-09-10 1985-04-03 日本電気株式会社 絶縁ゲ−ト型電界効果トランジスタを用いた半導体回路
JPS53144232A (en) * 1977-04-28 1978-12-15 Toshiba Corp Sensor circuit for multi-value signal charge transfer device
JPS57127335A (en) * 1981-01-29 1982-08-07 Sharp Corp Output circuit of constant value level
US4412143A (en) * 1981-03-26 1983-10-25 Ncr Corporation MOS Sense amplifier
US4485317A (en) * 1981-10-02 1984-11-27 Fairchild Camera & Instrument Corp. Dynamic TTL input comparator for CMOS devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677345U (ja) * 1984-11-09 1994-10-28 エヌ・ベー・フィリップス・フルーイランペンファブリケン クロックト電圧比較器
JP2007146350A (ja) * 2005-11-25 2007-06-14 Eiko Son 礼服及び汎用型礼服システム

Also Published As

Publication number Publication date
JPH0325091B2 (ja) 1991-04-05
US4539495A (en) 1985-09-03
EP0162370A2 (en) 1985-11-27
EP0162370A3 (en) 1988-02-17

Similar Documents

Publication Publication Date Title
JPS612416A (ja) 電圧比較器
US4807104A (en) Voltage multiplying and inverting charge pump
US4553052A (en) High speed comparator circuit with input-offset compensation function
KR930009432B1 (ko) 디지탈/아나로그 변환기용 전류소자
JP2577387B2 (ja) 逐次比較型ａｄ変換器
US4746871A (en) Differential switched capacitor integrator using a single integration capacitor
US4728811A (en) Sample-and-hold circuit
JPS626537A (ja) フラツシユ型ａ／ｄ変換器用負荷制限装置
JPH0234490B2 (ja)
KR940000702B1 (ko) 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법
WO2015140696A2 (en) Capacitor strings and application thereof to precision analog performance without precision parts
JPH06349294A (ja) サンプルホールド回路
US4616145A (en) Adjustable CMOS hysteresis limiter
JPS59138121A (ja) 電界効果トランジスタ・スイッチを整合させるための装置
JPH05218864A (ja) アナログ−デジタル変換器
JPH0766727A (ja) 電界効果トランジスタで構成されるアナログ信号のサンプリング回路
SU1401519A1 (ru) Устройство выборки-хранени
JPH0149055B2 (ja)
JPH0149060B2 (ja)
JPS6396800A (ja) Ｃｍｏｓサンプルホ−ルド回路
JPH1155087A (ja) コンパレータ及びａｄ変換回路
JPS6132849B2 (ja)
JPH04239810A (ja) 単相スタティックラッチ回路
EP0589954A1 (en) A voltage comparator
JPH07183783A (ja) スイッチ回路