SU1401519A1 - Устройство выборки-хранени - Google Patents
Устройство выборки-хранени Download PDFInfo
- Publication number
- SU1401519A1 SU1401519A1 SU864166487A SU4166487A SU1401519A1 SU 1401519 A1 SU1401519 A1 SU 1401519A1 SU 864166487 A SU864166487 A SU 864166487A SU 4166487 A SU4166487 A SU 4166487A SU 1401519 A1 SU1401519 A1 SU 1401519A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- diodes
- output
- diode
- sources
- input
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и иснользуетс в дискретно-аналоговы.х преобразовател х сигналов, в частности в устройствах считывани выходных сигналов ИС с зар довой св зью. Цель изобретени - повышение точности устройства. Поставленна цель обеспэчиваетс за счет создани экранирующих потенциалов в схеме диодного моста с помощью отключаемой обратной св зи с выхода устройства. Устройство содержит восемь разделительных элементов 1, 2, 5, 6, 7, 8, 9, 10 на диодах, два компенсирующих элемента 3, 4 на диодах, усилитель-повторитель 12, четыре источника 13, 14, 15, 16 питани . 1 ил.
Description
СП
со
Изобретение относитс к автоматике и вычислительной технике и может найти применение в дискретно-аналоговых преобразовател х сигналов.
Цель изобретени - повышение точности устройства.
На чертеже представлено устройство выборки-хранени .
Устройство содержит первый 1 и второй 2 разделительные элементы на диодах,
разнопол рны, поэтому самокомпенсируютс при согласовании параметров диодов 1-4, например, выполненных в составе монолитной интегральной схемы.
Устройство имеет предельно низкий дл диодных мостовых ключевых элементов коэффициент передачи сигнала с информационного входа 17 на информационный выход 19 в режиме хранени , который определ етс делител ми, состо щими из барьерных
первый 3 и второй 4 компенсирующие эле-10 емкостей диодов 5-10, выходных емкоменты на диодах, третий 5, четвертый 6, п -стей стробируемых источников 13 и 14, ди- тый 7, шестой 8, седьмой 9 и восьмой 10 разделительные элементы на диодах, накопительный элемент 11 на конденсаторе, уси25
та 11. При исполнении диодов 1-4 в составе монолитной ИС достигаетс хорошее согласование этих диодов по обратным топазоне температур, так как обратное смещение на них поддерживаетс в режиме хранени одинаковым и независимым от напр жени на информационном входе 17 или выходе 19 устройства.
Таким образом, точность выборки и хранени входного сигнала устройства улучшаетс более чем на пор док, уменьшаетс на пор док скорость разр да накопительного элемента на конденсаторе, исключаютс операции настройки, регулировки при изготовлении устройства.
Claims (1)
- Формула изобретенинамических сопротивлений диодов 3 и 4, выходного сопротивлени усилител -повторител 12, емкости нагрузки, подключеннойлитель-повторитель 12, первый 13, второй к информационному выходу 19 устройства, 14, третий 15 и четвертый 16 источники а также из барьерных емкостей обратно- тока, информационный вход 17, управл ю- смещенных диодов 1 и 2 и емкости элемен- ший вход 18, информационный выход 19 устройства, шину 20 нулевого потенциала. Устройство работает следующим образом.В режиме выборки источники 13 и 14 фор- 20 что позвол ет обеспечить высокую мируют мощные и равные по величине вы- точность работы устройства в широком диа- текающий и втекающий токи, которые при равенстве напр жений на входе 17 устройства и элементе 11 открывают диоды 8, 9, 5, 6, 10, 9, 1, 2 и 7. Вытекающий и втекающий токи источников 15 и 16 выбираютс равными и в несколько раз меньшими токов источников 13 и 14. На выходе усилител -повторител 12 формируетс напр жение , равное входному, поэтому диоды 3 и 4 закрыты. При изменении напр жени на входе 17 устройства, например при его увеличении, напр жение на выходе источника 14 увеличиваетс , диоды 7 и 2 закрываютс , ток источника 14 отводитс через щину информационного входа устройства . На элементе 11, на анодах диодов1 и 8 напр йсение мгновенно изменитьс - - Устройство выборки-хранени , содержащее усилитель-повторитель, два стробируемых источника тока, щесть разделительных элементов на диодах, два компенсирующих элемента на диодах, накопительный дов 1, 8 и 2, 7, что происходит когда 40 элемент на конденсаторе, одна обкладка ко- напр жение на информационном входе 17 торого подключена к щине нулевого потенциала устройства, а друга - к катоду диода первого и аноду диода второго разделительных элементов, входу усилител - . повторител , выход которого вл етс ин- формационным выходом устройства, катод диода третьего разделительного элемента подключен к аноду диода четвертого разделительного элемента и вл етс информационным входом устройства, входы строби- тока по ветв м, состо щим из диодов 5, 9 сп руемых источников тока объединены и в- и 6, 10, из-за встречного включени дио- л ютс управл ющим входом устройства, дов 8 и 7. Потенциал катода и анода дио- анод диода первого и катод диода второго дов 1 и 2 измен етс под действием выте- компенсирующих элеме1/тов подключены со- кающего и втекающего токов источников ответственно к катоду диода второго и ано- 15 и 16 до отпирани диодов 3 и 4. Диоды ду диода первого разделительных элемен- 1 и 2 запираютс и поддерживаютс в 55 тов, отличающеес тем, что, с целью повы- закрытом состо нии одинаковым смещением, шени точности устройства, в него введе- создаваемым на диодах 3 и 4. Зар ды пере- ны третий и четвертый источники тока, ключени , поступающие через емкости закры- п тый, шестой, седьмой и восьмой раздетых диодов 1 и 2 на элемент 11, равны и лительные элементы на диодах, причем ано35не может, поэтому диоды 5 и 9 закрываютс , а ток источника 13 зар жает элемент 11 через диоды 1 и 8. Элемент 11 зар жаетс до уравнивани токов в ветв х, состо щих из диоустройства становитс равным напр жению на элементе 11 и на информационном выходе устройства. Аналогично проходит процесс разр да элемента 11 током источника 14 через открывающиес диоды 2 и 7 при уменьшении напр жени на информационном входе 17 устройства.В режиме хранени источники 13 и 14 отключаютс , прекращаетс прохождениеразнопол рны, поэтому самокомпенсируютс при согласовании параметров диодов 1-4, например, выполненных в составе монолитной интегральной схемы.Устройство имеет предельно низкий дл диодных мостовых ключевых элементов коэффициент передачи сигнала с информационного входа 17 на информационный выход 19 в режиме хранени , который определ етс делител ми, состо щими из барьерныхемкостей диодов 5-10, выходных емкота 11. При исполнении диодов 1-4 в составе монолитной ИС достигаетс хорошее согласование этих диодов по обратным ток информационному выходу 19 устройства, а также из барьерных емкостей обратно- смещенных диодов 1 и 2 и емкости элемен-что позвол ет обеспечить высокую точность работы устройства в широком диа-25пазоне температур, так как обратное смещение на них поддерживаетс в режиме хранени одинаковым и независимым от напр жени на информационном входе 17 или выходе 19 устройства.Таким образом, точность выборки и хранени входного сигнала устройства улучшаетс более чем на пор док, уменьшаетс на пор док скорость разр да накопительного элемента на конденсаторе, исключаютс операции настройки, регулировки при изготовлении устройства.Формула изобретени20 что позвол ет обеспечить высокую точность работы устройства в широком диа-140151934ды диодов шестого и седьмого раздели-дов п того и восьмого разделительных элетельных элементов подключены к выходументов подключены соответственно к катопервого стробируемого источника тока,дам диодов второго и четвергого раздекатоды диодов п того и восьмого раздели-лительных элементов, катод диода первого ительных элементов подключены к выходус анода диода второго компенсирующих элевторого стробируемого источника тока,ментов подключены к выходу усилител катоды диодов шестого и седьмого разде-повторител , выходы третьего и четверлительных элементов подключены соответ-того источников тока подключены соответстственно к анодам диодов первого и треть-венно к анодам диодов п того и первогоего разделительных элементов, аноды дио-разделительных элементов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864166487A SU1401519A1 (ru) | 1986-12-24 | 1986-12-24 | Устройство выборки-хранени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864166487A SU1401519A1 (ru) | 1986-12-24 | 1986-12-24 | Устройство выборки-хранени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1401519A1 true SU1401519A1 (ru) | 1988-06-07 |
Family
ID=21274847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864166487A SU1401519A1 (ru) | 1986-12-24 | 1986-12-24 | Устройство выборки-хранени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1401519A1 (ru) |
-
1986
- 1986-12-24 SU SU864166487A patent/SU1401519A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №1095239, кл. G 11 С 27/00, 1982. Авторское свидетельство СССР № 1088072, кл. G 11 С 27/00, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4803382A (en) | Voltage comparator circuit | |
US4617481A (en) | Amplifier circuit free from leakage between input and output ports | |
US5028815A (en) | Clocked comparator with offset reduction | |
US4604584A (en) | Switched capacitor precision difference amplifier | |
EP0483419B1 (en) | Fully differential sample and hold adder circuit | |
US4539495A (en) | Voltage comparator | |
US5148054A (en) | High accuracy MOSFET-switched sampling circuit | |
EP0205201B1 (en) | Sample-and-hold circuit arrangement | |
SU1401519A1 (ru) | Устройство выборки-хранени | |
US4647865A (en) | Parasitic insensitive switched capacitor input structure for a fully differential operational amplifier | |
US6563348B1 (en) | Method and apparatus for double-sampling a signal | |
US4517551A (en) | Digital to analog converter circuit | |
US4743872A (en) | Switched capacitor circuit | |
US4616145A (en) | Adjustable CMOS hysteresis limiter | |
US5153454A (en) | Chopper type comparator | |
JPH0161263B2 (ru) | ||
SU1508285A2 (ru) | Устройство выборки-хранени | |
EP0210697A2 (en) | Producing a digital representation of the time-integral of an electric current | |
SU1661838A1 (ru) | Аналоговое запоминающее устройство | |
SU1360454A1 (ru) | Аналоговое запоминающее устройство | |
SU1126943A1 (ru) | Компаратор на МДП-транзисторах | |
SU733030A1 (ru) | Аналоговое запоминающее устройство | |
US4876464A (en) | Sampled data circuit | |
SU1430989A1 (ru) | Устройство выборки-хранени | |
SU1485312A1 (ru) | Устройство выборки и хранения |