SU1485312A1

SU1485312A1 - Устройство выборки и хранения

Info

Publication number: SU1485312A1
Application number: SU874353289A
Authority: SU
Inventors: Yurij A Zubets; Vladimir Ya Stenin
Original assignee: Mo Inzh Fiz Inst
Priority date: 1987-12-31
Filing date: 1987-12-31
Publication date: 1989-06-07

Description

Изобретение относится к аналоговой вычислительной технике, устройствам выборки и хранения, в частности может быть использовано для считывания выходного сигнала интегральных микросхем с зарядовой связью. Цель изобретения - повышение точности устройства. Поставленная цель достигается путем снижения погрешности

коэффициента передачи в режиме выборки, снижения температурного дрейфа напряжения сдвига и коэффициента прямой передачи в режиме хранения путем стабилизации напряжения на электродах транзисторов коммутирующих элементов моста на ключевых элементах, стабилизации тока, протекающего в базовых цепях, и шунтирования базовых выводов этих транзисторов на интервале времени выборки. Элементы 17 20 смещения и повторители 23, 24 тока устраняют влияние диффузионной обратной связи в коммутирующих транзисторах, элементы 21 и 22 обеспечивают стабилизацию напряжения на их эмиттерных переходах и в режиме хранения обеспечивают подключение баз этих транзисторов к выходу усилителя 2 через ключевые элементы 3-10.

1 ил.

/'

25

>

I

<

I

3

1485312

4

Изобретение относится к аналоговой вычислительной технике и может найти применение в дискретно-аналоговых преобразователях сигналов, в частности для считывания выходных сигналов интегральных .микросхем с зарядовой связью.

Целью изобретения является повышение точности устройства.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит накопительный элемент 1 на конденсаторе, согласующий усилитель 2, первый, второй,третий, четвертый, пятый, шестой, седьмой, восьмой ключейые элементы 3 Ю на диодах соответственно, первый 11, второй 12 стробируемые генераторы тока, первый, второй, третий, четвертый генераторы 13 - 16 тока соответственно, первый, второй, третий, четвертый элементы 17-20 смешения соответственно, первый 21, второй 22 коммутирующие элементы на транзисторах первого и второго типа проводимости соответственно, первый 23, второй 24 повторители, тока на транзисторах первого и второго типа проводимости соответственно, информационные вход 25 и выход 26 устройства, управляющий вход 27 устройства, первую 28, вторую 29 шины источника питания .устройства.

Устройство работает следующим образом.

В режиме хранения логическим сигналом на входе 27 генераторы 11 и 12 поддерживаются в выключенном состоянии. Из-за встречного включения элементов 3, 4 и 5, 6 токи по ветвям, содержащим элементы 17 и 18, не протекают, вход 25 отключен. Величины выходных токов генераторов 13 и 16 выбираются равными и вдвое меньшими величин выходных токов генераторов 14 и 15. Элемент 7 поддерживается в открытом состоянии током генератора 13 и при равенстве площадей элементов 7 и 8, через которые протекает одинаковый ток^ напряжение смещения на базе транзистора элемента 21 относительно выхода 26 и второго вывода элемента 1 будет близким к нулю, элемент 21 закрыт. Повторитель 23 не проводит ток и на эмиттерном переходе этого транзистора напряжение близко к.нулю. В аналогичном состоянии

находятся цепи, содержащие генераторы 15 и 16, элементы 9 и 10, элемент 22, повторитель 24. В качестве усилителя 2 используется повторитель с возможно меньшим напряжением сдвига, который формирует на выходе 26 устройства напряжение, равное напряжению на элементе 1. Вследствие равенства потенциалов на базах и эмиттерах транзисторов элементов 21 и 22 ток утечки через них невелик, элемент 1 разряжается практически только входным током усилителя 2. При выборе величин выходных токов генераторов 13 и 16 и 15 и 14 равными их общая сумма в точке соединения элементов 8 и 9 равна нулю и не нагружает выход усилителя 2. Сигналы, проникающие со входа 25 устройства через элементы 17, 18 и барьерные емкости диодов элементов 3 и 5, ослабляются резистивно-емкостным и емкостным делителями, состоящими из барьерных емкостей закрытых диодов элементов 4 и 6, дифференциальных сопротивлений элементов 19 и 20, открытых диодов элементов 7 - 10 и барь ерных емкостей эмиттерных переходов транзисторов элементов 21 и 22, емкости элемента 1. Коэффициент передачи сигнала в режиме хранения может быть дополнительно уменьшен при закорачивании элементов 7 и 10 за счет некоторого увеличения скорости разряда элемента 1 разностью обратных токов эмиттерных переходов транзисторов элементов 21 и 22.

В режиме выборки логический сигнал на входе 27 поддерживает генераторы 11 и 12 во включенном состоянии, которые формируют равные противоположные токи в несколько раз больше токов генераторов 14 и 15, При равенстве напряжений на входе 25 и выходе 26 элементы 3 и 5 находятся в открытом состоянии, часть токов стробируемых генераторов 11 и 12 отводится через открытые элементы 4 и 6 генераторами 14 и 15«, При соответствующем подборе в пары по прямому падению напряжения элементов 3 и 4, 5 и 6, а также элементов 17, 19 и эмиттерного перехода транзистора элемента 21, элементов 18 и 20 и эмиттерного перехода транзистора элемента 22 и при соответствующем выборе выходных токов стробируемых генераторов 11 и 12 и генераторов 13 - 16

5

1485312

6

на эмиттерных переходах транзисторов элементов 21 и 22 устанавливаются смещения, соответствующие заданному сквозному току через эти элементы. Элементы 1-9 и 20 поддерживают на базах транзисторов повторителей 23 и 24 напряжения, достаточные для поддержания коллекторных переходов транзисторов элементов 21 и 22 в закрытом состоянии. В режиме хранения элементы 7 и 10 открыты, с помощью усилителя 2 на элементах 8'и 9 поддерживается напряжение, близкое к нулю. При изменении напряжения на входе 25, например при его увеличении, наблюдается разбаланс диоднотранзисторного моста: втекание через вход 25 тока и прохождение его через элемент 18 и элемент 5 вызывает уменьшение тока на ту же величину^ проходящего через элементы 6 и 3, перераспределение выходного тока генератора 11 с увеличением тока элемента 4 на равную величину. Это приращение тока поступает в базы транзисторов элемента 21 и повторителя 23 вплоть до уравнивания потенциалов на входе 25 и выходе 26 устройства. Аналогичное противоположное по знаку перераспределение токов имеет место при уменьшении напряжения на входе 25. При изменении напряжения на входе 25 напряжения на эмиттерных переходах транзисторов элементов 21 и 22 практически не изменяются, благодаря стабилизации напряжения на их коллекторных переходах с помощью элементов 19 и 20 и повторителей 23 и 24. Таким образом, в режиме выборки коэффициент передачи устройства близок к единице.

При переходе устройства из режима выборки в режим хранения стробируемые генераторы 11 и 12 выключаются, прекращается прохождение тока через элементы 4 и 6, потенциалы баз транзисторов элементов 21 и 22 уравниваются с потенциалом выхода 26. Разность противоположных по знаку зарядов емкостей эмиттерных переходов транзисторов элементов 21 и 22, которая суммируется с информационным зарядом на элементе 1, доводится до нуля при соответствующем выборе площадей эмиттерных переходов этих транзисторов.

Использование предлагаемого устройства выборки и хранения позволяет

повысить статическую точность обработки сигнала, расширить температурный диапазон, снизить коэффициент пе

5 редачи устройства в режиме хранения за счет стабилизации напряжения на электродах транзисторов ко .-мутирующих элементов моста на ключевых элементах, стабилизации тока, протекаюЮ щего в базовых цепях, и за счет шунтирования базовых выводов этих транзисторов на интервале времени выборки.

15

Claims

Формула изобретения

Устройство выборки и хранения, со держащее согласующий усилитель, накопительный элемент на конденсаторе,
2о первый и второй коммутирующие элементы на транзисторах первого и второго типов проводимости соответственно, первый, второй, третий и четвертый ключевые элементы на диодах,

25 первый и второй элементы смещения, первый и второй стробируемые генераторы тока, причем первый вывод конденсатора накопительного элемента подключен к шине нулевого потенциала

30 устройства, а второй - к эмиттерам транзисторов первого и второго коммутирующих элементов и входу согласующего усилителя, выход которого является информационным выходом устройства, выход первого стробируемого генератора тока подключен к анодам диодов первого и второго ключевых элементов, выход второго стробируемого генератора тока подключен к катодам

40 диодов третьего и четвертого ключевых элементов, катод диода первого ключевого элемента подключен к первому выводу первого элемента смещения, второй вывод которого подключен

45 к первому выводу второго элемента смещения и является информационным входом устройства, второй вывод второго элемента смещения подключен к аноду диода третьего ключевого эле50 мента, управляющие входы первого и второго стробируемых генераторов тока объединены и являются входом задания режима устройства, отличающееся тем, что, с целью

55 повышения точности устройства, в него введены пятый, шестой, седьмой и восьмой ключевые элементы на диодах, третий и четвертый элементы смещения, первый и второй повторители тока на

7

1485312

8

транзисторах первого и второго типов проводимости соответственно, первый, второй, третий и четвертый генераторы тока, причем катод диода второго ключевого элемента подключен к выходу первого генератора тока, базе транзистора первого повторителя тока и первому выводу третьего элемента смещения, второй вывод кото- ю рого подключен к аноду диода пятого ключевого элемента и базе транзистора первого коммутирующего элемента, коллектор которого подключен к эмиттеру транзистора первого повторителя 15 тока, коллектор которого является первой шиной питания устройства, катоды диодов пятого и шестого ключевых элементов подключены к выходу второго генератора тока, анод диода

шестого и катод диода седьмого ключевых элементов подключены к информационному выходу устройства, аноды диодов седьмого и восьмого ключевых элементов подключены к информационному входу третьего генератора тока, катод диода восьмого ключевого элемента подключён к базе транзистора второго коммутирующего элемента и первому выводу четвертого элемента смещения, второй вывод которого подключен к аноду диода четвертого ключевого элемента, выходу четвертого генератора тока, базе транзистора второго повторителя, эмиттер которого подключен к коллектору транзистора второго коммутирующего элемента, а коллектор является второй шиной питания устройства.