JPS6132849B2 - - Google Patents
Info
- Publication number
- JPS6132849B2 JPS6132849B2 JP12750977A JP12750977A JPS6132849B2 JP S6132849 B2 JPS6132849 B2 JP S6132849B2 JP 12750977 A JP12750977 A JP 12750977A JP 12750977 A JP12750977 A JP 12750977A JP S6132849 B2 JPS6132849 B2 JP S6132849B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- misfet
- charge
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 45
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
この発明は、多値電圧発生回路に関する。
この発明は、簡単な構成の多値電圧発生回路及
びそれを用いたＡ―Ｄ変換器を提供するためなさ
れた。
びそれを用いたＡ―Ｄ変換器を提供するためなさ
れた。
この発明は、スイツチングMISFETと複数の
コンデンサとを用いて充電電荷を分割することに
より、所定電位を発生させる多値電圧発生回路に
おいて、出力電圧を容易にしかも高速に発生させ
ることを目的とする。
コンデンサとを用いて充電電荷を分割することに
より、所定電位を発生させる多値電圧発生回路に
おいて、出力電圧を容易にしかも高速に発生させ
ることを目的とする。
以下、実施例により、この発明を具体的に説明
する。
する。
図面は、この発明の一実施例を示す回路図であ
る。
る。
この回路は、コンデンサC1を所定の電圧まで
充電するためにスイツチングMISFET（絶縁ゲ
ート型電界効果トランジスタ……Q1）と、コンデ
ンサC2を所定の電圧まで充電するためのスイツ
チングMISFETQ2と、このコンデンサC2の蓄積
電荷を放電させるためのMISFETQ3と、上記両
コンデンサC1，C2の充放電端子間を接続し、電
荷の移送を行なうための伝送ゲート
MISFETQ4，Q5とにより構成される。
充電するためにスイツチングMISFET（絶縁ゲ
ート型電界効果トランジスタ……Q1）と、コンデ
ンサC2を所定の電圧まで充電するためのスイツ
チングMISFETQ2と、このコンデンサC2の蓄積
電荷を放電させるためのMISFETQ3と、上記両
コンデンサC1，C2の充放電端子間を接続し、電
荷の移送を行なうための伝送ゲート
MISFETQ4，Q5とにより構成される。
本発明の第１の特徴は、上記伝送ゲート
MISFETQ4，Q5が、相補型回路（ｐチヤンネル
型MISFETとｎチヤンネル型MISFET）で構成
される点にある。これにより、伝送ゲート
MISFETのソース・ドレイン間にしきい値電圧
に基づく電圧差が生じることを防止できる。従つ
て、後で説明する様に、充放電の繰り返しによつ
て所望の電圧を発生させる場合、伝送損失を考慮
する必要がないので、容易に所望の電圧を得るこ
とができる様になる。なお、上記MISFETQ4，
Q5を同時にオン、オフさせるため、一方の
MISFETQ5には、反転回路INを介して制御信号
を印加するものである。すなわち、電源電圧ＶDD
を正の電圧とするときは、MISFETQ1，Q4はｎ
チヤンネル型MISFETとし、MISFETQ5はｐチ
ヤンネル型MISFETを用いるものであり、その
制御信号Ａ〜Ｄは、正の電圧信号となるので、上
記MISFETQ5をMISFETQ4とともにONさせるた
めに、反転回路INが必要となるのである。
MISFETQ4，Q5が、相補型回路（ｐチヤンネル
型MISFETとｎチヤンネル型MISFET）で構成
される点にある。これにより、伝送ゲート
MISFETのソース・ドレイン間にしきい値電圧
に基づく電圧差が生じることを防止できる。従つ
て、後で説明する様に、充放電の繰り返しによつ
て所望の電圧を発生させる場合、伝送損失を考慮
する必要がないので、容易に所望の電圧を得るこ
とができる様になる。なお、上記MISFETQ4，
Q5を同時にオン、オフさせるため、一方の
MISFETQ5には、反転回路INを介して制御信号
を印加するものである。すなわち、電源電圧ＶDD
を正の電圧とするときは、MISFETQ1，Q4はｎ
チヤンネル型MISFETとし、MISFETQ5はｐチ
ヤンネル型MISFETを用いるものであり、その
制御信号Ａ〜Ｄは、正の電圧信号となるので、上
記MISFETQ5をMISFETQ4とともにONさせるた
めに、反転回路INが必要となるのである。
本発明の第２の特徴は、コンデンサC2に電源
電圧充電用のスイツチングMISFETQ2とを設け
るだけでなく、コンデンサC1に対しても電源電
圧充電用のスイツチングMISFETQ1が設けられ
る点にある。これにより、コンデンサC1の充放
電端子に電源電圧レベルの出力電圧を発生させる
場合の高速化を図ることができる。すなわち、電
源電圧充電用のスイツチングMISFETがコンデ
ンサC2に対してのみ設けられ、コンデンサC1に
対しては設けられていない場合は、コンデンサ
C2から第１のコンデンサC1への電荷分配を複数
回繰り返さなければ、第１のコンデンサC1に電
源電圧レベルを充電することができない。
電圧充電用のスイツチングMISFETQ2とを設け
るだけでなく、コンデンサC1に対しても電源電
圧充電用のスイツチングMISFETQ1が設けられ
る点にある。これにより、コンデンサC1の充放
電端子に電源電圧レベルの出力電圧を発生させる
場合の高速化を図ることができる。すなわち、電
源電圧充電用のスイツチングMISFETがコンデ
ンサC2に対してのみ設けられ、コンデンサC1に
対しては設けられていない場合は、コンデンサ
C2から第１のコンデンサC1への電荷分配を複数
回繰り返さなければ、第１のコンデンサC1に電
源電圧レベルを充電することができない。
本願発明によれば、コンデンサC1に対して設
けられた充電用スイツチングMISFETQ1をオン
させることにより、直ちにコンデンサC1に電源
電圧レベルを充電することができる。従つて、所
望の電圧を得る場合の高速化を図つた多値電圧発
生回路を提供することができる。
けられた充電用スイツチングMISFETQ1をオン
させることにより、直ちにコンデンサC1に電源
電圧レベルを充電することができる。従つて、所
望の電圧を得る場合の高速化を図つた多値電圧発
生回路を提供することができる。
また、スイツチングMISFETQ1，Q2のオンに
より、コンデンサC1，C2に充電される電圧は、
制御信号Ａ，Ｂの電圧から、そのしきい値電圧
（ゲート・ソース間電圧）を引いた電圧となる
が、この制御電圧を電源電圧ＶDDより、上記しき
い値電圧以上高くすることにより、充電電圧を電
源電圧ＶDDまで高めることができる。以下、この
回路図の動作を説明する。
より、コンデンサC1，C2に充電される電圧は、
制御信号Ａ，Ｂの電圧から、そのしきい値電圧
（ゲート・ソース間電圧）を引いた電圧となる
が、この制御電圧を電源電圧ＶDDより、上記しき
い値電圧以上高くすることにより、充電電圧を電
源電圧ＶDDまで高めることができる。以下、この
回路図の動作を説明する。
この動作説明にあたり、コンデンサC1，C2の
容量は等しいものとする。
容量は等しいものとする。
段階 １
MISFETQ1をオンし、コンデンサC1を電源電
圧ＶDDまで充電した後、これをオフする。一方、
MISFETQ2をオンして、コンデンサC2を放電さ
せた後、これをオフする。
圧ＶDDまで充電した後、これをオフする。一方、
MISFETQ2をオンして、コンデンサC2を放電さ
せた後、これをオフする。
この後、MISFETQ4，Q5をオンさせることに
より、コンデンサC1の電荷をコンデンサC2に移
送させた後、これをオフする。この電荷の移送に
より、電荷が１／２ずつ分割されるため、その充電電 圧は、ＶDD／２となる。これにより、まずＶDD／
２の電圧を形成することができる。
より、コンデンサC1の電荷をコンデンサC2に移
送させた後、これをオフする。この電荷の移送に
より、電荷が１／２ずつ分割されるため、その充電電 圧は、ＶDD／２となる。これにより、まずＶDD／
２の電圧を形成することができる。
段階 ２
上記状態において、MISFETQ3をオンしてコ
ンデンサC2を放電させた後、これをオフする。
そして、上記MISFETQ4，Q5をオンさせて、コ
ンデンサC1の電荷をコンデンサC2に移送させた
後、これをオフする。この電荷の移送により、さ
らに電荷が１／２ずつ分割されるため、その充電電圧 は、ＶDD／４となる。これにより、ＶDD／４の電
圧を形成することができる。
ンデンサC2を放電させた後、これをオフする。
そして、上記MISFETQ4，Q5をオンさせて、コ
ンデンサC1の電荷をコンデンサC2に移送させた
後、これをオフする。この電荷の移送により、さ
らに電荷が１／２ずつ分割されるため、その充電電圧 は、ＶDD／４となる。これにより、ＶDD／４の電
圧を形成することができる。
段階 ３
上記段階１の状態において、MISFETQ2をオ
ンして、コンデンサC2を電源電圧ＶDDまで充電
させた後、これをオフする。そして、上記
MISFETQ4，Q5をオンして、コンデンサC2から
コンデンサC1に電荷移送をさせた後、これをオ
フする。
ンして、コンデンサC2を電源電圧ＶDDまで充電
させた後、これをオフする。そして、上記
MISFETQ4，Q5をオンして、コンデンサC2から
コンデンサC1に電荷移送をさせた後、これをオ
フする。
この場合は、コンデンサC1には、ＶDD／２に
相当する電荷が蓄積されていたのであり、コンデ
ンサC2には、ＶDDに相当する電荷が蓄積されて
おり、これらが両コンデンサC1，C2に等分され
るため、上記電荷移送により、その充電電圧は３／４ ＶDDとなる。したがつて、これにより３／４ＶDDの電 圧を形成することができる。
相当する電荷が蓄積されていたのであり、コンデ
ンサC2には、ＶDDに相当する電荷が蓄積されて
おり、これらが両コンデンサC1，C2に等分され
るため、上記電荷移送により、その充電電圧は３／４ ＶDDとなる。したがつて、これにより３／４ＶDDの電 圧を形成することができる。
段階 ４
上記段階２の状態において、さらに段階２に示
す操作を繰り返すことにより、ＶDD／８の電圧を
形成することができ、一方、段階３に示す操作を
繰り返すことにより、５／８ＶDDの電圧を形成するこ とができる。
す操作を繰り返すことにより、ＶDD／８の電圧を
形成することができ、一方、段階３に示す操作を
繰り返すことにより、５／８ＶDDの電圧を形成するこ とができる。
段階 ５
上記段階３の状態において、段階２に示す操作
を繰り返すことにより、３／８ＶDDの電圧を形成する ことができ、一方、段階３に示す操作を繰り返す
ことにより、７／８ＶDDの電圧を形成することができ る。
を繰り返すことにより、３／８ＶDDの電圧を形成する ことができ、一方、段階３に示す操作を繰り返す
ことにより、７／８ＶDDの電圧を形成することができ る。
以下、段階４，５についてそれぞれ同様の操作
を繰り返すことにより、１／１６ＶＤＤ，９／１６ＶＤ
Ｄ， ５／１６ＶＤＤ，１３／１６ＶＤＤ，３／１６ＶＤＤ，
１１／１６ＶＤＤ，７／１６ＶＤＤ及び １５／１６ＶＤＤのそれぞれの電圧を形成することがで
き る。
を繰り返すことにより、１／１６ＶＤＤ，９／１６ＶＤ
Ｄ， ５／１６ＶＤＤ，１３／１６ＶＤＤ，３／１６ＶＤＤ，
１１／１６ＶＤＤ，７／１６ＶＤＤ及び １５／１６ＶＤＤのそれぞれの電圧を形成することがで
き る。
したがつて、これらの操作により、電源電圧Ｖ
DDを10等分した電圧を任意に得ることができる。
DDを10等分した電圧を任意に得ることができる。
さらに同様の操作を繰り返すことにより、電源
電圧ＶDD又は、MISFETQ1，Q2を介して得られ
るソース電圧を32等分することができるものであ
る。すなわち、上記実施例回路によれば、電圧を
２n等分した任意の電圧が得られることとなる。
電圧ＶDD又は、MISFETQ1，Q2を介して得られ
るソース電圧を32等分することができるものであ
る。すなわち、上記実施例回路によれば、電圧を
２n等分した任意の電圧が得られることとなる。
上記コンデンサC1，C2の容量比を適当に選ぶ
ことにより、上記電圧と異なつた任意の電圧が得
られるものとなることは、容易に理解されよう。
ことにより、上記電圧と異なつた任意の電圧が得
られるものとなることは、容易に理解されよう。
この実施例回路は、スイツチングMISFETと
コンデンサとにより構成されるものであるため、
その構成が極めて単純化したものということがで
き、しかも得ようとする出力電圧値に無関係であ
り、回路の変更を要することなく、種々の出力電
圧が得られる。その際、上述の様に、出力電圧を
容易にしかも高速に発生させることができる。ま
た、この回路にあつては、その出力電圧値は、コ
ンデンサの容量比で決定され、その絶対値には無
関係である。したがつて、容量比のバラツキを小
さく抑えることができるモノリシツク半導体集積
回路に適したものということができる。さらに、
この回路における消費電流は、コンデンサに充電
される電流のみとなるから、極めて低消費電力の
回路となり、この点からもモノリシツク半導体集
積回路に適したものということができる。
コンデンサとにより構成されるものであるため、
その構成が極めて単純化したものということがで
き、しかも得ようとする出力電圧値に無関係であ
り、回路の変更を要することなく、種々の出力電
圧が得られる。その際、上述の様に、出力電圧を
容易にしかも高速に発生させることができる。ま
た、この回路にあつては、その出力電圧値は、コ
ンデンサの容量比で決定され、その絶対値には無
関係である。したがつて、容量比のバラツキを小
さく抑えることができるモノリシツク半導体集積
回路に適したものということができる。さらに、
この回路における消費電流は、コンデンサに充電
される電流のみとなるから、極めて低消費電力の
回路となり、この点からもモノリシツク半導体集
積回路に適したものということができる。
この発明は、前記実施例に限定されず、種々の
実施形態を採ることができる。
実施形態を採ることができる。
例えば、電源電圧を負の電圧とするときは、前
記MISFETのチヤンネル導電型を逆にすればよ
い。さらに、コンデンサは、出力電圧を得るため
のコンデンサに対して、２個以上のコンデンサを
設け、それぞれがそれぞれの容量比を持たせるよ
うに構成するものとしてもよい。
記MISFETのチヤンネル導電型を逆にすればよ
い。さらに、コンデンサは、出力電圧を得るため
のコンデンサに対して、２個以上のコンデンサを
設け、それぞれがそれぞれの容量比を持たせるよ
うに構成するものとしてもよい。
この発明は、それぞれの出力電圧値に、所定の
信号としての重みを持たせた多値出力回路、ある
いはＡ―Ｄ（アナログ―デイジタル）変換回路に
おける基準電圧発生回路等に広く利用することが
できる。
信号としての重みを持たせた多値出力回路、ある
いはＡ―Ｄ（アナログ―デイジタル）変換回路に
おける基準電圧発生回路等に広く利用することが
できる。
図面は、この発明の一実施例を示す回路図であ
る。
る。
Claims (1)
- １ 第１のコンデンサと、このコンデンサを充電
するためその一端が電源電圧に結合された第１の
スイツチングMISFETと、第２のコンデンサ
と、このコンデンサを充電するためその一端が上
記電源電圧に結合された第２のスイツチング
MISFETと、上記第２のコンデンサを放電させ
るためその一端が基準電位に結合された第３のス
イツチングMISFETと、上記第１、第２のコン
デンサの充放電端子間に設けられ同時にオン状態
又はオフ状態にされるようにされた相補型
MISFETによつて構成された第４のスイツチン
グMISFETとを具備し、上記第１〜第４のスイ
ツチングMISFETを所定の順序で動作させた後
における第１又は第２のコンデンサにおける充電
電圧を出力としたことを特徴とする多値電圧発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12750977A JPS5461452A (en) | 1977-10-26 | 1977-10-26 | Multi voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12750977A JPS5461452A (en) | 1977-10-26 | 1977-10-26 | Multi voltage generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5461452A JPS5461452A (en) | 1979-05-17 |
| JPS6132849B2 true JPS6132849B2 (ja) | 1986-07-30 |
Family
ID=14961746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12750977A Granted JPS5461452A (en) | 1977-10-26 | 1977-10-26 | Multi voltage generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5461452A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152220A (en) * | 1981-03-13 | 1982-09-20 | Toshiba Corp | D/a converter |
-
1977
- 1977-10-26 JP JP12750977A patent/JPS5461452A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5461452A (en) | 1979-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321661A (en) | Apparatus for charging a capacitor | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| JP2577387B2 (ja) | 逐次比較型ａｄ変換器 | |
| US5010338A (en) | Comparator circuit and analog to digital converter | |
| JPH0325091B2 (ja) | ||
| JPH0159772B2 (ja) | ||
| JPH031609A (ja) | 電源電圧に無関係な周波数を有するリング発振器 | |
| US4973975A (en) | Initial potential setting circuit for a sample/hold circuit associated with an A/D converter | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| JPS6132849B2 (ja) | ||
| EP0233734B1 (en) | Clock signal generating circuit | |
| CN110971221B (zh) | 一种延时电路 | |
| US7019563B2 (en) | Waveform shaping circuit | |
| JPH0159773B2 (ja) | ||
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| GB2256986A (en) | An integratable voltage comparator with reduced offset | |
| JP3124730B2 (ja) | チョッパコンパレータ回路 | |
| JPS6369455A (ja) | 昇圧回路 | |
| JPH0514166A (ja) | Ｃｍｏｓ論理回路 | |
| JPH07107542B2 (ja) | 電位保持回路 | |
| JPS61269414A (ja) | Ｍｉｓ半導体集積回路 | |
| JPS5947333B2 (ja) | 経時回路 | |
| JPH0722923A (ja) | パルス発生回路 | |
| JPH08181918A (ja) | 昇圧回路及びこれを用いた固体撮像装置 | |
| JPH06112781A (ja) | Ｃｍｏｓ遅延回路 |