JPH07107542B2 - 電位保持回路 - Google Patents
電位保持回路Info
- Publication number
- JPH07107542B2 JPH07107542B2 JP3717485A JP3717485A JPH07107542B2 JP H07107542 B2 JPH07107542 B2 JP H07107542B2 JP 3717485 A JP3717485 A JP 3717485A JP 3717485 A JP3717485 A JP 3717485A JP H07107542 B2 JPH07107542 B2 JP H07107542B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- input terminal
- circuit
- comparator
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電位保持回路、、特に増幅器または比較器の
ボルテージ・フォロア回路（電圧フォロア回路）を用い
て基準電位と入力電位の電位差を電荷蓄積手段に充電ま
たは放電する電位保持回路に関するものである。
ボルテージ・フォロア回路（電圧フォロア回路）を用い
て基準電位と入力電位の電位差を電荷蓄積手段に充電ま
たは放電する電位保持回路に関するものである。
従来、このような分野の技術としては、（１）米山寿一
「A/Dコンバータ入門」（昭58年−９−25）オーム社P.1
10−111、および（２）特願昭59−28641号明細書に記載
されるものがあった。以下、その構成を図を用いて説明
する。
「A/Dコンバータ入門」（昭58年−９−25）オーム社P.1
10−111、および（２）特願昭59−28641号明細書に記載
されるものがあった。以下、その構成を図を用いて説明
する。
第２図は、上記文献（１）に記載された従来の電位保持
回路の原理を示す構成図である。
回路の原理を示す構成図である。
第２図において、１は増幅器あるいは比較器（以下、比
較器という）であり、この比較器１は第１の入力端子で
ある非反転入力端1A、第２の入力端子である反転入力端
1B、および出力端子である出力端1Cを有している。反転
入力端1Bには電荷蓄積手段であるコンデンサ２が接続さ
れると共に、該反転入力端1Bと出力端1Cの間には電圧フ
ォロア用のスイッチ（第１のスイッチング素子）３が接
続されている。そして、基準電位（第１の電位）VRが非
反転入力端1Aに、保持したい入力電位VIがコンデンサ２
を介して反転入力端1Bに、それぞれ与えられると、出力
端1Cには出力電位VOが現われる。
較器という）であり、この比較器１は第１の入力端子で
ある非反転入力端1A、第２の入力端子である反転入力端
1B、および出力端子である出力端1Cを有している。反転
入力端1Bには電荷蓄積手段であるコンデンサ２が接続さ
れると共に、該反転入力端1Bと出力端1Cの間には電圧フ
ォロア用のスイッチ（第１のスイッチング素子）３が接
続されている。そして、基準電位（第１の電位）VRが非
反転入力端1Aに、保持したい入力電位VIがコンデンサ２
を介して反転入力端1Bに、それぞれ与えられると、出力
端1Cには出力電位VOが現われる。
以上のように構成される電位保持回路の動作について説
明する。
明する。
先ず、初期状態として比較器１の出力電位VOが高レベル
（以下、Ｈレベルという）の場合、反転入力端1Bの電位
（第２の電位）は基準電位VRより低い状態にある。そし
て保持電位取入れのためにスイッチ３をオンすると、比
較器１は電圧フォロアとなり、非反転入力端電位と反転
入力端電位とが同位となるように出力電位VOが決まるよ
うな動作をする。すなわち、出力電位VOがスイッチ３を
介して反転入力端1Bへフィードバックされ、コンデンサ
２が充電されていく。コンデンサ２の充電に伴なって反
転入力端電位が上昇していき、最終電位である基準電位
VRに達すると、この基準電位VRと入力電位VIとの電位差
がコンデンサ２に蓄えられる。そこで、スイッチ３をオ
フにして保持電位の取入れを終了し、保持状態に入る。
（以下、Ｈレベルという）の場合、反転入力端1Bの電位
（第２の電位）は基準電位VRより低い状態にある。そし
て保持電位取入れのためにスイッチ３をオンすると、比
較器１は電圧フォロアとなり、非反転入力端電位と反転
入力端電位とが同位となるように出力電位VOが決まるよ
うな動作をする。すなわち、出力電位VOがスイッチ３を
介して反転入力端1Bへフィードバックされ、コンデンサ
２が充電されていく。コンデンサ２の充電に伴なって反
転入力端電位が上昇していき、最終電位である基準電位
VRに達すると、この基準電位VRと入力電位VIとの電位差
がコンデンサ２に蓄えられる。そこで、スイッチ３をオ
フにして保持電位の取入れを終了し、保持状態に入る。
一方、初期状態として比較器１の出力電位VOが低レベル
（以下、Ｌレベルという）の場合、反転入力端電位（第
２の電位）は基準電位VRより高い状態にある。そして保
持電位取入れのためにスイッチ３をオンすると、反転入
力端電位がスイッチ３を介して出力端1Cへ与えられ、コ
ンデンサ２が放電していく。コンデンサ２の放電に伴な
って反転入力端電位が下降していき、最終電位である基
準電位VRに達すると、基準電位VRと入力電位VIの電位差
がコンデンサ２に蓄えられる。そこで、スイッチ３をオ
フにして保持電位の取入れ、すなわち設定を終了し、保
持状態に入る。
（以下、Ｌレベルという）の場合、反転入力端電位（第
２の電位）は基準電位VRより高い状態にある。そして保
持電位取入れのためにスイッチ３をオンすると、反転入
力端電位がスイッチ３を介して出力端1Cへ与えられ、コ
ンデンサ２が放電していく。コンデンサ２の放電に伴な
って反転入力端電位が下降していき、最終電位である基
準電位VRに達すると、基準電位VRと入力電位VIの電位差
がコンデンサ２に蓄えられる。そこで、スイッチ３をオ
フにして保持電位の取入れ、すなわち設定を終了し、保
持状態に入る。
ところが、上記構成の電位保持回路にあっては、主に比
較器１の出力インピーダンスの影響で、充分な充・放電
電流が流れず、コンデンサ２の両端の電位が安定するの
に、時間がかかるという欠点があった。
較器１の出力インピーダンスの影響で、充分な充・放電
電流が流れず、コンデンサ２の両端の電位が安定するの
に、時間がかかるという欠点があった。
そこで、この欠点を除去すべく、本発明の出願人は、上
記文献（２）に記載された発明を先に出願した。その内
容は、第２図の反転入力端1Bに補助充放電回路を接続す
ると共に、出力端1Cに制御回路を接続し、この制御回路
により前記補助充放電回路を制御することにより、コン
デンサ２の充、放電の高速化を図るようにしている。
記文献（２）に記載された発明を先に出願した。その内
容は、第２図の反転入力端1Bに補助充放電回路を接続す
ると共に、出力端1Cに制御回路を接続し、この制御回路
により前記補助充放電回路を制御することにより、コン
デンサ２の充、放電の高速化を図るようにしている。
〔発明が解決しようとする問題点〕 しかしながら、上記文献（２）の電位保持回路では、電
位取入れ時間を大幅に短縮できるという利点を有する反
面、補助充放電回路及び制御回路の回路構成が複雑にな
るという問題点があった。
位取入れ時間を大幅に短縮できるという利点を有する反
面、補助充放電回路及び制御回路の回路構成が複雑にな
るという問題点があった。
本発明は、前記従来技術が持っていた問題点として、回
路構成の複雑化の点について解決した電位保持回路を提
供するものである。
路構成の複雑化の点について解決した電位保持回路を提
供するものである。
本発明は前記問題点を解決するために、第１の電位（例
えば、基準電位VR）が与えられる第１の入力端子、電荷
蓄積手段に接続された第２の入力端子、および出力端子
を有する比較器と、前記第２の入力端子と前記出力端子
間に接続された第１のスイッチング素子とを備え、前記
第２の入力端子の電位を、前記第１のスイッチング素子
が導通状態にある電位取入れ期間に、第２の電位（例え
ば、−VRまたは電源電位VDD）から前記第１の電位に変
化させる電位保持回路において、一定電位（例えば、電
源電位VDDまたは接地電位VSS）ノードと前記出力端子間
に接続された第２のスイッチング素子と、前記第２のス
イッチング素子の駆動を制御する制御回路とを設けてい
る。そして、前記制御回路は、前記電位取入れ期間に、
前記第２の入力端子の電位が、前記第１および第２の電
位の間に位置する第３の電位（例えば、閾値電位VT1ま
たはVT2）と前記第２の電位との間にある場合、前記第
２のスイッチング素子を導通状態にし、前記第１の電位
と前記第３の電位との間にある場合、前記第２のスイッ
チング素子を非導通状態にする構成にしている。
えば、基準電位VR）が与えられる第１の入力端子、電荷
蓄積手段に接続された第２の入力端子、および出力端子
を有する比較器と、前記第２の入力端子と前記出力端子
間に接続された第１のスイッチング素子とを備え、前記
第２の入力端子の電位を、前記第１のスイッチング素子
が導通状態にある電位取入れ期間に、第２の電位（例え
ば、−VRまたは電源電位VDD）から前記第１の電位に変
化させる電位保持回路において、一定電位（例えば、電
源電位VDDまたは接地電位VSS）ノードと前記出力端子間
に接続された第２のスイッチング素子と、前記第２のス
イッチング素子の駆動を制御する制御回路とを設けてい
る。そして、前記制御回路は、前記電位取入れ期間に、
前記第２の入力端子の電位が、前記第１および第２の電
位の間に位置する第３の電位（例えば、閾値電位VT1ま
たはVT2）と前記第２の電位との間にある場合、前記第
２のスイッチング素子を導通状態にし、前記第１の電位
と前記第３の電位との間にある場合、前記第２のスイッ
チング素子を非導通状態にする構成にしている。
本発明によれば、以上のように電位保持回路を構成した
ので、制御回路により制御される第２のスイッチング素
子は、電荷蓄積手段の充電または放電の際に、一定電位
を比較器の出力端子に加え、これによって出力インピー
ダンスの大きい比較器の出力を補助して電荷蓄積手段の
充放電時間を加速する。このため、簡単な回路構成で、
電位取入れ時間の短縮を行える。したがって、前記問題
点を除去できるのである。
ので、制御回路により制御される第２のスイッチング素
子は、電荷蓄積手段の充電または放電の際に、一定電位
を比較器の出力端子に加え、これによって出力インピー
ダンスの大きい比較器の出力を補助して電荷蓄積手段の
充放電時間を加速する。このため、簡単な回路構成で、
電位取入れ時間の短縮を行える。したがって、前記問題
点を除去できるのである。
第１図は本発明の実施例を示す電位保持回路の回路図で
あって、第２図中の要素と同一の要素には同一の符号が
付されている。
あって、第２図中の要素と同一の要素には同一の符号が
付されている。
そしてこの電位保持回路が第２図のものと異なる点は、
比較器１の反転入力端（第２の入力端子）1Bと出力端
（出力端子）1Cとの間に、充電加速回路10と放電加速回
路20を接続したことである。
比較器１の反転入力端（第２の入力端子）1Bと出力端
（出力端子）1Cとの間に、充電加速回路10と放電加速回
路20を接続したことである。
ここで、充電加速回路10は、電位判定回路（制御回路）
及びスイッチ素子（第２のスイッチング素子）で構成さ
れる。電位判定回路は、例えば比較器１の反転入力端1B
に直列接続されたインバータ11,12で構成される。一
方、スイッチ素子は、例えばＰチャネル形MOSトランジ
スタ（以下、P MOSという）13で構成され、このP MOS13
のゲートは前記インバータ12に、ソースは一定電位ノー
ド（電源電位VDD）に、ドレインは比較器１の出力端1C
に、それぞれ接続されている。
及びスイッチ素子（第２のスイッチング素子）で構成さ
れる。電位判定回路は、例えば比較器１の反転入力端1B
に直列接続されたインバータ11,12で構成される。一
方、スイッチ素子は、例えばＰチャネル形MOSトランジ
スタ（以下、P MOSという）13で構成され、このP MOS13
のゲートは前記インバータ12に、ソースは一定電位ノー
ド（電源電位VDD）に、ドレインは比較器１の出力端1C
に、それぞれ接続されている。
また、放電加速回路20は、前記充電加速回路10と同様
に、電位判定回路（制御回路）及びスイッチ素子（第２
のスイッチング素子）で構成される。そして電位判定回
路は、例えば比較器１の反転入力端1Bに直列接続された
インバータ21,22で構成される。また、スイッチ素子
は、例えばＮチャネル形MOSトランジスタ（以下、N MOS
という）23で構成され、このN MOS23のゲートは前記イ
ンバータ22に、ドレインは比較器１の出力端に、ソース
は一定電位ノード（接地電位VSS）に、それぞれ接続さ
れている。
に、電位判定回路（制御回路）及びスイッチ素子（第２
のスイッチング素子）で構成される。そして電位判定回
路は、例えば比較器１の反転入力端1Bに直列接続された
インバータ21,22で構成される。また、スイッチ素子
は、例えばＮチャネル形MOSトランジスタ（以下、N MOS
という）23で構成され、このN MOS23のゲートは前記イ
ンバータ22に、ドレインは比較器１の出力端に、ソース
は一定電位ノード（接地電位VSS）に、それぞれ接続さ
れている。
なお、第１図において、電圧フォロア回路を構成するス
イッチ（第１のスイッチング素子）３は、電位取入れ期
間のみ図示しない制御信号によりオン状態となり、しか
もこのスイッチ３のオン抵抗は比較器１の出力インピー
ダンスに比べて無視できる程度に小さな値に選定されて
いる。またインバータ11の閾値電位（第３の電位）VT1
は、比較器１の反転入力端1Aに印加される基準電位（第
１の電位）VRよりわずかに低い電位（≒VR−0.5V）に、
インバータ21の閾値電位（第３の電位）VT2は基準電位V
Rより少し高い電位（≒VR＋0.5V）に、それぞれ設定さ
れている。
イッチ（第１のスイッチング素子）３は、電位取入れ期
間のみ図示しない制御信号によりオン状態となり、しか
もこのスイッチ３のオン抵抗は比較器１の出力インピー
ダンスに比べて無視できる程度に小さな値に選定されて
いる。またインバータ11の閾値電位（第３の電位）VT1
は、比較器１の反転入力端1Aに印加される基準電位（第
１の電位）VRよりわずかに低い電位（≒VR−0.5V）に、
インバータ21の閾値電位（第３の電位）VT2は基準電位V
Rより少し高い電位（≒VR＋0.5V）に、それぞれ設定さ
れている。
以上のように構成される電位保持回路の動作を、第３図
および第４図を参照しつつ説明する。なお、第３図およ
び第４図は、横軸に時間ｔ（μｓ）を、縦軸に比較器１
の反転入力端電位（Ｖ）をとった本実施例と従来の電位
取入れ特性曲線を示すもので、実線が本実施例の電位取
入れ曲線、一点鎖線が第２図に示す従来の電位取入れ曲
線である。また、第３図は電荷蓄積手段であるコンデン
サ２の初期電位（第２の電位）が−VRの時、第４図はコ
ンデンサ２の初期電位がVDDの時の特性曲線である。
および第４図を参照しつつ説明する。なお、第３図およ
び第４図は、横軸に時間ｔ（μｓ）を、縦軸に比較器１
の反転入力端電位（Ｖ）をとった本実施例と従来の電位
取入れ特性曲線を示すもので、実線が本実施例の電位取
入れ曲線、一点鎖線が第２図に示す従来の電位取入れ曲
線である。また、第３図は電荷蓄積手段であるコンデン
サ２の初期電位（第２の電位）が−VRの時、第４図はコ
ンデンサ２の初期電位がVDDの時の特性曲線である。
先ず、第１図において、初期状態として、スイッチ３は
オフ状態、入力電位VIは接地電位VSS、反転入力端電位
は−VRにあるとする。この状態で、保持電位取入れのた
めに、スイッチ３がオンすると、充電加速回路10が働い
て第３図のような動作を開始する。
オフ状態、入力電位VIは接地電位VSS、反転入力端電位
は−VRにあるとする。この状態で、保持電位取入れのた
めに、スイッチ３がオンすると、充電加速回路10が働い
て第３図のような動作を開始する。
すなわち、第３図において、時刻ｔ＝０でスイッチ３が
オン状態になると、比較器１は電圧フォロアとなり、反
転入力端電位（−VR）が非反転入力端電位（VR）より低
いため、比較器１の出力電位VOがＨレベルとなる。ま
た、インバータ11の閾値電位VT1が基準電位VRより低電
位に設定されているため、インバータ11の出力はＨレベ
ルとなり、これによりインバータ12の出力がＬレベルと
なって、P MOS13がオン状態となる。ここで、P MOS13の
オン抵抗を比較器１の出力インピーダンスよりも10倍以
上低く設定しておけば、反転入力端電位は、第３図の実
線曲線のように、P MOS13のオン抵抗とスイッチ３のイ
ンピーダンスとの和Rponと、コンデンサ２の容量値Ｃと
の積Rpon×Ｃの時定数で上昇を続ける。
オン状態になると、比較器１は電圧フォロアとなり、反
転入力端電位（−VR）が非反転入力端電位（VR）より低
いため、比較器１の出力電位VOがＨレベルとなる。ま
た、インバータ11の閾値電位VT1が基準電位VRより低電
位に設定されているため、インバータ11の出力はＨレベ
ルとなり、これによりインバータ12の出力がＬレベルと
なって、P MOS13がオン状態となる。ここで、P MOS13の
オン抵抗を比較器１の出力インピーダンスよりも10倍以
上低く設定しておけば、反転入力端電位は、第３図の実
線曲線のように、P MOS13のオン抵抗とスイッチ３のイ
ンピーダンスとの和Rponと、コンデンサ２の容量値Ｃと
の積Rpon×Ｃの時定数で上昇を続ける。
反転入力端電位が閾値電位VT1まで上昇した時刻をt1と
すると、時刻t1以後、インバータ11の出力はＬレベルと
なり、これによってインバータ12の出力がＨレベルにな
って、P MOS13がオフ状態となる。P MOS13のオフによっ
て電源電位VDDが出力端1Cから切り離されるため、イン
バータ11は反転入力端子電位を監視していることにな
る。
すると、時刻t1以後、インバータ11の出力はＬレベルと
なり、これによってインバータ12の出力がＨレベルにな
って、P MOS13がオフ状態となる。P MOS13のオフによっ
て電源電位VDDが出力端1Cから切り離されるため、イン
バータ11は反転入力端子電位を監視していることにな
る。
時刻t1から先は、比較器１の出力インピーダンスとコン
デンサ２の容量とでほぼ決まる時定数でコンデンサ２が
充電されていく。ここで、スイッチ３のインピーダンス
は、比較器１の出力インピーダンスに比べて無視できる
程度に小さく、しかも第３図は定電流出力の場合を示し
ているので、コンデンサ２への充電電位が直線的に上昇
していく。そして時刻t2時において、反転入力端電位が
基準電位VRと等しくなり、スイッチ３がオフ状態にされ
て電位保持動作が完了する。
デンサ２の容量とでほぼ決まる時定数でコンデンサ２が
充電されていく。ここで、スイッチ３のインピーダンス
は、比較器１の出力インピーダンスに比べて無視できる
程度に小さく、しかも第３図は定電流出力の場合を示し
ているので、コンデンサ２への充電電位が直線的に上昇
していく。そして時刻t2時において、反転入力端電位が
基準電位VRと等しくなり、スイッチ３がオフ状態にされ
て電位保持動作が完了する。
ここで、充電加速回路10を持つ本実施例と、この回路10
を持たない従来の電位保持回路との、コンデンサ２に対
する充電時間を比較してみる。従来の回路では、第３図
の一点鎖線で示すように、比較器１の出力インピーダン
スで決まる時定数で、反転入力端電位が基準電位VRに達
する時刻t3まで、充電が続けられる。この反転入力端電
位の上昇率は、時刻t1〜t2間の実線の上昇率と同一とな
る。このように、充電加速回路10を設けることにより、
コンデンサ２を基準電位VRまで充電するために要する時
間は、大幅に短縮できることがわかる。
を持たない従来の電位保持回路との、コンデンサ２に対
する充電時間を比較してみる。従来の回路では、第３図
の一点鎖線で示すように、比較器１の出力インピーダン
スで決まる時定数で、反転入力端電位が基準電位VRに達
する時刻t3まで、充電が続けられる。この反転入力端電
位の上昇率は、時刻t1〜t2間の実線の上昇率と同一とな
る。このように、充電加速回路10を設けることにより、
コンデンサ２を基準電位VRまで充電するために要する時
間は、大幅に短縮できることがわかる。
次に、第１図において、初期状態として、反転入力端1B
の電位が電源電位VDDにあるとする。この状態で、保持
電位取入れのために、スイッチ３がオンすると、放電加
速回路20が働いて第４図のような動作を開始する。
の電位が電源電位VDDにあるとする。この状態で、保持
電位取入れのために、スイッチ３がオンすると、放電加
速回路20が働いて第４図のような動作を開始する。
すなわち、第４図において、時刻ｔ＝０でスイッチ３が
オン状態になると、比較器１は電圧フォロアとなり、反
転入力端電位（VDD）が非反転入力端電位（VR）より高
いため、比較器１の出力電位VOがＬレベルとなる。ま
た、インバータ21の閾値電位VT2が基準電位VRより高電
位に設定されているため、インバータ21の出力はＬレベ
ルとなり、これによりインバータ22の出力がＨレベルと
なり、N MOS23がオン状態となる。N MOS23がオンする
と、出力端１が接地電位VSSに接続されるため、N MOS T
23とスイッチ３のインピーダンスの和でコンデンサ２の
電荷が急速に放電していく。これにより、反転入力端電
位は、第４図の実線曲線のように下降していき、時刻t1
時に閾値電位VTH2に達する。すると、インバータ21の出
力がＨとなってインバータ22の出力がＬレベルとなり、
N MOS23がオフ状態となる。N MOS23のオフにより出力端
1Cが接地電位から切り離されるため、インバータ21は反
転入力端電位を監視していることになる。
オン状態になると、比較器１は電圧フォロアとなり、反
転入力端電位（VDD）が非反転入力端電位（VR）より高
いため、比較器１の出力電位VOがＬレベルとなる。ま
た、インバータ21の閾値電位VT2が基準電位VRより高電
位に設定されているため、インバータ21の出力はＬレベ
ルとなり、これによりインバータ22の出力がＨレベルと
なり、N MOS23がオン状態となる。N MOS23がオンする
と、出力端１が接地電位VSSに接続されるため、N MOS T
23とスイッチ３のインピーダンスの和でコンデンサ２の
電荷が急速に放電していく。これにより、反転入力端電
位は、第４図の実線曲線のように下降していき、時刻t1
時に閾値電位VTH2に達する。すると、インバータ21の出
力がＨとなってインバータ22の出力がＬレベルとなり、
N MOS23がオフ状態となる。N MOS23のオフにより出力端
1Cが接地電位から切り離されるため、インバータ21は反
転入力端電位を監視していることになる。
時刻t1から先は、比較器１の比較的大きな出力インピー
ダンスでコンデンサ２が放電され、反転入力端電位が直
線的に下降していく。そして時刻t2時において、反転入
力端電位が基準電位VRに達すると、スイッチ３がオフ状
態にされて電位保持動作が完了する。
ダンスでコンデンサ２が放電され、反転入力端電位が直
線的に下降していく。そして時刻t2時において、反転入
力端電位が基準電位VRに達すると、スイッチ３がオフ状
態にされて電位保持動作が完了する。
ここで、放電加速回路20を持つ本実施例と、この回路20
を持たない従来の電位保持回路とを比較してみる。従来
回路の反転入力端電位は、一点鎖線で示すように、時刻
０〜t3まで直線的に下降していく。この下降率は、本実
施例の実線曲線における時刻t1〜t2時の下降率と同一と
なる。このように、放電加速回路20を設けることによ
り、コンデンサ２の放電時間を大幅に短縮できる。
を持たない従来の電位保持回路とを比較してみる。従来
回路の反転入力端電位は、一点鎖線で示すように、時刻
０〜t3まで直線的に下降していく。この下降率は、本実
施例の実線曲線における時刻t1〜t2時の下降率と同一と
なる。このように、放電加速回路20を設けることによ
り、コンデンサ２の放電時間を大幅に短縮できる。
而して本実施例によれば、充放電加速回路10,20を付加
し、コンデンサ２の電位に対応して、平衡電位のすぐ近
くまでは、低インピーダンスのP MOS13,N MOS23を用い
て急速にコンデンサ２の充、放電を行ない、平衡電位付
近では、充放電回路10,20を切り離し、比較器１のみで
正確にコンデンサ２を充、放電するようにしたので、簡
単な回路で的確に、平衡電位までの電位取入れ時間を短
縮できるという利点がある。したがって、コンデンサ電
位取入れ形のアナグロ・ディジタル変換器や、サンプル
ホールド回路などに利用できる。
し、コンデンサ２の電位に対応して、平衡電位のすぐ近
くまでは、低インピーダンスのP MOS13,N MOS23を用い
て急速にコンデンサ２の充、放電を行ない、平衡電位付
近では、充放電回路10,20を切り離し、比較器１のみで
正確にコンデンサ２を充、放電するようにしたので、簡
単な回路で的確に、平衡電位までの電位取入れ時間を短
縮できるという利点がある。したがって、コンデンサ電
位取入れ形のアナグロ・ディジタル変換器や、サンプル
ホールド回路などに利用できる。
なお、上記実施例では、各電位判定回路をインバータ1
1,12と21,22とでそれぞれ構成しているが、これらを各
１個のインバータで構成する等、他の回路で構成するこ
ともできる。さらに、各スイッチ素子をMOSトランジス
タ13と23でそれぞれ構成しているが、これらを他のトラ
ンジスタで構成することもできる。
1,12と21,22とでそれぞれ構成しているが、これらを各
１個のインバータで構成する等、他の回路で構成するこ
ともできる。さらに、各スイッチ素子をMOSトランジス
タ13と23でそれぞれ構成しているが、これらを他のトラ
ンジスタで構成することもできる。
また、上記実施例において、比較器１より電流を取出す
向きのインピーダンスがP MOS13と同程度か、もしくは
それ以下の場合は、充電加速回路10が不要となり、一
方、比較器１が電流を吸込む向きのインピーダンスがN
MOS23と同程度か、もしくはそれ以下の場合は、放電加
速回路20が不要となる。そのため、比較器１の回路構成
によっては、充電加速回路10と放電加速回路20のいずれ
か一方を設けるだけでも、十分に電位保持回路の動作時
間（コンデンサ２の充、放電時間）を短縮する効果が上
げられる。
向きのインピーダンスがP MOS13と同程度か、もしくは
それ以下の場合は、充電加速回路10が不要となり、一
方、比較器１が電流を吸込む向きのインピーダンスがN
MOS23と同程度か、もしくはそれ以下の場合は、放電加
速回路20が不要となる。そのため、比較器１の回路構成
によっては、充電加速回路10と放電加速回路20のいずれ
か一方を設けるだけでも、十分に電位保持回路の動作時
間（コンデンサ２の充、放電時間）を短縮する効果が上
げられる。
以上詳細に説明したように、本発明によれば、一定電位
を比較器の出力端子に投入する第２のスイッチング素子
と、第３の電位と比較器の第２の入力端子電位とを比較
して前記第２のスイッチング素子のオン，オフを制御す
る制御回路とを設け、前記第２の入力端子電位の初期値
（第２の電位）から前記第３の電位への電位推移期間
中、前記一定電位を比較器の出力端子へ投入するように
したので、簡単な回路構成で、的確に、電位取入れ時間
を短縮できる。
を比較器の出力端子に投入する第２のスイッチング素子
と、第３の電位と比較器の第２の入力端子電位とを比較
して前記第２のスイッチング素子のオン，オフを制御す
る制御回路とを設け、前記第２の入力端子電位の初期値
（第２の電位）から前記第３の電位への電位推移期間
中、前記一定電位を比較器の出力端子へ投入するように
したので、簡単な回路構成で、的確に、電位取入れ時間
を短縮できる。
第１図は本発明の実施例を示す電位保持回路の回路図、
第２図は従来の電位保持回路の回路図、第３図および第
４図は第１図の動作を説明するための電位取入れ特性図
である。 １……比較器、1A……非反転入力端（第１の入力端
子）、1B……反転入力端（第２の入力端子）、1C……出
力端（出力端子）、２……コンデンサ（電荷蓄積手
段）、３……スイッチ（第１のスイッチング素子）、1
1,12,21,22……電位判定回路（制御回路）、13,23……
スイッチ素子（第２のスイッチング素子）、VDD……電
源電位、VI……入力電位、VO……出力電位、VR……基準
電位（第１の電位）、VSS……接地電位、VT1,VT2……閾
値電位（第３の電位）。
第２図は従来の電位保持回路の回路図、第３図および第
４図は第１図の動作を説明するための電位取入れ特性図
である。 １……比較器、1A……非反転入力端（第１の入力端
子）、1B……反転入力端（第２の入力端子）、1C……出
力端（出力端子）、２……コンデンサ（電荷蓄積手
段）、３……スイッチ（第１のスイッチング素子）、1
1,12,21,22……電位判定回路（制御回路）、13,23……
スイッチ素子（第２のスイッチング素子）、VDD……電
源電位、VI……入力電位、VO……出力電位、VR……基準
電位（第１の電位）、VSS……接地電位、VT1,VT2……閾
値電位（第３の電位）。
Claims (1)
- 【請求項１】第１の電位が与えられる第１の入力端子、
電荷蓄積手段に接続された第２の入力端子、および出力
端子を有する比較器と、前記第２の入力端子と前記出力
端子間に接続された第１のスイッチング素子とを備え、 前記第２の入力端子の電位を、前記第１のスイッチング
素子が導通状態にある電位取入れ期間に、第２の電位か
ら前記第１の電位に変化させる電位保持回路において、 一定電位ノードと前記出力端子間に接続された第２のス
イッチング素子と、前記第２のスイッチング素子の駆動
を制御する制御回路とを設け、 前記制御回路は、前記電位取入れ期間に、前記第２の入
力端子の電位が、前記第１および第２の電位の間に位置
する第３の電位と前記第２の電位との間にある場合、前
記第２のスイッチング素子を導通状態にし、前記第１の
電位と前記第３の電位との間にある場合、前記第２のス
イッチング素子を非導通状態にする構成にしたことを特
徴とする電位保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3717485A JPH07107542B2 (ja) | 1985-02-26 | 1985-02-26 | 電位保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3717485A JPH07107542B2 (ja) | 1985-02-26 | 1985-02-26 | 電位保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61195362A JPS61195362A (ja) | 1986-08-29 |
| JPH07107542B2 true JPH07107542B2 (ja) | 1995-11-15 |
Family
ID=12490228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3717485A Expired - Lifetime JPH07107542B2 (ja) | 1985-02-26 | 1985-02-26 | 電位保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107542B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100231649B1 (ko) * | 1996-08-03 | 1999-11-15 | 윤종용 | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 |
| CN107062030B (zh) * | 2016-12-08 | 2022-11-29 | 东莞市盛祺照明科技有限公司 | 一种电池为超级电容的手电筒 |
-
1985
- 1985-02-26 JP JP3717485A patent/JPH07107542B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61195362A (ja) | 1986-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321661A (en) | Apparatus for charging a capacitor | |
| US9172364B2 (en) | Isolated bootstrapped switch | |
| US5245524A (en) | DC-DC converter of charge pump type | |
| US4365174A (en) | Pulse counter type circuit for power-up indication | |
| JPH06503890A (ja) | 高速差動比較器 | |
| JPS6118415B2 (ja) | ||
| EP3203480A1 (en) | Voltage sampling switch and method therefor | |
| WO1986006539A2 (en) | Voltage multiplier circuit | |
| US5410269A (en) | Sample-and-hold circuit | |
| EP0015554B1 (en) | Comparator circuit | |
| JPS6144414B2 (ja) | ||
| JPH0880033A (ja) | 昇圧回路 | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| JPH07107542B2 (ja) | 電位保持回路 | |
| US5329247A (en) | Switchable MOS current mirror | |
| US4816701A (en) | Comparator circuit | |
| GB1364799A (en) | Field effect transistor circuits for driving capacitive loads | |
| US4178585A (en) | Analog-to-digital converter | |
| JPH0160973B2 (ja) | ||
| EP0060096A2 (en) | Drive circuits for driving digital circuits with a clock signal | |
| JPS592206B2 (ja) | チヤタリング除去回路 | |
| JPH09229970A (ja) | 入力検出回路 | |
| US4496855A (en) | High voltage level detector and method | |
| JPH01161913A (ja) | クロックドライバー回路 |