JPH0325091B2 - - Google Patents

Info

Publication number
JPH0325091B2
JPH0325091B2 JP60106207A JP10620785A JPH0325091B2 JP H0325091 B2 JPH0325091 B2 JP H0325091B2 JP 60106207 A JP60106207 A JP 60106207A JP 10620785 A JP10620785 A JP 10620785A JP H0325091 B2 JPH0325091 B2 JP H0325091B2
Authority
JP
Japan
Prior art keywords
transistor
field effect
channel
voltage
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60106207A
Other languages
English (en)
Other versions
JPS612416A (ja
Inventor
Jon Demuraa Maikeru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS612416A publication Critical patent/JPS612416A/ja
Publication of JPH0325091B2 publication Critical patent/JPH0325091B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • H03K3/356156—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】 本発明は、一般に電圧比較器、特に一対の電圧
を同時に比較する差動比較器に関する。電圧比較
器はアナログ―デイジタル変換器のような電子装
置に使用され、２つの電圧信号を比較して、一方
の信号が他方の信号より大きい時、一方の値の出
力を発生し、一方の信号が他方の信号より小さい
時、他の値の出力を発生するものである。
本発明の目的は、高速で高感度な差動比較器を
提供することにある。
本発明の他の目的は、供給電圧の全範囲にわた
る入力信号に応答する差動比較器を提供すること
にある。
本発明の他の目的は、オフセツト電圧の低い差
動比較器を提供することにある。
本発明の他の目的は、トランジスタの数を最少
にした差動比較器を提供することにある。
本発明を実施する一態様においては、第１の電
圧供給端子、第２の電圧供給端子、第１の出力
点、第２の出力点、第１の電流源および第２の電
流源が設けられる。第１の電流源は第１の電圧供
給端子と第１の出力点との間に接続される。第２
の電流源は第１の電圧供給端子と第２の出力点と
の間に接続される。実質的に同じ容量を有する第
１のコンデンサおよび第２のコンデンサが設けら
れる。第１のコンデンサは第１の出力点と第２の
電圧供給端子との間に接続される。第２のコンデ
ンサは第２の出力点と第２の電圧供給端子との間
に接続される。一方の導電型のチヤンネルを有す
る実質的に同じ構造を有する第１および第２の絶
縁ゲート型電界効果トランジスタが設けられる。
第１の絶縁ゲート型電界効果トランジスタのチヤ
ンネルは第１の出力点と第２の電圧供給端子との
間に接続される。第２の絶縁ゲート型電界効果ト
ランジスタのチヤンネルは第２の出力点と第２の
電圧供給端子との間に接続される。第１の絶縁ゲ
ート型電界効果トランジスタのゲートは第２の出
力点に接続される。第２の絶縁ゲート型電界効果
トランジスタのゲートは第１の出力点に接続され
る。
第１の一方向電圧が第１および第２の電圧供給
端子間に供給される。第１のスイツチング手段が
第１の出力点を第２の電圧供給端子に第１の期間
の間接続するために設けられ、これにより第１の
出力点の電位は前記第１の期間の間ほぼ第２の電
圧供給端子の電位に設定される。第２のスイツチ
ング手段が第２の出力点を第２の電圧供給端子に
前記第１の期間の間接続するために設けられ、こ
れにより第２の出力点の電位は前記第１の期間の
間ほぼ第２の電圧供給端子の電位に設定される。
実質的に同じ容量を有する第３のコンデンサおよ
び第４のコンデンサが設けられる。第３のコンデ
ンサの容量は第１のコンデンサの容量に匹敵し得
る。
第１の信号電圧が供給される。また、第１の信
号電圧より低い第２の信号電圧が供給される。第
３のスイツチング手段が前記第１の期間の間第３
のコンデンサを第１の信号電圧に充電するために
設けられている。第４のスイツチング手段が前記
第１の期間の間第４のコンデンサを第２の信号電
圧に充電するために設けられている。第５のスイ
ツチング手段が前記第１の期間の終りにおいて第
３のコンデンサを第１のコンデンサに並列に接続
するために設けられている。第６のスイツチング
手段が前記第１の期間の終りにおいて第４のコン
デンサを第２のコンデンサに並列に接続するため
に設けられている。
以上のことから、第１の期間の終りにおいて、
第１および第２のコンデンサ、従つて第１および
第２のトランジスタのゲートは第１および第２の
電流源を介して充電され、このため第２のトラン
ジスタのゲートに現われる初期電圧が第１のトラ
ンジスタのゲートの電圧よりも大きくなつた時、
第２のトランジスタは導通状態になり、そして第
２の出力点の電圧が第１トランジスタのゲートに
帰還されるので、第１のトランジスタは非導通状
態に留まる。
本発明の新規な特徴は特許請求の範囲に具体的
に記載されている。本発明自身は、他の目的およ
び利点とともに、構成および動作の方法に関する
図面を参照した以下のの説明から最も良く理解さ
れることであろう。
まず、第１図の回路図を参照すると、本発明の
自己ラツチ式差動比較器が示されている。この比
較器１０は第１および第２の入力端子１１および
１２、第１および第２の出力点１３および１４、
ならびに第１および第２の電圧供給端子１５およ
び１６を有している。また、比較器１０はＰチヤ
ンネル形絶縁ゲート型電界効果トランジスタ２１
および２２、およびＮチヤンネル絶縁ゲート型電
界効果トランジスタ２３乃至２６を有している。
Ｐチヤンネル形トランジスタ２１はソース２１
ａ、ドレイン２１ｂおよびゲート２１ｃを有して
いる。Ｐチヤンネル形トランジスタ２２はソース
２２ａ、ドレイン２２ｂおよびゲート２２ｃを有
している。Ｎチヤンネル形トランジスタ２３はソ
ース２３ａ、ドレイン２３ｂおよびゲート２３ｃ
を有している。Ｎチヤンネル形トランジスタ２４
はソース２４ａ、ドレイン２４ｂおよびゲート２
４ｃを有している。Ｎチヤンネル形トランジスタ
２５はソース２５ａドレイン２５ｂおよびゲート
２５ｃを有している。Ｎチヤンネル形トランジス
タ２６はソース２６ａ、ドレイン２６ｂおよびゲ
ート２６ｃを有している。Ｐチヤンネル形トラン
ジスタ２１および２２のソース２１ａおよび２２
ａは第１の電圧供給端子１５に接続されている。
Ｐチヤンネル形トランジスタ２１および２２のド
レイン２１ｂおよび２２ｂはそれぞれ出力点１３
および１４に接続されている。Ｎチヤンネル形ト
ランジスタ２３および２４のドレイン２３ｂおよ
び２４ｂはそれぞれ出力点１３および１４に接続
されている。Ｎチヤンネル形トランジスタ２３お
よび２４のソース２３ａおよび２４ａはアースに
接続されている第２の電圧供給端子１６に接続さ
れている。Ｐチヤンネル形トランジスタ２１およ
び２２のゲート２１ｃおよび２２ｃはアースに接
続されている。Ｎチヤンネル形トランジスタ２３
のゲート２３ｃは出力点１４に接続されている。
Ｎチヤンネル形トランジスタ２４のゲート２４ｃ
は出力点１３に接続されている。Ｎチヤンネル形
トランジスタ２５および２６のドレイン２５ｂお
よび２６ｂはそれぞれ出力点１３および１４に接
続されている。Ｎチヤンネル形トランジスタ２５
および２６のソース２５ａおよび２６ａは電圧供
給端子１６に接続されている。Ｎチヤンネル形ト
ランジスタ２５および２６のゲート２５ｃおよび
２６ｃは端子２８に接続されている。
比較器１０はまたスイツチング回路３１，３
２，３３および３４を有する。スイツチング回路
３１は主電極（ソースおよびドレイン）４１ａお
よび４１ｂならびにゲート４１ｃを有するＮチヤ
ンネル形トランジスタ４１と、主電極４２ａおよ
び４２ｂならびにゲート４２ｃを有するＰチヤン
ネル形トランジスタ４２とを有する。スイツチン
グ回路３２は主電極４３ａおよび４３ｂならびに
ゲート４３ｃを有するＮチヤンネル形トランジス
タ４３と、主電極４４ａおよび４４ｂならびにゲ
ート４４ｃを有するＰチヤンネル形トランジスタ
４４とを有する。電極４１ａおよび４２ａは入力
端子１１に接続されている。電極４１ｂ，４２
ｂ，４３ａおよび４４ａは相互に接続されて、接
続点４９を構成している。電極４３ｂおよび４４
ｂは出力点１３に接続されている。ゲート４１
ｃ，４２ｃ，４３ｃび４４ｃはそれぞれ端子４
５，４６，４７および４８に接続されている。
スイツチング回路３３は主電極５１ａおよび５
１ｂならびにゲート５１ｃを有するＮチヤンネル
形トランジスタ５１と、主電極５２ａおよび５２
ｂならびにゲート５２ｃを有するＰチヤンネル形
トランジスタ５２とを有する。スイツチング回路
３４は主電極５３ａおよび５３ｂならびにゲート
５３ｃを有するＮチヤンネル形トランジスタ５３
と、主電極５４ａおよび５４ｂならびにゲート５
４ｃを有するＰチヤンネル形トランジスタ５４と
を有する。電極５１ａおよび５２ａは第２の入力
端子１２に接続されている。電極５１ｂ，５２
ｂ，５３ａおよび５４ａは相互に接続されて、接
続点５９を構成している。電極５３ｂおよび５４
ｂは第２の出力端子１４に接続されている。ゲー
ト５１ｃ，５２ｃ，５３ｃおよび５４ｃはそれぞ
れ端子５５，５６，５７および５８に接続されて
いる。
第１のコンデンサ６１が第１の出力点１３とア
ースとの間に接続されている。第２のコンデンサ
６２が第２の出力点１４とアースとの間に接続さ
れている。コンデンサ６１および６２の容量は実
質的に同じである。第３コンデンサ６３が接続点
４９とアースとの間に接続されている。第４のコ
ンデンサ６４が接続点５９とアースとの間に接続
されている。コンデンサ６３および６４の容量は
実質的に同じである。第３のコンデンサ６３の容
量は第１のコンデンサの容量に匹敵し得るもので
ある。集積回路構成の場合には、コンデンサ６
１，６２，６３および６４は少なくとも一部が寄
生容量からなる。この場合、コンデンサ６１の容
量は電極２１ｂ，２３ｂ，２５ｂ，４３ｂ，４４
ｂおよび２４ｃならびに関連する導体のアースに
対する容量に対応するものである。コンデンサ６
２の容量は電極２２ｂ，２４ｂ，２６ｂ，５３
ｂ，５４ｂおよび２３ｃならびに関連する導体の
アースに対する容量に対応するものである。コン
デンサ６３の容量は電極４３ａ，４４ａ，４１ｂ
および４２ｂならびに関連する導体のアースに対
する容量に対応するものである。コンデンサ６４
の容量は電極５３ａ，５４ａ，５１ｂ，５２ｂな
らびに関連する導体のアースに対する容量に対応
するものである。コンデンサ６１，６２，６３，
６４は所望により特にコンデンサを追加して値を
増大することができる。
次に、第２Ａ図乃至の第２Ｅ図の波形図を参照
して、第１図の回路の１サイクルの動作を説明す
る。第２Ａ図のクロツク電圧φ1は端子２８に供
給される。第２Ｂ図のクロツク電圧φ2は端子４
６および５６に供給される。第２Ｃ図のクロツク
電圧2は端子４５および５５に供給される第２
Ｄ図のクロツク電圧φ3は端子４７および５７に
供給される。第２Ｅ図のクロツク電圧3は端子
４８および５８に供給される。電圧＋VDDが端子
１５に供給される。第１の信号電圧V1は端子１
１に供給され、第２の信号電圧V2は端子１２に
供給される。こゝで信号電圧V1が信号電圧V2よ
りも大きいものとする。
第１の期間（時点t0乃至t1）の間においては、
トランジスタ２５および２６の各ゲート２５ｃお
よび２６ｃに供給される電圧φ1によりトランジ
スタ２５および２６は導通状態になり、第１およ
び第２の出力点１３および１４をほぼ電圧供給端
子１６の電圧に低下させる。また、第１の期間す
なわち時点t0乃至t1の間、トランジスタ４２およ
び４１の各ゲートに供給されるクロツク電圧φ2
および2によりトランジスタ４２および４１は
導通状態になり、これによりコンデンサ６３、従
つて接続点４９を電圧V1に充電する。また、時
点t0乃至t1の間、トランジスタ５２および５１の
各ゲートに供給されるクロツク電圧φ2および2
によりトランジスタ５２および５１は導通状態に
なり、コンデンサ６４、従つて接続点５９を電圧
V2に充電する。
第２の期間すなわち時点t1乃至t2の間、トラン
ジスタ４２および４１の各ゲートに供給される電
圧φ2および2によりトランジスタ４２および４
１は非導通状態になる。また、時点t1乃至t2の
間、トランジスタ５２および５１の各ゲートに供
給される電圧φ2および2によりトランジスタ５
２および５１は非導通状態にある。このとき、電
圧V1に対応する電荷がコンデンサ６３に蓄積さ
れ、電圧V2に対応する電荷がコンデンサ６４に
蓄積されている。また、時点t1乃至t2の間、トラ
ンジスタ４３および４４はそれぞれのゲートに電
圧φ3および3が供給されることにより導通状態
になり、コンデンサ６３に蓄積されていた電荷を
コンデンサ６１に流入させる。また、時点t1乃至
t2の間、トランジスタ５３および５４はそれぞれ
のゲートに電圧φ3および3が供給されることに
より導通状態になり、コンデンサ６４に蓄積され
ている電荷をコンデンサ６２に流入させる。信号
電圧V1が信号電圧V2より大きい場合、接続点１
４に生じる電圧より大きな電圧が接続点１３に生
じる。今、スイツチ２５および２６が開放してい
る場合には、コンデンサ６１および６２は、電流
源として機能するＰチヤンネル形トランジスタ２
１および２２を介してそれぞれ充電される。この
充電動作において、接続点１３に現われているト
ランジスタ２４のゲートの電位は接続点１４に現
われているトランジスタ２３のゲートの電位より
大きいので、トランジスタ２４が最初にオンにな
り、これにより接続点１４およびトランジスタ２
３のゲートの電位を低下させ、コンデンサ６１、
従つて接続点１３をＰチヤンネル形トランジスタ
２１を介しててほぼ電圧供給端子１５の電位＋
VDDまで急速に充電する。出力点１４からトラン
ジスタ２３のゲートへの帰還はトランジスタ２３
をオフ状態に維持する。接続点１３からトランジ
スタ２４のゲートへの帰還はトランジスタ２４を
急速にオン状態にする。従つて、この回路は信号
電圧V1が信号電圧V2より大きいことを指示する
ことになる。信号電圧V1が信号電圧V2より小さ
い場合には、出力点１４はほぼ電位＋VDDまで充
電され、出力点１３はほぼアース電位に維持され
る。
第３の期間すなわち時点t2乃至t3の間では、接
続点１３の信号はインバータ６６を通過して記憶
回路６７のような利用回路に供給され、記憶回路
にこの情報が１ビツトのデイジタルワードとして
記憶される。接続点１４の信号は接続点１３の信
号の相補信号であり、インバータ６９に供給され
て相補出力を得ることができる。
この比較器は逐次近似型アナログ―デイジタル
変換器に使用することができる。このような用途
においては、電圧V1はアナログ信号のサンプル
値を表わし、電圧V2は、例えば１／2VDD、（１／
２±１／４）VDD、（１／４±１／８）VDD等のよ
うな相次ぐ値を持つ基準値を表わす。電圧V1と
電圧V2の相次ぐ基準値との比較により、アナロ
グ信号のサンプル値を表わすデイジタルワードの
相次ぐビツトに変換することのできる相次ぐ出力
が発生される。
本発明による比較器を回路図で示したが、この
回路は本技術分野に専門知識を有するものにとつ
て周知の方法でCMOS技術を使用してシリコン
モノリシツク基板上に容易に集積化できることが
理解されよう。
回路の動作においてコンデンサ６３に並列に接
続されるコンデンサ６１およびコンデンサ６４に
並列に接続されるコンデンサ６２がその大きさを
低減するので、供給電圧VDDに等しい電圧を比較
することができる。コンデンサ６１はコンデンサ
６３に大きさにおいて匹敵し、コンデンサ６２は
コンデンサ６４に大きさにおいて匹敵する。従つ
て、アナログ―デイジタル変換器においては、同
じ電源をそのアナログ回路およびデイジタル回路
に使用することができる。
本発明の比較回路は第１図中に示す点線６８を
中心として対称的な構成になつている。すなわち
点線６８より右側の回路部分は点線より左側の回
路部分と構造的に同じである。例えばトランジス
タ２３は構造的にトランジスタ２４と同じであ
り、トランジスタ５２は構造的にトランジスタ４
２と同じである。集積回路で達成され得る高度な
整合により比較器のオフセツト電圧が非常に低く
なる。
感知接続点４９および５９へのクロツク電圧の
フイードスルーは最小である。直列の入力スイツ
チ（例えば３３および３４）は大きさが同じよう
に設計されている。従つて、Ｎチヤンネル形トラ
ンジスタのフイールドスルーコンデンサは互いに
整合し、Ｐチヤンネル形トランジスタのフイール
ドスルーコンデンサは互いに整合している。直列
に接続された同じチヤンネル型式のトランジスタ
が反対極性の電圧2およびφ3（又はφ2および3）
によつてクロツクされるので、接続点４９および
５９に対するクロツク電圧のフイールドスルーは
自動的に補償される。
電圧V1およびV2の差が小さくてもトランジス
タ２１，２２，２３，２４からなる回路の自己ラ
ツチ動作により出力接続点１３および１４の電圧
の大きな変化が生じるので、この比較回路は高い
感度を有している。
一方の入力におけるスイツチ３１および３２は
同時にオンになることはなく、また他方の入力ス
イツチ３３および３４も同時にオンになることが
ないので、比較器の各入力における入力インピー
ダンスは高い。
比較器のスイツチング速度は接続点１３および
１４の小さなコンデンサ６１および６２およぼこ
れらの充電回路の時定数に依存しているので、比
較器のスイツチング速度は非常に速い。
比較器のラツチ回路はＰチヤンネル形トランジ
スタ２１および２２を含んでいるが、希望により
ゲートがソースに接続されたデプレツシヨン型の
Ｎチヤンネル形トランジスタをこれらの各トラン
ジスタの代りに置き替えることができる。
本発明を特定の実施例について図示し説明した
が、本技術分野に専門知識を有する者にとつては
種々の変更および変形を行うことができることは
明らかであろう。本発明の真の精神および範囲内
に入るこのようなすべての変更および変形は特許
請求の範囲に含まれるものである。
【図面の簡単な説明】
第１図は本発明による差動比較器の回路図であ
る。第２Ａ図乃至第２Ｅ図は第１図の差動比較器
を作動させるために該比較器の各クロツク端子に
供給されるクロツク電圧を示す波形図である。 １０…比較器、１１，１２…入力端子、１３，
１４…出力点、１５，１６…電圧供給端子、２１
乃至２６…電界効果トランジスタ、３１乃至３４
…スイツチング回路、６１乃至６４…コンデン
サ。

Claims (1)

  1. 【特許請求の範囲】 １ 第１および第２の電圧供給端子、第１および
    第２の出力点、 前記第１の電圧供給端子と前記第１の出力点と
    の間に接続された第１の電流源、 前記第１の電圧供給端子と前記第２の出力点と
    の間に接続された第２の電流源、 実質的に同じ容量の第１のコンデンサおよび第
    ２のコンデンサであつて、第１のコンデンサは前
    記第１の出力点と前記第２の電圧供給端子との間
    に接続され、第２のコンデンサは前記第２の出力
    点と前記第２の電圧供給端子との間に接続されて
    いる前記第１および第２のコンデンサ、 一方の導電型のチヤンネルを有する実質的に同
    じ構造の第１および第２の絶縁ゲート型電界効果
    トランジスタであつて、第１の絶縁ゲート型電界
    効果トランジスタのチヤンネルが前記第１の出力
    点と前記第２の電圧供給端子との間に接続され、
    第２の絶縁ゲート型電界効果トランジスタのチヤ
    ンネルが前記第２の出力点と前記第２の電圧供給
    端子との間に接続され、第１の絶縁ゲート型電界
    効果トランジスタのゲートが前記第２の出力点に
    接続され、第２の絶縁ゲート型電界効果トランジ
    スタのゲートが前記第１の出力点に接続されてい
    る前記第１および第２の絶縁ゲート型電界効果ト
    ランジスタ、 前記第１および第２の電圧供給端子間に第１の
    一方向電圧を供給する手段、 前記第１の出力点を前記第２の電圧供給端子に
    第１の期間の間接続して、前記第１の出力点の電
    位を前記第１の期間の間ほぼ前記第２の電圧供給
    端子の電位に設定する第１のスイツチング手段、 前記第２の出力点を前記第２の電圧供給端子に
    前記第１の期間の間接続して、前記第２の出力点
    の電位を前記第１の期間の間ほぼ前記第２の電圧
    供給端子の電位に設定する第２のスイツチング手
    段、 実質的に同じ容量の第３および第４のコンデン
    サであつて、第３のコンデンサの容量が前記第１
    のコンデンサの容量に匹敵し得るものである前記
    第３および第４のコンデンサ、 第１の信号電圧を供給する手段、 前記第１の信号電圧より小さい第２の信号電圧
    を供給する手段、 前記第１の期間の間、前記第３のコンデンサを
    前記第１の信号電圧に充電させる第３のスイツチ
    ング手段、 前記第１の期間の間、前記第４のコンデンサを
    前記第２の信号電圧に充電させる第４のスイツチ
    ング手段、 前記第１の期間の終りにおいて前記第３のコン
    デンサを前記第１のコンデンサに並列に接続する
    第５のスイツチング手段、および 前記第１の期間の終りにおいて前記第４のコン
    デンサを前記第２のコンデンサに並列に接続する
    第６のスイツチング手段を備え、 これにより前記第１の期間の終りにおいて、前
    記第１および第２のコンデンサ、従つて前記第１
    および第２のトランジスタのゲートが前記第１の
    電流源および第２の電流源を介して充電され、前
    記第２のトランジスタのゲートに現われる初期電
    圧が前記第１のトランジスタのゲートの電圧より
    も高いとき前記第２のトランジスタは導電状態に
    なり、前記第２の出力点の電圧が前記第１のトラ
    ンジスタのゲートに帰還されて前記第１のトラン
    ジスタが非導電状態の留まる電圧比較器。 ２ 特許請求の範囲第１項記載の電圧比較器にお
    いて、前記第１の電流源が反対の導電型のチヤン
    ネルを有する第３の絶縁ゲート型電界効果トラン
    ジスタであり、該第３の電界効果トランジスタの
    チヤンネルは前記第１の電圧供給端子と前記第１
    の出力点との間に接続されており、前記第２の電
    流源が反対の導電型のチヤンネルを有する第４の
    電界効果トランジスタであり、該第４の電界効果
    トランジスタのチヤンネルは前記第１の電圧供給
    端子と前記第２の出力点との間に接続されてお
    り、前記第３および第４のトランジスタのゲート
    はそれぞれのチヤンネルを導電状態にする電位で
    バイアスされる電圧比較器。 ３ 特許請求の範囲第１項記載の電圧比較器にお
    いて、前記第１の絶縁ゲート型電界効果トランジ
    スタおよび第２の絶縁ゲート型電界効果トランジ
    スタがＮチヤンネル形のトランジスタである電圧
    比較器。 ４ 特許請求の範囲第２項記載の電圧比較器にお
    いて、前記第１の絶縁ゲート型電界効果トランジ
    スタおよび第２の絶縁ゲート型電界効果トランジ
    スタがＮチヤンネル形のトランジスタであり、前
    記第３の絶縁ゲート型電界効果トランジスタおよ
    び第４の絶縁ゲート型電界効果トランジスタがＰ
    チヤンネル形のトランジスタである電圧比較器。 ５ 特許請求の範囲第２項記載の電圧比較器にお
    いて、前記第１のスイツチング手段が前記一方の
    導電型のチヤンネルを有する第５の絶縁ゲート型
    電界効果トランジスタを含み、該トランジスタの
    チヤンネルは前記第１の絶縁ゲート型電界効果ト
    ランジスタのチヤンネルに並列に接続されてお
    り、前記第２のスイツチング手段が前記一方の導
    電型のチヤンネルを有する第６の絶縁ゲート型電
    界効果トランジスタを含み、該トランジスタのチ
    ヤンネルは前記第２の絶縁ゲート型電界効果トラ
    ンジスタのチヤンネルに並列に接続されている電
    圧比較器。 ６ 特許請求の範囲第５項記載の電圧比較器にお
    いて、前記第３のスイツチング手段が前記一方の
    導電型のチヤンネルを有する第７の絶縁ゲート型
    電界効果トランジスタおよび前記反対の導電型の
    チヤンネルを有する第８の絶縁ゲート型電界効果
    トランジスタを含み、両トランジスタのチヤンネ
    ル領域は並列に接続されており、前記第４のスイ
    ツチング手段が前記一方の導電型のチヤンネルを
    有する第９の絶縁ゲート型電界効果トランジスタ
    および前記反対の導電型のチヤンネルを有する第
    10の絶縁ゲート型電界効果トランジスタを含み、
    両トランジスタのチヤンネル領域は並列に接続さ
    れており、前記第５のスイツチング手段が前記一
    方の導電型のチヤンネルを有する第11の絶縁ゲー
    ト型電界効果トランジスタおよび前記反対の導電
    型のチヤンネルを有する第12の絶縁ゲート型電界
    効果トランジスタを含み、両トランジスタのチヤ
    ンネル領域は並列に接続されており、前記第６の
    スイツチング手段が前記一方の導電型のチヤンネ
    ルを有する第13の絶縁ゲート型電界効果トランジ
    スタおよび前記反対の導電型のチヤンネルを有す
    る第14の絶縁ゲート型電界効果トランジスタを含
    み、両トランジスタのチヤンネル領域は並列に接
    続されている電圧比較器。 ７ 特許請求の範囲第６項記載の電圧比較器にお
    いて、前記第１のトランジスタが構造的に第２の
    トランジスタと同じであり、前記第３のトランジ
    スタが構造的に第４のトランジスタと同じであ
    り、前記第５のトランジスタが構造的に第６のト
    ランジスタと同じであり、前記第７のトランジス
    タが構造的に第９のトランジスタと同じであり、
    前記第８のトランジスタが構造的に第10のトラン
    ジスタと同じであり、前記第11のトランジスタが
    構造的に第13のトランジスタと同じであり、前記
    第12のトランジスタが構造的に第14のトランジス
    タと同じである電圧比較器。 ８ 特許請求の範囲第６項記載の電圧比較器にお
    いて、前記トランジスタのすべてが単一のモノリ
    シツクシリコン基板に集積化されている電圧比較
    器。
JP60106207A 1984-05-24 1985-05-20 電圧比較器 Granted JPS612416A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/613,480 US4539495A (en) 1984-05-24 1984-05-24 Voltage comparator
US613480 1984-05-24

Publications (2)

Publication Number Publication Date
JPS612416A JPS612416A (ja) 1986-01-08
JPH0325091B2 true JPH0325091B2 (ja) 1991-04-05

Family

ID=24457481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60106207A Granted JPS612416A (ja) 1984-05-24 1985-05-20 電圧比較器

Country Status (3)

Country Link
US (1) US4539495A (ja)
EP (1) EP0162370A3 (ja)
JP (1) JPS612416A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484106B2 (ja) * 2004-12-14 2010-06-16 独立行政法人産業技術総合研究所 ナノ構造の直線溝又は螺旋溝を有する有機薄膜体及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2573211B1 (fr) * 1984-11-09 1986-12-12 Labo Electronique Physique Comparateur synchronise
JPH0793568B2 (ja) * 1985-07-16 1995-10-09 日本電気株式会社 フリップフロップ回路
US4710724A (en) * 1986-04-02 1987-12-01 Motorola, Inc. Differential CMOS comparator for switched capacitor applications
US4910713A (en) * 1988-06-27 1990-03-20 Digital Euipment Corporation High input impedance, strobed CMOS differential sense amplifier
US5332931A (en) * 1991-06-24 1994-07-26 Harris Corporation High speed differential comparator
US5304864A (en) * 1992-08-07 1994-04-19 Rockwell International Corporation Analog maximum/minimum selector circuit
US5463306A (en) * 1993-07-19 1995-10-31 Motorola, Inc. Apparatus for detecting completion of energy transfer in an inductive DC to DC converter
KR950012079A (ko) * 1993-10-29 1995-05-16 발도르프, 옴케 집적 비교기 회로
US5471188A (en) * 1994-10-07 1995-11-28 International Business Machines Corporation Fast comparator circuit
DE69529615D1 (de) * 1995-11-23 2003-03-20 St Microelectronics Srl CMOS-Abfühlverstärker mit Eingangsoffsetspannungsverminderung
US6833631B2 (en) * 2001-04-05 2004-12-21 Van Breems Martinus Apparatus and methods for energy conversion in an ocean environment
GB0212327D0 (en) * 2002-05-29 2002-07-10 Koninkl Philips Electronics Nv Comparator
JP2007146350A (ja) * 2005-11-25 2007-06-14 Eiko Son 礼服及び汎用型礼服システム
ATE503147T1 (de) * 2007-04-25 2011-04-15 Kwh Pipe Ab Oy Verfahren und vorrichtung zum beschichten von rohren
WO2009095717A1 (en) * 2008-01-30 2009-08-06 Chandler Stephen Anthony Gerar Sampling comparators
CN101540598B (zh) * 2008-03-21 2011-07-06 盛群半导体股份有限公司 改善低电压输出的比较器电路架构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4963371A (ja) * 1972-10-19 1974-06-19
US3838404A (en) * 1973-05-17 1974-09-24 Teletype Corp Random access memory system and cell
US4007381A (en) * 1975-04-18 1977-02-08 Bell Telephone Laboratories, Incorporated Balanced regenerative charge detection circuit for semiconductor charge transfer devices
US3993917A (en) * 1975-05-29 1976-11-23 International Business Machines Corporation Parameter independent FET sense amplifier
US4096402A (en) * 1975-12-29 1978-06-20 Mostek Corporation MOSFET buffer for TTL logic input and method of operation
JPS6012717B2 (ja) * 1976-09-10 1985-04-03 日本電気株式会社 絶縁ゲ−ト型電界効果トランジスタを用いた半導体回路
JPS53144232A (en) * 1977-04-28 1978-12-15 Toshiba Corp Sensor circuit for multi-value signal charge transfer device
JPS57127335A (en) * 1981-01-29 1982-08-07 Sharp Corp Output circuit of constant value level
US4412143A (en) * 1981-03-26 1983-10-25 Ncr Corporation MOS Sense amplifier
US4485317A (en) * 1981-10-02 1984-11-27 Fairchild Camera & Instrument Corp. Dynamic TTL input comparator for CMOS devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484106B2 (ja) * 2004-12-14 2010-06-16 独立行政法人産業技術総合研究所 ナノ構造の直線溝又は螺旋溝を有する有機薄膜体及びその製造方法

Also Published As

Publication number Publication date
US4539495A (en) 1985-09-03
JPS612416A (ja) 1986-01-08
EP0162370A2 (en) 1985-11-27
EP0162370A3 (en) 1988-02-17

Similar Documents

Publication Publication Date Title
JPH0325091B2 (ja)
US4807104A (en) Voltage multiplying and inverting charge pump
EP0101571B1 (en) Differential voltage amplifier
US3937982A (en) Gate circuit
US4989003A (en) Autozeroed set comparator circuitry
US6433724B1 (en) Analog-digital converter with single-ended input
US5331322A (en) Current cell for digital-to-analog converter
JP2577387B2 (ja) 逐次比較型ａｄ変換器
US3696305A (en) High speed high accuracy sample and hold circuit
US4728811A (en) Sample-and-hold circuit
US4973975A (en) Initial potential setting circuit for a sample/hold circuit associated with an A/D converter
US5821893A (en) Pipeline type A/D converter
JPH0969761A (ja) コンパレータ
US4616145A (en) Adjustable CMOS hysteresis limiter
EP0210697A2 (en) Producing a digital representation of the time-integral of an electric current
JPS6231863B2 (ja)
JPH0766727A (ja) 電界効果トランジスタで構成されるアナログ信号のサンプリング回路
JPH05218864A (ja) アナログ−デジタル変換器
JPH0149055B2 (ja)
JPS6396800A (ja) Ｃｍｏｓサンプルホ−ルド回路
JP3264758B2 (ja) アナログ・デジタル変換器
JPS6132849B2 (ja)
JPH1155087A (ja) コンパレータ及びａｄ変換回路
GB2256986A (en) An integratable voltage comparator with reduced offset
JPH0548389A (ja) スイツチトキヤパシタ回路