JPS61166079A - 持久記憶セル及びその製造方法 - Google Patents

持久記憶セル及びその製造方法

Info

Publication number
JPS61166079A
JPS61166079A JP60209042A JP20904285A JPS61166079A JP S61166079 A JPS61166079 A JP S61166079A JP 60209042 A JP60209042 A JP 60209042A JP 20904285 A JP20904285 A JP 20904285A JP S61166079 A JPS61166079 A JP S61166079A
Authority
JP
Japan
Prior art keywords
oxide
layer
area
silicon substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60209042A
Other languages
English (en)
Other versions
JPH0587031B2 (ja
Inventor
アンドレア・ラバグリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS ATES Componenti Elettronici SpA filed Critical SGS ATES Componenti Elettronici SpA
Publication of JPS61166079A publication Critical patent/JPS61166079A/ja
Publication of JPH0587031B2 publication Critical patent/JPH0587031B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は薄い酸化物の区域が極めて小さい持久記憶セル
及びその製造方法に関する。
〔従来技術〕
従来知られている持久記憶セルは、多結晶性シリコン制
御ゲートと、カナル区域ならびにドレインおよびソース
用の１対のドープ処理区域を含むその下にある単結晶性
シリコン基板との間に挿入された浮遊多結晶性シリコン
・制御ゲートを備えている。第１の酸化物層が２個のゲ
ートを分離し、第２の酸化物層がさらに浮遊ゲートと基
板との間に挿入されている。浮遊ゲートの一部は、薄い
酸化物すなわちトンネル酸化物の挿入区域を形成するた
めに下にあるドープ処理区域に向ってさらに延びている
が、その目的は電子をドープ処理区域から浮遊ゲートへ
とまたその逆に転送するのを容易にして、すぐ後に生じ
る浮遊ゲートの負荷をそれぞれ正および負の電位にする
ことである。
上記の形の持久セルでは、浮遊ゲートの電位はできるだ
け制御ゲートの電位に近くなければならず、このために
２個のゲート間の電気キャパシタンスは浮遊ゲートと基
板との間にあるキャパシタンスより大でなければならな
いことも知られている。セルを許容寸法内に保持すべき
場合、後者のキャパシタンスについて、特に大きなキャ
パシタンスである薄い酸化物区域のキャパシタンスを減
少させる必要がある。浮遊ゲート内の電流負荷を十分な
ものとするために、薄い酸化物の厚さは一定の最大値を
越えてはならないことを考慮すると、減少させねばなら
ないのは薄い酸化物区域の横方向の寸法である。
〔発明の目的〕
本発明の目的は、薄い酸化物の区域が極めて小さい持久
記憶セルの製造を可能とする製造方法を達成することで
ある。
〔発明の構成〕
本発明により、上記目的は以下の工程より成ることを特
徴とする製造方法により達成される。
（ａ）　　酸化物層および窒化物層で被覆された単結晶
性シリコン基板を製造する工程、 慟）　上記酸化物層および窒化物層の所定の区域を腐食
させて（エツチングして）、上記区域の下にあるシリコ
ン基板をドープ処理する工程、 （Ｃ）　　シリコン基板の上記ドープ処理区域の上に厚
い酸化物を成長させる工程、 （ｄｌ　　上記厚い酸化物の側部の所定寸法部分を腐食
させるとともにシリコン基板のドープ処理区域の下にあ
る縁の一部が覆いをとられるまで窒化物層のアンダーエ
ツチングを行なう工程、 ＋ｅ）　　窒化物層を腐食させる工程、（ｆ）　　シリ
コン基板の上記覆いをとられた縁に薄い酸化物を成長さ
せる工程、及び （幻　酸化物層を挿入して多結晶性シリコンの第１およ
び第２の層を最後に形成する工程。
上記製造方法により得られる持久記憶セルは、第１およ
び第２の多結晶性シリコン層それぞれから作られた浮遊
ゲートと制御ゲートとを有し、また特に、工方向におい
て厚い酸化物腐食区域すなわち従来の平版印刷の寸法に
よって形成され、また他の方向においてはシリコン基板
の１つの縁だけ覆いをとって平版印刷で得られる開口に
比較し、最高１７１０に縮小された開口を与えるように
アンダーエツチングすることによって形成される極めて
小域の薄い酸化物区域を有する。厚い酸化物の広い区域
は基板の残りのドープ処理区域を覆う状態にあり、それ
がドレイン区域を形成する。その結果、浮遊ゲートとド
レイン・ゲートとの間の容量性腐食が明らかに減少し、
これにより２つのゲート間にキャパシタンスを生じさせ
ることを可能とし、所定の性能を有しながら一層小寸法
のセルを可能とする。
厚い酸化物の区域を減少させることも、歩どまりに関し
厚い酸化物の欠陥度を減少させる。
厚い酸化物は、良質の薄い酸化物をその上に成長させる
ことができる薄くドープ処理されたドレイン区域の使用
を可能にする。
従って、本発明の製造方法によれば、小型の持久記憶セ
ルが得られると同時に、高品質かつ高性能のセルが得ら
れる。
本発明の製造方法の諸工程を例示のため添付図面に詳細
に図示する。
〔実施例〕
添付図面に示される本発明による製造方法は、シリコン
酸化物の層とシリコン窒化物の層とによってまず被覆さ
れ、次に活性区域２を隔離するマスクを施され、さらに
周囲区域にフィールド酸化物の成長３を施されるシリコ
ン基板１の使用を必要とする（第１図）。このように、
活性区域２はシリコン酸化物４の層とシリコン窒化物５
の層とによって被覆される（第２図）。
こうして作られた構造物は次に、保護レジスト６で囲ま
れた所定の区域の化学腐食を施され（第３図）、同区域
内で、Ｎ　ドーピングが基板１に拡散され、仕上りセル
のドレインとして機能を有するように設計されたドープ
処理区域７（第３図および第４図）を形成する。
第５図に示される通り、ドープ処理区域７の上には次に
、窒化物層５に開かれた「窓」９とほぼ同じ広さの厚い
酸化物層８が成長される。
次に、レジスト１０を利用して、厚い酸化物８は、第７
図で１点鎖線によって示される「窓」１１で表わされる
側部で化学腐食（エツチング）に付される。この腐食は
、それが窒化物層５の下に浸透するまで継続され、これ
によりシリコン基板内で下にあるドープ処理区域７の縁
１２の覆いをとる結果となるアンダーエツチングが完了
する（第６図）。覆いのとれた縁は第７図において太い
鎖線によって示されている。
次に、窒化物が、シリコンおよび酸化物に関して選択的
な化学腐食に付され、次に縁１２には薄い酸化物すなわ
ちトネンル酸化物１３が成長される（第８図）。
その後、製造工程は、従来の製造方法におけるように！
ｔ！続される。すなわち、セルの浮遊ゲートとなるよう
に設計された第１の多結晶性シリコン層１４のデポジッ
トされ（第８図）、層１４のマスキングが行われ、酸化
物１５の成長が行われ、第２の多結晶性シリコン層１６
のデポジットが行われ、さらに層１６のマスキングそし
てもう１つの酸化物の成長物１７の形成が行われる。
こうして得られる最終的なセル構造物は第９図に示され
ているが、薄い酸化物１３が厚い酸化物８に接し、セル
・トランジスタ・チャンネル区域２２は選択ゲート又は
転送ゲー）２１を備えて完成され、また別のＮ　ドープ
区域１８゜１９、および２０が形成されて、ゲート２１
と下にあるドープ処理区域とから成る補助選択素子を具
備した完成品持久記憶セルが示されている。
記憶セルの最終構造は第１０図にも示されており、ここ
では厚い酸化物８は鎖線で示され、薄い酸化物１３　（
例えば厚さ１００オングストローム）は太い線で示され
て、それにより特にアンダーエツチングによって形成さ
れた方向に寸法が著しく減少されていることを明白にし
ている。メタライズおよびパッシベーションのような従
来法による最終仕上げ処理は未だ行われていない。
第１０図から一層明らかに理解されるように、以上のよ
うに製造されたものは多結晶性シリコンの自動同調２レ
ベル形のセルである。
浮遊ゲート１４を基板の活性区域２と自動同調されたも
のとして製造することも可能である。
しかしこの場合、フィールド酸化物の成長は第１の多結
晶性シリコン層のデポジット後に生じるようにしなけれ
ばならない。したがって製造順序は次の通りでなければ
ならない。
基板酸化および窒化物デポジット； Ｎ　ドーピングのマスキングと拡散； 厚い酸化物の成長とアンダーエツチングによる腐食； 薄い酸化物の成長； 第１の多結晶性シリコン層のデポジット；窒化物の酸化
とデポジット； 活性区域のマスキング、注入およびフィールドの酸化： 第１の多結晶性シリコン層のマスキング；添付図面に示
される製造方法の最終諸工程。
本発明による製造方法（浮遊ゲートが活性基板区域と自
動同調されたものであると否とにかかわらず）は、添付
図面に示される形の従来の薄い酸化物を持つ持久セルの
製造に利用できるだけではなく、いわゆる「合併」セル
、すなわち第９図に参照番号２１で示されるような選択
ゲートすなわち転送ゲートとともに一体的に作られた制
御ゲートを有する持久記憶セルの製造にも利用できるこ
とは注目されるべきである。
【図面の簡単な説明】
第１図は、活性区域のマスキングおよび周囲フィールド
酸化物の成長を既に施された単結晶性シリコン基板の平
面図、第２図は酸化物の層および窒化物の層を活性区域
に被覆した状態の上記基板の第１図のｎ−ｎ線に沿う断
面図、第３図は酸化物および窒化物の層の所定部位を腐
食しかつ同部位の下にあるシリコン基板をドープ処理し
た状態の、第２図と同様な部分の断面図、第４図は、第
３図の平面図、第５図は、基板のドープ処理区域の上に
厚い酸化物を成長させた状態の、第３図に相当する断面
図、第６図は窒化物の層の下まで浸透するように厚い酸
化物の１側部を腐食させ、かつシリコン基板のドープ処
理区域の縁の覆いをとられた部分までアンダーエツチン
グを行った状態の第５図に相当する断面図、第７図は、
第６図の平面図、第８図は、窒化物の層を腐食させ、基
板の覆いをとられた縁に薄い酸化物を成長させかつ多結
晶性シリコンの第１の層をデポジットした状態の、第６
図と同様な断面図、第９図は、次のかつ最終の工程の終
了時、すなわち本発明の製造方法により得られる持久記
憶セルの断面図、第１０図は、最後の仕上げ加工を行う
前の持久記憶セルの最終構造を示す平面図、である。 １・・・シリコン基板、２・・・活性区域、３・・・フ
ィールド酸化物、４・・・シリコン酸化物、５・・・シ
リコン窒化物、６，１０・・・レジスト、７・・・ドー
プ処理区域、８・・・厚い酸化物、９．１１・・・窓。

Claims (1)

  1. 【特許請求の範囲】 １、単結晶性シリコン基板のドープ処理区域の上に置か
    れかつ薄い酸化物区域を含む酸化物層によってそれから
    分離された多結晶性シリコン層から成る浮遊ゲートを有
    し、上記薄い酸化物の区域が極めて小さくかつ上記シリ
    コン基板のドープ処理区域を覆う拡大された厚い酸化物
    の区域に隣接することを特徴とする持久記憶セル。 ２、（ａ）酸化物層および窒化物層で被覆された単結晶
    性シリコン基板を製造すること、 （ｂ）上記酸化物層および窒化物層の所定の区域を腐食
    させて、上記区域の下にあるシリコン基板をドープ処理
    すること、 （ｃ）シリコン基板の上記ドープ処理区域の上に厚い酸
    化物を成長させること、 （ｄ）上記厚い酸化物の側部の所定寸法部分を腐食させ
    るとともにシリコン基板のドープ処理区域の下にある縁
    の１部が露出されるまで窒化物層の下でアンダーエッチ
    ングすること、 （ｅ）上記窒化物層を腐食させること、 （ｆ）シリコン基板の上記露出された縁に薄い酸化物を
    成長させること、及び （ｇ）酸化物層を挿入して多結晶性シリコンの第１およ
    び第２の層を最後に形成することを特徴とする薄い酸化
    物の区域が極めて小さい持久記憶セルの製造方法。 ３、前記単結晶性シリコン基板を、活性区域をマスクし
    てその活性区域のまわりにフィールド酸化物を成長させ
    ることにより先ず製造することを特徴とする特許請求の
    範囲第２項に記載の製造方法。 ４、単結晶性シリコン層の活性区域をマスクして、第１
    の多結晶性シリコン層のデポジット後にフィールド酸化
    物を成長させることを要件とすることを特徴とする特許
    請求の範囲第２項に記載の製造方法。
JP60209042A 1984-09-25 1985-09-24 持久記憶セル及びその製造方法 Granted JPS61166079A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT22812A/84 1984-09-25
IT8422812A IT1213218B (it) 1984-09-25 1984-09-25 Processo per la fabbricazione di una cella di memoria non volatile con area di ossido sottile di dimensioni molto piccole, e cella ottenuta con il processo suddetto.

Publications (2)

Publication Number Publication Date
JPS61166079A true JPS61166079A (ja) 1986-07-26
JPH0587031B2 JPH0587031B2 (ja) 1993-12-15

Family

ID=11200721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209042A Granted JPS61166079A (ja) 1984-09-25 1985-09-24 持久記憶セル及びその製造方法

Country Status (5)

Country Link
US (1) US4622737A (ja)
EP (1) EP0177986B1 (ja)
JP (1) JPS61166079A (ja)
DE (1) DE3581580D1 (ja)
IT (1) IT1213218B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939558A (en) * 1985-09-27 1990-07-03 Texas Instruments Incorporated EEPROM memory cell and driving circuitry
US4742492A (en) * 1985-09-27 1988-05-03 Texas Instruments Incorporated EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor
US5008722A (en) * 1986-03-27 1991-04-16 Texas Instruments Incorporated Non-volatile memory
IT1191561B (it) * 1986-06-03 1988-03-23 Sgs Microelettrica Spa Dispositivo di memoria non labile a semiconduttore con porta non connessa (floating gate) alterabile elettricamente
JPS6480070A (en) * 1987-09-21 1989-03-24 Mitsubishi Electric Corp Semiconductor integrated circuit
US5012307A (en) * 1988-07-15 1991-04-30 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory
US5156991A (en) * 1988-02-05 1992-10-20 Texas Instruments Incorporated Fabricating an electrically-erasable, electrically-programmable read-only memory having a tunnel window insulator and thick oxide isolation between wordlines
US5017980A (en) * 1988-07-15 1991-05-21 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell
JPH0715952B2 (ja) * 1988-04-13 1995-02-22 株式会社東芝 半導体記憶装置
DE3816358A1 (de) * 1988-05-13 1989-11-23 Eurosil Electronic Gmbh Nichtfluechtige speicherzelle und verfahren zur herstellung
US5155055A (en) * 1988-07-15 1992-10-13 Texas Instruments Incorporated Method of making an electrically-erasable, electrically-programmable read-only memory cell with self-aligned tunnel
US5008721A (en) * 1988-07-15 1991-04-16 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell with self-aligned tunnel
US5262846A (en) * 1988-11-14 1993-11-16 Texas Instruments Incorporated Contact-free floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates
IT1229131B (it) * 1989-03-09 1991-07-22 Sgs Thomson Microelectronics Matrice di memoria eprom con struttura a tovaglia e procedimento per la sua fabbricazione.
US5045488A (en) * 1990-01-22 1991-09-03 Silicon Storage Technology, Inc. Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device
EP0464196B1 (en) * 1990-01-22 2002-05-08 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US4964080A (en) * 1990-03-09 1990-10-16 Intel Corporation Three-dimensional memory cell with integral select transistor
US5057446A (en) * 1990-08-06 1991-10-15 Texas Instruments Incorporated Method of making an EEPROM with improved capacitive coupling between control gate and floating gate
US5273926A (en) * 1991-06-27 1993-12-28 Texas Instruments Incorporated Method of making flash EEPROM or merged FAMOS cell without alignment sensitivity
US5225700A (en) * 1991-06-28 1993-07-06 Texas Instruments Incorporated Circuit and method for forming a non-volatile memory cell
US5218568A (en) * 1991-12-17 1993-06-08 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell, an array of such cells and methods for making and using the same
US5479368A (en) * 1993-09-30 1995-12-26 Cirrus Logic, Inc. Spacer flash cell device with vertically oriented floating gate
US5640031A (en) * 1993-09-30 1997-06-17 Keshtbod; Parviz Spacer flash cell process
JP3159850B2 (ja) * 1993-11-08 2001-04-23 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
US5376572A (en) * 1994-05-06 1994-12-27 United Microelectronics Corporation Method of making an electrically erasable programmable memory device with improved erase and write operation
US5424233A (en) * 1994-05-06 1995-06-13 United Microflectronics Corporation Method of making electrically programmable and erasable memory device with a depression
US5680345A (en) * 1995-06-06 1997-10-21 Advanced Micro Devices, Inc. Nonvolatile memory cell with vertical gate overlap and zero birds beaks
DE19620032C2 (de) 1996-05-17 1998-07-09 Siemens Ag Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE19638969C2 (de) * 1996-09-23 2002-05-16 Mosel Vitelic Inc EEPROM mit einem Polydistanz-Floating-Gate und Verfahren zu deren Herstellung
US6147379A (en) * 1998-04-13 2000-11-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7170130B2 (en) 2004-08-11 2007-01-30 Spansion Llc Memory cell with reduced DIBL and Vss resistance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776877A (en) * 1980-10-30 1982-05-14 Fujitsu Ltd Semiconductor memory device and manufacture thereof
JPS5834979A (ja) * 1981-08-27 1983-03-01 Nec Corp 不揮発性半導体記憶装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7500550A (nl) * 1975-01-17 1976-07-20 Philips Nv Halfgeleider-geheugeninrichting.
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
US4409723A (en) * 1980-04-07 1983-10-18 Eliyahou Harari Method of forming non-volatile EPROM and EEPROM with increased efficiency
JPS5857750A (ja) * 1981-10-01 1983-04-06 Seiko Instr & Electronics Ltd 不揮発性半導体メモリ
JPS58130571A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 半導体装置
JPS5927543A (ja) * 1982-08-06 1984-02-14 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776877A (en) * 1980-10-30 1982-05-14 Fujitsu Ltd Semiconductor memory device and manufacture thereof
JPS5834979A (ja) * 1981-08-27 1983-03-01 Nec Corp 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
IT1213218B (it) 1989-12-14
DE3581580D1 (de) 1991-03-07
EP0177986A2 (en) 1986-04-16
JPH0587031B2 (ja) 1993-12-15
EP0177986A3 (en) 1988-01-20
EP0177986B1 (en) 1991-01-30
IT8422812A0 (it) 1984-09-25
US4622737A (en) 1986-11-18

Similar Documents

Publication Publication Date Title
JPS61166079A (ja) 持久記憶セル及びその製造方法
US5597749A (en) Method of making nonvolatile memory cell with crystallized floating gate
US5352619A (en) Method for improving erase characteristics and coupling ratios of buried bit line flash EPROM devices
JP2525144B2 (ja) 不揮発性メモリセル及び関連トランジスタを含む集積構造体の製造方法
JPH0793442B2 (ja) 積層薄膜トランジスター及びその製造方法
US6235585B1 (en) Method for fabricating flash memory device and peripheral area
US4735919A (en) Method of making a floating gate memory cell
JPH02271538A (ja) 半導体装置の製造方法
JP2965283B2 (ja) 薄膜トランジスタの製造方法
JPS60167376A (ja) 半導体装置
JP3297937B2 (ja) 半導体装置及びその製造方法
JP2733910B2 (ja) マスクｒｏｍの製造方法
JP2877556B2 (ja) 不揮発性半導体装置及びその製造方法
JPS62160769A (ja) 薄膜トランジスタ素子
JP2720911B2 (ja) 半導体装置用基板表面を用意する方法
JP3433016B2 (ja) 不揮発性半導体記憶装置の製造方法
JPS6050964A (ja) 半導体装置
JP3093496B2 (ja) 半導体装置の製造方法
JP2556850B2 (ja) 薄膜トランジスタの製造方法
KR950003241B1 (ko) 플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법
JP3197669B2 (ja) 薄膜トランジスタ並びにその製造方法
KR100300862B1 (ko) 박막트랜지스터제조방법
TWI304642B (ja)
KR930004347B1 (ko) 불휘발성 반도체 메모리 소자의 제조방법
JPH03211775A (ja) 半導体不揮発性メモリの製造方法