JPS5986098U - ダイナミック平衡型センス・アンプを含むメモリ - Google Patents
ダイナミック平衡型センス・アンプを含むメモリInfo
- Publication number
- JPS5986098U JPS5986098U JP1983154284U JP15428483U JPS5986098U JP S5986098 U JPS5986098 U JP S5986098U JP 1983154284 U JP1983154284 U JP 1983154284U JP 15428483 U JP15428483 U JP 15428483U JP S5986098 U JPS5986098 U JP S5986098U
- Authority
- JP
- Japan
- Prior art keywords
- precharge
- node
- digit line
- latch
- true
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案によるダイナミック・ランダム・アクセ
ス・メモリ装置の概略回路図、第2図は第1図の回路の
1部を動作させるために用いられる標準的な副構成部品
を図示した概略図、第3図は第1図の回路動作を図解説
明するためのタイミング図である。 S・・・・・・記憶セル、12・・・・・・記憶ノード
、14・・・・・・電界効果トランジスタ、DLl、D
L□・・・・・・ディジット線、SD、 SD・・・・
・・ダミー・セル、R8・・曲性選択線、32・・・・
・・ラッチ・バス、DB、 DB・・・・、・データ・
バス、CS・・・・・・列選択線。
ス・メモリ装置の概略回路図、第2図は第1図の回路の
1部を動作させるために用いられる標準的な副構成部品
を図示した概略図、第3図は第1図の回路動作を図解説
明するためのタイミング図である。 S・・・・・・記憶セル、12・・・・・・記憶ノード
、14・・・・・・電界効果トランジスタ、DLl、D
L□・・・・・・ディジット線、SD、 SD・・・・
・・ダミー・セル、R8・・曲性選択線、32・・・・
・・ラッチ・バス、DB、 DB・・・・、・データ・
バス、CS・・・・・・列選択線。
Claims (5)
- (1) 各々のセルが容量性記憶ノードを有する行と
列に配置された複数個のダイチック記憶セルと、各列の
真及び補ディジット線であって、各記憶セルを行付勢信
号により付勢された時各列の記憶セルの1部の記憶ノー
ドはそれぞれの真ディジット線に接続され、各列の記憶
セルの残りの記憶ノードはそれぞれの補ディジット線に
接続される前記各列の真及び補デ、イジツト線と、行ア
ドレス信号に応答して各行の記憶セルを付勢する各行の
行付勢装置と、 ディジット線のプリチャージ電圧値より所定の値だけ小
さい基準電圧レベルをアドレス付勢信号により記憶セル
に接続されないディジット線に設定する装置と、 真及び補ディジット線の容量値と比較した時に小さい容
量値を各々が有する真及び抽入力ノードを有するセンス
・アンプであって、真入力ノードをラッチ・ノードに接
続する第1トランジスタと抽入カノードをラッチ・ノー
ドに接続する第2トランジスタとを含み、第1トランジ
スタのゲートは抽入カノードの1部であり、か−つ第2
トランジスタのゲートが貫入力ノードの1部である前記
センス・アンプと、 真ディジット線を真入力ノードに接続する第3トランジ
スタと補ディジット線を抽入力ノードに接続する第4ト
ランジスタであって、実質的に常時導通状態にされてい
る前記第3及び第4トランジスタと、 第3及び第4トランジスタのゲートを十分高″゛いレベ
ルにバイアスしてディジット線と入力ノードのプリチャ
ージ電圧レベルを実質的に等しくすることを可能にする
バイアス回路装置と、ラッチ・ノードのプリチャージを
保持し、次いでラッチ台ノードのプリチャージを放電さ
せるラッチ・ノード制御装置と、 第1及び第2トランジスタの導通を実質的に防止するた
めのディジット線を所定の電圧レベルに、ラッチ・ノー
トを十分高い電圧レベルにプリチャージするディジット
線プリチギージ装置と、 行中の記憶セルの行付勢信号を連続的に発生 ′して記
憶セルを各ディジット線に接続し、次いでラッチ−ノー
ド制御装置にラッチ・ノードを放電させてディジット線
の一方を放電させ、他方を実質的に放電させない制御回
路装置と、を含むMO3FET集積回路を含むダイナミ
ック・ランダム・アクセス・メモリ。 - (2) バイアス回路装置は、 少すくとも1列の第3及び第4トランジスタのゲートを
相互稜続して共通ノードを形成する装置と、共通ノード
をプリチャージL2、ディジット線がプリチャージされ
る前に共通ノードを浮かせて、少なくとも部分的に第3
及び第4トランジスタの浮遊容量龜より共通ノードをデ
ィジット線のプリチャージ電圧より閾値だけ上に容量的
にブーストする装置と、 を含む実用新案登録請求の範囲第1項記載のメモリ。 - (3)前記集積回路は外部から印加される最大の供給電
圧であるトーイン供給電圧を有し、ディジット線プリチ
ャージ装置はトンイン供給電圧と実質的に等しいプリチ
ャージ電圧までディジット線を駆動する実用新案登録請
求の範囲第2項記載のメモリ。 - (4)ディジット線プリチャージ装置は、第1プリチヤ
ージ信号に応答して第1プリチヤージ・ノードを電圧供
給部に接続する第1プリチヤージ装置と、 第2プリチヤージ信号に応答して第1プリチヤージ・ノ
ードをそれぞれ真及び補ディジット線に接続する第2及
び第3プリチヤージ装置と、第2プリチヤージ信号の前
に第1プリチヤージ信号を終結させて、 これにより第1プリチヤージ・ノードが電圧供給部から
切離された後もディジット線のプリチャージ電圧を等し
くするプリチャージ制御装置と、 。 を含む実用新案登録請求の範囲第3項記載のメー モ
リ。 - (5)ラッチ・ノード制御装置はラッチ・ノードを次第
に増大する速度で放電させる装置を含む実用新案登録請
求の範囲第4項記載のメモ九
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/644,857 US4061999A (en) | 1975-12-29 | 1975-12-29 | Dynamic random access memory system |
US644857 | 1984-08-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5986098U true JPS5986098U (ja) | 1984-06-11 |
JPS6141198Y2 JPS6141198Y2 (ja) | 1986-11-22 |
Family
ID=24586622
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16084276A Granted JPS5287328A (en) | 1975-12-29 | 1976-12-28 | Dynamic random access memory |
JP4950780A Pending JPS55146695A (en) | 1975-12-29 | 1980-04-15 | Method and device for reading and refreshing optimum logic level of dynamic random access memory |
JP1983154284U Granted JPS5986098U (ja) | 1975-12-29 | 1983-10-04 | ダイナミック平衡型センス・アンプを含むメモリ |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16084276A Granted JPS5287328A (en) | 1975-12-29 | 1976-12-28 | Dynamic random access memory |
JP4950780A Pending JPS55146695A (en) | 1975-12-29 | 1980-04-15 | Method and device for reading and refreshing optimum logic level of dynamic random access memory |
Country Status (6)
Country | Link |
---|---|
US (2) | US4061999A (ja) |
JP (3) | JPS5287328A (ja) |
DE (1) | DE2659248C3 (ja) |
FR (1) | FR2340599A1 (ja) |
GB (4) | GB1567150A (ja) |
IT (1) | IT1073787B (ja) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2719726A1 (de) * | 1976-05-03 | 1977-11-24 | Texas Instruments Inc | Speicheranordnung |
DE2623219B2 (de) * | 1976-05-24 | 1978-10-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Betreiben einer Leseverstärkerschaltung für einen dynamischen MOS-Speicher und Anordnung zur Durchführung dieses Verfahrens |
JPS538528A (en) * | 1976-07-12 | 1978-01-26 | Nec Corp | Memory circuit |
SU928405A1 (ru) * | 1976-08-05 | 1982-05-15 | Предприятие П/Я Р-6429 | Усилитель считывани дл интегрального запоминающего устройства |
JPS5384636A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Sense amplifier circuit |
JPS5925311B2 (ja) * | 1977-02-14 | 1984-06-16 | 日本電気株式会社 | 感知増幅器 |
US4144589A (en) * | 1977-07-08 | 1979-03-13 | Xerox Corporation | Precharged data line driver |
JPS5457921A (en) * | 1977-10-18 | 1979-05-10 | Fujitsu Ltd | Sense amplifier circuit |
JPS5472641A (en) * | 1977-11-21 | 1979-06-11 | Toshiba Corp | Voltage detection circuit |
JPS5475942A (en) * | 1977-11-29 | 1979-06-18 | Mitsubishi Electric Corp | Sense amplifier of drynamic type |
JPS6048073B2 (ja) * | 1978-01-26 | 1985-10-25 | 日本電気株式会社 | メモリ回路 |
JPS5817997B2 (ja) * | 1978-03-31 | 1983-04-11 | 株式会社日立製作所 | メモリシステム |
US4533843A (en) * | 1978-09-07 | 1985-08-06 | Texas Instruments Incorporated | High performance dynamic sense amplifier with voltage boost for row address lines |
US4239993A (en) * | 1978-09-22 | 1980-12-16 | Texas Instruments Incorporated | High performance dynamic sense amplifier with active loads |
US4543500A (en) * | 1978-09-22 | 1985-09-24 | Texas Instruments Incorporated | High performance dynamic sense amplifier voltage boost for row address lines |
US4748349A (en) * | 1978-09-22 | 1988-05-31 | Texas Instruments Incorporated | High performance dynamic sense amplifier with voltage boost for row address lines |
US4370575A (en) * | 1978-09-22 | 1983-01-25 | Texas Instruments Incorporated | High performance dynamic sense amplifier with active loads |
JPS5545188A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Dynamic random access memory unit |
DE2954688C2 (de) * | 1978-10-06 | 1996-01-04 | Hitachi Ltd | Halbleiterspeicher |
US4272834A (en) | 1978-10-06 | 1981-06-09 | Hitachi, Ltd. | Data line potential setting circuit and MIS memory circuit using the same |
US4274013A (en) * | 1979-02-09 | 1981-06-16 | Bell Telephone Laboratories, Incorporated | Sense amplifier |
JPS55150188A (en) * | 1979-05-10 | 1980-11-21 | Nec Corp | Memory circuit |
US4262342A (en) * | 1979-06-28 | 1981-04-14 | Burroughs Corporation | Charge restore circuit for semiconductor memories |
JPS5931155B2 (ja) * | 1979-10-11 | 1984-07-31 | インターナシヨナルビジネス マシーンズ コーポレーシヨン | 感知増幅回路 |
JPS5665396A (en) * | 1979-10-31 | 1981-06-03 | Mitsubishi Electric Corp | Semiconductor memory circuit |
US4305139A (en) * | 1979-12-26 | 1981-12-08 | International Business Machines Corporation | State detection for storage cells |
US4291393A (en) * | 1980-02-11 | 1981-09-22 | Mostek Corporation | Active refresh circuit for dynamic MOS circuits |
US4330851A (en) * | 1980-03-21 | 1982-05-18 | Texas Instruments Incorporated | Dynamic decoder input for semiconductor memory |
US4287576A (en) * | 1980-03-26 | 1981-09-01 | International Business Machines Corporation | Sense amplifying system for memories with small cells |
JPS6045499B2 (ja) * | 1980-04-15 | 1985-10-09 | 富士通株式会社 | 半導体記憶装置 |
US4397003A (en) * | 1980-06-02 | 1983-08-02 | Mostek Corporation | Dynamic random access memory |
DE3028754C2 (de) * | 1980-07-29 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | Dynamischer Leseverstärker für MOS-Halbleiterspeicher |
JPS5755592A (en) * | 1980-09-18 | 1982-04-02 | Nec Corp | Memory device |
JPS57106228A (en) * | 1980-12-24 | 1982-07-02 | Fujitsu Ltd | Semiconductor circuit |
US4413329A (en) * | 1980-12-24 | 1983-11-01 | International Business Machines Corporation | Dynamic memory cell |
JPS5823388A (ja) * | 1981-08-05 | 1983-02-12 | Nec Corp | メモリ装置 |
JPS5837896A (ja) * | 1981-08-31 | 1983-03-05 | Fujitsu Ltd | Mosダイナミック回路 |
JPS5848294A (ja) * | 1981-09-16 | 1983-03-22 | Mitsubishi Electric Corp | Mosダイナミツクメモリ |
DE3207498A1 (de) * | 1982-03-02 | 1983-09-08 | Siemens AG, 1000 Berlin und 8000 München | Integrierter dynamischer schreib-lese-speicher |
FR2528613B1 (fr) * | 1982-06-09 | 1991-09-20 | Hitachi Ltd | Memoire a semi-conducteurs |
US4493056A (en) * | 1982-06-30 | 1985-01-08 | International Business Machines Corporation | RAM Utilizing offset contact regions for increased storage capacitance |
JPS5948889A (ja) * | 1982-09-10 | 1984-03-21 | Hitachi Ltd | Mos記憶装置 |
US4584672A (en) * | 1984-02-22 | 1986-04-22 | Intel Corporation | CMOS dynamic random-access memory with active cycle one half power supply potential bit line precharge |
JPS6150284A (ja) * | 1984-08-17 | 1986-03-12 | Mitsubishi Electric Corp | シエアドセンスアンプ回路の駆動方法 |
JPS61144795A (ja) * | 1984-12-17 | 1986-07-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
US4694205A (en) * | 1985-06-03 | 1987-09-15 | Advanced Micro Devices, Inc. | Midpoint sense amplification scheme for a CMOS DRAM |
JPS61267995A (ja) * | 1986-05-09 | 1986-11-27 | Toshiba Corp | Mosダイナミツクメモリ装置 |
US4882507B1 (en) * | 1987-07-31 | 1993-03-16 | Output circuit of semiconductor integrated circuit device | |
US5687109A (en) * | 1988-05-31 | 1997-11-11 | Micron Technology, Inc. | Integrated circuit module having on-chip surge capacitors |
JPH0762955B2 (ja) * | 1989-05-15 | 1995-07-05 | 株式会社東芝 | ダイナミック型ランダムアクセスメモリ |
JP2614514B2 (ja) * | 1989-05-19 | 1997-05-28 | 三菱電機株式会社 | ダイナミック・ランダム・アクセス・メモリ |
US5392241A (en) * | 1993-12-10 | 1995-02-21 | International Business Machines Corporation | Semiconductor memory circuit with block overwrite |
US5982202A (en) * | 1998-05-13 | 1999-11-09 | Dallas Semiconductor Corporation | Method and apparatus for pre-biasing inputs to a latching portion of a sensing amplifier |
CA2277717C (en) | 1999-07-12 | 2006-12-05 | Mosaid Technologies Incorporated | Circuit and method for multiple match detection in content addressable memories |
US6515896B1 (en) * | 2001-07-24 | 2003-02-04 | Hewlett-Packard Company | Memory device with short read time |
US6535426B2 (en) * | 2001-08-02 | 2003-03-18 | Stmicroelectronics, Inc. | Sense amplifier circuit and method for nonvolatile memory devices |
US8255623B2 (en) * | 2007-09-24 | 2012-08-28 | Nvidia Corporation | Ordered storage structure providing enhanced access to stored items |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3514765A (en) * | 1969-05-23 | 1970-05-26 | Shell Oil Co | Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories |
US3601629A (en) * | 1970-02-06 | 1971-08-24 | Westinghouse Electric Corp | Bidirectional data line driver circuit for a mosfet memory |
DE2309192C3 (de) * | 1973-02-23 | 1975-08-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung |
JPS5040246A (ja) * | 1973-08-03 | 1975-04-12 | ||
US3940678A (en) * | 1974-12-31 | 1976-02-24 | Yamatake-Honeywell Company Ltd. | Multi-input switching means |
-
1975
- 1975-12-29 US US05/644,857 patent/US4061999A/en not_active Expired - Lifetime
-
1976
- 1976-11-08 US US05/741,720 patent/US4061954A/en not_active Expired - Lifetime
- 1976-12-16 GB GB32333/78A patent/GB1567150A/en not_active Expired
- 1976-12-16 GB GB52563/76A patent/GB1566408A/en not_active Expired
- 1976-12-16 GB GB32332/78A patent/GB1567149A/en not_active Expired
- 1976-12-16 GB GB31200/78A patent/GB1567148A/en not_active Expired
- 1976-12-23 IT IT52763/76A patent/IT1073787B/it active
- 1976-12-28 DE DE2659248A patent/DE2659248C3/de not_active Expired
- 1976-12-28 JP JP16084276A patent/JPS5287328A/ja active Granted
-
1977
- 1977-04-26 FR FR7712611A patent/FR2340599A1/fr active Granted
-
1980
- 1980-04-15 JP JP4950780A patent/JPS55146695A/ja active Pending
-
1983
- 1983-10-04 JP JP1983154284U patent/JPS5986098U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5540956B2 (ja) | 1980-10-21 |
US4061954A (en) | 1977-12-06 |
FR2340599A1 (fr) | 1977-09-02 |
JPS5287328A (en) | 1977-07-21 |
GB1567150A (en) | 1980-05-14 |
IT1073787B (it) | 1985-04-17 |
GB1567148A (en) | 1980-05-14 |
GB1566408A (en) | 1980-04-30 |
FR2340599B1 (ja) | 1981-10-16 |
GB1567149A (en) | 1980-05-14 |
DE2659248A1 (de) | 1977-07-14 |
DE2659248B2 (ja) | 1979-01-18 |
JPS6141198Y2 (ja) | 1986-11-22 |
JPS55146695A (en) | 1980-11-15 |
DE2659248C3 (de) | 1986-06-19 |
US4061999A (en) | 1977-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5986098U (ja) | ダイナミック平衡型センス・アンプを含むメモリ | |
US4367540A (en) | Dynamic memory with an interchangeable pair of data lines and sense amplifiers | |
US4879692A (en) | Dynamic memory circuit with improved sensing scheme | |
US4025907A (en) | Interlaced memory matrix array having single transistor cells | |
US3993917A (en) | Parameter independent FET sense amplifier | |
US4125878A (en) | Memory circuit | |
JP2698030B2 (ja) | Dram構造 | |
GB1445010A (en) | Memory system incorporating a memory cell and timing means on a single semiconductor substrate | |
US4031522A (en) | Ultra high sensitivity sense amplifier for memories employing single transistor cells | |
JPH0447584A (ja) | 半導体メモリ | |
JPH01130391A (ja) | 半導体メモリ | |
US4625300A (en) | Single-ended sense amplifier for dynamic memory array | |
US4054865A (en) | Sense latch circuit for a bisectional memory array | |
EP0048464A2 (en) | Semiconductor memory device | |
US4809230A (en) | Semiconductor memory device with active pull up | |
US4443868A (en) | Semiconductor memory device | |
US4409672A (en) | Dynamic semiconductor memory device | |
US7952946B2 (en) | No-disturb bit line write for improving speed of eDRAM | |
JPH0223958B2 (ja) | ||
US4926381A (en) | Semiconductor memory circuit with sensing arrangement free from malfunction | |
KR20010014011A (ko) | 가변 전압 분리 게이트 | |
US4823322A (en) | Dynamic random access memory device having an improved timing arrangement | |
EP0426071B1 (en) | Semiconductor memory apparatus | |
US4733373A (en) | Dynamic memory with improved arrangement for precharging bit lines | |
JP2012160230A (ja) | 半導体装置 |