JPS5865486A - 電子楽器 - Google Patents

電子楽器

Info

Publication number
JPS5865486A
JPS5865486A JP56163393A JP16339381A JPS5865486A JP S5865486 A JPS5865486 A JP S5865486A JP 56163393 A JP56163393 A JP 56163393A JP 16339381 A JP16339381 A JP 16339381A JP S5865486 A JPS5865486 A JP S5865486A
Authority
JP
Japan
Prior art keywords
signal
circuit
key
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56163393A
Other languages
English (en)
Other versions
JPH0213319B2 (ja
Inventor
富沢　祀夫
秀雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP56163393A priority Critical patent/JPS5865486A/ja
Publication of JPS5865486A publication Critical patent/JPS5865486A/ja
Priority to US06/693,211 priority patent/US4558624A/en
Publication of JPH0213319B2 publication Critical patent/JPH0213319B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00—Details of electrophonic musical instruments
    • G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H2210/00—Aspects or methods of musical processing having intrinsic musical character, i.e. involving musical theory or musical parameters or relying on musical knowledge, as applied in electrophonic musical tools or instruments
    • G10H2210/095—Inter-note articulation aspects, e.g. legato or staccato

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は鍵タッチに応じたアタックピッチコントロー
ルを行なう電子楽器に関する。
アタックピッチコントロールとは、音の出始めの短期間
の間楽音のピッチを繰返し変動させる制御である。例え
ば管楽器における吹き始めのピッチの乱れのように音の
出始めのピッチの乱れを模倣するために、このアタック
ピッチコントロールという技法が電子楽器において用い
られる。従来の電子楽器におけるアタックピッチコント
ロールでは、ピッチずれの初期深さ等の制御要素は選択
スイッチ等によって一旦設定されると以後その設定が変
更されない限り常に一定であった。そのため、表現力に
乏しいアタックピッチコントロールしか実現できなかっ
た。
この発明は上述の点に鑑みてなされたもので、表現力豊
かなアタックピッチコントロールを実現する電子楽器を
提供することを目的とする。この目的の達成のため、こ
の発明では、鍵の押圧力あるいは抑圧速度あるいは抑圧
速さ等にもとづき鍵タッチを検出するタッチ検出手段を
具備し、音の出始めで楽音信号のピッチを変調制御する
ためのアタックピッチ制御手段においてそのピッチ変調
における変調要素の１または複数を前記タッチ検出手段
の出力に応じて制御するようにしたことを特徴としてい
る。変調要素としては、ピッチずれの深さ、あるいはそ
の深さを時間的に変化させるエンベロープ、あるいは変
調信号の繰返し周期、あるいはアクツクピッチ変調をか
ける期間等様々の要素がある。好適な実施例においては
、アタックピッチの最大ピッチずれ量を鍵タッチに応じ
て設定制御するようにしている。典型的なアクツクピッ
チコントロールの態様は、初期のピッチずれが最大であ
り、以後次第に減衰する深さエンベロープに従って周期
的なピッチ変調を行雇う。その場合、初期のピッチずれ
量が鍵タッチに応じて設定制御される。
以下添付図面を参照してこの発明の実施例を詳細に説明
しよう。
発明の基本構成を示す実施例の説明 第１図に示す実施例はこの発明の基本構成を示すもので
、鍵盤４１０は複数の鍵を具えており、この鍵盤４１０
で押圧された鍵を押鍵検出装置４１２で検出する。楽音
発生装置４１３は押鍵検出装置４１２の出力にもとづき
押圧鍵に対応する楽音信号を発生する。タッチ検出装置
４１１は鍵盤４１０で押圧された鍵に関する抑圧力ある
いは押圧速度あるいは抑圧深さ等（要するに鍵タッチを
検出し得るものであれば何でもよい）にもとづき鍵タッ
チを検出する。アタックピンチ制御装置４１４は、楽音
発生装置４１３で発生する楽音信号のピンチを音の出始
めで（発音開始時点から所定期間の間で）変調制御する
だめのもので、かつそのピッチ変調における変調要素の
１つまたは複数をタッチ検出装置４１１の出力に応じて
制御する。押鍵検出装置４１２は、新たな鍵が押圧され
たときその新たな鍵の発音開始タイミングに対応してア
タックピッチスタート信号Ａｓｓを発生し、アタックピ
ッチ制御装置４１４に与える。アタックピッチ制御装置
４１４は変調信号発生手段を含んでおシ、アタックピッ
チスタート、信号ＡＳＳにもとづき変調信号の発生動作
を開始する。典型的なアクツクピッチコントロールのた
めの変調信号は、初期の深さくピンチずれ）が最大であ
り、以後次第にその深さが減衰するエンベロープによっ
て深さ制御された周期的な信号である。勿論、変調信号
のエンベロープ形状は上述のような典型例に限定される
わけではない。タッチ検出装置４．１１は、鍵の押し始
めにおける鍵タッチを示すイニシャルタッチ検出信号を
出力し、アタックピッチ制御装置４１４、に与える。ア
タックピンチ制御装置４１４では一′このイニシャルタ
ッチ検出信号に応じて前記変調信号のエンベロープの最
大値（典型的には初期値）を設定する。この変調信号に
よって楽音発生装置４１３で発生する楽音信号のピンチ
を変調する。その結果、鍵タッチに応じたアタックピン
チコントロールが付与された楽音信号が発生し、サウン
ドシステム４１５を経て発音される。
よシ詳細な実施例の全体構成説明 次に、この発明を適用した電子楽器のより具体的な実施
例につき第２図以降の図を参照して説明する。第２図は
、第３図以降に分割して示された電子楽器の各詳細部分
の関連を大まかに示す全体構成ブロック図である。鍵盤
１０は楽音の音高（音名）を選択するだめの複数の鍵を
具えそいる。
タッチセンサ１１は６鍵のタッチを検出して鍵タッチに
対応する出力信号を生じるものである。押鍵検出部１２
は鍵盤１０で押圧された鍵を検出し押圧鍵を示す情報Ｔ
ＤＭを出力する。この押鍵検□出部１２では６鍵に対応
するキースイッチを走査するようになっており、そのた
めにカウンタ１３の出力が利用される。発音割当て回路
（キーアサイナ）１４は押圧鍵に対応する楽音を限られ
た数の楽音発生チャンネルのいずれかに割当てて発生さ
せるためのものであり、一実施例として単音キーアサイ
ナ１４Ａと複音キーアサイナ１４Ｂとを含んでおり、こ
の電子楽器を単音モードまたは複音モードのどちらか一
方で選択的に動作させることができるようになっている
。そのために発音割当て回路１４に関連して単音モード
選択スイッチＭＯＮＯ−８Ｗが設けられており、該スイ
ッチＭＯＮＯ−８Ｗがオンのとき単音モード選択信号Ｍ
ＯＮＯとしてＩ　ＩＩが該回路１４及びその他必要な回
路に与えられてこの電子楽器が単音モードで動作するよ
うになっている。スラー効果選択スイッチ５Ｌ−３Ｗは
スラー効果を選択するためのスイッチであり、該スイッ
チ５Ｌ−８Ｗがオンのときスラーオン信号５ＬＯＮとし
て６１″が発音割当て回路１４に与えられ、スラー効果
が可能になる。この実施例においてスラー効果とは、単
音モードでこの電子楽器が動作しているときに押圧鍵が
レガート形式で変更された（古い押圧鍵を完全に離鍵す
る前に新しい押圧鍵を押圧する）場合、発生楽音のピッ
チを古い押圧鍵のピッチから新しい押圧鍵のピッチへと
滑らかに変化させることをいう。
各種効果設定操作子群１５は、ビブラート、イニシャル
タッチコントロール、アフタータッチコントロール等の
各種効果の制御要素（時間、スピード、レベル等）の制
御量を設定するだめの可変操作子を夫々具えており、そ
こにおいて、タッチコントロール用の制御要素に対応す
る操作子はタッチセｙす１１の出力信号の感度を調整す
るようになっている。各種効果の一例を示せば、ピッチ
コントロール関係が、「ビブラート」、［ディレィビブ
ラート」、「アタックピッチコントロール」、「アフタ
ータッチビブラート」及び前述の「スラー」などであり
、レベルコントロール関係カ「イニシャルタッチレベル
コントロール」、［アフタータッチレベルコントロール
」、「エンベロープのサスティン時間制御」などである
。「ディレィビブラート」は楽音の発音開始時から成る
時間経過後にビブラートを徐々に付与する効果であり、
「アタックピッチコントロール」は楽音の立上り時にお
いてビブラートを付与する効果である。この実施例では
、「アタックピッチコントロール」は鍵タッチに応答し
て（好ましくはイニシャルタッチに応答して）制御され
るようになっている。
ヤ 「アフタータッチビブラート」は鍵タッチ特に持続的押
圧状態における鍵タッチに応答してビブラートを制御す
るものである。「イニシャルタッチレベルコントロール
」は鍵を押し下げたときのつまり押圧当初の鍵タッチ（
これをイニシャルタッチという）に応じて楽音のレベル
を制御すること、「アフタータッチレベルコントロール
」は持続的抑圧状態における鍵タッチ（これをアフター
タッチという）に応じて楽音のレベルを制御すること、
である。イニシャルタッチ及びアフタータッチに応じた
制御は音高（ピッチ）、音量（レベル）のみならず音色
その他の楽音要素に対しても行なえる。
この実施例では、操作子群１５から出力される各操作子
に対応する設定データはアナログ電圧で表わされており
、アナログ電圧マルチプレクサ１６でこれらのアナログ
電圧を時分割多重化する。アナログ／ディジタル変換（
以下単にＡ　／　Ｄ変換という）部１７は、Ａ　／　Ｄ
変換器１８と制御及び記憶部１９とを含んでおり、マル
チプレクサされたアナログ電圧をＡ／Ｄ変換すると共に
、ディジタル変換された各操作子の設定データを夫々記
憶し、デマルチプレクスする。マルチプレクサ１６にお
ける時分割多重化とＡ／Ｄ変換部１７における制御のた
めにカウンタ１３の出力が利用される。
この実施例ではイニシャルタッチとアフタータッチの検
出を共通のタッチセンサを用いて行なうようにしている
。すなわち、タッチセンサ１１としてアフタータッチ検
出可能なものを用い、このタッチセンサ１１の出力信号
を鍵押圧開始時から所定時間の間イニシャルタッチ検出
のために選択し、選択したタッチセンサ出力信号にもと
づいてイニシャルタッチを検出するようにしている。例
えば、鍵押圧開始時から所定時間の間選択したタッチセ
ンサ出力信号のピーク値をホールドし、このピーク値を
イニシャルタッチ検出信号として用いる。そのために、
鍵押圧開始時から所定時間（例えば入間の聴覚ではほと
んど無視できる程度の１０ｍ５程度の時間）の間発音割
当て回路１４からイニシャルセンシング信号Ｉｓを出力
し、この信号Ｉｓによってマルチプレクサ１６及びＡ／
Ｄ変換部１７を制御してこの間は専ら上述のイニシャル
タッチ検出を行なうようにしている。同時に、発音割当
て回路１４では、イニシャルセンシング信号Ｉｓを出力
する間は楽音の発音開始を遅らすようにしている。これ
は、イニシャルタッチが検出される前に発音開始きれる
のを禁止し、発音開始と同時にイニシャルタッチコノト
ロールを施すようにするためである。尚、前述の通り、
この実施例ではアタックピッチコントロールもイニシャ
ルタッチに応じて行なわれる。
効果付与回路２０は、ピッチコントロール関係の各種効
果を付与するための回路であり、ビブラート、ディレィ
ビブラート、アタックピッチコントロール、及びアフタ
ータッチビブラートに関しては楽音周波数を変調するだ
めの変調信号ＶＡＬを出力し、スラー効果に関してはス
ラー効果を付与した楽音周波数情報ＳＫＣを出力する。
Ａ　／　Ｄ変換部１７から出力される各種効果設定操作
子の設定データのうちピッチコントロール関係の設定デ
ータが効果付与回路２０に与えられ、レベルコントロー
ル関係の設定データは楽音信号発生部２１に与えられる
。発音割当て回路１４から効果付与回路２０にはアタッ
クピッチスタート信号ＡＳとスラースタート信号ＳＳ及
び単音モードのときの押圧鍵を示すキーコードＭＫＣが
与えられる。尚、単音キーアサイナ１４Ａにおいては押
圧鍵の中の単−鍵（例えば最高または最低押圧鍵）を選
択して単音モード用の押圧鍵キーコードＭＫＣとして出
力するようになっている。
アタックピッチデータＲＯＭ　（リードオンリメモリの
略）２２には、アタックピッチコントロールを付与すべ
き各種音色に対応してアタックピッチ制御データＡＰＳ
　、ＡＰＲ、ＡＰＥＲを夫々予じめ記憶している。アタ
ックピッテコ／ドロー／Ｌ／は、例えば各音色に適した
態様で制御が行なわれるようになっておシ、管楽器の吹
き始めのピッチの乱れを表現できることから特に管楽器
系音色に適した効、朱である。そのため、音色選択スイ
ッチ２３で選択された音色に応じてその音色に適したア
タックピッチコントロールを実現し得る値をもつ制御デ
ータＡＰＳ　、ＡＰＲ，ＡＰＥＲをＲＯＭ２２から読み
出すようになっている。アタックピッチの制御態様を決
定する要素は、初期の（音の出始めの）ヒ：ツチずれの
深さと、ピッチずれの深さの時間的変化を示すエンベロ
ープと、ピッチずれの繰返し周波数である。初期のピッ
チずれの深さすなわちアタックピッチの初期値は、前述
のイニシャルタッチ検出データに応じて設定される。
詳しくは、音色に対応するアタックピッチ初期値係数デ
ータＡＰＳによってイニシャルタッチ検出データをスケ
ーリングすることによシイニシャルタッチ及び音色に応
じたアタックピッチ初期値を設定する。ピッチずれの深
さの時間的変化を示すｘ　ｙ　ヘｏ　−フハ、アタック
ピッチエンベロープレートデータＡＰＥＲによって設定
される。ピッチずれの繰返し周波数はアタックピッチレ
ートデータＡＰＲによるで設定される。
効果付与回路２０は、アタックピンチスタート信号Ａｓ
が与えられたとき上述のような各データにもとづいてア
タックピッチコントロール用ノ変調信号ＶＡＬの形成を
開始し、その後、通常のビブラートあるいはディレィビ
ブラートあるいはアフタータッチビブラートのための変
調信号ＶＡＬを形成する。後述するように、変調信号Ｖ
ＡＬを形成するために効果付与回路２０では、変調周波
数及び変調の深さの制御が容易になるような工夫が施さ
れている。また、効果付与回路２０では、スラースター
ト信号ＳＳが与えられたとき単音モード用押圧鍵の楽音
周波数情報ＳＫＣを古い押圧鍵に対応する値から新たな
押圧鍵に対応する値まで滑らかに変化させる処理を行な
う。新たな押圧鍵は発音割当て回路１４から与えられる
単音モード用押圧鍵キーコードＭＫＣによって示されて
いる。
楽音信号発生部２１では、単音モード時は効果付与回路
２０から与えられる単音モード用の楽音周波数情報ＳＫ
Ｃにもとづき楽音信号を発生し、複音モード時は発音割
当て回路１４（複音キーアサイナ１４Ｂ）から与えられ
る複数の各チャンネルに割当てられた押圧鍵を示すキー
コードＰＫＣにもとづき複数のチャンネルで楽音信号を
夫々発生する。これらの楽音信号は、変調信号ＶＡＬに
応じてその周波数（ピッチ）が変調され、かつＡ／Ｄ変
換部１７からのレベルコントロールデータに応じてその
音量レベルが制御される。更に、これらの楽音信号には
音色選択スイッチ２６で選択された音色が付与され、サ
ウンドシステム２４に与ｔられる。
次に、第２図各部の詳細例について説明する。
押鍵検出部及び単音キーアサイナの説明第３図には押鍵
検出部１２及びカウンタ１３の詳細例が示されており、
第４図には単音キーアサイナ１４Ａの詳細例が示されて
いる。カウンタ１３は、２相のシステムクロックパルス
φ１．φ２によって制御される１６ステージ／１ビツト
のシフトレジスタ２５と、１ビット分の半加算器２６と
、シフトレジスタ２５の内容を定期的にラッチするラッ
チ回路２７とを含み、シリアル演算によってカウント動
作を行なう。このカウンタ１３に限らず、以下で説明す
る詳細例においては随所でシリアル演算が用いられ、回
路構成の節約に寄与している。押鍵検出部１２は、鍵盤
１０の６鍵に対応するキースイッチをマトリクス状に配
列したキースイッチマトリクス２８と、このマトリクス
２８における半オクターブ毎の入力ラインに走査信号を
供給するデコーダ２９と、このマトリクス２８における
各半オクターブ内の６つの各音名に対応する出力ライン
の信号を多重化するマルチプ、レクサ３０とを含んでい
る。キースイッチマトリクス２８は高音側のキースイッ
チから順に走査されるようになっており、単音キーナサ
イナ１４Ａでは最高押圧鍵を単音モー　ド用の押圧鍵と
して選択するようになっている。
キースイッチマトリクス２８における１鍵分の走査時間
換言すれば単音キーアサイナ１４Ａにおける１鍵分の処
理時間（これを１キータイムということにする）は第５
図に示すように３２個のタイムスロットから成る。１タ
イムスロツトめ長さはシステムクロックパルスφ１．φ
２の１周期に対応し、例えば０．５／７ｓである。従っ
て、ｌキータイムの長すは１６μｓである。この１キー
タイム内の各タイムスロットあるいは区間に同期して様
々な処理が制御されるようにな′っている。そのために
、第５図に示すような各種のタイミング信号が図示しな
いタイミング信号発生回路で発生され、様々な回路に供
給されるようになっている。３２個のタイムスロットの
各々は１６μＳの周期で繰返しあられれる。１キータイ
ム内における個々のタイムスロットを区別するために発
生順序の早い方から順番に第１乃至第３２タイムスロツ
トということにする。各種タイミング信号の発生タイミ
ング及び発生周期及びパルス幅を一目瞭然にするために
、以下の法則で各タイミング信号に符号をつけるものと
する。例えばｒｌｙ８Ｊのように文字「り」を挾んで前
後に数字が記されている場合は、前者の数字は１キータ
イムにおいてパルスが最初に発生するタイムスロット順
位を示し、連名の数字はパルスが繰返し発生する周期を
タイムス。ロット数で示している。例えば信号１ｙ８は
、第５図に示すように最初は第１タイムスロツトで発生
し、以後は８タイムスロツト毎に、つまり第９、第１７
、第２５タイムスロツトで夫々パルス（１”）力発生す
る。次に、ｒｌｙ８ｓ］のように末尾に文字「Ｓ」が追
加されているものは、パルス幅がＪりイムスロット幅全
部ではなく、１タイムスロツトの前半でつまシクロツク
パルスφ２のパルスＩＩＩＫ同期して発生することを意
味する。また、［１Ｔ８Ｊのように、文字「Ｔ」を挾ん
宝前後に数字が記されている場合は、前者の数字によっ
て示されるタイムスロット順位から後者の数字によって
示されるタイムスロット順位までパルス（１”）が持続
して発生するものとし、かつその周期は３２タイムスロ
ツトであるとする。例えば信号ＩＴ８は第、ｌタイムス
ロットから第８タイムスロツトまでの区間で持続°的に
発生する８タイムスロツト分のパルス幅をもち、かっ３
２タイムスロツトの周期で繰返し発生する。また、［Ｉ
Ｔ６ｙ８Ｊのように、パルス幅表示「１Ｔ６Ｊの次に文
字「ｙ」と数字が続く場合は、文字ｒｙＪの次に記され
た数字によって繰返し周期をタイムスロット数によって
示している。例えば信号ＩＴ６ｙ８は、最初に第１タイ
ムスロツトから第６タイムスロツトまでの６タイムラ６
ソト幅で発生したパルスが８タイムスロツト分の繰返し
周期で、つま９第９乃至第１４タイムスロツトまで、及
び第１７乃至第２２タイムスロツトまで、及び第２５乃
至第３０タイムスロツトまでの各区間でパルス発生する
ことを意味する。
第３図において、加算器２６０入力Ａにはシフトレジス
タ２５の最終ステージの出力Ｑ１６が加えられ、入力Ｃ
ｉにはオア回路６１を介して信号１７ｙ３２が与えられ
る。従って、信号１７ｙ３２がＩＩ　Ｉ　ＩＩとなる第
１７タイムスロツトにおいてシフトレジスタ２５の最終
ステージ出力に１”が加算されることになる。入力Ａ及
びＣｉが共に１”でキャリイアウド信号が生じるとき、
キャリイアウド出力Ｃ６＋１は演算タイミングよりも１
タイムスロツト遅れて１″となるものとする。Ｃ０の次
に付加した記号＋１は１タイムスロツトの遅れを示す。
以下で出てくる加算器のキャリイアウド出力Ｃ８＋１は
すべて演算タイミングよりも１タイムスロツトの遅れが
あるものとする。尚、加算出力Ｓには遅れがないものと
する。キャリイアウド出力Ｃ８＋１はアンド回路３２及
びオア回路３１を介して入力Ｃｉに戻される。従って上
位ビットに対してキャリイアウド信号を加算することが
できる。
加算器２６の出力Ｓの信号はアンド回路３３を介してシ
フトレジスタ２５に入力され、１６タイムスロツト遅延
後に入力Ａに戻される。アンド回路６３の他の入力に加
えられている信号ｚ１は通常は１”である。以上の構成
によって信号１７ｙ３２をカウントクロックとして１キ
ータイム（３２タイムスロツト）毎に１カウントアツプ
するシリアル演算が実行される。従って、第１７タイム
スロツトにおいてシフトレジスタ２５の最終ステージか
ら出力される信号がカウント値の最下位ビットであり、
そのとき各ステージには最終ステージから第１ステージ
にさかのぼって順次上位ビットのカウント値が夫々保有
されている。第１７タイムスロツトの１６タイムスロツ
ト後の第１タイムスロツトにおいても同様にシフトレジ
スタ２５の最終ステージから第１２’テージまでには最
下位ビットから最上位ビットまでのカウント値が並んで
いる。従って、第１タイムスロツトの前半で発生する信
号ｔｙ３２ｓによってシフトレジスタ２５の第７ステー
ジ出力Ｑ７乃至最終ステージ出力Ｑ１６をラッチ回路２
７にラッチすることにより、１０ピツトの並列２進カウ
ント値が得られる。尚、信号１ｙ１６のタイミングすな
わち第１及び第１７タイムスロツトにおいてアンド回路
３２を動作不能にしているが、これは最上′位ビットの
キャリイアウド信号が最下位ビットに加算されないよう
にするためである。
カウンタ１６における下位７ピツトのカウント値が鍵走
査及び多重化のために利用される。そのうち下位４ビッ
トＮ４．Ｎ３．Ｎ２．Ｎｌ　によって鍵の音名（１オク
ターブ内の音名）を指定し、上位３ビットＢ３．Ｂ２．
Ｂｌによってその鍵が所属するオクターブを指定する。
ラッチ回路２７にラッチされたカウント値のうちピッ）
Ｂ３．Ｂ２゜Ｂｌ、Ｎ４はデコーダ２９でデコードされ
、キースイッチマトリクス２８における半オクターブ毎
の人力ラインに走査信号を与える。また、下位ビソ）Ｎ
３．Ｎ２．Ｎゴはマルチプレクサ３０に与えられ、キー
スイッチマトリクス２８における各半オクターブ内の６
本の出力ラインの信号を時分割多重化する。こうして、
マルチプレクサ６０からは６鍵の押圧または離鍵を示す
時分割多重化されたキーデータＴＤＭが６鍵の走査に対
応して出力される。時分割多重化キーデータＴＤＭは現
在走査中の鍵が押圧されていれば′１”であり、押圧さ
れていなければ”０”である。
ランチ回路２７にラッチされたカウント値Ｂ３〜Ｎｌが
変化する毎に走査すべき鍵が切換わるので、ｌ鍵分の走
査時間は第５図に示すように第１タイムスロツトから第
３２タイムスロツトまでの３２タイムスロツトであシ、
この間ｌ鍵分のキーデータＴＤＭが持続して出力される
。前述の通り、ｌ鍵分の走査に要する１キータイムは１
６μｓであるので、■走査サイ名ルすなわちカウント値
８３〜訂が１巡する時間は約２ｍ５（＝１６μ５Ｘ２７
）である。
キースイッチマトリクス２８では高音順に走査が行なわ
れるようになっている。すなわち、カウント値１１〜「
了が小さいほど高音になり大きいほど低音になるように
その所定の値に対応して６鍵が順次割当てられておシ、
カウント値１〜犯が増すに従って高音側から順次低音側
に走査が移行するようになっている。カウンタ１３にお
ける下位７ビツトのカウント値（ｎ〜Ｎｌ）は現在走査
中の鍵すなわち時分割多重化キーデータＴＤＭに対応す
る鍵を表わすコード信号すなわちキーコードＫＣである
。しかし、カウンタ１６のカウント値Ｂ３〜冥１をその
まま用いたキーコードでは高音鍵はどその値が小さく、
低音鍵はどその値が大きい。キーコードの下位２ピント
を下位桁に無限に繰返し付加してキーコードを周波数情
報に変換する場合、高音鍵になるほどキーコードの値が
大きくならないと不都合が生じるの、で、カウンタ１３
から出力されるキーコードＫＣを反転したものを正式な
キーコードＫＣとしてキーアサイナ１４Ａ、１４Ｂで用
いるようにしている。正式なキーコードＫＣと各にとの
関係は例えば次表のようになっている。キーコードＫＣ
は上位３ピツトのオクターブコードＢ３．Ｂ２．Ｂｌと
下位４ビツトのノートコードＮ４．Ｎ３．Ｎ２．Ｎｌと
がら成る。
第１表 Ｃ 尚、シフトレジスタ２５の第７乃至最終ステージ内に記
された表示は第１及び第１７タイムスロノトのときの各
ステージの重みを示している。すなわち、このとき第１
Ｏ乃至最終ステージ（ＱＩＯ〜Ｑ１６）には前述の通り
カウント値の下位７ビント１ゴ〜Ｎ］が入っている。ま
た、第７乃至第９ステージ（Ｑ７〜Ｑ９）には、時間表
示にして約８ｍｓ、約４　ｍ　Ｓ及び約２ｍｓの重みの
ビットが入っている。これらの時間表示はカウンタ１３
がリセットされたときからそれらのピントに”１″が立
つまでの時間を示している。後述のように、カウンタ１
６をタイマとして用いるときこれらの時間表示ビットを
利用する。これらの時間表示ビットはキーコード１１〜
Ｘ１と共にランチ回路２７にラッチされる。
第４図において、単音キーアサイナ１４Ａは第９タイム
スロツトを起点にして６鍵の時分割多重化キーデータＴ
ＤＭに関する処理を行なうようにしている。そのため、
第３図のマルチプレクサ３０から出力された時分割多重
化キーデータＴＤＭは第４図のラッチ回路６４に入力さ
れ、信号９ｙ３２によって第９タイムスロツトに同期し
てラッチされる。従ってラッチ回路３４からはキーデー
タＴＤＭを８タイムスロツト遅延したものが出力される
。一方、第１タイムスロツトのときにシフトレジスタ２
５（第３図）の最終ステージ（Ｑ１６）から出力される
キーコードにでの最下位ピッ）Ｎｌは、８タイムスロツ
ト後の第９タイムスロツトでは第８ステージ（Ｑ８）に
シフトされてきている。
そこで、ラッチ回路３４（第４図）におけるキーデータ
ＴＤＭの遅延に同期させるため、シフトレジスタ２５（
第３図）の第８ステージ（Ｑ８）″の出力をシリアルキ
ーコードＫＣ（９〜）として取り出し、第４図の単音キ
ーアサイナ１４Ａに供給するようにしている。このキー
コードＫＣ（９〜）は第９タイムスロツトから第１５タ
イムスロツトまでの間で下位ビットから順番に各ピッ）
Ｎｌ。
Ｎ２．Ｎ３．Ｎ４：Ｂ１．Ｂ２．Ｂ３が並んでいる。
このキーコードＫＣ（９〜）は第４図のインバータ３５
で反転され、前述の通りの正式のキーコードＫＣがシリ
アル形式で該インバータ３５から出力される。
第４図において、単音キーアサイ、す１４Ａは主に次の
３つの機能を実行する。その１つは、最高押圧鍵のキー
コードＫＣを選択することであり、もう１つは、新たな
押鍵を検出することであり、もう１つは、新たな押鍵が
検出されたとき一定時間の間断たな押圧鍵に関する処理
を禁止しその間でイニシャルタッチの検出を可能にする
ことである。新たな押鍵の検出は、全べての鍵が離鍵さ
れている状態から初めて何らかの鍵が押圧された場合（
これをエニーニューキーオンという）と１、何らかの鍵
が押圧されている状態からレガート形式トニューキ〜オ
ンという）とを区別して行なうようになっている。エニ
ーニューキーオンが検出された場合はフリップ７０ツブ
ＡＫＱがセットされ、レカートニューキーオンが検出さ
れた場合はフリップフロップＮＫＱがセットされる。ニ
ューキーオン検出によってフリップフロップＡＫＱまた
はＮＫＱがセットされたとき第３図のカウンタ１６をタ
イマとして動作させ、一定時間（約１０ｍ５）の間イニ
シャルセンシング信号Ｉｓを出力する。
この間断たな押圧鍵に関する処理を禁止し、前記一定時
間が終了したときアタックピッチスタート信号ＡＳある
いはスラースタート信号ＳＳを発生してアタックピッチ
あるいはスラーの制御を開始させる。最高押圧鍵キーコ
ードレジスタ６６は最高押圧鍵のキーコードＸＫＣを暫
定的に記憶するためのものであり、単音キーコードレジ
スタ３７は単音モードで発音する押圧鍵のキーコードＭ
ＫＣを記憶するだめのものである。前記一定時間が終了
したときレジスタ３６のキーコードＸＫＣがレジスタ３
７にロードされるようになっている。従って、新たな押
鍵があったとき直ちに単音モード用の押圧鍵キーコード
ＭＫＣが変化するのではなく、前記一定時間の後に変化
する。
各７リツプフロツプＸＫＱ、ＭＫ１　、ＭＫ２゜ＡＫＱ
　、ＮＫＱ　、ＴＭ６はタイミング信号６ｙ８（第５図
参照）によって入力信号をロードし、信号１ｙ８（第５
図）に同期して出力を切換える。
従って、ロードした信号は信号１ｙ８の発生タイムスロ
ット（第１または第９または第１７または第２５タイー
ムスロツト）から８タイムス・ロットの間持続的に出力
される。
フリップ７０ツブＸＫＱは、１走査サイクルにおいて何
らかの押圧鍵が検出されたことを示すだめのものである
。ラッチ回路６４から出力されるキーデータＴＤＭが”
１”のとき、アンド回路３８及びオア回路４０を介して
このフリップフロップＸＫＱにｌ”がロードされる。こ
のフリップフロップＸＫＱのｌ”はアンド回路３９及び
オア回路４０を介してホールドされる。１走査サイクル
が終了したときインバータ４１の出力がＮ　ＯＩ＋とな
り、アンド回路３９が動作不能となって７リツプ７０ツ
ブＸＫＱがリセットされる。第３図のランチ回路２７か
ら出力されるカウント値の下位３ビットＮ３．Ｎ２．Ｎ
、１がアンド回路４２に入力され、上位４ビットＢ３．
Ｂ２．Ｂｌ、Ｎ４がアンド回路４３に入力されている。
アンド回路４２の出力信号Ｎ７及びアンド回路４６の出
力信号Ｂ１５が第４図のアンド回路４４に入力される。
ｌ走査サイクルの終了時にはカウント値Ｂ３〜Ｎ１の全
ビットが′１′となシ、信号Ｎ７及びＢ１５が共にｌ”
となってアンド回路４４の条件が成立する。アンド回路
４４の他の入力にはタイミング信号９Ｔ１６（第５図参
照）が入力されている。従って、１走査サイクル終了時
の第９から第１６タイムスロツトまでの間アンド回路４
４の出力が１”となる。このアンド回路４４の出力信号
″１”が走査終了信号ＳＣＥであり、インバータ４１で
はこの信号ＳＣＥを反転する。従って、何らかの鍵が押
圧されている場合、１走査サイクル、においてキーデー
タＴＤＭが最、初に１”となる鍵走査タイミングすなわ
ち最高押圧鍵の走査タイミングから走査終了時までの７
リツプフロツプＸＫＱの出力が”１”となる。何も鍵が
押されていないときはＸＫＱは常に”ｏ”である。
フリップフロップＸＫＱの出力を反転した信号とランチ
回路３４から出力されるキーデータＴＤＭとが入力され
たアンド回路４５は最高押圧鍵を検出するだめのもので
ある。すなわち。、フリップフロップＸＫＱにおける入
力と出力の８タイムスロツトの遅れにより、１走査サイ
クルにおいて最初に最高押圧鍵のキニデータＴＤＭが“
１”に立上るどき、キーデータＴＤＭの立上りの８タイ
ムスロツトつまシ第９乃至第１６タイムスロツトまでの
間はフリップフロップＸＫＱの出力はまだ０”であシ、
その反転信号は′１”となっている。従って、最高押圧
鍵のキーデータＴｐＭの立上りの第９乃至第１６タイム
スロツト（合計８タイムスロツト）の間でのみアンド回
路４５の条件が成立し、その出力信号ＸＳが“１”とな
る。この信号ＸＳの′１”によってアンド回路４６を可
能にし、インバータ３５から与えられる最高押圧鍵のキ
ーコードＫＣをアンド回路４６及びオア回路４７を介し
てレジスタ６６にロードする。
前述の量り、インバータ３５から出力されるキーコード
ＫＣとラッチ回路３４から出力されるキーデータＴＤＭ
とは同期しており、信号ＸＳがｌ”となる第９乃至第１
６タイムスｂツトの間で′、最高押圧鍵のキーコードＫ
Ｃが下位ビットから順にレジスタ６６にロードされる。
キーコードＫＣの全ピッ）Ｎｌ〜Ｂ３は第９乃至第１５
タイムスロツトの間でレジスタ３６にロードされ、第１
６タイムスロツトにおいてはキーコードＫＣに無関係な
カウントデータがあられれる。そのため、タイミング信
号１６ｙ３２を反転した信号をアンド回路４６に加え、
第１６タイムスロツトにおいては強制的に０”がロード
されるようにしている。
レジスタ６６にロードされた最高押圧鍵キーコードＸＫ
α社アンド回路４８を介して自己保持される。アンド回
路４８の他の入力には信号ＸＳをインバータ４９で反転
した信号が加わり、アンド回路４６を可能にしてキーコ
ードＫＣをレジスタ３６にロードするときは自己保持を
クリアするようにしている。
レジスタ３６及びこのレジスタ３６の内容ＸＫＣが転送
されるレジスタ３７は８ステージ７１ビツトのシフトレ
ジスタであり、システムクロックツ（ルスφ１．φ、に
よってシフト制御される。従って、レジスタ６６及び３
７の内容は８タイムスロツト毎に循環する。図において
は、第９あるいは第１７あるいは第２５あるいは第１タ
イムスロツトのときのレジスタ３６及び３７の各ステー
ジの重みが示されている。
フリップフロップＭＫ１は、前回の走査サイクルにおい
て何らかの押圧鍵が検出されたことを示すだめのもので
ある。１サイクル分の走査が終了されていることを条件
にアンド回路５０が１″を出力し、オア回路５２を介し
て該フリップフロップＭＫ１に１”をロードする。この
フリップフロップＭＫｌの１”はアンド回路５１及びオ
ア回路５２を介して１走査サイクルの間保持され、走査
終了信号ＳＣＥによってリセットされる。
フリップフロップＭＫ２は、前々回の走査サイクルにお
いて何らかの押圧鍵が検出されたことを示すだめのもの
であ、る。走査終了信号ＳＣＥの発生時に、フリップフ
ロップＭＫｉの出力をアンド回路５３及びオア回路５５
を介してフリップフロツブＭＫ２にロードする。アンド
回路５４はフリップフロップＭＫ２の記憶を１走査サイ
クルの間保持するだめのもので、走査終了信号ＳＣＥが
発生するとき動作不能となってフリップフロップＭＫ２
をリセットする。これらの３つの７リツプフロツプＸＫ
Ｑ　、ＭＫｌ、ＭＫ２は、単音モードにおける鍵の押圧
及び離鍵をチャタリングを排除して検出するのに役立つ
。
フリップフロップＡＫＱは、前述ノエニーニューキーオ
ンが検出されたことを示すためのものである０フィト回
路５６には、７リツプフロツプＸＫＱの出力、フリップ
フロップＭ　Ｋ　ｌ　＋　Ｍ　Ｋ　２　＋ＡＫＱ　、Ｎ
ＫＱの反転出力、及び走査終了信号ＳＣＥが与えられて
おり１．エニーニューキーオンのとき条件が成立して走
査終了信号ＳＣＥのタイミングで１″を出力する。つま
シ、アンド回路５６においては、前回及び前々回の走査
サイクルでは鍵が全く押圧されていず（ＭＫｌ、ＭＫ２
が共に”０”）、かつ今回の走査サイクルで初めて鍵押
圧が検出された（ＸＫＱが′１”）ことを条件にエニー
ニューキーオンを検出する。ＡＫＱ及びＮＫＱの反転出
力がアンド回路５６に加えられている理由は、Ａ　Ｋ　
ＱまたはＮＫＱに１”が記憶されているときはアンド回
路５６０条件が成立しないようにするためであシ、後述
のタイマが何度もスタート状態にリセットされないよう
にするためである。アンド回路５６の出力信号″′１”
はオア回路５８を介してフリップフロップＡＫＱにロー
ドされる。このフリップフロップＡＫＱの１″はアンド
回路−５７、オア回路５８を介して一定時間の間ホール
ドされる。
アンド回路５６の出力信号”ｌ”すなわちエニーニュー
キーオン検出信号はタイマスタート信号としても利用さ
れる。この出力信号″１”がオア回路５９を介して２段
の７リツプフロツプ６０゜６１に入力される。これらの
７リソプフロツプ６０゜６１はフリップフロップＸＫＱ
と同様にタイミング信号６ｙ８．１ｙ８によって制御さ
れる。両フリップフロップ６０．６１の出力がオア回路
６２に加わシ、更にインバータ６３で反転され、信号Ｚ
１として第３図のアンド回路３３に入力される。
アンド回路５６から出力されるエニーニューキーオン検
出信号は走査終了信号ＳＣＥに同期して第９から第１６
タイムスロツトまでの８タイムスロツトの間”１”とな
る。これを７リツプフロツプ６０．６１及びオア回路６
２で１６タイムスロツト幅に拡張し、１６タイ、ムスロ
ットの間インバータ６３の出力信号ｚ１を′０″にする
。それ以外のときは信号ｚ１は常に１″であシ、カウン
タ１３（第３図）におけるカウント動作を可能にしてい
る。信号ｚ１が′０”になる１６タイムスロツトの間、
アンド回路３３（第３図）が動作不能になり、シフトレ
ジスタ２５の全１６ステージの内容をすべて０”にクリ
アす石。こうして、カウンタ１６はカウント値オール″
′０”からのカウント動作を開始し、タイマ機能がスタ
ートする。
第３図のラッチ回路２７に２ツチしたカウント値のうち
時間表示にして約８ｍｓの重みをもつビットがアンド回
路６４に入力され、約４ｍｓ及び約２ｍｓの重みをもつ
ビットが夫々反転されてアンド回路６４の他の入力に加
わる。このアンド回路６４の出力信号ＴＭ５は第４図の
アンド回路６５に与えられる。アンド回路６５には第３
図のアンド回路４２及び４３がら信号Ｎ７及びＢ１５が
入力され、更にタイミング信号９Ｔ１６とオア回路６６
の出力が加わる。オア回路６６にはフリップフロップＡ
ＫＱ及びＮＫＱの出力が加わる。アンド回路６５の出力
はタイマ終了信号。Ｒとして利用される。フリップフロ
ップＡＫＱまたはＮＫＱの出力をアンド回路６５に入力
する理由は、これらのフリップフロップがセットされた
ときのみっまシニューキーオンのときのみタイマ機能を
働らがせるためである。
カウンタ１３の下位１０ビツトのカウント値が”１００
１１１１１１１”となったと、き、すなわち信号ｚ１に
よってクリアされたときがら約１０ｍ５経過したとき、
アンド回路４２，４３．６４（第３図）の条件がすべて
成立し、第４図のアンド回路６５に加えられる信号Ｎ７
．Ｂ１５．ＴＭ５がすべて１”となる。このとき信号９
Ｔ１５に対応して第９乃至第１６タイムスロツトの間ア
ンド回路６５の出力信号ＱＲが１”となる。尚、図にお
いて信号線の傍に記した（９〜１６）なる表示はこの信
号が第９タイムスロツトから第１６タイムスロツトまで
の間発生することを意味している。
このタイマ終了信号ＱＲはインバータ６７で反転されて
アンド回路５７に加わる。従って、フリップフロップＡ
ＫＱの１”はタイマ終了信号ＱＲが発生するまでの約Ｉ
Ｑｍｓの間ホールドされるが、このタイマ終了信号ＱＲ
が発生したときにクリアされる。詳しくは、タイマ終了
信号ＱＲが第１７タイムスロツトで立下るときに７リツ
プフロツプＡＫＱの出力も０”に立下る。
タイマ終了信号ＱＲが発生したときフリップフロップＸ
ＫＱＫ″１”がセットさ・れていること（鍵押圧中であ
ること）を条件にアンド回路６８の出力信号ＫＳが”ｌ
”となる。この信号ＫＳによってアンド回路６９を可能
にし、レジスタ３６の最高押圧鍵キーコードＸＫＣ（こ
れは新たが押圧鍵を示している）を該アンド回路６９及
びオア回路７０を介してレジスタ３７にロードする。レ
ジスタ３７にロードされた新たな最高押圧鍵のキーコー
ドは単音モード用の押圧鍵キーコードＭＫＣとしてキー
アサイナ１４Ａから出力されると共にアンド回路７１を
介してレジスタ３７を循環する。
前記信号ＫＳによって新たなキーコードＸＫＣをロード
するときアンド回路７１が動作不能となり、古いキーコ
ードＭＫＣがクリアされる。
アン７ド回路７２，７３，７４、オア回路７５及び遅延
フリップフロップ７６は、レジスタ６６と３７のキーコ
ードＸＫＣ、ＭＫＣを比較するためのものである。キー
コードＭＫＣの反転信号とキーコードＸＫＣとがアンド
回路７２に入力され、キーコードＸＫＣの反転信号とキ
ーコードＭＫＣとがアンド回路７６に入力される。キー
コードＸＫＣ及びＭＫＣは同じ重みのピッ）Ｎｌ〜Ｂ３
が同期してレージスタ３６．３７から夫々出力される。
両キーコードＭＫＣ、ＸＫＣの値が１ビツトでも異なる
とアンド回路７２または７３の条件が成立し、スリップ
７０ツブ７６に１”がロードされる。このフリップフロ
ップ７６の１”はアンド回路７４を介して自己保持され
る。最高押圧鍵検出信号ＸＳをインバータ４９で反転し
た信号が各アンド回路７２，７３．７４に加わるように
なっており、各走査サイクルにおいて最高押圧鍵が検出
される毎にフリップフロップ７６の記憶がクリアされる
。
フリップフロップＮＫＱは、前述のレガートニューキー
オンが検出されたことを示すためのものである。アンド
回路７７はレガートニューキーオンを検出するためのも
ので、前記フリップフロップ７６の出力信号ＮＥＱ、単
音モード選択信号ＭＯＮＯ，フリップフロップＸＫＱ、
ＭＫ　１　、ＭＫ２の出力信号、フリップフロップＡＫ
Ｑ及びＮＫＱの出力を反転した信号、及び走査終了信号
ＳＣＥが入力される。単音モード選択信号ＭＯＮＯは単
音モードのときのみレガートニューキーオンの検出を可
能にするために入力されている。前述の通シ、レジスタ
３６と３７のキーコードＸＫＣ、ＭＫＣが異なるとき、
フリップフロップ７６の出力信号ＮＥＱが′１”となる
。この信号ＮＥＱの１”は、新たな押鍵があったことを
示している。この新たな押鍵がエニーニー−キーオンに
該当するものであれば、前述の如くアンド回路５６の条
件が成立し、フリップフロップＡＫＱがセットされるの
で、その反転信号が０”となり、アンド回路７７の条件
は成立しない。この新たな押鍵がレガートニューキーオ
ンに該当するもの一〇あれば、フリップフロップＡＫＱ
がセットされていす、かつ各７リツプフロツプＸＫＱ　
、ＭＫ　１　、ＭＫ２の出力が１”であり、何らかの鍵
が持続的に押圧されていることを示している。従って、
レガート二二一キーオンのときは走査終了信号ＳＣＥの
タイミングでアンド回路７７の条件が成立し、オア回路
７９を介してフリップフロップＮＫＱに１”がロードさ
れる。このフリップフロップＮＫＱの′１”はアンド回
路７８を介して自己保持される。
一方、アンド回路７７から出力されたレガートエニーキ
ーオン検出信号は、エニーニューキーオン検出信号と同
様に、オア回路５９を介して遅延フリップフロップ６０
に与えられ、タイマスク−ト信号として利用される。従
って、レガートニューキーオン検出にもとづき第３図の
カウンタ１３が前述と同様にタイマとして機能し、約１
０ｍ５後にアンド回路６５（第４図）からタイマ終了信
号ＱＲが出力される。このタイマ終了信号ＱＲによって
アンド回路７８が動作不能となり、フリップフロップＮ
ＫＱがリセットされる。従って、レガートニューキーオ
ン検出時から約ＩＱｍｓの間フリップフロップＮＫＱが
′１”をホールドする。
また、前述と同様に、タイマ終了信号ＱＲにもとづきア
ンド回路６８から信号ＫＳが出力され、レジスタ３６に
記憶されている新たな最高押圧鍵キーコードＸＫＣがレ
ジスタ６７にロードされる。
フリップフロップＴＭ６は、複音モードのときのアタッ
クピッチスタート信号を形成するためにエニーニューキ
ーオンによる約ＩＱｍｓの時間待ちが終了したことを示
すためのものである。タイマ終了信号ＱＲがアンド回路
８０、オア回路８２を介してフリップフロップＴＭ６に
入力されるようになっており、エニーニューキーオンに
もとづ〈約１０ｍ５の時間待ちが終了したときこのタイ
マ終了信号ＱＲによって該７リツプフロツプＴＭ６に１
”がセットされる。このフリップフロップＴＭ６の１”
はアンド回路８１を介して自己保持され、走査終了信号
ＳＣＥによってリセットされる。従って、フリップ７０
ツブＴＭ６の１”は１走査サイクルσ間だけホールドさ
れる。尚、複音モードのときはレガート二二一キーオン
の検出は行なわれないため、単音モード時にレガートニ
ー−キーオンにもとづくタイマ終了信号ＱＲによってフ
リップフロップＴＭ６がセットされたとしても何の影響
も及ぼさない。
アンド回路８３，８４．８５は単音モード用のキーオフ
信号ＭＫＯＦを形成するためのものである。各回路８３
＋８４＋８５には単音モード選択信号ＭＯＮＯが与えら
れており、単音モードのとき動作可能となる。アンド回
路８５にはフリップフロップＭＫ１　、ＭＫ２　、ＮＫ
Ｑの反転信号が入力されておシ、２走査サイクル続けて
全鍵の離１が検出されていることを条件に１”を出力す
る。
このアンド回路８５の出力″′１”は通常のキーオフを
示している。ＭＫ１９ＭＫ２が共に１Ｏｎであることを
条件にしたのはチャタリング対策のためである。アンド
回路８３にはフリップフロップＡＫＱの出力が入力され
ておシ、エニーニューキーオン検出時の約１０ｍ５の待
ち時間の間″１″を出力する。アンド回路８４にはフリ
ップ７０ツブＮＫＱの出力及びスラーオン信号５ＬＯＮ
をインバータ８６で反転した信号が加わシ、スラー効果
が選択されていないことを条件に、レガートニューキー
オン検出時の約１０ｍ５の待ち時間の間″′１”を出力
する。
各アンド回路８３，８４．８５の出力はオア回路８７に
入力され、単音モード用のキーオフ信号ＭＫＯＦとして
利用される。このキーオフ信？５ｙｔＫＯＦをインバー
タ８８で反転したものが単音モード用のキーオン信号Ｍ
ＫＯＮである。楽音信号発生部２１（第２図）において
、単音モード用の押圧鍵キーコードＭＫＣに対応する楽
音信号を発生する際にこのキーオン信号ＭＫＯＮにもと
づいて振幅エンベロープを制御するようにすればよい。
単音モードにおいてエニーニューキーオンが検出された
場合あるいはスラー効果が選択されていないときにレガ
ートニューキーオンが検出された場合はアタックピッチ
コントロールを行なうようになっており、そのためのイ
ニシャルタッチ検出を行なう前記一定の待ち時間（約１
０ｍ５）の間は、アンド回路８３または８４の出力６１
”にもとづき強制的にキーオフ状態としているのである
。そして、この待ち時間における強制的なキーオフ状態
のときに前音のサスティンを除去するために、アンド回
路８３及び８４の出力がオア回路８９を介して強制ダン
プ信号ＦＤＭＰとしてキーアサイナ１４Ａから出力され
、楽音信号発生部２１（第２図）に与えられるようにな
っている。
アンド回路８４の出力はオア回路９０にも与えられる。
また、フリップフロップＡＫＱの出力がアンド回路９１
を介してオア回路９０に与えられる。尚、入力が１つし
かないアンド回路３８，８０゜９１等は入力信号が単に
通過するだけであり、特に必要ないが図示の都合上爪し
た。オア回路９０の出力はイニシャルセンシング信号Ｉ
ｓ゛トシテイニシャルタッチ検出のために利用される。
このイニシャルセンシング信号Ｉｓは、単音モードアル
いは複音モードに係わりなくエニーニューキーオンがあ
った場合はフリップ７０ツブＡＫＱの出力にもとづき新
たな鍵の抑圧開始時から約１０ｍ５゜間″′１”となる
。また、単音モードでスラー効果が選択されていないと
きにレガートニューキーオンがあった場合も７リツプフ
ロツプＮＫＱの出力にもとづき新たな鍵の押圧開始時か
ら約１０ｍ５゜間″１″となる。単音モードでスラー効
果が選択されているときはレガート二二一キーオンがあ
ってもイニシャルセンシング信号Ｉｓは発生されない。
アンド回路９２は単音モード用のアタックピッチスター
ト信号ＭＡＳを発生するためのものであり、オア回・路
８７からのキーオフ信号ＭＫＯＦ。
フリップフロップＸＫ”Ｑの出力信号及びタイマ終了信
号ＱＲが入力される。二ニーキーオン検出にもとづく約
１０　ｍ　ｓの待ち時間の間アンド回路８３あるい／／
ｉ８４の出力信号によってキーオフ信号ＭＫＯＦが１”
となり、アンド回路９２が動作可能となる。待ち時間が
終了したとき、鍵が押圧されていることを条件に（ＸＫ
Ｑが１”）タイマ終了信号ＱＲに対応する第９乃至第１
６タイムスロツトの間アンド回路９２の出力信号ＭＡＳ
が”１パとなる。この信号ＭＡＳはオア回路９６を介し
て遅延７リツプ７０ツブ９４に入力される。この７リツ
プフロツプ９４はタイミング信号”１３　ｙ３２で入力
信号をロードし、信号１７Ｔ２４に同期して出力を切換
える。従って、第９乃至第１６タイムスロツ、トで発生
する信号ＭＡＳの１”は第１３タイムスロツトで７リツ
プフロツプ９４にロードされ、第１７タイムスロツトか
ら次の第１６タイムスロツトまでの１キータイム（３２
タイムス０７ト）の間アタックピッチスタート信号Ａｓ
として出力される。
アンド回路９５は複音モード用のアタックピッチスター
ト信号ＲＡＳを発生するだめの。ものであり、フリップ
フロップＴＭ６の出力、フリップ７０ツブＸＫＱの出力
の反転信号、単音モード選択信号ＭＯＮＯをインバータ
９６で反転した信号、及びラッチ回路３４からのキーデ
ータＴＤＭが入力される。複音モードのとき、インバー
タ９６の出力″１”によってアンド回路９５が動作可能
となる。前述の通り、エニーニューキーオン検出にもと
づく約１０ｍ５の時間待ちの終了直後の１走査サイクル
の間フリップフロップＴＭ６の出力が１”となり、この
サイクルにおける最高押圧鍵のキーデータＴＤＭの立上
シの第９乃至第１６タイムスロツトの間アンド回路９５
の条件が成立する。第、９乃至第１６タイムスロツトの
間で′１″となるアンド回路９５の出力信号ＥＡＳはオ
ア回路９３を介してフリップ７０ツブ９４に入力され、
前述と同様に、第１７タイムスロツトから次の第１６タ
イムスロツトまで６１キータイムの間アタックピッチス
タート信号Ａｓとして出力される。
アンド回路９７はスラースタート信号ＳＳを発生するだ
めのものであ−リ、タイマ終了信号ＱＲ、フリップフロ
ップＸＫＱの出力、単音モード選択信号ＭＯＮＯ，単音
モード用キーオン信号ＭＫＯＮ。
及びキーコードの不一致を示す信号ＮＥＱが入力される
。レジスタ３６及び３７のキーコードＸＫＣ。
ｙｒ　Ｋ　Ｃ−ｂ’＝一致していないときは（ＮＥＱが
１”）、待ち時間中であり（ＡＫＱまたはＮＫＱが′ｌ
”）、かつこのときアンド回路８３及び８４の条件が成
立していなければ（ＭＫＯＮが′１”）、スラー効果が
選択されておりかつレガートニューキーオンであったこ
とを意味する。従って、スラー効果が選択されかつレガ
ートニューキーオンがあったとき、とのレガートニュー
キーオンにもとづく待ち時間の終了時に発生するタイマ
終了信号ＱＲに対応して、現在鍵が押圧されていること
（ＸＫＱが６１”）を条件に、′アンド回路９７の出力
が第９乃至第１６タイムスロツトの間６１”となる。
この出力″１”はフリップフロップ９４に入力され、前
述と同様に第１７タイムスロツトから次の第１６タイム
スロツトまでの１キータイムの間スラースタート信号Ｓ
Ｓとして出力される。
以上の通り、アタックピッチスタート信号Ａｓ及びスラ
ースタート信号ＳＳは、約１０ｍ８の待ち時間の終了後
に発生されるものである。そして、アタックピッチスタ
ート信号Ａｓは、単音モードにおいてはエニーニューキ
ーオンのときあるいはスラー非選択時のレガート二二一
キーオンのときに発生され、複音モードにおいてはエニ
ーニューキーオンのときに発生される。まだ、スラース
タート信号ＳＳは、単音モードのスラー選択時において
レガートニー−キーオンがあったときに発生される。
アナログ電圧マルチプレクサ及びＡ／Ｄ変換部各種効果
設定操作子群１５の詳細例は第６図に示されている。Ａ
／Ｄ変換部１７は図示の都合上、Ａ　／　Ｄ変換器１８
の部分が第６図に、制御及び記憶部１９の部分が第７図
に示されている。
第６図において、各種効果設定操作子群１５は各種効果
の制御要素に対応する制御量をアナログ電圧で設定する
ためのポリ゛ニームｖ１〜ｖ８を具えている。ｖｌはビ
ブラートスピード（周波数）、ｖ２はビブラートスピー
ド（深さ）、Ｖ４はディレィビブラートの時間、ｖ５は
スラー効果におけるピッチ変化の速度（スラースピード
）、Ｖ７は振幅エンベロープのサスティン部分の減衰速
度（サスティンスピード）、を夫々設定するためのもの
である。ｖ３．ｖ６．ｖ８はタッチセンサ１１の出力信
号の感度調整用ボリュームである。ｖ６はアフタータッ
チビブラートの深さ設定用の鍵タツチ検出信号を感度調
整するもの、ｖ６はアフタータッチレベルコントロール
のレベル設定用の鍵タツチ検出信号を感度調整するもの
、ｖ８はイニシャルタッチ検出信号を感度調整するもの
である。
ボリューム■８で感度調整されたイニシャルタッチ検出
信号は２つの用途で使われる。１つはアタックピッチコ
ントロールの初期値設定のため、もう１つはイニシャル
タッチレベルコントロールのレベル設定のためである。
タッチセンサ１１としては各鍵共通のアフタータッチセ
ンサ１１Ａが使用される。アフタータッチセンサ１１Ａ
は鍵押圧持続時において鍵タッチを検出し得るものであ
れば如何なるものでもよく、例えば、抑圧速度あるいは
抑圧深さあるいは押圧力あるいは強さ等のいずれに応答
して鍵タッチを検出するものであってもよい。アフター
タッチセンサ１１Ａの出力信号は増幅器９８を介してイ
ニシャルタッチ感度調整用ボリューム■８に加わるト共
にローパスフィルタ９９に加わる。ローパスフィルタ９
９の出力はアフタータッチビブラート用感度調整ボリュ
ームｖ３とアフタータッチレベル用感度調整ボリューム
ｖ６に加えられる。ローパスフィルタ９９はアフタータ
ッチ制御に用いるタッチ検出信号の急激な変動を抑える
ためのものである。
゛　アフタータッチセンサ１１Ａはイニシャルタッチ検
出及びアフタータッチ検出の両方に共用される。例えば
、アフタータッチセンサ１１Ａから出力されるタッチ検
出信号が第８図（ａ）のようであるとすると、単音キー
アサイナ１４Ａ（第４図）からイニシャルセンシング信
号Ｉｓ（第８図Φ））が与えられる約１０ｍ５の間にお
いてこのタッチ検出信号のピーク値を検出し、このピー
ク値をホー　　。
ルドしてイニシャルタッチ検出信号として用いる。
前述の通す、イニシャルセンシング信号Ｉｓが立下って
から（ピーク値検出終了後に）発音が洲始する。また、
ピーク値検出を行なっているときの（ＩＳ発生時の）ア
フタータッチセンサ出力信号はアフタータッチ検出信号
として用いず、それ以外のときのセンサ出力信号をアフ
タータッチ検出信号として用いる。このようにすること
によシ、イニシャルタッチセンサとアフタータッチセン
サを別々に設ける必要がなくなり、経済的であると共に
鍵下方に設けるセンサ装置が簡略化される。
ボリュームｖ１〜ｖ８で設定もしくは調整された８個の
アナログ電圧は１個のＡ　／　Ｄ変換器１８を用いてデ
ィジタルデータに変換される。そのためにアナログ電圧
マルチプレクサ１６が設けられておシ、各ボリュームｖ
１〜ｖ８のアナログ電圧を時分割多重化してＡ／Ｄ変換
器１８に送る。また、Ａ／Ｄ変換器１８に関連して第７
図に示す制御及び記憶部１９が設けられておシ、Ａ　／
　Ｄ変換器１８における時分割的なＡ／Ｄ変換動作及び
このＡ／Ｄ変換によって得たディジタルデータのデマル
チプレクス動作を制御する。このようなＡ／Ｄ変換操作
によって回路構成をかなり簡略化することができる。
第７図に示す制御及び記憶部１９は、各ボリュームｖ１
〜ｖ８に対応する記憶手段としてレジスタ１０１〜１０
８を含んでいる。各レジスタ１０１〜１０８の近傍に記
した（■１）〜（■８）は夫々に対応するボリュームｖ
１〜ｖ８を示している。
これらのレジスタ１０１〜１０８には、各々に対応する
ボリューム■１〜ｖ８の出力電圧をディジタル変換した
ディジタルデータが夫々記憶される。
これらのレジスタ１０１〜１０８は、システムクロック
パルスφ８．φ２によってシフト制御される８ステージ
／１ビツトの循環型シフトレジスタから成る。各レジス
タ１０１〜１０８の各メテージのブロック内に記した数
字は、第１．第９．第１７及び第２５タイムスロツトの
ときの各ステージ内のデータの重みを一例として示すも
のである。
夫々のレジスタ１０１〜１０８における重み数値の単位
は、各出力データ表示の近傍に記されているように、夫
々の制御要素の性質に応じて「Ｈ２」（周波数）、「セ
ント」（ピッチずれの深さを示すセント値）、ｒｍｓｊ
　（時間）、「ｄＢｊ　　（レベル）である。これらの
重み表示はあくまでも一例として示したにすぎず、回路
動作の面ではあまり重要ではなく、ただ、シリアルデー
タとして送り出されるときに各ビットの重みとタイムス
ロットとの関係を明らかにする面で役立つ。
第７図の制御及び記憶部１９には、各レジスタ１０１〜
１０８に対応してマルチプレクス及びデマルチプレクス
制御回路１１１〜１１８が設けられている。回路１１２
〜１１７は同一構成であるため、回路１１２のみ詳細を
示し、回路１１３〜１１７は省略しである。このマルチ
プレクス及びデマルチプレクス制御回路１１１〜１１７
は、アナログ電圧マルチプレクサ１６　（第６図）にお
ける時分割多重化操作に対応して各レジスタ１０１〜１
０７のディジタルデータをマルチプレクスしてＡ　／　
Ｄ変換器１８（第６図）に送り、時分割的なＡ／Ｄ変換
操作に利用させると共に、゛その結果得られるディジタ
ルデータをＡ／Ｄ変換器１８から受は入れてデマルチプ
レクスし、対応するレジスタ１０１〜１０７にロードす
る機能をもつ。但し、イニシャルタッチ検出データ記憶
用のレジスタ１０８に対応する制御回路１１８はマルチ
プレクス機能（レジスタ１０８のデータをＡ　／　Ｄ変
換器１８に送シ出す機能）をもたない。
第６図において、アナログ電圧マルチプレクサ１６０制
御入力には第３図のデコーダ２９から８本の出力信号Ｈ
Ｏ〜Ｈ７が与えられると共に第４図のオア回路９０から
イニシャルセンシング信号Ｉｓが与えられる。デコーダ
２９はカウンタ１３（第３図）のカウント値のうちビッ
トＢ２．Ｂｌ　。
Ｎ４の値をデコードしたものを信号ＨＯ〜Ｈ７として出
力する。各信号ＨＯ〜Ｈ７は第９図（ａ）に示す順で順
次″１″となる。１つの信号ＨＯ〜Ｈ７が１”を持続し
て−いる時間は８キータイムであり、１走査サイクルの
間で各信号ＨＯ〜Ｈ７が２巡する。
マルチプレクサ１６は、常時は信号Ｈ１〜Ｈ７に応じて
ボリューム■１〜ｖ７のアナログ電圧を第９図軸）に示
すように順次サンプリングし、多重化して出力する。イ
ニシャルセンシング信号Ｉｓが１″のときは、上述の信
号Ｈ１〜Ｈ７による■１〜ｖ７のサンプリングを禁止し
、イニシャルタッチ感度調整用ボリュームＶ８からのア
ナログ電圧を持続的に選択して出力する。マルチプレク
サ１６の出力電圧はＡ　／　Ｄ変換器１８内、のアナロ
グ比較器１１０の入力Ｂに供給される。まず、通常のＡ
　／　Ｄ変換について説明し、次にイニシャルタッチ検
出信号のＡ　／　Ｄ変換について説明する。
Ａ／Ｄｆ換器１１ｔ、システムクロックパルスφ１．φ
２によってシフト制御さ°れる８ステージ／１ビツトの
循環型シフトレジスタから成るデータレジスタ１００を
含んでいる。Ａ　／　Ｄ変換器１８における通常のＡ　
／　Ｄ変換操作はマルチプレクサ１６による各アナログ
電圧の時分割的サンプリングに対応して時分割で行なわ
れる。初め、データレジスタ１００には前回のＡ／Ｄ変
換によるディジタルデータが取シ込まれる。この前回デ
ータをディジタル／アナログ変換（以下Ｄ／Ａ変換とい
う）回路１１９でアナログ電圧に変換し、これを比較器
１１０の入力Ａに加えてマルチプレクサ１６からのアナ
ログ電圧と比較し、この比較結果に応じてデータレジス
タ１００の内容をカウントアツプまたはダウンすること
によｉ）　Ａ／Ｄ変換を行なう。
前回のＡ　／　Ｄ変換によるディジタルデータはサンプ
リングタイミングの直前に第７図のレジスタ１０１乃至
１０７の１つからデータレジスタ１００に取り込まれる
。そのため制御信号として信号Ｎ７−２５Ｔ３２が第３
図のアンド回路１２０から第７図の各制御回路１１１〜
１１７内のアンド回路１２１．１２２，１２３に入力さ
れる。第３図において、アンド回路１２０にはアンド回
路４２の出力とタイミング信号２５Ｔ３２が与えられる
。
アンド回路４２はカウンタ１３のカウント値の下位３ビ
ットＮ３．Ｎ２．Ｎｌが１１１１”のとき条件が成立す
る。これはサンプリング用の各信号ＨＯ〜Ｈ７における
最後の１キータイムを示す。
信号２５Ｔ３２は１キータイムにおける第２５から第３
２タイムスロツトまでの８タイムスロツトの間″１”と
なるものである。従って、信号Ｎ７・　２５Ｔ３２は各
信号ＨＯ〜Ｈ７の最後の８タイムスロツトにおいて′１
”となる。
第７図において、制御回路１１１〜１１７にはデコーダ
２９（第３図）の出力信号ＨＯ〜Ｈ７が供給されておシ
、この信号ＨＯ〜Ｈ７と前記信号Ｎ７　・２５Ｔ３２に
もとづいてマルチプレクサとデマルチプレクスを同時に
制御する。各制御回路１１１〜１１７はマルチプレクサ
用アンド回路１２４．１２５、デマルチプレクス用アン
ド回路１２６．１２７、及びホールド用アンド回路１２
８゜１２９を含んでいる。成るサンプリングタイミング
の最後の８タイムスロツトにおいて、その次のサンプリ
ングタイミングに対応するレジスタ（１０１〜１０７の
うち１つ）の記憶データがマルチプレクサ用アンド回路
１２４，１２５を介して選択されてＡ／Ｄ変換器１８の
データレジスタ１００（第６図）に供給されると同時に
、そのサンプリングタイミングでＡ／Ｄ変換したデータ
がデマルチプレクス用アンド回路１２６，１２７を介し
てそのサンプリングタイミングに対応するレジスタ（１
０１〜１０７のうち１つ）に取シ込まれる。このような
レジスタ１０１〜１０７に対゛するデマルチプレクス及
びマルチプレクス制御は、イニシャルタッチ検出のため
の約１０　ｍ　ｓの待ち時間以外のときに実行される。
そのために、制御回路１１１〜１１７内の各アンド回路
１２１．１２２．１２３にはイニシャルセンシング信号
ＩＳＯ反転信号−Ｂ”がインバータ１３０から与えられ
、ＩＳが′０”のときに可能化されるようになっている
。また、各アンド回路１２１．１２２，１２３には信号
Ｎ７・２５Ｔ３２が共通に入力される。各アンド回路１
２１．１２２，１２３には信号ＨＯ，Ｈ１，Ｈ２が各別
に入力され、更に各制御回路１１３〜１１７のアンド回
路１２３と同等のアンド回路には信号Ｈ３〜Ｈ７が各別
に入力される。
信号ＨＯが”１”のとき、第９図に示すようにアナログ
電圧マルチプレクサ１６（第６図）はどのボリュームｖ
１〜ｖ８の電圧もサンプリングしない。従って、このと
きはＡ／Ｄ変換器１８ではＡ　／　Ｄ変換動作を行なわ
ない。信号ＨＯの最後の８タイムスロツトにおいて信号
Ｎ７・２５Ｔ３２が１”となると、アンド回路１２１（
第７図）の条件が成立し、このアンド回路１２１からア
ンド回路１２４及びオア回路１３１に対して“１”が与
えられる。従って、オア回路１３１の出力信号ＴｉＭは
第１Ｏ図の）のように発生する。同図（ａ）は信号ＨＯ
からＨｌへ変化するタイミングを拡大して示したもので
ある。尚、オア回路１３１の他の入力には各制御回路１
１１〜１１７におけるアンド回路１２１と同等のアンド
回路１２２，１２３の出力が夫々与えられる。尚、第１
０図、その他のタイミングチャートにおいて、パルス中
に記す「２５〜３２」等の数字はタイムスロットの順位
を示す。
アンド回路１２４の他の入力にはレジスタ１０１の最終
ステージから出力されるシリアルな８ビツトデイジタル
データが与えられる。このシリアルディジタルデータは
、第２５乃至第３２タイムスロツトの間では最下位ビッ
ト（以下ＬＳＢという）から最上位ピット（以下ＭＳＢ
という）まで順次に並んでいる。アンド回路１２４が第
１０図（ｂ）に示す信号ＴｉＭと同じ８タイムスロツト
の間可能化されることによりレジスタ１０１に記憶して
いる８ビツトデイジタルデータはこの信号ＴｉＭに同期
５してアンド回路１２４でサンプリングされ、オア回路
１６２に与えられる。、オア回路１３２の出力０ＤＤ（
オールドディジタルデータ）は第６図のＡ　／　Ｄ変換
器１８に供給され、オア回路１３３及び加算器１３４を
経由してデータレジスタ１００にロードされる。従って
、次のサンプリング信号Ｈ１が′１”に立上るときには
データレジスタ１００にはレジスタ１０１のデータ（こ
れをＶＢＲで示す）が転送されてきている。尚、オア回
路１３２（第７図）には各制御回路１１１〜１１７のマ
ルチプレクス用アンド回路１２４．１２５の出力が夫々
印加される。各レジスタ１０１〜１０７のデータをＶＢ
Ｒ，ＶＢＤ、ＫＶＢＤ、ＤＶＥＲ（またはＤＥＬ）、Ｓ
ＲＭ及びＳＲＥ、ＡＴＬ、ＳＴＲで示すとすると、各サ
ンプリングタイミングの冒頭でデータレジスタ１００か
ら出力されるデータは第９図（Ｃ）のようになる。すな
わち、第９図（ｂ）に示すようにサンプリングされる各
ボリュームｖ１〜ｖ７のアナログ電圧の前回サンプリン
グタイミングにおけるディジタル変換結果が、同じボリ
ュームｖ１〜ｖ７の今回サンプリングタイミングに対応
してデータレジスタ１００から出力される。
一方、第７図のオア回路１３１から出力された信号Ｔｉ
Ｍは第６図のＡ　／　Ｄ変換器１８に与えられる。この
信号ＴｉＭはインバータ１３５で反転され、アンド回路
１３６を動作不能にする。アンド回路１３６はデータレ
ジスタ１００のデータをホールドするためのもので、オ
ールドデータＯＤＤをロードすると°き信号ＴｉＭによ
ってレジスタ１００のホールドを禁止する。信号ＴｉＭ
は３段の遅延フリップフロップ（シフトレジスタ）１３
７に入力される。このフリップフロップ１３７はタイミ
ング信号６ｙ８で入力信号をロードし、信号１ｙ８に同
期して出力を切換える。従って、その第１ステージの出
力信号ＴｉＭ１は第１０図（Ｃ）に示すように信号Ｈ１
の立上りの第１乃至第８タイムスロツトの間で１”とな
り、その第２及び第３ステージ出力をオア回路１３８で
まとめた信号Ｔ　ｉＭＺ十３は第１０図（ｄ）のように
信号ＴｉＭ１の立下シ直後の第９乃至第２４タイムスロ
ツトの間で１”となる。
第６図において、データレジスタ１００は１ビツト分の
全加算器１３４と共に８ビツトのシリアルカウンタを構
成している。ラッチ回路１３９は信号１ｙｓｓのタイミ
ングでレジスタ１００の各ステージの出力（すなわちカ
ウント値）を並列的にラッチするだめのものである。信
号１ｙ８Ｓが発生する第１．第９．第１７．第２５タイ
ムスロツトにおいてレジスタ１００の第１ステージ乃至
第８ステージにはＭＳＢからＬＳＢまでのデータが順に
並んでおシ、これがラッチ回路１３９にラッチされる。
第１０図（ｅ）に示すように、信号Ｈ１の立上りの８タ
イムスロツトにおいては、ラッチ回路１３９の内容はレ
ジスタ１０１（第７図）のデータＶＢＲを示している。
このラッチ回路１６９の内容は、カウント値（レジスタ
１００の内容）の変化に応じて８タイムスロツト毎に変
化する。
ラッチ回路１３９の出力はＤ／Ａ変換回路１１９に与え
られ、アナログ電圧に変換される。比較器１１０は入力
ＡとＢを比較し、Ｂ≧Ａのとき、つまりマルチプレクサ
１６から入力Ｂに与えられるアナログ電圧の値がデータ
レジスタ１００のデータの値と同じかそれよりも大きい
とき、′１”を出力する。この比較器１１０の出力は遅
延フリップフロップ１４０に与えられ、信号１ｙ８に同
期して８タイムスロツト遅延して出力される。このフリ
ップ７０ツブ１４０の出力はインバータ１４１で反転さ
れ、ダウンカウント用のアンド回路１４２に印加される
。また、フリップフロップ１４０の出力はイニシャルタ
ッチ検出時におけるアップカウント用のアンド回路１４
３に印加される。アンド回路１４４は通常のＡ　／　Ｄ
変換動作時におけるアップカウント用である。
第７図のインバータ１３０から第６図のＡ　／　Ｄ変換
器１８にイニシャルセンシング信号Ｉｓの反転信号ＩＳ
が与えられている。この信号Ｂはアンド回路１４２及び
１４４に加えられ、イニシャルタッチ検出時以外のとき
つまシ通常のＡ／Ｄ変換動作時にこれらの回路１４２，
１４４を動作可能にする。信号下１をインバータ１４５
で反転した信号ＩＳがアンド回路１４３に印加゛されて
おり、イニシャルタッチ検出時にこの回路１４３を可能
にする。
通常のＡ　／　Ｄ変換動作時は、比較器１１０の比較結
果に無関係に、信号ＴｉＭ１のタイミングでデータレジ
スタ１００の内容を１カウントアツプする。すなわち、
信号Ｔ　、ｉ　Ｍ　１と信号１ｙ８がアンド回路１４４
に入力されておシ、信号Ｔ　ｉ　Ｍ　１が立上る第１タ
イムスロツトにおいて該アンド回路１４４の出力が１”
となる。アンド回路１４４の出力″１″はオア回路１４
６を介して加算器１３４の入力Ａに加わる。信号ＴｉＭ
１が１″のとき信号ＴｉＭは０″であシ、データレジス
タ１００の出力がアンド回路１３６、オア回路１３３を
介して加算器１６４０入力Ｂに加わる。信号１ｙ８のタ
イミングではレジスタ１００にロードしたデータＶＢＨ
の最下位ビットが加算器１３４０入力Ｂに加わる。従っ
て、最下位ビットに１”が加算される。キャリイアウド
信号がある場合は１タイムスロツト遅れてキャリイアウ
ド出力Ｃ８＋１から１”が出力され、アンド回路１４７
を介して入力Ｃｉに加わる。最下位ビットのタイミング
でキャリイアウド信号が加算されることのないようにす
るために、信号１ｙ８によってアンド回路１４７を動作
不能にするよう、になっている。
こうして、第１０１！Ｍ（ｆ）に示すＴｉＭｌの区間で
前回のデータＶＢＨに１が加算される。この加算結果［
ＶＢＲ＋ＩＪが次のＴｉＭ２の区間の間ラッチ回路１６
９にラッチされる（第１０図（ｅ））。
第１０図（ｆ）のＴｉＭ２の区間では、データＦｖＢＲ
＋１」のアナログ電圧（Ａ）とボリュームＶ１の現在の
アナログ電圧（Ｂ）と全比較器１１０で比較し、「Ｂ≧
Ａ」が成立したときは加算も減算も行なわずにｌ’−Ｖ
ＢＲ＋ＩＪをレジスタ１００で保持する。他方、「Ｂ≧
Ａ」が成立しないときつまりＦＡ＞ＢＪのときは、デー
タ「ｖＢＲ＋１」から１を減算する。ｒ　Ａ　＞　Ｂ　
Ｊのときは遅延フリップフロップ１４０の出力が６０”
であシ、インバータ１４１からアンド回路１４２に１”
が与えられる。このアンド回路１４２にはオア回路１３
８から信号ＴｉＭＺ＋３が与えられており、区間Ｔ藍Ｍ
２及びＴｉＭ３（第１０図（ｆ）参照）のとき動作可能
となる。区間Ｔ：Ｍｚにおいてアンド回路１４２の条件
が成立すると、区間ＴｉＭ２Ｏ間中（８タイムスロツト
の間）アンド回路１４２の出力が１”となる。このアン
ド回路１４２の出力″１”はオア回路１４６を介して加
算器１３４の入力Ａに寿えられる。従って、レジスタ１
００のデータ「ｖＢＲ＋１」の全ビットに′″１″が加
算され、事実上の１カウントダウンが行なわれる。
従って、区間ＴｉＭ２の演算によってレジスタ１００に
得られるデータの値は「ＶＢＲ＋ＩＪまたは［ＶＢＲ（
＝ＶＥＲ＋１−１）Ｊのどちらかであり、このデータは
区間Ｔ　ｉ　Ｍ　３においてラッチ回路１３９にラッチ
される（第１０図（ｅ）参照）。
区間Ｔ　ｉ　Ｍ　３ではラッチ回路１３９のデータ「Ｖ
ＢＲ＋１ｊまたは「ＶＢＲｊとボリュームＶ１の現在の
アナログ電圧とを比較器１１０で比較し、「Ｂ≧Ａ」が
成立したときは加算も減算も行なわずにレジスタ１００
の現在値［ＶＢＲ＋ＩＪまたは［Ｖ　Ｂ　Ｒｊを保持す
る。他方、ｒＡ＞Ｂｊのときは前述と同様にアンド回路
１４２から１”を出力し、レジスタ１００のデータから
１を減算する。この２度目の減算によってレジスタ１０
０のデータは「ＶｎＲ−１（＝ＶＢＲ＋ｌ−１−１）Ｊ
となる。
区間’ｌ’　ｉ　Ｍ　３が終了すると、信号ＴｉＭ２＋
３が立下り、アンド回路１４２が動作不能となる。
従って、以後のカウント動作は停止する。こうして、Ａ
　／　Ｄ変換動作はサンプリング信号Ｈ１の立上シの３
区間ＴｉＭ１〜ＴｉＭ３（２４タイムスロット）の間で
のみ行なわれる。
前回のＡ／Ｄ変換によって求めたデータＶＢＲの値（Ａ
）と今回サンピリングされたボリュームｖ１の設定値（
Ｂ）とが一致している場合、区間ＴｉＭ１における１加
算によってレジスタ１００の内容がＦＶＢＲ＋１ｊとな
ることにより、区間ＴｉＭ２における比較ではＡ＞Ｂが
成立し、１減算されてレジスタ１００の内容が［ＶＢＲ
Ｊと゛なる。区間ＴｉＭ３における比較ではＡ＝Ｂが成
立し、１減算は行なわれない。従って、最終的には前回
と同じデータ「ＶＢＲＪがデータレジスタ１００にホー
ルドされる。
前回のＡ　／　Ｄ変換によって求めたデータＶＢＲの値
（Ａ）よりも今回サンプリングされたボリュームｖ１の
設定値（Ｂ）の方が大きい場合、区間ＴｉＭ１における
１加算によってレジ２夕１００の内容が「ｖＢＲＢｉ１
２なっても比較器１１０ではＢ＝ＡまたはＢ＞Ａのどち
らかが成立するだけである。従って、区間ＴｉＭ２及び
ＴｉＭ３で減算は行なわれず、最終的には［ＶＢＲ＋Ｉ
Ｊがレジスタ１００にホールドされる。
前回のＡ　／　Ｄ変換によって求めたデータＶＢＲＯ値
°（Ａ）よりも今回サンプリングされたボリューム■１
の設定値（Ｂ）の方が小さい場合、区間ＴｉＭ２及びＴ
ｉＭ３では常にＡ）Ｂが成立する。
従って、１加算の後に１減算が２度行なわれ、最終的に
は「ｖＢＲ−１」がレジスタ１００にホールドされる。
上述のように、１サンプリング周期（約１ｍ５）におけ
るディジタルデータの最大変化量は＋１に限定されてい
る。これは、ボリュームｖ１〜ｖ７によるアナログ設定
値が急激に変更されたときこれにそのまま応答したので
はクリック等不快な雑音をもたらす原因となるのでこれ
を防止するため、及び、雑音等によっ七アナログ設定値
が一時的に急激に変化したときこれに反応しないように
するため、等の理由による。１サンプリング周期におけ
るディジタルデータの最大変化量は＋１に限らず、要す
るに滑らかなＡ　／　Ｄ変換が行な禾る程度・であれば
よい。
また、１回のＡ　／　Ｄ変換動作において３つの区間Ｔ
ｉＭｌ、ＴｉＭ２．ＴｉＭ３で加減算を行なうようにし
ているが、これはノイズ等によって比較器１１０の出力
が不安定な場合にディジタルデータが乱りに変動するこ
とを防止するのに役立つ。例えば、区間ＴｉＭ２でＢ≧
Ａが成立したのに区間ＴｉＭ３では成立しないような場
合、区間Ｔ　ｉ　Ｍ　１における「＋１」と区間’ｌ’
ｉＭ３における「−１」によって最終的にはディジタル
データｍ化しない。
尚、ラッチ回路１３９の全出力を入力したアンド回路１
４８とノア回路１４９（第６図）は最大カウント値と最
小カウント値を夫々検出するためρものである。最大カ
ウント値になったときアンド回路１４８の出力によって
アンド回路１４３゜１４４を動作不能にし、アップカウ
ントを禁止する。最小カウント値になったときはノア回
路１４９の出力によってアンド回路１４２を動作不能に
し、ダウンカウントを禁止する。
サンプリング信号Ｈ１が発生しているときの説明に戻る
と、区間ＴｉＭ３の終了後はＡ　／　Ｄ変換結果である
ディジタルデータがアンド回路１３６、オア回路１３３
、加算器１３４の入力Ｂを介してデータレジスタ１００
で循環してホールドされる。
このレジスタ１００のデータはニューディジタルデータ
ＮＤＤとして第７図の各制御回路１１１〜１１７のデマ
ルチプレクス用アンド回路１２６゜１２７に供給される
。信号Ｈ１が”１″のときは制御回路１１１のアンド回
路１２２が動作可能であるが、信号Ｎ７・２５Ｔ３２が
０”の間は条件が成立せず、このアンド回路１２２の出
力は′０”となっている。アンド回路１２２の出力″０
”はインバータ１５０で反転され、ホールド用のアンド
回路１２８に与えられる。レジスタ１０１のデータＶＢ
Ｒはこのアンド回路１２８及びオア回路１５１を介して
循環保持される。
信号Ｈ１の最後の８タイムスロツトにおいて信号Ｎ７・
２５Ｔ３２が′１”となると、アンド回路１２２の条件
が成立し、このアンド回路１２２がらアンド回路１２６
に′１”が与えられる。同時に、アンド回路１２２の出
力″′１″は、次のサンプリング信号Ｈ２に対応する制
御回路１１２のマルチプレクス用アンド回路１２５に加
えられると共にオア回路１３１に与えられる。制御回路
１１１では、アンド回路１２２の出力″１″によってホ
ールド用アンド回路１２８が動作不能となシ、アンド回
路１２６が動作可能となる。従って、信号Ｈ１のタイミ
ングでＡ　／　Ｄ変換されたボリュームｖ１の設定値を
示すニューディジタルデータＮＤＤがアンド回路１２６
で選択され、オア回路１５１を介してレジスタ１０１に
ロードされる。アンド回路１２２は第２５から第３２タ
イムスロツトの間″′１”を出力し、この間にデータレ
ジスタ１００（第６図）から出力されるデータＮＤＤは
丁度下位ビットから最上位ビットまでの８ピツトがシリ
アルに順番に並んでいる。従って、第２５タイムスロツ
トから第３２タイムスロツトの間でニューディジタルデ
ータＮＤＤがレジスタ１０１に順番にロードされること
になり、第１タイムスロツトにおけるレジスタ１０１の
各ステージの重みは図６ 中に示すように第１ステージが最上位ビット（了Ｈｚ）
であり、ステージが進むにつれて下位ピットに移り、第
８ステージが最下位ピッ）（−ｇＨｚ）である。
一方、アンド回路１２２の出力”１”に対応してオア回
路１３１から信号ＴｉＭが出力され、かつアンド回路１
２５及びオア回路１３２を介してレジスター０２のデー
タＶＢＤがオールドディジタルデータＯＤＤとしてＡ　
／　Ｄ変換器１８（第６図）に与えられる。そして、サ
ンプリング信号がＨｚに切換わると、前述と同様の手順
で、ボリュームｖ２に関するＡ　／　Ｄ変換が行なわれ
る。以下、信号Ｈ２〜Ｈ７に対応して制御回路１１２〜
１１７が前述と同様に動作し、各ボリュームｖ３〜Ｖ７
に関するＡ／Ｄ変換が順次行々われる。こうして、各レ
ジスター０１〜１０７には、各ボリュームｖ１〜ｖ７の
出力に対応するディジタルデータが夫々記憶される。
尚、ディレィビブラート（ボリュームＶ４）に対応する
レジスター０４のデータ表示が］）ＶＥＲとＤＥＬの２
通シ有る理由は、ボリュームＶ４をディレィビブラート
の開始時間設定とディレィビブラート深さ変化のエンベ
ロープの傾き設定の両方に兼用しているためである。Ｄ
ＶＥＲはディレィビブラートにおける深さの時間的変化
の速度を設定するだめのディレィビブラートエンベロー
ブレートデータであシ、その重みはレジスター０４の各
ステージブロック内の下側に示されている。
この重みの単位が（Ｈｚ　）である理由は、エンベロー
プ変化レートを周波数に換算した速さで示したためであ
る。すなわち、エンベロープの開始時から終了時までの
時間が周波数表示の１周期に対応している。ＤＥＬはデ
ィレィビブラート開始時間データであり、その重みはレ
ジスター０４の各ステージブロック内の上側に示されて
いる。この２つのデータＤＶＥＲ，ＤＥＬは勿論真理値
が異なっているわけではなく、利用する側での重みづけ
が異なっているだけである。
スラースピード（ボリュームＶ５）に対応するレジスタ
ー０５のデータ表示がＳＲＭとＳＲＥの２通シ有る理由
は、ダイナミックレンジを広くとるために８ビツトのデ
ータを仮数部と指数部に分けて利用するためである。最
下位ビットは利用せず、下位２ビツト目から５ビツト目
までを仮数部Ｍ１．Ｍ２．Ｍ３．Ｍ４とし、上位３ビツ
トを指数部Ｅｌ　、Ｅ２．Ｅ３とする。ＳＲＭはスラー
レート仮数部のデータ表示であり、ＳＲＥはスラーレー
トの指数部のデータ表示である。
第４図のオア回路９０から出力されたイニシャルセンシ
ング信号Ｉｓは第７図６遅延クリツプ７０ツブ１５２に
入力される。２段の遅延フリップ７０７プ１５２は信号
６ｙ８によって入力信号をロードし、信号１ｙ８゛に同
期して出力状態を切換えるものである。遅延フリップ７
０ツブ１５２の第１ステージの出力がアンド回路１５６
に加わり、かつインバータ１５５で反転されてアンド回
路１５４に加わる。第２ステージの出力はアンド回路１
５４に加わり、かつインバータ１３０で反転されてアン
ド回路１５３に加わる。このインバータ１３０の出力が
信号Ｔ１として第６図のＡ　／　Ｄ変換器１８に与えら
れる。アンド回路１５３は信号■Ｓの立上シに対応して
８タイムスロツト幅のパルスを出力し、アンド回路１５
４は信号Ｉｓの立下りに対応して８タイムスロツト幅の
パルスを出力する。アンド回路１５３及び１５４の出力
はオア回路１３１に加えられ、信号ＴｉＭとして第６図
のＡ　／　Ｄ変換器１８に与えられる。信号ＩＳに対応
して発生する信号ＴｉＭ及び了ｊの状態を第１１図に示
す。
第６図において、信号Ｉｓの立上シに対応して信号Ｔｊ
Ｍが１”となる８タイムスロツトの間でアンド回路１３
６が動作不能にされ、データレジスタ１００の全ビット
が１０″にクリアされる。
また、信号丁１が”０″になることによって第７図の各
制御回路１１１〜１１７が動作不能にされ、各レジスタ
１０１〜１０７はその記憶データを循環保持する。かつ
、第６図のアンド回路１４２及び１４４が動作不能とな
シ、アンド回路１４３が動作可能となる。アンド回路１
４３が可能化された最初の８タイムスロツトでは、信号
ＴｊＭを８タイムスロツト遅延した信号ＴｉＭ１が°１
″でア凱インバータ１５６の出力”０”によってアンド
回路１４３の動作が禁止される。これは信号Ｉｓの立上
り時において各信号の状態が安定するのを待っためであ
るが、この処理は特に行なわなくてもよい。アンド回路
１４３の他の入力には信号１ｙ８と遅延７リソプ７０ツ
ブ１４０の出力が加えられる。従って、比較器１１０で
「Ｂ≧Ａ」が成立すれば、信号１ｙ８のタイミングでア
ンド回路１４３から”１”が出力され、オア回路１４６
を介して加算器１３４の入力Ａに与えられる。前述の通
り、この信号１ｙ８のタイミングはデータレジスタ１０
０のデータの最下位ビットのタイミングである。従って
、アンド回路１４３がら信号１ｙ８のタイミングで１パ
ルス与えられる毎に（約４μｓ毎に）データレジスタ１
００の内容が１カウントアツプされる。
前述の通シ、イニシャルセンシング信号Ｉｓが発生して
いる間はマルチプレクサ１６でボリュームｖ８のアナロ
グ電圧を持続して選択する。従って、ボリュームｖ８で
感度調整されたタッチ検出信号が比較器１１０の入力Ｂ
に専ら与えられる。
データレジスタ１００は初めにオール００″にクリアさ
れるので、初めは比較器１１０で「Ｂ≧Ａ」“が成立す
る。データレジスタ１００の値がタッチ検出信号の値に
一致するまで、信号１ｙ８が発生する毎に急速に該レジ
スタ１００の内容がカウントアンプされる。データレジ
スタ１００のカウント値がタッチ検出信号の値に一致す
ると、比較器１１０で「Ｂ＝Ａ」が成立する。これにも
とづきレジスタ１００の内容が更に１カウントアツプさ
れた後、比較器１１０で「Ｂ＜ＡＪが成立し、アンド回
路１４６が動作不能にされ、カウントが停止する。その
後、タッチ検出信号のレベルが下がったとしてもデータ
レジスタ１００のダウンカウントは行なわれないので、
ピーク値が保持されることになる。また、タッチ検出信
号がデータレジスタ１００の値よりも更に大きくなった
場合は比較器１１０で「Ｂ≧Ａ」が成立し、追加のカウ
ントアツプが行なわれる。こうして、イニシャルセンシ
ング信号Ｉｓが発生している間のタッチ検出信号のピー
ク値に相当するディジタルデータがデータレジスタ１０
０でホールドされる。このデータレジスタ１００にホー
ルドされたピーク値のデータはデータＮＤＤのラインを
介して第７図の制御回路１１８内のアンド回路１５７に
与えられる。
鍵押圧開始時から約１０　ｍ　ｓが経過してイニシャル
センシング信号Ｉｓが立下ると、第７図のアンド回路１
５４の出力が第２５乃至第３２タイムスロツトに同期し
て８タイムスロツト間″′１”となる。このアンド回路
１５４の出力″１”はアンド回路１５８に与えられる。
アンド回路１５８の他の入力には、第４図の゛フリップ
フロップＸＫＱの出力ＸＫＱＳが２段の遅延フリップフ
ロップ１５９を介して加えられるみこの遅延フリップフ
ロップ１５９は遅延フリップフロップ１５２の出力タイ
ミングに同期させるだめのものである。アンド回路１５
８はイニシャルタッチ検出時間終了時に何らかの鍵が押
圧されていること（ＸＫＱＳば′ＩＰ）を条件に８タイ
ムスロツトの間″１”を出力する。
このアンド回路１５８の出力″１”によってアンド回路
１５７が動作可能となり、データレジスタ１００（第６
図）にホールドされているタッチ検出信号のピーク値デ
ータ（ＮＤＤ）を通過させ、オア回路１６０を介してレ
ジスタ１０８にロードする。また、アンド回路１５４の
出力“１”に対応してオア回路１３１から第６図のイン
バータ１３５に与えられる信号ＴｉＭによってデータレ
ジスタ１００にホールドしていたピーク値データがクリ
アされる。アンド回路１５４の出力が１”となる８タイ
ムスロツトの間にレジスタ１０８（第７図）に対応する
ピーク値データのロードが完了し、該アンド回路１５４
の出力が０”に立下るとアンド回路１５７に代わってア
ンド回路１６１が動作可能となる。レジスタ１０８にロ
ードされたタッチ検出信号のピーク値データはこのアン
ド回路１６１を介して以後ホールドされる。こうして、
イニシャルタッチ検出データがレジスタ１０８にホール
ドされる。
尚、レジスタ１０８のデー′夕表示がＡＰＩとＩＴＬの
２通り有る理由は、同じイニシャルタッチ検出データを
アタックピッチコントロールとイニシャルタッチレベル
コントロールの両方ニ使用するためである。ＡＰＩは、
アタックピンチ初期値設定データであり、その重みはレ
ジスタ１０８の各ステージブロック内の上側に記されて
いる。
下位３ピツトは切捨てられ、上位５ピツトが約１．２セ
ント乃至約１９セントのピッチずれに対応する。ＩＴＬ
は、イニシャルタッチレベル制御データである。
第７図の各レジスタ１０１〜１０８に記憶されたデータ
のうちピッチコントロール関係のデータ、すなわちビブ
ラートレートデータＶＢＲ，ビブラート深さデータＶＢ
Ｄ、アフタータッチビブラート深さデータＫＶＢＤ、デ
ィレィビブラートエンベロープレートデータＤＶＥＲ，
ディレィビブラート開始時間データＤＥＬ、スラーレー
ト仮数部データＳＲＭ、スラーレート指数部データＳＲ
Ｅ。
アタックピッチ初期値設定データＡＰＩは効果付与回路
２０（第１２図の部分）に供給される。レベルコントロ
ール関係のデータ、すなわちアフタータッチレベル制御
データＡＴＬ、サステインレートデータＳＴＲ，イニシ
ャルタッチレベル制御データＩＴＬは楽音信号発生部２
１（第２図）に供給される。
効果付与回路の説明 図示の都合上、効果付与回路２０の詳細例は３つの部分
に分けて第１２図、第１３図、第１４図に示されている
。各図は第２図の回路２０のブロック中に示されたよう
に結合する。効果付与回路２０では、アタックピッチコ
ントロール、ディレィビブラート、アフタータッチビブ
ラート、及びノーマルビブラートのための変調信号を夫
々形成する処理、及びスラー効果のために単音モードの
押圧鍵キーコードＭＫＣを変調する処理、を実行する。
まず、アタックピッチ及びビブラートのための変調信号
を形成する部分について説明する。
効果付与回路２０は、第１３図に示す４つの演算器ＣＵ
Ｌ１　、ＣＵＬ２　、ＣＵＬ３　、ＣＵＬ４を含んでい
る。各演算器ＣＵＬ１〜ＣＵＬ４は、システムクロック
パルスφ１．φ２によってシフト制御される１６ステー
ジ／１ビツトの直列シフトレジスタ１６２，１６３，１
６４，１６５と、１ピツト分の全加算器１６６．１６７
．１６８，１６９と、演算及び記憶動作制御用の論理回
路１７０〜１９６（アンド回路）、１９７〜２０４（オ
ア回路）とを夫々具えており、シリアル演算を行なう。
演算器ＣＵＬ２は変調信号の瞬時値を示すデータＶＡＬ
を求めるものである。演算器ＣＵＬ１は変調信号の周波
数を示すデータを繰返し演算して演算器ＣＵＬ２におけ
る演算タイミングを示す信号を発生するものである。演
算器ＣＵＬＩは変調信号のエンベロープ（深さ）の瞬時
値を示すデータＥＮＶを求めるものである。このデータ
ＥＮＶを所定ビットシフトして変調信号の変化幅を示す
微小値△ＥＮＶとして利用する。演算器ＣＵＬ２におい
て、この変化幅ΔＥＮＶを演算器ＣＵＬＩからのタイミ
ング信号に応じて繰返し演算することにより変調信号の
瞬時値を示すデータＶＡＬを求める。演算器ＣＵＬ４は
、後述するように多目的に使用される。
第１５図（ａ）は、アタックピッチ、ディレィビブラー
ト、ノーマルビブラートにおける変調信号及びそのエン
ベロープ（深さ）の−例を示すものである。この図を参
照して変調信号の形成法の概略を説明する。第１５図（
ａ）の横軸は時間、たて軸は正規周波数（θセント）か
らのピッチずれをセント値によって示す。
アタックピッチの初期値は負の値（正規周波数の低音側
のピッチずれ）［−ＡＰｉＳＪである。このアタックピ
ッチ初期値の絶対値［ＡＰｉｓＪは、レジスタ１０８（
第７図）から与えられるアタックピッチ初期値設定デー
タＡＰＩにＲＯＭ２２　（第２図）から考えられる音色
に対応したアタックピッチ初期値係数ＡＰＳを乗算した
ものである。
前述の通シ、データＡＰＩは鍵のイニシャルタッチに対
応したものであるので、アタックピッチ初期値ＡＰｉＳ
はイニシャルタッチに応じて制御されることになる。゛
アタックピッチにおけるエンベロープの初期値もアタッ
クピッチ初期値ＡＰｉＳと同じである。演算器ＣＬｒＬ
３（第１３図）にエンベロープ瞬時値ＥＮＶの初期値と
してＡＰｉＳをプリセットし、以後、この初期値ＡＰｉ
Ｓを下位桁にｎビットシフ）　（２−”倍）した微小値
△ＡＰｉＳを、ＲＯＭ２２　（第２図）から与えられる
音色に対応したアタックピッチエンベロープレートデー
タＡＰＥＲに応じた時間間隔で繰返し減算することによ
り、徐々に減衰するエンベロープの瞬時値ＥＮＶが求め
られる。演算器ＣＵＬ４で上記エンベロープレートデー
タＡＰＥＲを規則的にアキュムレートし、その最上位ビ
ットからのキャリイアウド信号の発生タイミングによっ
て演算器ＣＵＬ３における上記減算の繰返し時間間隔を
定める。△ＡＰｉＳはイニシャルタッチに対応したもの
であるので、アタックピッチのエンベロープもイニシャ
ルタッチに応じて制御されることになる。一方、演算器
ＣＵＬ２では、変調信号瞬時値ＶＡＬの初期値として「
−、ＡｐｉｓＪをプリセットし、エンベロープ瞬時値Ｅ
ＮＶを下位桁にｎビットシフト（２−０倍）した微小値
△ＥＮＶを１．ＲＯＭ２２（第２図）から与えられる音
色に対応したアタックピッチレートデータＡＰＲに応じ
た時間間隔で繰返し加算もしくは減算することにより、
変調信号の瞬時値ＶＡＬを求める。Ｖ　、Ａ　Ｌの初期
値は負の値「−ＡＰｉＳＪであるので、初めは加算を行
ない、ＶＡＬを徐々に大きくする。値ＶＡＬが値ＥＮＶ
に達したとき減算に切換える。以後、加算と減算を交互
に行ない、エンベロープ値ＥＮＶの範囲内で値ＶＡＬが
繰返し折返すようにする。演算器ＣＵＬｌで上記レート
データＡＰＲを規則的にアキュムレートし、その最上位
ビットからのキャリイアウド信号の発生タイミングによ
って演算器ＣＵＬ２における上記加算または減算の時間
間隔を定める。エンベロープ値ＥＮＶがθセントになっ
たときアタックピッチコントロールが終了する。
アタックピッチあるいはスラーが終了したとき演算器Ｃ
ＵＬ４でディレィビブラート開始までの時間がカウント
される。このカウント時間が、レジスタ１０４（第７図
）に記憶されたディレィビブラート開始時間ＤＥＬに一
致すると、ディレィビブラートが開始する。
ディレィビブラートにおけるエンベロープ（深さ）は０
セントから始まり、レジスタ１０２（第７図）から与え
られるビブラート深さデータＶＢＤに対応するセント値
まで徐々に増大する。演算器ＣＵＬ３では、深さデータ
ＶＢＤを下位桁にｎビットシフトした微小値△ＶＢＤを
、レジスタ１０４（第７図）から与えられるディレィビ
ブラートエンベロープレートデータＤＶＥＲに応じた時
間間隔で繰返し加算することにより、徐々に増大するエ
ンベロープ瞬時値ＥＮＶを求める。上記エンベロープレ
ートデータＤｖＥＲに対応する値が演算器ＣＵＬ４でア
キュムレートされ、そのキャリイアウド信号によって演
算器ＣＵＬ３における計算時間間隔が設定される。一方
、演算器ＣＵＬ２では、エンベロープ瞬時値ＥＮＶをシ
フトした微小値△ＥＮＶを、レジスタ１０１（第７図）
から与えられるビブラートレートデータＶＢＲに応じた
時間間隔で繰返し加算または減算することにより、変調
信号の瞬時値ＶＡＬを求める。上記レートデ−タＶＢＲ
は演算器ＣＵＬ　１でアキュムレートされ、そのキャリ
イアウド信号によって演算器ＣＵＬ２における計算時間
間隔が設定される。
演算器ＣＵＬ３のエンベロープ瞬時値ＥＮＶが深さデー
タＶＢＤに対応するセント値に達するとディレィビブラ
ートが終了し、ノーマルビブラートに移行する。ノーマ
ルビブラートにおいては、演算器ＣＵＬ３で深さデータ
ｖｉＤに対応する一定のエンベロープ値ＥＮＶを保持し
、演算器ＣＵＬ１．ＣＵＬ２では上述のディレィビブラ
ートのときと同じ処理を行なう。第１５図（ａ）には示
してないが、アフタータッチビブラートにおいては、演
算器ＣＵＬ３のエンベロープ値ＥＮＶをレジスタ１０３
（第７図）から与えられるアフタータッチビブラート深
さデータＫＶＢＤに対応する値とし、ディレィビブラー
トあるいはノーマルビブラートのときと同じように演算
器ＣＵＬ１．ＣＵＬ２を動作させる。尚、この実施例で
は、ノーマルビブラートあるいはアフタータッチビブラ
ートが奏者によって選択された場合はディレィビブラー
トはかからないようになっている。また、この実施例で
は、第１５図（ａ）に示されているように、ディレィビ
ブラート、ノーマルビブラート及びアフタータッチビブ
ラートのときのピンチずれの深さは高音側と低音側とで
は非対称になっている。すなわち、高音側の深さＶＢＤ
に対して低音側の深さは一！−Ｖ　Ｂ　Ｄとなっている
。このような非対称の深さ設定は、自然楽器に近い、好
ましいビブラートをもたらす。
第１３図の各演算器ＣＵＬ１〜ＣＵＬ４において、シリ
アル演算は第１乃至第１６タイムスロツトの間で行なわ
れる。各レジスター６２〜１６５内の１６ビツトのデー
タは第１乃至第１６タイムスロツトの間で最下位ビット
から順番に出力される。各ビットのシリアル演算結果は
第１乃至第１６タイムスロツトの間で加算器１６６〜１
６９から出力され、各レジスター６２〜１６５に取り込
まれる。こうしてレジスター６２〜１６５内のデータは
１６タイムスロツト毎に循環する。第１６り、。
イムスロットにおける最上位ビットの演算によるキャリ
イアウド信号が第１７タイムスロツトにあられれる最下
位ビットデータに加算されないようにするために、加算
器１６６〜１６９のキャリイアウド出力Ｃ６＋１を入力
Ｃｉに与えるためのアンド回路１７０，１７５，１８３
．１９１に信号１７ｙ３２が加えられる。この信号１７
ｙ３２は信号１７ｙ３２の反転信号であシ、第１７タイ
ムスロツトで０”、それ以外のタイムスロットで１”で
ある。
第１３図において、各シフトレジスタ１６２〜１６５の
各ステージ内に記された数字は、第１タイムスロツト及
び第１７タイムスロツトのときの各ステージ内のデータ
の重みを示すものである。
夫々の重み表示の単位は、レジスタ１６２が「Ｈ２」、
１６６及び１６４が「セント」、１６５の上側が「Ｈ２
」、下側がｊｍｓＪである。レジスタ１６２の上側の重
み表示は、演算器ＣＵＬ１をアタックピッチレートデー
タＡＰＲのアキュムレートに用いるときの重みを示す。
例えば第７ステージの「１」はＩＦ５の重みを示す。レ
ジスタ１６２の下側の重み表示は、演算器ＣＵＬ１をビ
ブラートレートデータＶＢＨのアキュムレートに用いる
ときの重みを示す。例えば第７ステージのｒ４／３Ｊは
４／３Ｈ２を示す。アタックピッチのときとビブラート
のときとで重みが異なる理由は、ビブラートのときは前
述の非対称形の深さ設定を行なうためである。レジスタ
１６５の上側の重み表示は演算器ＣＵＬ４をエンベロー
プレートデータＡＰＥＲ，ＤＶＥＲ（更に５ＬＲ）のア
キュムレートに用いるときの重みを示す。下側の重み表
示は演算器ＣＵＬ４ｔ−ディレィビブラート開始時間の
カウントに用いるときの重みを示す。レジスタ１６３の
第１ステージの「Ｓ」はサインビットを示す。変調信号
の瞬時値ＶＡＬは負の値にもなるので、正負を区別する
ためにサインビットＳが存在する。尚、負の値は２の補
数で表わされる。次に各制御の詳（１）　　アタックヒ
ツチコントロール第１３図の各演算器ＣＵＬＩ〜ＣＵＬ
４の動作を制御するために第１４図に遅延フリップフロ
ップ２２２〜２２７が設けられている。これらの７リツ
プフロツプ２２２〜２２７は、信号ＩＴ８（第５図）の
タイミングで入力信号を取り込み１？Ｔ２４（第５図］
のタイミングで出力状態を切換えるものである。これら
のフリップフロップのうち、２２２゜２２３及び２２５
がアタックピッチコントロールのときに動作する。
前述の通り、アタックピッチコントロールを行なうべき
条件が成立したとき、イニシャルセンシング信号Ｉｓの
立下りに対応してアタックピッチスタート信号ＡＳが単
音キーアサイナ１４Ａ（第４図）から出力される。この
アタックピッチスタート信号Ａｓは第１４図のアンド回
路２１１に加わると共にインバータ２１４で反転される
。インバータ２１４の出力はアンド回路２０５〜２０９
゜２１２に加わる。第１６図に示すように、イニシャル
センシング信号Ｉ　Ｓ　ｎｆｌＥ　１６１　イＡ　スａ
　ｙ　トで立下り、アタックピッチスタート信号ＡＳは
その直後の第１７タイムスロツトから次の第１６タイム
スロツトまでの３２タイムスロツトの間”１”となる。
信号Ａｓに対応してアンド回路２１１の出力が”ｌ”と
なり、オア回路１，４．６及び７に与えられる。オア回
路４の出力はフリップフロップ２２５に与えられる。信
号ＡＳが立上ったときから３２タイムスロツト後に７リ
ングフロツプ２２５の出力がｌ”に立上り、以後、アン
ド回路２１０及びオア回路４を介して自己保持される。
このフリップフロップ２２５の状態ｆｆ１ＡＰＱなる符
号で示す。オア回路４の出力がＡＰＱ信号に相当する。
ＡＰＱ信号が“１“のとき、効果付与回路２０（第１２
〜１４図）内の各回路に対してアタックピッチコントロ
ールを実行するよう指示する。
オア回路１の出力はフリップフロップ２２２で３２タイ
ムスロツト遅延され、ＵＳＥＴ　（アップセット）信号
として出力される。オア回路７の出力はインバータ２２
８で反転されてＳＥＴ信号として利用されると共に、遅
延ノリツブフロップ２２３で３２タイムスロツト遅延さ
れ不。このフリップフロップ２２３の出力はインバータ
２２９で反転され、５ＥＴＤ信号として利用される。ま
た、アンド回路２１１の出力はＡＰＳＥＴ信号として利
用される。
従って、アタックピッチスタート信号Ａｓにもとづいて
発生される各信号Ａ　Ｐ　Ｑ、　ＵＳＥＴ、〒、５ＥＴ
Ｄ、ＡＰＳＥＴの状態は第１６図のようになる。
また、第１５図（ｂ）には上記各信号の状態を第１５図
（ａ）のタイムスケールに合わせて示したものが示され
ている。
ＳＥＴ信号は第１３図のアンド回路１７４，１７７〜１
８０，１８２，１８４〜１８７，１９０．１９６に加え
られ、各演算器ＣＵＬ１〜ＣＵＬ４の古いデータをクリ
アする。ＵＳＥＴ信号は第１３図のオア回路２３０を介
して遅延フリップフロック２３１に加えられる。このフ
リップフロップ２３１は第１４図のフリップフロップ２
２２〜２２７と同様に信号ＩＴ８，１７Ｔ２４によって
制御される。
このフリップフロップ２３１の内容はアンド回路２６２
または２３６を介して自己保持される。初めはアンド回
路２６２が動作可能となっており、ＵＳＥＴ信号によっ
てフリップフロップ２６１に取り込まれた“１＃が該フ
リップフロップ２３１で自己保持される。このフリップ
７０ツブ２３１で保持している信号ＵＰＱは演算器ＣＵ
Ｌ２の加減算方向を指示するものであり、ＵＰＱが“１
″のときはアンプカウント（Ｕｌを指示し、”０″のと
きはダウンカウント（Ｄ”）ｔ−指示する。
５ＥＴＤ信号は第１３図における比較器Ｃ０Ｍ１の出力
用アンド回路２３４，２３５及び第１４図における比較
器Ｃ０Ｍ２の出力用アンド回路２３６゜２３７に入力さ
れる。第１４図の各フリップフロップ２２４〜２２７の
状態切換えが比較器ＣＯＭＩ。
Ｃ０Ｍ２によって制御されるようになっているため、こ
れらの７リツプフロツグ２２４〜２２７に“１＃をセッ
トしたばかりのときは比較出力を禁止するためである。
ＡＰＱ信号は第１４図のアンド回路２４０．２４４及び
第１３図のアンド回路１７１，１８４，１８５゜１８６
，１９４，２１７に与えられる。アタックピッチの場合
は、このＡＰＱ信号が入力されたこれらのアンド回路に
よって演算器ＣＵＬ１〜ＣＵＬ４及び比較器Ｃ０Ｍ１．
Ｃ０Ｍ２が制御される。
ＡＰＳＥＴ信号は第１３図のアンド回路１７６゜１８１
．１８８に入力される。このＡＰＳＥＴ信号は演算器Ｃ
ＵＬ２及びＣＵＬ３にアタックピッチ初期値をロードす
るだめのものである。尚、第１４図のオア回路６にはア
ンド回路２０５〜２１３の出力がすべて入力されており
、アタックピッチあるいはディレィビブラートあるいは
スラーの処理をしている間は常に°ｌ“を出力する。と
のオア回路６の出力信号ＡＮ￥Ｑが第１３図のアンド回
路１９０に入力されており、演算器ＣＵＬ３における時
間的に変化するデータＥＮＶの演算を可能にしている。
前述の通り、第７図のレジスタ１０８では、イニシャル
センシング信号Ｉｓの立下り直後の第２５乃至第３２タ
イムスロツトの間でイニシャルタッチ検出データをロー
ドする。このレジスタ１０８め一５ステージ目からアタ
ックピッチ初期値設定データＡＰＩがとり出され、第１
２図のアンド回路２４８に与えられる。信号ＩＴ５ｙ８
のタイミングでアンド回路２４８を可能にすることによ
り１．２セント乃至１９セントの重みの５ビツト（第７
図１０８参照）だけを選択する。このデータＡＰＩを２
段の遅延フリップフロップ２４９で２タイムスロツト遅
延したものをアンド回路２５０に入力し、ｌタイムスロ
ット遅延したものをアンド回路２５１に入力し、遅延し
ていないものをアンド回路２５２に入力する。ＲＯＭ２
２（第２図）から与えられる係数データＡＰＳは２ピツ
）ＡＰＳ□。
ＡＰＳ２であり、これを第１７タイムスロントに同期し
てラッチ回路２５６にラッチする。ラッチ回路２５３の
２ピツト出力はその値“１１”または°１０″または”
Ｏ１″をデコードする形式で各アンド回路２５０〜ジ５
２に与えられ、３通りの状態のデータＡＰＩのいずれか
を選択する。こうして、データＡＰＩが係数データＡＰ
Ｓ１．ＡＰＳ２に応じてシフトされ、オア回路２５４を
介してアタックピッチ初期値データＡｐｔｓが得られる
。
このデータＡＰｉＳは第１６図に示すように例えハ第１
　乃至第８タイムスロツトの間では第１乃至第７タイム
スロツトの間の７タイムスロツトにおいて有効値があら
れれる。前述の通り、係数データＡＰＳ　（ＡＰＳ、、
ＡＰＳ２）は音色に対応するものである。従って、デー
タＡＰＩをＡＰＳによってスケーリングすることにより
アタックピッチコントロールのかかり具合が選択された
音色に応じて制御されることになる。もしアタックピッ
チを付与しない音色が選択された場合はＡＰＳ、、ＡＰ
Ｓ２が°００″であり、アンド回路２５０．２５１．２
５２がすべて不能化され、初期値データＡＰｉＳはオー
ル゛Ｏ”となり、アタックピッチが禁止される。
初期値データＡＰｉＳは第１３図のアンド回路１８８に
与えられると共に、インノ（−夕２５５で反転されてア
ンド回路１８１及び１８５に入力される。アンド回路１
８８はＡＰＳＥＴ信号発生時に信号９Ｔ１６　（第５図
）のタイミングでデータＡＰｉＳを通過し、−オア回路
２０３及び加算器１６８の入力Ｂを介して７フトレジス
タ１６４にロードする。
従って、第１７タイムスロツトにおけるレジスタ１６４
の各ステージの重みは図のようになる。
ＡＰＳＥＴ信号が立下るのと入れ替わりにＳＥＴ信号が
立上り、アンド回路１９０を介してレジスタ１６４の初
期値ＡＰｉＳがホールドされる。こうして、エンベロー
プ瞬時値データＥＮＶとしてアタックピッチ初期値ＡＰ
ｉＳが演算器ＣＵＬ３（レジスタ１６４）にプリセット
される。
アンド回路１８１はＡＰＳＥＴ信号発生時に信号９Ｔ１
６のタイミングで反転データＡＰｉＳを通過し、オア回
路２００を介して加算器１６７の入力Ｂに与える。ＡＰ
ＳＥＴ信号発生時は、信号９ｙ３２のタイミングでアン
ド回路１７６から“１″が出力され、オア回路１９８を
介して加算器１６７の入力Ｃｉに与えられる。信号９ｙ
３２は、信号９Ｔ１６のタイミングで選択される反転デ
ータＡＰｉＳの最下位ビットのタイミングを示しており
、加算器１６７ではｒ！Ｌ転ブータＡＰｉＳにｌＩＪ’
ｉ刀ｎ算してｔ初期値データＡＰｉＳの２の補数を求め
る演算を行なう。こうして２の補数で表わされた負の初
期値データｒ−ＡＰｉＳＪが変調信号瞬時値ＶＡＬとし
て演算器ＣＵＬ２　（レジスタ１６３］にプリセットさ
れる。
演算器ＣＵＬ４では、ＲＯＭ２２（第２図）から与えら
れるアタックピッチエンベロープレートデータＡＰＥＲ
がアンド回路１９４に入力される。
このデータＡＰＥＲは第１７タイムスロツト乃至′ｉ１
６タイムスロツトのシリアル演算ｌサイクルに同期して
シリアルに与えられるものとする。
ＡＰＱ信号の発生中は、このデータＡＰＥＲがアンド回
路１９４、オア回路２０４を介して加算器゛　１６９の
入力Ａに繰返し与えられる。また、加算器１６９の出力
Ｓを１６タイムスロツト遅延させたシフトレジスタ１６
５の出力ＥＲＤＴがＳＥＴ信号の発生中は常にアンド回
路１９６を介して加算器１６９の入力Ｂに与えられる。
従って、データＡＰＥＲが演算器ＣＵＬ４で繰返し加算
される。
１６ビツトの演算器ＣＵＬ４のモジュロ数は２１６であ
り、２１６／Ａ、ＰＥＲ回の加算が行なわれる毎に最上
位ビットからキャリイアウド信号が発生する。
加算器１６９のキャリイアウド出力Ｃ６＋１はラッチ回
路２５６に入力される。ラッチ回路２５６は信号１７ｙ
３２Ｓによってラッチ制御される。最上位ビットの演算
タイミングは第１６タイムスロツトであるため、・最上
位ビットのキャリイアウド信号はｌタイムスロット遅れ
の第１７タイムスロツトで出力Ｃ６＋ｌから出力される
。従って、第１７タイムスロツトで発生する信号１７　
ｙ　３２　Ｓによってラッチ制御することにより、ラッ
チ回路２５６では演算器ＣＵＬ４の最上位ビットのキャ
リイアウド信号が３２タイムスロツトの間保持される。
尚、演算器ＣＵＬ１〜ＣＵＬ４のシリアル演算タイミン
グは第１７図（ａ）のようになっている。各レジスタ１
６２〜１６５にストアされる１６ビツトデータの最下位
ピッ、）（ＬＳＢ）から最上位ピッ）（ＭＳＢ）までの
シリアル演算が第１乃至第１６タイムスロツトで順次行
なわれる。次の第１７乃至第３２タイムスロツトでは演
算は行なわれず、演算結果が循環保持される。信号９Ｔ
１６のタイミングで選択された前述の初期値ｒ−ＡＰｉ
ＳＪ、ｒＡＰｉｓＪは、第１７図世）に示すように第９
乃至第１６タイムスｂツトにおいて上位８ビツトの重み
で各演算器ＣＵＬ２．ＣＵＬ！ｔにロードされたことに
なる。
ラッチ回路２５６で３２タイムスロツト幅に拡大された
キャリイアウド信号は演算器ＣＵＬ３のアンド回路１８
４，１８５，１８６に入力される。
これらのアンド回路１８４，１８５，１８６はＡＰＱ信
号及びＳＥＴ信号によって可能化されている。アンド回
路１８５はインバータ２５５から与えられるアタックピ
ッチ初期値ＡＰｉＳの反転データＡＰ　ｉ　Ｓを信号Ｉ
Ｔ８のタイミングで選択し、オア回路２０２を介して加
算器１６８の入力Ａに与える（第１７図（ｅ）参照）。
アンド回路１８４は信号１ｙ３２のタイミングでオア回
路２０１を介して加算器１６８の入力Ｃｉに°ｌ″を与
える（第１７図（Ｃ）参照）。その結果、信号ＩＴ８の
タイミングで選択した反転データＡＰｉＳの最下位ビッ
ト（第１タイムスロッ−トのタイミング）に１が加算さ
れ、ＡＰｉＳの２の補数すなわち−ＡＰｉＳが求まる（
第１７図（ｅ）参照）。アンド回路１８６は信号９Ｔ１
６のタイミングでオア回路２０２を介して加算器１６８
の入力Ａに”１″を与える（第１７図（Ｃ））。その結
果、第１乃至第８タイムスロツトのｒ−ＡＰｉＳＪに対
して第９乃至第１６タイムスロツトでオール１１＃が追
加され、ＡＰｉＳを８ビツト下位にシフトした（２−８
倍した）微小値△ＡＰｉＳの２の補数［−△ＡＰｉＳＪ
が求まる。
アンド回路１９０、オア回路２０６及び加算器１６８の
入力Ｂを介して循環するシフトレジスタ１６４のデータ
ＥＮＶに対して上記微小値［−ΔＡＰｉＳＪが加算され
る（ΔＡＰｉＳが減算される）。
この加算は演算器ＣＵＬ４の最上位ビットからキャリイ
アウド信号が１回発生する毎に°１回の割合いで実行さ
れる。当初、データＥＮＶとしてはアタックピッチ初期
値ＡＰｉＳがプリセットされる。
従って、演算器ＣＵＬ４のキャリイアウド信号が発生す
る毎にＡＰｉＳから△ＡＰｉＳを順次減算していったも
のがデータＥＮＶの現在値である。△ＡＰｉＳを１回減
算する時間間隔は演算ｍｃＵＬ４でアキュムレートする
データＡＰＥＲの値に応じて定まる。前述の通り、演算
器ＣＵＬ４で２１６／ＡＰＥＲ回の加算が行なわれる毎
にキャリイアウド信号がラッチ回路２５６にラッチされ
るので、演算器ＣＵＬ３で△ＡＰｉＳを１回減算する時
間間隔はｒ　１６＃ｓ　Ｘ　２”／ＡＰＥＲＪである。
例えば、データＡＰＥＲの値をＨｚで示せば、ＣＵＬ４
の６４（Ｈｚｌ であるため、ＡＰＥＲ（Ｈｚｌ回の加算が行なわれる毎
に演算器ＣＵＬ４からキャリイアウド信号が発生し、Δ
ＡＰｉＳの計算周期はｒ１６μ８Ｘ６４　（Ｈｚ）　／
ＡＰＥＲ（Ｈ２ＩＪと表わせる。以上のようにして、第
１５図（ａ）のアタックピッチ部分に示すように徐々に
減少するエンベロープデータＥＮＶが演算器ＣＵＬ３で
求まる。
一方、演算器ＣＵＬＩのアンド回路１７１にはＲＯＭ２
２（第２図）からアタックピッチレートデータＡＰＲが
与えられており、ＡＰＱ信号の発生中はこのデータＡＰ
Ｒが加算器１６６の入力Ａに常に加えられる。前述のデ
ータＡＰＥＲと同様に、このデータＡＰＲも、第１７乃
至第１６タイムスロツトのシリアル虜算１サイクルに同
期してシリアルに与えられるものである。また、ＳＥＴ
゛信号の発生中は、加算器１６６の出力Ｓを１６タイム
スロツト遅延したシフトレジスタ１６２の出力がアンド
回路１７４を介して加算器１６６の入力Ｂに常に与えら
れる。従って、データＡＰＲが演算器ＣＵＬＩで１６μ
５（３２タイムスロツト）毎にアキュムレートされる。
このアキュムレートによって生じる最上位ビットのキャ
リイアウド信号は信号１７ｙ３２Ｓのタイミングでラッ
チ回路２５７にラッチされ、３２タイムスロツト幅に拡
張される。演算器ＣＵＬ１の最上位ビットからキャリイ
アウド信号が発生する時間間隔は゛前述と同様にｒ　１
６μｓ　Ｘ　２１６／ＡＰＲＪである。ＡＰＲをＨｚ表
示に置換えれば、モジュロ数２１６のＨｚ表示が１２８
　（＝２　”　Ｘ　−Ｉ　Ｈｚのためｒ１６μ８　Ｘ　
１２８（Ｈｚ）１２ ／ＡＰＲ（ＨｚｌＪと表わせる。
ラッチ回路２５７の出力は演算器ＣＵＬ２のアンド回路
１７７〜１８０に与えられる。これらのアンド回路１７
７〜１８０はＳＥＴ信号によって可能化される。アンド
回路１７７〜１７９はダウンカウント（減算］用であシ
、ＵＰＱ信号をインバータ２５８で反転した信号が与え
られる。アンド回路１８０はアップカウント用であり、
ＵＰＱ信号が与えられる。前述の通り、初めはＵＳＥＴ
信号によってＵＰＱ信号が”ｌ″にセットされており、
アンド回路１８０が動作可能となっている。
アンド回路１８０にはシフトレジスタ１６４の９ステー
ジ目の出力△ＥＮＶが与えられており、これを信号ＩＴ
８のタイミングで選択し、オア回路１９９を介して加算
器１６７の入力Ａに与える。
第１タイムスロツトのときレジスタ１６４の各ステージ
の重みは図中に示すようになっているので、信号ＩＴ８
によって第１乃至第８タイムスロツトの間でレジスタ１
６４の第９ステージの出力△ＥＮＶを選択することによ
り、データＥＮＶの８ビツト目から１５ビツト目ま・で
の重みのデータを７ビツト下位にシフトしたものを選択
することができる。すなわち、第１乃至第８タイムスロ
ツトの間でアンド回路１８０で選択されるデータ△ＥＮ
Ｖは演算器Ｃ，ＵＬ３のエンベロープデータＥＮＶを７
ビツト下位にシフトした（２−７倍した）微小値である
。このシフト状態を図に示すと第１７図（ｄ）のように
なる。すなわち、演算器ＣＵＬ３では第８乃至第１５タ
イムスロツトのタイミングでシリアル演算される重みを
もっているデータＥＮＶの上位８ビット部分が、７タイ
ムスロツト早く取り出されることにより７ピツト下位の
第１乃至第８タイムスロツトの演算タイミングにシフト
されて微小値データ△ＥＮＶとなる。
演算器ＣＵＬ２のデータＶＡＬは、アンド回路１８２、
オア回路２００、加算器１６７の入力Ｂ及びシフトレジ
スタ１６３を介して循環しており、このデータＶＡＬに
対して上記微小値△Ｅ　Ｎ　Ｖが加算される。この加算
は演算器ＣＵＬＩの最上位ビットからキャリイアウド信
号が１回発生する毎に１回の割合いで行なわれる。当初
、データＶＡＬとしでは負のアタックピッチ初期値ｒ−
ＡＰｉＳＪがプリセットされている。従って、このｒ−
ＡＰｉＳ」に対してΔＥＮＶが順次加算され、第１５図
（ａ）のアタックピッチ部分に示すようにデータＶＡＬ
Ｑ値が徐々に上昇する。ΔＥＮＶを繰返し演算する時間
間隔は、演算器ＣＵＬ１のキャリイアウド信号の発生間
隔１１６μｓ　Ｘ　２　”　、／　Ａ　Ｐ　ＲＪであり
、レートデータＡＰＲによって定まる。
データＶＡＬは信号ｌＴ１６のタイミングでアンド回路
２１５を介して比較器Ｃ０Ｍ１の入力Ａに与えられる。
演算器ＣＵＬ２でアップカウントを行なっているときは
、ＵＰＱ信号の°１″によってアンド回路２１６が可能
化される。アンド回路２１６は信号ｌＴ１６のタイミン
グでエンベロープデータＥＮＶを選択し、オア回路２２
１を介して比較器Ｃ０Ｍ１の入力Ｂに与える。アップカ
ウント状態において、ｖＡＬがＥＮＶよりも小さいとき
、すなわち変調信号瞬時値ＶＡＬがエンベロープ瞬時値
ＥＮＶに向って上昇中のとき、比較器Ｃ０Ｍ１ではｒＡ
＜ＢＪが成立し、アンド回路２３５に出力゛１″が与え
られ、アンド回路２６４には出力”０″が与えられる。
尚、アンド回路２３４．２３５の他の入力に与えられる
５ＥＴＤ信号は通常は”ｌ”である。アンド回路２３４
の出力”θ″はインバータ２５９で反転され、アンド回
路２３２に”ｌ”が与えられる。アップカウント状態で
は遅延フリップフロップ２６１の出力は“１″であり、
この出力“１″がアンド回路２３２、オア回路２３０を
介してフリップフロップ２６１でホールドされている。
ＶＡＬがＥ’Ｎ　Ｖに到達し、比較器ＣＯＭＩでｒＡ＞
ＢＪが成立すると、アンド回路２３４から°１″が出力
され、インバータ２５９の出力“０”によってアンド回
路２６２が動作不能となる。これによりフリップフロッ
プ２３１がリセツトされ、ＵＰＱ信号が０”となり、演
算器ＣＵＬ２がダウンカウントモードとなる。同、比較
器Ｃ０Ｍ１　（及び第１４図のＣ０Ｍ２）は信号１７　
ｙ　３２に同期して出力状態が切換わるようになってい
る。
ダウンカウントモードにおいては、ＵＰＱ信号を反転し
たインバータ２５８の出力”１″によってアンド回路１
７７．１７８．１７９が動作可能となる。これらのアン
ド回路１７７　、　１７８．１７９は、演算器ＣＵＬ２
で利用する加数△ＥＮＶを２の補数に套１４変換する働
きをする。データΔＥＮＶをインバータ２６０で反転し
たもの（△ＥＮＶ）がアンド回路１７９に与えられ、信
号ＩＴ８のタイミングで加算器１６７の入力Ａに与えら
れる。
信号ＩＴ８は前述の通り、データＥＮＶを７ビツトシフ
トした微小値ΔＥＮＶを得るために寄与する。アンド回
路１７７は信号１ｙ３２のタイミングで加算器１６７の
入力Ｃｉに°ｌ″を与え、反転データ△ＥＮＶの最下位
ピットに１を加算するためのものである。アンド回路１
７８は、信号９Ｔ１６のタイミングで加算器１６７の入
力Ａに８タイムスロット分の”１″を与えるためのもの
である。
こうして、第１乃至第１６タイムスロツトにおいて微小
値ΔＥＮＶの２の補数［−ΔＥＮＶＪが得られる（第１
７図（ｅ）参照）。
ダウンカウントモードにおいては、演算器ＣＵＬ１の最
上位ビットのキャリイアウド信号が発生する毎に、演算
器ＣＵＬ２においてデータＶＡＬに「−ΔＥＮＶＪを加
算することにより、事実上、ＶＡＬから△ＥＮＶを減算
する。従って、第１５図（ａ）に示すように、データＶ
ＡＬはエンベロープデータＥＮＶに対応する頂点に達し
た後、上昇時と同じレートで徐々に下降する。
ダウンカウントモードでは、アンド回路２１６が動作不
能となり、アンド回路２１７，２１８゜２１９が動作可
能となる。アタックピッチの場合は、アンド回路２１７
，２１８．２１９のうち２１７だけがＡＰＱ信号によっ
て可能化される。
演算器ＣＵＬ３のレジスタ１６４から出力されるエンベ
ロープデータＥＮＶが信号ｌＴ１６のタイミングでアン
ド回路２１７を通過し、オア回路２２０を介して補数回
路２６１に与えられる。変調信号瞬時値ＶＡＬが下降し
ているときは負の領域でこのＶＡＬが折返すので、エン
ベロープデータＥＮｖを負の値に変換するためにこの補
数回路２６１が設けられている。補数回路２６１は、信
号ＩＴ１６のタイミング（第１乃至第１６タイムスロツ
ト）で送り込まれるエンベロープデ−タＥ役■の２の補
数を求め、これをオア回路２２１を介して比較器Ｃ０Ｍ
１の入力Ｂに与える。データＶＡＬの下降中は、ｒＶＡ
Ｌ＞−ＥＮＶＪであるため比較器Ｃ０Ｍ１のｒＡ＜ＢＪ
は成立せず、ダウンカウントモードが保持される。デー
タＶＡＬがデータＥＮＶの負の値（−ＥＮＶ）に到達す
ると、比較器ＣＯＭＩではｒＡ（ＢＪが成立し、アンド
回路２６５に”ｌ″が与えられる。このアンド回路２６
５の出力“１″はアンド回路２３６に与えられる。ダウ
ンカウントモードのときは、遅延７リツプフロツプ２６
１の出力°０”を反転したインバータ２６２の出力“ｌ
＃によってアンド回路２６３が可能化されている。従っ
て、比較器Ｃ０Ｍ１でｒＡ＜ＢＪが成立したときアンド
回路２３６から“ｌ″が出力され、フリップフロップ２
３１にロードされる。また、比較器Ｃ０Ｍ１のｒＡ＞Ｂ
」出力は”０″となり、インバータ２５９からアンド回
路２３２に“１″が与えられる。従って、フリップフロ
ップ２３１の出力”１″はアンド回路２３２を介して自
己保持される。こうして、ＵＰＱ信号が”１＃となり、
演算器ＣＵＬ２はアップカウントモードに切換わる。
以上のようにして、データＶＡＬはデータＥＮＶによっ
て示されたエンベロープの範囲内で上昇と下降を繰返し
、第’１５図（ａ）のアタックピッチ部分に示すように
徐々に減衰する変調信号（ＶＡＬ）が得られる。
一方、演算器ＣＵＬ３のエンベロープデータＥＮＶは第
１４図のアン°ド回路２３８及び２４０に供給される。
比゛較器Ｃ０Ｍ２Ｏ制御用アンド回路のうち２４０と２
４４にＡＰＱ信号が与えられており、データＥＮＶはア
ンド回路２４０及びオア回路２４６を介して入力Ａに与
えられる。アンド回路２４４の他の入力にはタイミング
信号８ｙ３２が与えられており、第８タイムスロツト毎
に比較器Ｃ０Ｍ２の入力Ｂに“１”が与えられる。
第１３図に示すレジスタ１６４０重み表示から明らかな
ように、エンベロープデータＥＮＶにおける第８タイム
スロツトの重みは０．６セントである。
従って、第８タイムスロツトに対応して°“１″を入力
することは、比較器Ｃ０Ｍ２の入力Ｂに０．６セントを
示すデータを入力することを意味する。
従って、比較器Ｃ０Ｍ２ではエンベロープの現在のセン
ト値を示すデータＥＮＶ　（入力Ａ）と０．６セント（
入力Ｂ）とを比較する。尚、当初にレジ＼ スタ１６４（第１３図）にロー、ドされるデータＡＰｉ
Ｓの最下位ビットの重みが１．２セントであるため、０
．６セントとはこの回路では事実上のＯセントを意味す
る。
データＥＮＶがまだ０．６セントに達していないときは
、比較器Ｃ０Ｍ２ではｒＡ＞ＢＪが成立し、「Ａ≦Ｂ」
の出力は”０″である。この出力°０”がアンド回路２
３７からインバータ２６３に与えられ、インバータ２６
６の出力”１″によってアンド回路２１０が可能化され
、ＡＰＱ信号がホールドされている。
データＥ−ＮＶが０．６セント以下（すなわち０セント
）になると、比較器Ｃ０Ｍ２で「Ａ≦ＢＪが成立し、ア
ンド回路２３７の出力が”ｌ”となる。
これは、アタックピッチのための深さ設定用エンベロー
プが０セントになったこと、すなわちアタックピッチが
終了したこと、を意味する。アンド回路２３７の出力“
１″によりインバータ２６６の出力が０″となり、アン
ド回路２１０が動作不能となる。従って、ＡＰＱ信号が
”０”となり、アタックピッチコントロールが終了する
。同、データＥＮＶは初期値ＡＰｉＳを８ビツト下位シ
フトした値△ＡＰｉＳをこの初期値ＡＰｉＳがら順次減
算したものであるので、２８回減算したとき１度０とな
る。
（２）　ディレィビブラート アンド回路２３７の出力はアンド回路２０８にも与えら
れる。アンド回路２０８は、フリップフロップ２２５の
出力（ＡＰＱ）によってアタックピッチ制御中可能化さ
れており、アタックピッチ終了時に前記アンド回路２３
７の出力が“１″となったとき条件が成立して°ｌ″を
出力する。このアンド回路２０８の出力°１″はオア回
路３゜６．７に入力される。オア回路３の出力“ｌ”に
よってフリップフロップ２２６に°ｌ”がロードされる
。このフリップフロップ２２６の”１１はアンド回路２
０７、オア回路６を介してホールドされる。このフリッ
プフロップ２２６の状態をＤＥＬＱなる符号で示す。オ
ア回路３の出力がＤＥＬＱ信号である。ＤＥＬＱ信号が
”１″のときディレィビブラート開始時間のカウントを
行なう。
このＤＥＬＱ信号を第１５図（ａ）に対応したタイムス
ケールで第１５図（ｂ）に示す。
アンド回路２０８の出力がオア回路７に与えられている
ので、前述のＡＰＱ信号の立上りのときと同様に（第１
６図参照）、ＤＥＬＱ信号の立上りの３２タイムスロツ
トにおいてＳＥＴ信号が”０”となり、その次の３２タ
イムスロツトにおいて５ＥＴＤ信号が“０”となる。
尚、アフタータッチビブラート選択スイッチＫＶＢＳ及
びノーマルビブラート選択スイッチＮＶＢＳの出力がオ
ア回路２６４を介してラッチ回路２６５にラッチされ、
その出力をイン／；−夕２６６で反転した信号に＋Ｎが
ディレィビブラート用のアンド回路２０５〜２０９に与
えられる。従って、アフタータッチビブラートあるいは
ノーマルビブラ°−トが選択されている場合は信号に＋
Ｎが０＃となり、アンド回路２０５〜２０９がすべて不
能化され、ディレィビブラートが禁止される。
また、後述のスラー制御が終了したときアンド回路２０
９の条件が成立し、前述のアンド回路２０８の条件が成
立したときと全く同様にＤＥＬＱ信号がセットされる。
すなわち、アメツクピッチ終了時及びスラー終了時にＤ
ＥＬＱ信号がセットされる。
ＤＥＬＱ信号は第１３図の演算器ＣＵＬ４のアンド回路
１９３に入力される。このＣＵＬ４のレジスタ１６５の
古いデータはＳＥＴ信号の“θ″によって予じめクリア
される。ＤＥＬＱ信４号の発生中は演算器ＣＵＬ４はタ
イマとして機能する。
すなわち、レジスタ１６５の各ステージの重みは下側に
示すように５１２　ｍｓ　、　　２５６　ｍｓ等の時間
に対応している。アンド回路１９３の他の入力には信号
１ｙ３２が与られており、この信号１）Ｔ３２にもとづ
き第１タイムスロツトにおいて繰返しく１６μｓ毎に）
１が加算される。従って、第１タイムスロツトあるいは
第１７タイムスロツトにおいてレジスタ１６５の第１６
ステージから出力されるデータの重みが１６μｓであり
、また第１Ｏステージに来ているデータの重みが約１ｍ
５（詳しくは１０２４μｓ）である。こうして、ＤＥＬ
Ｑ信号の立上り時亭 点から時間経過に対応して演算器ＣＵＬ４の西容ＥＲＤ
Ｔが逐次増加する。この演算器ＣＵＬ４のカウントデー
タＥＲＤＴは第１４図のアンド回路２６９に入力される
。アンド回路２６９は、ＤＥＬＱ信号発生中の信号ｌＴ
１６のタイミングでデータＥＲＤＴを選択し、比較器Ｃ
０Ｍ２の入力Ａに与える。
一方、第７図のレジスタ１０４の第８ステージから取り
出されるディレィビブラート開始時間データＤＥＬは、
第１２図、第１３図を経由して第１４図のアンド回路２
４３に与えられる。アンド回路２４３は、ＤＥＬＱ信号
発生中の信号９Ｔ１６のタイミングでデータＤＥＬを選
択し、比較器Ｃ０Ｍ２Ｏ入力Ｂに与える。８ビツトのデ
ータＤＥＬが１６タイムスロツトの演算タイミングのう
ち上位の重みの第９乃至第１６タイムスロツトで選択さ
れることにより、これらのデータＤＥＬは第７図のレジ
スタ１０４に示したような大きな重みをもつことになる
。データＥＲＤＴＯ値がデータＤＥＬよりも小さいとき
は、比較器Ｃ０Ｍ２でｒＡ（ＢＪが成立し、「Ａ２Ｂ」
の出力は”θ″であり、アンド回路２３６からインバー
タ２６７に０″が与えられ、インバータ２６７の出力゛
ｌ”がアンド回路２０７に与えられる。従ってフリップ
フロップ２２６のＤＥＬＱ信号がアンド回路２０７を介
゛してホールドされる。
データＤＥＬによって設定された開始時間が到来すると
、ＥＲＤＴ≧ＤＥＬとなり、比較器Ｃ０Ｍ２の「Ａ２Ｂ
」が成立し、アンド回路２６６から“１″が出力される
。インバータ２６７の出力は°Ｏ″となり、アンド回路
２０７が動作不能にされ、ＤＥＬＱ信号が立下る。こう
して、ディレイピプラート開始までの時間待ちが終了す
る。
アンド回路２３６の出力はアンド回路２０６に与えられ
る。アンド回路２０６はフリップフロップ２２６の出力
（ＤＥＬＱ）によって上記時間待ちの間可能化されてお
り、上記時間待ち終了時に前記アンド回路２３６の出力
°１″に対応して“ビを出力する。このアンド回路２０
６の出力はオア回路１．２．６．７に入力される。オア
回路２の出力にもとづきフリップフロップ２２７に“１
＃がロードされる。このフリップ７０ツブ２２７の”ｌ
″はアンド回路２０５、オア回路２を介してホールドさ
れる。このフリップフロップ２２７の状態をＤＶＢＱな
る符号で示す。オア回路２の出力がＤＶＢＱ信号である
。ＤＶＢＱ信号が１１″のときディレィビブラート用の
変調信号を形成する。このＤＶＢＱ信号を第１５図（ａ
）に対応するタイムスケールで第１５図（ｂ）に示す。
アンド回路２０６の出力がオア回路１及び７に加えられ
ているので１．前述のＡＰＱ信号の立上９のときと同様
に（第１６図参照）、ＤＶＢＱ信号信号が＠０＃となり
、その次の３２タイムスロツトにおいて５ＥＴＤ信号が
“０＃となり、かつＵＳＥＴ信号が“１″となる。ＵＳ
ＥＴ信号の”１”により、第１３図のフリップフロップ
２５１（ＵＰＱ信号）が°ｌ′にセットされる。従って
、演算器ＣＵＬ２は初めはアップカウントモードに設定
される。また、ＳＥＴ信号“θ″により第１３図の各演
算器ＣＵＬｌ〜ＣＵＬ４がクリアされる。
′ディレィビブラートにおける変調信号データＶＡＬの
形成手順はアタックピッチの場合とほぼ同様に行なわれ
る。そこにおいて演算に使用されるデータがアタックピ
ッチの場合と異なる。
エンベロープデータ（ＥＮＶ）計算のための計・算時間
間隔を設定する演算器ＣＵＬ４では、アンド回路１９２
に与えられるディレィビブラートエンペロープレートデ
ータＤＶＥＲ’Ｊ−アキュムＬ／−卜する。このデータ
ＤＶＥＲ’は第７図のし）ジスタ１０４の第１ステージ
から出力されるデータＤＶＥＲにもとづき第１２図の回
路で形成される。
第１２図において、データＤＶＥＲはインバータ２６８
で反転され、ラッチ回路２６９及びアンド回路２７０に
入力される。アンド回路２７０の出力及び信号９ｙ３２
がオア回路２７１で合成されて、データＤＶＥＲ’が得
られる。これらの回路２６８〜２７１は、データＤＶＥ
ＲＫ対して逆特性のデータＤＶＥＲ’を作るためのもの
である。この実施例では１個のディレィビブラート用ボ
リュームＶ４（第６図）によってディレィビブラート開
始時間（ＤＥＬ）とディレィビブラートエンベロープレ
ー）（ＤＶＥＲ）の両方を設定するようにしている。そ
のため、ボリュームｖ４の設定値をそのまま用いると、
開始時間（ＤＥＬ）が長くなるほどエンベロープの傾き
が急になりディレィビブラートの期間が短くなってしま
う。これは自然なディレィビブラートに反する。そのた
め、ディレィビブラート開始時間データＤＥＬはボリュ
ームＶ４の設定値をそのまま用いるが、エンベロープレ
ートデータＤＶＥＲ’はボリュームｖ４の設定値（ＤＶ
ＥＲ）を逆特性で変換したものを用い、開始時間（ＤＥ
Ｌ）が長くなるほどエンベロープの傾きを緩やかにして
ディレィビブラート期間が長くなるようにするのである
。
データＤＶＥＲは第７図のレジスタ１０４の第１ステー
ジから取り出されるため、第１タイムスロツト乃至第８
タイムスロツトにおけるこのデータＤＶＥＲの重みは第
１８図のようになる。すなわち、第１タイムスロツトで
最上位ビット（ｌ／４Ｈｚの重み）があられれ、第２乃
至第８タイムス第７図のレジスタ１０４の下側の重み表
示に対応している。第１２図において、ラッチ回路２６
９は信号１ｙ３２Ｓによってラッチ制御されるものであ
り、第１タイムスロツトであられれる。データＤＶＥＲ
の最上位ビットＭ　Ｓ　Ｂ　（−ｓ　Ｈｚ　”）重み）
の反転信号をラッチする。このラッチ回路２６９の出力
はアンド回路２７０に与えられる。アンド回路２７０は
、ラッチ回路２６９に”１″がラッチされているときつ
まシデータＤＶＥＲの最上位ピントが“０″のとき可能
化され、信号２Ｔ８のタイミングでデータＤＶＥＲの反
転データＤＶＥＲのうち最下位ピッ）　（’１５１２　
）（ｚの重み）力１ら７ビツト目（’／ＢＨｚの重み）
までのデータを選択する（第１８図参照）。アンド回路
２７０で選択されたデータはオア回路２７１を介して出
力される。オア回路２７１では、アンド回路２７０で選
択されたデータの次に（上位に）第９タイムスロツトに
おいて信号９ｙ３２に５とづき“１″を追カロする（第
１８図参照）。こう′して、第２乃至第９タイムスロツ
トの間で最下位ビット力・ら最上位ビットまでの順で並
んだデータＤＹＥＲ’力；得られる。
ラッチ回路２６９に°０”がラッチされているときつま
りデータＤＹＥＲの最上゛位ビット力Ｅ”１″のときは
アンド回路２７０が動作不能となり、第２乃至第８タイ
ムスロツトにおけるデータＤＹＥＲ’はオール“０″と
なる。この場合、信号９ｙ３２のタイミングで“ビが与
えられるだけであるので、データＤＶＥＲが如何なる値
であろうと、データＤＹＥＲ’は常に”１００００００
０”ｃ’ｓる（第ｔ　ｓ図データＤＶＥＲ（ＤＥＬ）の
変化に対応するデータＤＶＥＲ，ＤＶＥＲ’の状態を上
位３ピツトにつき次表に示す。
第２表 上記表から明らかなように、データＤＶＥＲの最上位ビ
ットが“０″のときはデータＤＹＥＲ’はＤＶＥＲの逆
特性を示すが、最上位ビットが“ｌ”のときは（つまり
ある程度以上大きくなると）データＤＶＥＲ’は一定値
（最小値）を保持する。第２表の値の欄にはＤｖＥＲ５
′の値が例示されている。
ＤＶＥＲ’がオール゛１”のときはディレィビブラート
のエンベロープレートが約１／２Ｈｚであり１ＤＶＥＲ
’が°１０００００００”のときはｌ／４　Ｈｚである
。つまり、ディレィビブラートのエンベロープレートは
約’／２Ｈ７から１７４Ｈｚの範囲で制御可能（設定可
能）である。約’／２Ｈ２のエンベロープレートによる
ディレィビブラート期間は約０．５秒であり、ｌ／４Ｈ
３のエンベロープレートによるディレィビブラート期間
は１秒である。
以上の制御によって、ボリュームｖ４の設定値とディレ
ィビブラート開始時間データＤＥＬ及びディレィビブラ
ートエンベロープレートデータＤＶＥＲ’との関係、並
びにボリュームｖ４の設定値とデータＤＥＬにもとづく
実際の開始時間及びデータＤＶＥＲ’にもとづく実際の
ディレィビブラート期間との関係は、第１９図のように
なる。横軸がボリューム■４の設定値、圧たて軸データ
ＤＥＬ、ＤＶＥＲ’の値、右たて軸が時間長、を示す。
ｒＤＥＬＪのカーブはボリュームｖ４の設定値対データ
ＤＥＬの値の関係を示し、「ＤＥＬの時間」のカーブは
ボリュームｖ４の設定値対データＤＥＬにもとづく実際
の開始時間の関係を示し、両カーブは同特性である。ｒ
ＤＶＥＲ’Ｊのカーブはボリュームｖ４の設定値対デー
タＤＶＥＲ’の値の関係を示し、ｒＤＶＥＲ’の時間」
のカーブはボリュームｖ４の設定値対データＤＶＥＲ’
にもとづく実際のディレィビブラート期間の関係を示す
。
第７図のレジスタ１０２の第６ステージから出力された
ビブラート深さデータＶＢＤは第１２図のアンド回路２
７２に加わり、信号Ｉ　Ｔ　６　ｙ８（第５図参照）の
タイミングで該アンド回路２７２で選択され、ライン２
７３を介して第１３図のアンド回路１８７に加わる。ア
ンド回路２７２は、このデータＶＢＤの有効値である１
、２セントから３８セントまでの重みの６ビツトデータ
（第７図のレジスタ１０２参照）だけを選択し、不要９
２ビツトを阻止するためのものである。第１３図のアン
ド回路１８７はＤＶＢＱ信号及びＳＥＴ信号によって可
能化されており、演算器ＣＵＬ４のキャリイアウド信号
がラッチ回路２５６にラッチされたとき、信号ＩＴ８の
タイミングでデータＶＢＤを選択し、加算器１６８のＡ
入力に与える°。データＶＢＤは、下位の演算タイミン
グである第１乃至第８タイムスロツトで選択されて、演
算に利用されるので、演算器ＣＵＬＳでは事実上下位６
ビツトの重みに対応する微小値△ＶＢＤを加算すること
になる。すなわち、第７図のレジスタ１０２におけるデ
ータＶＢＤの重み表示（１，２セント乃至３８セント）
に比較して８ビツト下位にシフトした（２−８倍した）
微小値△ＶＢＤとして演算器ＣＵＬ３で利用される。こ
のデータΔＶＢＤは演算器ＣＵＬ４の最上位ビットから
キャリイアウド信号が発生する毎に演算器ＣＵＬＡで繰
返し加算される。
前述の通り、演算器ＣＵＬ４の加算器１６９にはアンド
回路１９２を介してデータＤＶＥＲ’が第２乃至第９タ
イムスロツトにおいて与えられる。
従ッテ、演算器ＣＵＬ４でｔｉ　ｌ／４　Ｈｚから’１
５１２Ｈｚまでの重みに対応する８ビツトのデータＤＶ
ＥＲ’を３２タイムスロツト（１６μ８）毎にアキエム
レートはレジスタ１６５の上側の重み表示から明らかな
ように３２Ｈｚの重みをもつ。この演算器ＣＵＬ４のキ
ャリイアウド信号にもとづき、演算器ＣＵＬ３ではデー
タΔｖＢＤをデータＤＶＥＲ’すなわちＤＶＥＲに対応
する周期でアキュムレートする。こうして、第１５図（
ａ）のディレィビブラートの部分に示すように、エンベ
ロープデータＥＮＶが徐々に増加する。
図のアンド回路２７４に与えられる。アンド回路２７４
は信号５Ｔ１２（電５図参照）にもとづき第５乃至第１
２タイムスロツトの間でデータＶＥＲを選択し、ライン
２７５を介して第１３図のアンド回路１７２に与える。
第７図のレジスタ、１０１内の重み表示は第１タイムス
ロツトのときのものでアル１第５タイムスロットでは最
下位のｒ２ＨｚＪの重みのデータが第４ステージから出
力される。
従って、ライン２７５には、第５乃至第１２タイムスロ
ツトにおいて、最下位ビットから順に並んだ８ビツトの
データＶＢＲが与えられる。
アンド回路１７２はＤＶＢＱ信号によってディレィビブ
ラート中可能化されており、データＶＢＲは該回路１７
２、オア回路１９７を介して加算器１６６の入力Ａに与
えられる。第５タイムスロツトのときに加算器１６６か
らシフトレジスタ１６２に与えられた重み「±ＨｚＪの
ビットは第１７（及４ び第１）タイムスロットには該レジスタ１６２の第１２
ステージまでシフトされる。従ってビブラートレートデ
ータＶＢＲをアキエムレートするときのシフトレジスタ
１６２内のデータの重みは各ステージブロック内の下側
に示すようになる。演算器ＣＵＬ１ではデータＶＥＲを
３２タイムスロツ）（１６μ８）毎にアキュムレートシ
、最上位ビットのキャリイアウド信号をラッチ回路２５
７にラッチする。データＶＢＲをＨｚ表示で示せば、演
算器ＣＵＬ１の最上位ビットからキャリイアウモジーロ
数２１６に対応するＨｚ表示である。
ラッチ回路２５７に”１′がラッテされると、アタック
ピッチの場合と同様にアンド回路１７７〜１８０が可能
化される。アップカウントモードのときはアンド回路１
８０を介してデータ△ＥＮＶを選択し、演算器ＣＵＬ２
の内容ＶＡＬに該データ△ＥＮＶを加算する。ディレィ
ビブラートの場合、初めはアップカウントモードに設定
されており、かつ演算器ＣＵＬ２の内容（ＶＡＬ）はり
セットされているので、データＶＡＬはθセントから正
方向に向って上昇する。このデータＶＡＬの１回の変化
幅はエンベロープデータＥＮＶを７ピントシフトしたデ
ータΔＥＮＶであり、変化の時間間隔すなわちデータΔ
ＥＮＶを演算器ＣＵＬ２で繰返し加算する周期はビブラ
ートレートデータＶＢＨに対応している。
データＶＡＬの上昇中に演算器ＣＵＬ２をアンプカウン
トモードからダウンカウントモードに切換える制御は、
アタックピッチの場合と同様に行なわれる。すなわち、
アンド回路２１５及び２１６を介して比較器Ｃ０Ｍ１の
入力Ａ及びＢにデータＶＡＬとＥＮＶ’）夫々入力し、
ｒＡ＞’ＢＪが成立したときすなわちＶＡＬがＥＮＶに
到達したとき、フリップフロップ２３１のＵＰＱ信号を
リセットする。
ＵＰＱ信号が＠０”となると、演算器ＣＵＬ２のアンド
回路１７７．１７８．１７９が可能となり、アタックピ
ッチの場合と同様に、演算器ＣＵＬ１のキャリイアウド
信号がラッチ回路２５７にラッチされる毎に「ΔＥＮＶ
Ｊを減算する（ΔＥＮ′ｖの２の補数を加算する）。こ
れに伴ない、データＶＡＬが徐々に下降する。下降時の
データＶＡＬの変化幅及び時間間隔は上昇時と同様、Δ
ＥＮＶ及びＶＢＲによって定まる。
ディレィビブラートのダウンカウントモードにおいては
、ＤｖＢＱ信号とイ・ンバータ２５８の出力によってア
ンド回路２１８が可能化される。このアンド回路２１８
にはシフトレジスタ１６４の信号ｌＴ１６のタイミング
で該データＴＥＮ■を選　　　　ｌ 択する。このデータＴＥＮＶは同じ信号ｌＴ１６のタイ
ミング（第１〜第１６タイムスロツト）でレジスター６
４の第１６ステージから出力されるエンベロープデータ
ＥＮＶの１の値である。こうして、低域側（負のセント
値）のエンベロープデータ（すなわちビブラート深さ）
として高域側（正）のデータＥＮＶの−のデーターＥＮ
Ｖが用いられ２ る。その結果、第１５図（ａ）のディレィビブラート部
分に示すように高域側のビブラート深さと低域側のビブ
ラート深さを非対称（２対ｌ）とすることができる。
　　　　ｌ アンド回路２１８で選択されたデータＴＥＮＶは補数回
路２６１で２の補数に変換され、負の値となる。比較器
Ｃ０Ｍ１では下降中のデータＶＡＬ（Ａ入力）とデータ
ｒ−，ＥＮＶＪ　（Ｂ入力）とを比較し、「ＡくＢ」が
成立したときフリップフロップ２３１の状態ＵＰＱをア
ップカウントモードに切換える。
以上のようにして、データＶＡＬはデータＥＮＶ及びｒ
−ＴＥＮＶＪによって示されたエンベロープの範囲内で
上昇と下降を繰返し、第１５図（ａ）のディレィビブラ
ート部分に示すように嫌々に深さが増す変調信号（ＶＡ
Ｌ）が得られる。
一方、第１４図の比較器Ｃ０Ｍ２の入力ＡにはＤＶＢＱ
信号によって可能化されたアンド回路２３８を介して信
号ｌＴ１６のタイミングでエンベロープデータＥＮＶが
与えられる。また、入力ＢにはＤＶＢＱ信号によって可
能化されたアンド回路２４２を介して信号９Ｔ１６のタ
イミングでライン２．７３（第１２図、第１３図）のビ
ブラート深さデータＶＢＤが与えられる。この場合、比
較器Ｃ０Ｍ２ではデータＥＮＶとＶＢＤとが同じ重みで
比較される。前述の通り、データＥＮＶはｆ　−タＶＢ
Ｄを８ビツト下位シフトした値△ＶＢＤを繰返し加算し
たものであるので、２８回加算したときＥＮＶはＶＢＤ
に一致する。
データＥＮＶがデータＶＢＤの値にまだ到達していない
ときは、比較器Ｃ０Ｍ２でｒＡ＜ＢＪが成立し、−ｒＡ
≧ＢＪの出力は“０”である。この出力”０”がアンド
回路２６６からインノ（−タ２６７に与えられ、インバ
ータ２６７の出力“ビによってアンド回路２０５が可能
化され、Ｉ）ＶＢＱ信号がホールドされる。
゛データＥＮＶがデータＶＢＤの値に一致すると、比較
器Ｃ０Ｍ２の「Ａ２Ｂ」が成立し、アンド回路２３６の
出力がｌ”となる。これによりインバータ２６７の出力
が０″となり、ＤＶＢＱ信号がリセットされる。こうし
て、ディレィビブラートが終了する。
ディレィビブラートの終了後は自動的にノーマルビブラ
ートに移行する。
（３）ノーマルビラ２−ト ノーマルビブラートの始まり方には２通りあり、１つは
ディレィビブラート終了後自動的に移行する場合と、も
う１つはスイッチＮＶＢＳ（第１４図）によって積極的
にノーマルビブラートを選択し、ディレィビブラートを
行なわずにノーマルビブラートのみを行なう場合である
。
ノーマルビブラート及び後述のアフタータッチビブラー
トは、第１４図のアンド回路２０５〜２１３の全出力を
入力したオア回路６の出力信号ＡＮＹＱが′０＃のとき
実行される。このＡＮＹＱ信号は１ｔＫ１３図のアンド
回路１９０に加わると共にインバータ２７６で反転され
、ＡＮＹＱ信号としてアンド回路１７３，１８９，２１
９に入力される。
第１４図において、ディレィビブラート終了時は、前述
の通り、アンド回路２３６から＠１”が出力されるが、
この出力はＤＶＢＱ信号をリセットするためにのみ作用
する。従って、ＤＶＢＱ信号が＠０＃に立下ると同時に
ＡＮＹＱ信号が＠０１となり、第１５図（切に示すよう
にＡＮＹＱ信号が立上る。従って、ディレィビブラート
終了後に自動的にノーマルビブラートに移行する。スイ
ッチＮＶＢＳ（またはＫＶＢＳ）によって積極的に／−
マルビブラート（またはアフタータッチビブラート）が
選択されている場合は、Ｋ＋Ｎ信号の＠０”によってデ
ィレィビブラート関係のアンド回路２０５〜２０９が常
時動作不能にされる。そのため、アタックピッチ（また
はスラー）終了時にアンド回路２０８（または２０９）
が動作せず、ＡＰＱ信号（または後述のＳＬＱ信号）の
立下りと同時にＡＮＹＱ信号が立上る。従って、その場
合はアタックピッチ（スラー）終了後に直ちにノーマル
ビブラートに移行する。アタックピッチあるいはスラー
も行なわない場合は常にＡＮＹＱ信号が“０＃、ＡＮＹ
Ｑ信号カー１＃であり、初めからノーマルビブラートが
行なわれる。
ノーマルビブラート（及びアフタータッチビブラート）
は第１３図の演算器ＣＵＬ１．ＣＵＬ２゜ＣＵＬＳを使
用して処理される。ＡＮＹＱ信号が立上るときＳＥＴ信
号は＠０″にならないので、演算器ＣＩＪＬ１及びＣＵ
Ｌ２はクリアされず、変調信号瞬時値データＶＡＬはそ
れまでの値を保持する。また、ＵＳＥＴＳＥＴ信号され
ないので、・フリップフロップ２３１の状態ＵＰＱはそ
れまでの状態を維持する。従って、ディレィビブラート
からノーマルビブラートに移行する場合、ディレィビブ
ラートのときの変調信号が滑らかにノーマルビブラート
に移行ｆ７ｚ。
演算器ＣＵＬ１では、ＡＮＹＱ信号によって可能化され
たアンド回路１７６を六してライン２７５のビブラート
レートデータＶＢＲを加算器１６６に受入れ、ディレィ
ビブラートのときと同様ｔで、該データＶＢＲを３２タ
イムスロツト（・１６μｓ）毎にアキュムレートする。
演算器ＣＵＬ２では、ＳＥＴ信号によってアンド回路１
７７〜１８０が可能化され、ディレィビブラートのとき
と全く同様に、演算器ＣＵＬ１の最上位ピッ゛トからキ
ャリイアウド信号が発生する毎に、演算器ＣＵＬＳ力１
ら与えられるデータ△ＥＮＶを加算または減算する。
演算器ＣＵＬ！１では、ＡＮＹＱ信号の′０＃ｔζより
アンド回路１９０が動作不能とされ、レジスタ１６４の
データＬＥＮＶの循環が禁止される。他方、ＡＮＹＱ信
号によって可能化されたアンド回路１８９ｔ−介してオ
ア回路２７７から与えられる一定のビブラート深さデー
タが選択され、このデータが加算器１６８を通過してレ
ジスタ１６１常に入力される。第１４ｐのアフタータッ
チビブラート選択スイッチＫＶＢＳの出力がラッチ回路
２６５に周期的にラッチされ、その出力信号ＫＶＢＳＳ
が第１３図のアンド回路２７８に加わると共を；インバ
ータ２８０で反転されてアンド回路２７９に加わる。ア
フタータッチビブラートが選択されていないとき、すな
わちノーマルビブラートのとき、信号ＫＶＢＳＳは常時
″′０＃で゛あり、アント。
回路２７８が動作不能、２７９が可能となる。アンド回
路２７９は、ライン２７６のビブラート深さデータＶＢ
Ｄを信号９　Ｔ　１６　ｙ　１６　（第５図参照）のタ
イミングで選択し、オア回路２７７′ｔ−介してアンド
回路１８９に与える。
第１２図のアンド回路２７２ではレジスタ１０２（第７
図）からのビブラート深さデータＭＢＤの有効ビット（
１，２セントの重みから３８セントの重みまでの６ビツ
ト）を第１乃至第６及び第９乃至第１４及び第１７乃至
第２２及び第２５乃至第３０タイムスロツトの各区間で
繰返し選択してライン２７３に与える。第１３図のアン
ド回路２７９ではこのライン２７３のデータＶＢＤを第
９乃至第１６及び第２５乃至第３２タイムスロツトの各
区間（すなわち第１７図（ａ）に示す１６タイムスロツ
ト同期の演算タイミングのうち上位８ビツトのタイムス
ロット）で選択する。従って、第７図のレジスタ１０２
のデータＶＢＤがその重みの通りのタイミングで演算器
ＣＵＬ２Ｓ内のシフトレジスタ１６４に繰返しロードさ
れる。その結果、演算器ＣＵＬ３のエンベロープデータ
ＥＮＶは事実上一定の深さデータＶＢＤを保持している
のと同じ状態になる。従って、演算器ＣＵＬ５から演算
器ＣＵＬ２に与えられるデータΔＥＮＶは、深さデータ
ＶＢＤを７ビツト下位にシフトした（２−７倍した）デ
ータ△ＶＢＤである。
以上のように、ノーマルビブラートにおいてはエンベロ
ープデータＥＮＶは常に一定のｖＢＤであり、従ってデ
ータＶＡＬの１計算時間間隔当りの変化量△ＥＮＶはΔ
ＶＢＤであり、第１５図（ａ）のノーマルヒフラード部
分に示すように一定の深さの変調信号（ＶＡＬ）が得ら
れる。尚、低域側のエンベロープデータはディレィビブ
ラートのときと同様、データ”ＥＮＶすなわち１ＶＢＤ
であり、２ 高域側と低域側の深さが非対称形となる。すなわち、Ａ
ＮＹＱ信号によってアンド回路２１９が可能化され、レ
ジスタ１６４の第１５ステージの出１　　　　“ カー＞ＥＮＶがダウンカウントモード時の信号ｌＴ１６
の期間で選択され、補数回路２６１を介して比較器Ｃ０
Ｍ１に与えられる。従って、データＶＡＬが上昇してい
るときはＶＡＬが深さデータＶＢＤ（すなわちＥＮＶ）
に到達した段階で下方向に（ダウンカウントモードに）
折返し、ＶＡＬが下向に（アップカウントモードに）折
返す。
（４）アフタータッチビブラート アフタータッチビブラートは上述のノーマルビブラート
とほぼ同様に処理される。異なる点は、エンベロープデ
ータＥＮＶとし、て一定の深さデータＶＢＤのみならず
アフタータッチビブラート深さデータＫＶＢＤも加味さ
れる点である。第７図において、データＫＶＢＤはデー
タＶＢＤと同様にレジスタ１０３の第６ステージから取
り出される。このデータＫＶＢＤは第１２図のアンド回
路２８１に与えられ、信号ＩＴ６ｙ８のタイミングで有
効ビット（１，２セントの重みから３８セントの重みま
での６ビツト）が選択されて加算器２８２の入力Ｂに与
えられる。加算器２８２の入力Ａにはアンド回路２７２
からデータＶＢＤが与えられ、１タイムスロット遅れの
キャリイアウド出力Ｃ。
＋１は入力Ｃｉに与えられるようになっている。
従って、この加算器２８２で、ビブラート深さデータＶ
ＢＤとアフタータッチビブラート深さデータＫＶＢＤと
がシリアルに加算される。その加算出力ｒＶＢＤ＋ＫＶ
ＢＤＪは第１３図のアンド回路２７８に与えられる。
前述の通り、アフタータッチビブラートが選択されてい
る場合は信号ＫＶＢＳＳが＠１”であり、アンド回路２
７８が可能化され、２７９が動作不能にされる。アフタ
ータッチを加味した深さデータｒＶＢＤ＋ＶＢＤＪが信
号９　Ｔ　１６　ｙ　１６のタイミング（上位８ビツト
の重みの演算タイミング）でアンド回路２７８で選択さ
れ、オア回路２７７゜アンド回路１８９．加算器１６８
を介してシフトレジスタ１６４に繰返しロードされる。
こうして、エンベロープデータＥＮＶは一定のビブラー
ト深じてビブラート深さが制御されることになる。
（５）アタックピッチ及びビブラートの補足説明前述の
通り、アタックピッチにおける時間的に変化するエンベ
ロープデータＥＮＶは、初期値ＡＰｉＳを８ビツト下位
にシフトした値△ＡＰｉＳをこの初期値ＡＰｉＳから順
次減算したものである。従って、初期値ＡＰｉＳがいか
なる値であろうとも、演算器ＣＵＬ３でΔＡＰ　ｉ　Ｓ
’ｉ２”　＝２５６回減算すると、データＥＮＶの値は
１度０になる。従って、エンベロープデータＥＮＶが初
期値ＡＰ’ｉＳから０になるまでの時間すなわちアタッ
クピッチがかかる時間は、初期−ＡＰｉｓに無関係であ
り、演算器ＣＵＬ４の最上位ビットキャリイアウド信号
の同期すなわちアタックピッチエンベロープレートデー
タＡＰＥＲによって決定される。換言すれば、データＡ
ＰＥＲが一定（選択された音色に対応した所定値）であ
れば、イニシャルタッチに無関係に、一定時間の間アタ
ックピッチがかかる。そして、アタックピッチの深さく
初期値）がイニシャルタッチに応じて制御され、かつ選
択された音色に応じてアタックピッチのかかり具合（深
さ）が更に制御される。自然楽器における発音開始時の
周波数変動でも同様の現象が見られるので、上述のよう
な態様のアタックピッチコントロールによって自然楽器
に近い効果をあげるどとができる。データＡＰＥＲが同
一のときの、異なる３つの初期値ＡＰｉＳ１．ＡＰｉＳ
２゜ＡＰｉｓ３に夫々対応するエンくローブデータＥＮ
Ｖの状態を模式的に第２０図（ａ）に示す。
ディレィビブラートにおけるエンベロープデータＥＮＶ
の変化に関しても上述と同様のことがいえる。この場合
、到達目標値はビブラート深さデータＶＢＤであり、こ
の目標値ＶＢＤを８ビツト下位にシフトした値ΔＶＢＤ
を順次加算したものがデータＥＮＶである。従って、目
標値ＶＢＤがいかなる値であろうとも、演算器ＣＵＬ３
で△ＶＢＤｔ２８＝２５６回加算すると、データＥＮＶ
は目標値ＶＢＤに到達する。従って、ディレィビブラー
トがかかる時間は、目標値ＶＢＤの大きさに無関係であ
り、演算器ＣＵＬ４の最上位ピットキャリイアウド信号
Ｑ周期すなわちディレィビブラートエンペロープレート
データＤＶＥＲ（ＤＶＥＲ’　）によって決定される。
データＤＶＥＲが同一のときの、異なる３つの目標値Ｖ
ＢＤＩ、ＶＢＤ２、ＶＢＤ３に夫々対応するエンベロー
プデータＥＮＶの状態を模式的に第２０図（ｂ）に示す
。従って、ディレィビブラート時間を一定に保つための
特別の演算調整をビブラート深さの変化に応じて行なう
必要がなく、テリュームＶ４（第６図）によって設定し
た通りのディレィビブラート時間が常に実現され、制御
の容易化が図れる。
ノーマルビブラート（及びこれに限らずアフタータッチ
ビブラート、ディレィビブラート、アタックピッチも同
様）における変調信号形成には次のような特徴がある。
第１には、変調信号（ＶＡＬ）の周波数を可変設定する
ために電圧制御型発振器のようなアナログ回路を用いず
に演算器ＣＵＬ１におけるディジタルデータのアキュム
レートによってこれを可能にしている点である。すなわ
ち、演算器ＣＵＬ１でアキュムレートするデータ（ＡＰ
Ｒ，ＶＢＲ）の値に応じた周期でキャリイアウド信号（
計算タイミング制御信号）を発生し、演算器ＣＵＬ２に
おいてこのキャリイアウド信号に対応する時間間隔で所
定の変化幅データ△ＥＮＶを繰返し加算もしくは減算し
かつ目標値（ＥＮＶ）に到達する毎に加減算方向を切換
えることにより、演算器ＣＵＬ１でアキュムレートした
データ（ＡＰＲ，ＶＢＲ）に対応する周波数の変調信号
データＶＡＬが演算器ＣＵＬ２で得られる。第２には、
周波数及び深さの制御が容易であるという点である。す
なわち変化幅データΔＥＮＶは目標値（ＶＡＬの折返し
点）であるエンベロープデータＥＮＶを７ビツト下位に
シフトしたものであるので、目標値すなわちエンベロー
プデータＥＮ■（もしくは深さデータＶＢＤ）がいかな
る値であっても、△ＥＮＶを２’＝１２８回加算すると
データＶＡＬは０から目標値ＥＮＶまで変化し、次にΔ
ＥＮＶを１２８回減算するとデータＶＡＬはＥＮＶから
０まで変化し、次に△ＥＮＶを６４回減算するとＶＡＬ
は０から−ＴＥＮＶまで変化し、更に△ＥＮＶを６４回
加算するとＶＡＬは一ΣＥＮＶから０まで変化する。従
って、変調信号ＶＡＬの繰返し周期はビブラート深さＶ
ＢＤ　（エンベロープＥＮＶ）に無関係であり、演算器
ＣＵＬ１から発生されるキャリイアウド信号の周期すな
わちレードデータＶＢＲによって決定される。
レートデータＶＢＲが同一のときの、異なる２つの深さ
データ（ＶＢＤ）すなわちエンベロープ瞬時値ＥＮＶ１
．．ＥＮＶ２に夫々対応する変調信号ＶＡＬの状態を模
式的に第２０図（ｅ）に示す。この図からもレートデー
タＶＢＲが一定でありさえすれば深さくエンベロープ）
に無関係に周波数が一定になることがわ力ｉる。従って
、周波数と深さとを相互に調整する必要がなく、両者を
夫々独立に制御できるようになり、制御の容易化が図れ
る。
（６）スラー 効果付与回路２０は、スラー効果のために第１４図に示
す２つの演算器ＣＵＬ５　、ＣＵＬ６を含んでいる。各
演算器ＣＵＬＬ、ＣＵＬ６は、システムクロックツやル
スφ１、φ、によってシフ）％ＩＩＩ御される３２ステ
ージ／１ピツトの直列シフトレジスタ２８３，２８４と
、全加算器２８５，２８６と、演算及び記憶動作制御用
の論理回路２８７〜２９６（アンド回路）、２９７〜３
００（オア回路）とを夫々具えており、シリアル演算及
び記憶を行なう。演算器ＣＵＬ５は、単音モードｔてお
Ｖ）て発音すべき楽音の周波数情報ＳＫＣを記憶するも
ので、スラー制御時はこの情報ＳＫＣを前回押圧鍵に対
応する値から新押圧鍵に対応する値まで滑らかに変化さ
せる演算を行なう。第４図に示す単音キーアサイナ１４
Ａのレジスタ３７から第１４図の周波数情報変換部３０
１内のアンド回路３０２．３０４に単音モード時の押圧
鍵キーコードＭＫＣが与えられる。この周波数情報変換
部３０１はキーコードＭＫＣに対応する周波数を対数形
式で表わした周波数情報ＭＫＣＬを出力する。演算器Ｃ
Ｕ　Ｌ　６’は、スラー制御を開始するときに前回押圧
鍵の周波数情報ＳＫＣと新押圧鍵の周波数情報ＭＫＣＬ
との差ＫＣＤを求め、かつこの差ＫＣＤに対応する微小
値ΔＫＣＤを出力する。演算器ＣＵＬ５において、前回
押圧鍵の周波数情報ＳＫＣに対して前記ΔＫＣＤを繰返
し加算または減算することにより、このＳＫＣを新局波
数情報ＭＫＣＬに徐々に近づけ、最終的にＳＫＣ＝ＭＫ
ＣＬとなったときスラー制御を終了する。演算器ＣＵＬ
５におけるΔＫＣＤの繰返し演算のタイミングは第１３
図の演算器ＣＵＬ４から与えられるキャリイアウド信号
ＣＯＴによって設定される。
演算器ＣＵＬ４は第１２図のセレクタ６０６から与えら
れるスラーレートデータＳＬＲをアキュムレートする。
スラーレートデータＳＬＲは第７図のレジスタ１０５の
第４ステージから出力されるスラーレート指数部データ
ＳＲＥと第８ステージから出力される仮数部データＳＲ
Ｍとにもとづき求められる。第１２図において指数部デ
ータａＲＥは３ステージのシフトレジスタ６０７に入力
され、システムクロックツＪ？ルスφ１、φ、に従って
シフトされる。仮数部データＳＲＭはアンド回路６０８
ヲ介して信号２Ｔ５のタイミングで選択され、オア回路
６０９を介してシフトレジスタ６１０に入力される。
第７図のレジスタ１０５の各ステージの重み表示から明
らかなように、第１タイムスロツトにおいてレジスタ１
０５の第１乃至第３ステージには指数部データＳＲＥの
各ビットＥ３、Ｅ２、Ｅｌが有り、第４乃至第７ステー
ジには仮数部データＳＲＭの各ビットＭ４、Ｍ３、Ｍ２
、Ｍｌが有る。
従って、信号２Ｔ５が発生する第２乃至第５タイムスロ
ツトではデータＳＲＭとしてビットＭ１、Ｍ２、Ｍ３、
Ｍ４が順次現われ、これらのビットＭ１、Ｍ２、Ｍ３、
Ｍ４だけがアンド回路３０８で選択されシフトレジスタ
６１０に入力される。
シフトレジスタ６１０は入力されたデータＭ１、Ｍ？、
Ｍ３、Ｍ４をクロックパルスφ８、φ２に従って順次シ
フトする。第６タイムスロツトでは信号６ｙ３２がオア
回路３０９ｔ−介してシフトレジスタ６１０に入力され
る。従ってシフトレジスタ６１０にはデータＭ１、Ｍ２
、Ｍ３、Ｍ４、”１”が順次ロードされ、これらのデー
タがタイムスロットの進展に伴ってレジスタ３１０内を
順次シフトされていく。レジスタ６１０の各ステーン内
には第５タイムスロツトのときの重みが示されている。
すなわち、第２タイムスロツトのときにデータＳＲＭと
して出力されたビットＭ１は、その３タイムスロツト後
のＷＪ５タイムスロットではレジスタ６１０の第３ステ
ージにシフトされてきており、第２ステージ及び第１ス
テージにはビットＭ２、Ｍ３がきている。
一方、指数部データＳＲＥとしては第２乃至第４タイム
スロツトの間でビットＥｌ、Ｅ２．Ｅ３が現われ、これ
らがシフトレジスタ３０７でシフトされるので、第５タ
イムスロツトでは図示のようにレジスタ６０７の第１ス
テージにＥ３．第２ステージにＥ２．第３ステージにＥ
ｌがシフトされる。このレジスタ３０７の３ステージ出
力はラッチ回路３１１に並列的に入力される。ラッチ回
路６１１は信号５ｙ３２８にもとづき第５タイムスロツ
トのときのレジスタ３０７の各ステージ出力すなわち”
Ｅ３、Ｅ２、Ｅｌ’の指数部データ５ＲＥｔ−ラッチす
る。このラッチ回路６１１にラッチされたデータ＠Ｅ３
．Ｅ２、Ｅｌ”はセレクタ３０６０制御入力に与えられ
る。
セレクタ６０６はラッチ回路６１１０３ビツトデータＥ
３、Ｅ２、Ｅｌをデコードし、デコードされた値（１０
進数の０〜７のいずれか１つ）に対応する番号の入力ラ
イン（０〜７のいずれか１つ）を選択する。セレクタ６
０６の各入力ラインには、番号の若い方から順にシフト
レジスタ６１０の第３乃至第１０ステージの出力が与え
られる。シフトレジスタ６１０の各ステージの出力を見
ると、番号の若いステージはど、データＭ１、Ｍ２、Ｍ
３、Ｍ４、“１”が早いタイミングで現われる。
例えば、番号０に対応する第３ステージの出力は、第５
乃至第９タイムスロツトでＭｌ、Ｍ２．Ｍ３、Ｍ４．１
１１３１が順に現われる−０また、番号７に対） 応する第１Ｏステージの出力は第１２乃至第１６タイム
スロツトでＭｌ、Ｍ２、Ｍ３．Ｍ４、′１”が順に現わ
れる。第１７図（ａ）に示したようにシリアル演算にお
いては第１タイムスロツトが最下位ビットであり、第１
６タイムスロツトが最上位ビットである。従って、レジ
スタ６１０の第３ステージ（番号Ｏ）から出力されるデ
ータの重みが最小であり、ステージが進むにつれてデー
タの重みは２倍、４倍、８倍・・・・と２　倍になる〇 こうして、Ｖフトレジスタ６１０の第３乃至第１Ｏステ
ージのうちいずれか１つのステージの出力がラッチ回路
３１１の出力に応じて選択され、スラーレートデータＳ
ＬＲとして出力される。３ピツト２進データＥ３、Ｅ２
、Ｅｌの１０進値をｅで示し、５ピツト２進データ＠１
　”、Ｍ４．Ｍ３、Ｍ２、Ｍｌの１０進値をｍで示すと
、結局、「ｍ・２ｅ」なる演算の結果がスラーレートデ
ータＳＬＲである。このスラーレートデータＳＬＨの有
効タイムスロットは、最小重みのレジスタ３１０の第３
ステージ出力を選択した場合の最下位ピッ）Ｍｌのタイ
ムスロットである第５タイムスロツトかう最大重みのレ
ジスタ３１０の第１Ｏステージ出力を選択した場合の最
上位ビット″″１”のタイムスロットである第１６タイ
ムスロツトまでであり、合計１２ビツトである。他方、
がリュームｖ５（第６図）によって設定したスジ−スピ
ードデータはＳＲＭ（Ｍｌ〜Ｍ４）及び５ＲＥ（Ｅｌ〜
Ｅ３）の７ピツトで−ある。従って、上述のような処理
によってスラースピード設定量のダイナミックレンジを
拡大することができる。
前述の通り、第４図のレジスタ６７では、タイマ終了信
号ＱＲが発生する第９乃至第１６タイムスロフトの間で
新たな押圧鍵のキーコードＸＫＣがロードされる。従っ
て、レジスタ３７の出力は第１７タイムスロツトに同期
して切換わる。このレジスタ３７から出力されるキーコ
ードＭＫＣの各タイムスロットにおける状態は第２１図
のようである。すなわち、第１７タイムスロツトから次
の第１６タイムスロツトまでの３２タイムスロツトの間
で８タイムスロツト毎にビットＮ１乃至Ｂ３が４巡する
。このキーコードＭＫＣは第１４図の７ンド回路３０２
及び３０４に加わる。信号１７７１８（第５図参照）に
よって第１７及び第１８タイムスロツトにおいて可能化
されたアンド回路３０４を介してキーコードＭＫＣの下
位ビットＮ１、Ｎ２が選択され、オア回路６１６を介し
て２段のフリップフロップ６１４に入力される。フリッ
プフロップ６１４で夫々２タイムスロツト遅延された２
ビツトＮ１、Ｎ２は、第１９から次の第１６タイムスロ
ツトまでの間可能化されるアンド回路３０５を介してフ
リップフロップ３１４を循環する（第２１図３１４Ｑ参
照）。このフリツプフロツブ６１４の出力は、信号２５
Ｔ８　（第５図）によって可能化されたアンド回路６０
３を介して第２５乃至第８タイムスロツトの間選択され
、オア回路６１５を介してＭＫＣＬとして出力される。
それに引き続く第９乃至第１６タイムスロツトでは信号
９Ｔ１６によって可能化されたアンド回路６０２を介し
てキーコードＭＫＣが８ピツトすべて選択され、オア回
路６１５を介してＭＫＣＬとして出力される。従って、
周波数情報ＭＫＣＬは第２１図に示すように第２５タイ
ムスロツトから次の第１６タイムスロツトまで続く２４
ピツトのデータであり、上位８ビツト（第１６タイムス
ロツト〜第９タイムスロツト）が＠Ｏ”及びキーコード
ＭＫＣのオクターブコードＢ３、Ｂ２、Ｂ１とノートコ
ードＮ４、Ｎ３、Ｎ２、Ｎ１から成り、下位１６ビツト
はノートコードの下位２ビツトＮな構成の周波数情報は
、例えば特開李５６−７４２９８号公報等で公知であり
、キーコードＭＫＣに対応する楽音の周波数を２を底と
する対数（セント値）で表わしたものである。
晶述の通り、スラー制御を行なうべき条件が成立したと
き、約１０ｍ５の時間待ち終了直後の第１７かｌｌ：＋
第１６タイムスロツトまでの３２タイムスロツトの間ス
ラースタート信号ＳＳが単音キーアサイナ１４Ａ（第４
図）から出力される。このスラースタート信号ＳＳは第
１４図のアンド回路２１３に与えられる。また、単音キ
ーアサイナ１４Ａでは、スラースタート信号ＳＳが立上
る直前の第９乃至第１６タイムスロツトにおいてタイマ
終了信号ＱＲが発生し、これにもとづきレジスタ６７に
新たな押圧鍵のキーコードＭＫＣがロードされる。従っ
て、第２２図に示すように、レジスタ６７から出力され
るキーコードＭＫＣはスラースタート信号ＳＳの立上り
に対応して旧押圧鍵から新押圧鍵に切換わる。
第１４図において、スラースタート信号ＳＳ【ζ対応し
てアンド回路２１３の出力が“１＃となり、オア回路５
，６．７に与えられる。オア回路５の出力はフリップフ
ロップ２２４に与えられる。信号ＳＳが立上ったときか
ら３２タイムスロツト後に７リツプフロツプ２２４の出
力が″１ｍに立上り、以後、アンド回路２１２及びオア
回路５を介して自己保持される。このフリップフロップ
２２４の状態をＳＬＱで示す。オア、回路５の出力がＳ
ＬＱ信号に相当する。このＳＬＱ信号はスラー制御を行
なっている間中保持される。また、オア回路７の出力に
もとづき前述と同様にＳＥＴ信号及び５ＥＴＤが３２タ
イムスロツトの間＠０＃になる（第１６図参照）。また
、アンド回路２１６の出力は５ＬＳＥＴ信号としてアン
ド回路２９３〜２９５に与えられ、かつインバータで反
転されてアンド回路２９６に与えられる。
オア回路５から出力されたＳＬＱ信号はアンド回路２８
８，２８９，２９１に与えられると共に、インバータ３
１２で反転されてアンド回路２９０に与えられる。スラ
ースタート信号ＳＳが発生する以前はＳＬＱ信号は″０
”であり、演算器ＣＵＬ５のアンド回路２９０が可能化
され、２８８゜２８９．２９１が不能となっている。ア
ンド回路２９０には押圧鍵キーコードＭＫＣに対応する
周波数情報ＭＫＣＬが４見られる。この周波数情報ＭＫ
ＣＬは、アンド回路２９０、オア回路２９８、加算器２
８５を通過してシフトレジスタ２８３に入力される。従
って、キーコードＭＫＣに対応する周波数情報ＭＫＣＬ
がそのまま発音すべき楽音の周波数情報ＳＫＣとなる。
ＭＫＣＬは第２１図に示すように第２５タイムスロツト
かう次ノ第１６タイムスロツトの間で発生するので、第
１７タイムスロツトにおいてレジスタ２８６の各ステー
ジに保有されるデータの重みは図中に示すようになる。
ノートコードの下位２ビットＮ２．Ｎｌが繰返す部分の
重みはセント値で表示されている。
すなわち、キーコードを２を底とする対数表示の周波数
情報に変換した場会、その本来のノートコードの最下位
ピッ）Ｎｌは７５セントの重みを持つので、例えば、そ
の１ビツト下位（第１７タイムスロツトにおけるレジス
タ２８６の第９ステージ）は約３８セント、更に１ピッ
゛上下位は約１９セントの重みをもつ。
ＳＬＱ信号が′１”に立上ると、アンド回路２９１が可
能化され、２９０は不能となる゛。従って、新しい押圧
鍵に対応する周波数情報ＭＫＣＬは阻止され、その直前
にレジスタ２８６にロードされた前回の押圧鍵に対応す
る周波数情報ＳＫＣがアンド回路２９１を介してレジス
タ２８６で循環保持される。
スラースタート信号ＳＳに対応した５ＬＳＥＴ信号によ
って演算器ＣＵＬ６のアンド回路２９６〜２９５が第１
７から次の第１６タイムスロツトまでの３２タイムスロ
ツトの間可能化される。第２１図と第２２図を参照すれ
ば明らかなように、５ＬＳＥＴ信号が発生する３２タイ
ムスロツトの内第２５乃至第１６タイムスロツトで新た
な押圧鍵の周波数情報ＭＫＣＬが出力され、アンド回路
２９５及びオア回路３００を介して加算器２８６の入力
Ｂに与えられる。同時に、レジスタ２８３の最終ステー
ジから出力された前回押圧鍵の周波数情報ＳＫＣをイン
バータ６１６で反転したもの（ＳＫＣ）が−アンド回路
２９４を通り、加算器２８６の入力Ａに加わる。また、
ＳＫＣの最下位ビットに対応する第１７タイムスロツト
において、信号１７ｙ３２にもとづきアンド回路２９６
がら′１＃が出力され、加算器２８６の入力Ｃｉに与え
られる。アンド回路２９３．２９４及びインバータ３１
６はＳＫＣを２の補数すなわち負の値［−，５ＫＣＪに
変換するためのものである。従って、５ＬＳＥＴ信号に
もとづき、加算器２８６では新押圧鍵の周波数情報ＭＫ
ＣＬから用押圧鍵の周波数情報ＳＫＣを減算するシリア
ル演算ｒＭＫＣＬ−８ＫＣＪを行ない、画情報の差を求
める。こうして求めた差のデータＫＣＤがレジスタ２８
４にロードされ、５ＬＳＥＴ信号が立下った後可能化さ
れるアンド回路２９６を介してレジスタ２８４で循環保
持される。差データＫＣＤが保持されるとき、アンド回
路２９３〜２９５は不能化されるので加算器２８６で演
算は行なわれない。
一方、演算器ＣＵＬ５では、５ＬＳＥＴ信号にもとづき
演算器ＣＵＬ６で差データＫＣＤの演算を行なっている
ときは、ＳＥＴ信号によってアンド回路２８８及び２８
９が不能化されており、演算を行なわずに前回押圧鍵の
周波数情報ＳＫＣをアンド回路２９１を介してホールド
する。また、第１３図の演算器ＣＵＬ４では、ＳＥＴ信
号によってレジスタ１６５の古い内容をクリアすると共
に、ＳＬＱ信号によって可能化されたアンド回路１９５
を介して前記スラーレートデータＳＬＲを取り込む。前
述の通り、セレクタ３０６（第１２図）から出力される
スラーレートデータＳＬＲは第５乃至第１６タイムスロ
ツトで有効なデータであり、これが３２タイムスロツト
毎に繰返し与えられる。演算器ＣＵＬ４では、このスラ
ーレートデータ５ＬＲｔ−３２タイムスロツト（１６ｐ
ｓ　）毎に繰返し加算する。第１７タイムスロツトにお
いて最上位ビットのキャリイアウド信号ＣＯＴが演算器
ＣＵＬ４から出力されると、信号１７３Ｆ３２Ｓによっ
て第１４図のラッチ回路３１７に＠１”がラッチされ、
３２タイムスロツトの間保持すれる。このラッチ回路３
１７の出力は演算器ＣＵＬ５のアンド回路２８８及び２
８９゛に与えられる。
レジスタ２８４の第２４ステージからは差データＫＣＤ
を８ビツト下位にシフトした（２−８倍した）データΔ
ＫＣＤが出力される。このデータΔＫＣＤはアンド回路
２８９に与えられると共にラッチ回路６１８に入力され
る。ラップ回路３１８はデータΔＫＣＤのサインビット
（Ｓ）を拡張するためのものである。差データＫＣＤは
、負の値（２の補数）にもなるため、最上位ピッ）（Ｂ
３）の１ビツト上がサインビット（Ｓ）になっている。
これを８ビツト下位にシフトしてデータΔＫＣＤを得る
ので、サインビット（Ｓ）が１ビツトだけでは不十分で
あり、更にその上位にサインビットを拡張する必要があ
る。レジスタ２８４の第２４ステージから取り出される
データΔＫＣＤにおいては、サインビット（Ｓ）は第８
タイムスロツトで出現する。すなわちデータＫＣＤでは
第１６タイムスロツトでサインビット（Ｓ）が出現する
ので、これを８ビツト下位シフトしたデータΔＫＣＤで
は第８タイムスロツトで出現する。そこで、ラッチ回路
６１８では信号８ｙ３２Ｓ（第５図）によりサインビッ
ト（Ｓ）の値をラッチし、直流化する。このラッチ回路
３１８の出力は°アンド回路２８８に与えられる。
差データＫＣＤ（ΔＫＣＤも同様）が正の値のとき、す
なわち、新押圧鍵が旧押圧鍵よりも高音のとき二サイン
ビット（Ｓ）は“θ″であり、アンド回路２８８は常時
不能化される。この場合、演算器ＣＵＬ４からのキャリ
イアウド信号ＣＯＴに対応してアンド回路２８９だけが
動作可能となる。データΔＫＣＤはアンド回路２８９及
びオア回路２９７を介して加算器２８５の入力Ａに与え
られ、ＳＫＣに加算される。データΔＫＣＤはデータＫ
ＣＤを８ピット下位にシフトしたものであるため、上位
８ビット分の演算タイミングすなわち第９乃至第１６タ
イムスロツトでは無意味なデータ、が現われる。この無
意味なデータを阻止し、このビットをオール″Ｉ０１に
するために信号９Ｔ１６を反転した信号がアンド回路２
８９に与えられそいる。演算器ＣＵＬ５では、周波数情
報ＳＫＣに対しで、スラーレートデータＳＬＨに対応す
る（演算器ＣＵＬ４のキャリイアウド信号に対応する）
時間間隔でデータΔＫＣＤが順次加算され、このＳＫＣ
が新押圧鍵の周波数情報ＭＫＣＬに徐々に近づく（第２
３図参照）。
一方、差データＫＣＤ（ΔＫＣＤも同様）が負のとき、
すなわち、新押圧鍵が旧押圧鍵よりも低音のとき、サイ
ンビット（Ｓ）は６１”であり、アンド回路２８８は常
時可能化される。この場合、演算器ＣＵＬ４からのキャ
リイアウド信号ＣＯＴに対応してアンド回路２８８及び
２８９が共に動作可能となる。データΔＫＣＤは前述の
ように、アンド回路２８９で第１７乃至第８タイムスロ
ツトで有効ビットが選択されて加算器２８５に与えられ
る。この場合１．データΔＫＣＤは２の補数で表わされ
ている。アンド回路２８８には信号９Ｔ１６が入力され
ており、データΔＫＣＤを阻止した上位８ビット分の演
算タイミングすなわち第９乃至第１６タイムスロツトで
オール″′１＃を加算器２８５に与える。こうして、２
の補数で表わされたデータΔＫＣＤ・の上位８ビツトに
サインビット（Ｓ）すなわち１”が拡張される。この場
合、演算器ＣＵＬ５では、周波数情報ＳＫＣからスラー
レートデータＳＬＨに対応する時間間隔でデータΔＫＣ
Ｄを順次減算し、このＳＫＣが新押圧鍵のＭＫＣＬに徐
々に近づく。
スラー制御中はＳＬＱ信号によってアンド回路２４１及
び２４５が可能化され、これらの回路を介して周波数情
報ＳＫＣが比較器Ｃ０Ｍ２の入力Ａに、ＭＫＣＬが入力
Ｂに、夫′々与えられる。比較器Ｃ０Ｍ２は、演算器Ｃ
ＵＬ５の周波数情報Ｓ、ＫＣが目標値である新押圧鍵の
周波数情報ＭＫＣＬに到達したか否かを検出する。前述
の通り、新押圧鍵が前回押圧鍵よりも高音のときはラッ
チ回路５１ｇに”０”がラッチされ、低音のときは１１
”がラッチされる。このラッチ回路３１８の出力はラッ
チ回路３１９に与えられ、信号１７Ｔ２４Ｋｊ’ｌ第１
７タイムスロツトに同期してラッチされる。このラッチ
回路６１９の出力はアンド回路６２０に加えられると共
に、インバータ３２３で反転されてアンド回路３２１に
加えられる。
新押圧鍵が前回押圧鍵よりも高音のときはラッチ回路６
１９の出力はＩＯｊであり、インバータ３２３の出力″
′１″によりアンド回路Ｖ３２１が可能化される。この
場合、ＳＫＣが目標値ＭＫＣＬに未だ到達していないと
きは、比較器Ｃ０Ｍ２ではｒＡ＜ＢＪが成立し、ｒＡ＞ ＝ＢＪの出力は′Ｑ” である。従って、アンド回路２３６がらアンド回路３２
１には“０”が与えられる。アンド回路３２１の出力＠
Ｏ′はオア回路６２２を介してインバータ６２４で反転
され、該インバータ３２４　カらアンド回路２１２に“
ｌ“が与えられる。従っテアリップフロップ２２４のＳ
ＬＱ信号がこのアンド回路２１２を介してホールドされ
る。ＳＫＣが目標値Ｍ　Ｋ　ＣＬに到達すると、比較器
Ｃ０Ｍ２の「Ａ２Ｂ」の出力が１１”となり、アンド回
路２６６を介してアンド回路６２１に＠１＃が与えられ
、インバータ３２４の出方力げｏ”となる。
これにより、ＳＬＱ信号がリセットされ、スラー制御が
終了する。
他方、１押圧鍵が前回押圧鍵よりも低音のときはラッチ
回路３１９の出力は″１′であり、アンド回路６２０が
可能化される。ＳＫＣが目標値ＭＫＣＬに未だ到達して
いないときは比較器Ｃ０Ｍ２ではｒＡ＞ＢＪが成立し、
「Ａ≦Ｂ」出力は１０”である。従って、アンド回路２
３７からアンド回路３２０に＠０”が与えられ、オア回
路３２２を介してインバータ３２４に“０″が与えられ
、前述と同様にＳＬＱ信号がホールドされる。ＳＫＣが
目標値ＭＫＣＬに到達すると、比較器Ｃ０Ｍ２の「Ａ≦
Ｂ」出力が”１”となり、アンド回路２６７からアンド
回路６２０に“１′が与えられ、インバータ６２４の出
力″″０１によってアンド回路２１２が不能化されてＳ
ＬＱ信号がリセットされる。
ＳＬＱ信号が立下ると演算器ＣＵＬ５のアンド回路２８
８，２８９，２９１が不能化され、アンド回路２９０が
可能化される。従って、以後は押圧鍵の周波数情報ＭＫ
ＣＬがそのままＳＫＣとしてレジスタ２８３にロードさ
れる。以上のようにして、しが−トニューキーオンがあ
った場合は、発音すべき楽音の周波数情報ＳＫＣが前回
押圧鍵に対応する値から新押圧鍵に対応する値まで一定
のレートで滑らかに変化し、スラー効果が実現される。
尚、周波数情報ＳＫＣが変動する時間はボリュームＶ５
（第６図）によって設定さ゛れたスラーレー）ＳＬＨに
よって決定され、前回押圧鍵と今回押圧鍵の周波数差と
は無関係である。これは、差データＫＣＤを８ビツト下
位シフトしたデータΔＫＣＤをスラーレー）ＳＬＨに対
応する時間間隔で繰返し加算もしくは減算する構成によ
って、差データＫＣＤが如何なる値でもΔＫＣＤの２８
＝２５６回の演算によりスラーが終了するからｍｌる。
尚、スラー終了時におけるオア回路６２２の出力＠１＃
によってアンド回路２０９が可能化され、ディレィビブ
ラートのための制御を開始する条件が成立する。
（７）各種効果の整理 効果付与回路２０において、アタックピッチ、スラー、
ビブラート等の各種助層は上述のように制御されるので
、効果選択状態及び鍵演奏法に応じて第２４図に示すよ
うな組合せで各種効果が付与される。第２４図において
、横欄は効果選択状態を示し、ＤＶＢはディレィビブラ
ート、ＮＶＢはノーマルビブラート、ＫＶＢはアフター
タッチビブラートを夫々示す。＠０＃は選択されていな
いことを示す。′１″は選択されていることを示す。デ
ィレィビブラート（ＤＶＢ）の選択はぎリュームＶ４（
第６図）によって行なわれる。このボリュームｖ４の設
定量がＯのときは選択されていないことを意味し、０以
外のときは選択されていることを示す。ノーマルビプラ
ー）（ＮＶＢ）及びアフタータッチビブラート（ＫＶＢ
）は夫々の選択ス（ツｆ−ＮＶＢ　Ｓ　、　ＫＶＢ　Ｓ
　（第１４図）によって選択される。尚、これらの選択
スイッチＮＶＢＳ　、に’ＶＢＳは特別に設けずに、が
リュームＶ２．Ｖ３（第６図）ｔ−利用してもよい。た
て欄は、鍵演奏法を示す。スタッカート演奏とは、前述
の「エニーニューキーオン」が検出される演奏法であり
、何も押鍵されていない状態で新たな鍵を押圧すること
である。この奏法のときは単音モード、複音モード共通
の効果組合せが得られる。
何故なら、第４図の単音キーアサイナ１４Ａでは、単音
モード及び複音モードのどちらが選択されている場合で
も、「エニーニューキーオン」に応じてアタックピッチ
スタート信号ＡＳを発生するようになっているためであ
る。レガート演奏とは、前′述の「レガートニューキー
オン」が検出される奏法であり・、以前から押圧してい
る鍵を離鍵する前に新たな鍵を押圧することである。こ
の奏法のときは単音モードと複音モードとで可能な効果
組会せが異なり、更に単音モードの場合はスラーが選択
されているか否かで効果組合せが異なる。すなわち、前
述の通り、第４図の単音キーアサイナ１４Ａでは、しが
−トニューキーオンがあった場合、単音モードでスラー
が選択されている（スラーオン゛）ときはスラースター
ト信号ＳＳを発生し、単音モードでスラーが選択されて
いない（スラーオフ）ときはアタックピッチスタート信
号ＡＳを発生するようになっており、複音モードのとき
はレガートニューキーオンの検出そのものを行なわない
（アンド回路７７及びフリップフロップＮＫＱ参照）よ
うになっているためである。
たて欄とよこ欄の交点に該当する効果組合せが模式的に
示されている。この模式図の意味するところは第１５図
（ａ）から理解できると思われる。すなわち、効果組合
せを特徴づける変調信号（ＶＡＬ）及び深さエンベロー
プ（ＥＮＶ）の変遷状態全誇張して示しである。組合わ
される効果名を明瞭にするために、符号が添えられてい
る。この符号は効果付与回路２０における各フリップフ
ロップ２２４〜２２７（第１４図）の状態に対応するも
ので、ＡＰＱはアタックピッチ、ＤＥＬＱはディレィビ
ブラート開始時間、ＤＶＢＱはディレィビブラート、Ａ
ＮＹＱはノーマルビブラートあるいはアフタータッチビ
ブラート全示す。またＳＬＱはスラーがかかる部分を示
している。また、ＶＢＤはノーマルピッ２−トの深さを
示し、ＫＶＢＤはアフタータッチビブラートの深さを示
す。
第２４図に示すような種々の効果組合せが可能になる理
由は、これまでの説明から明らかであるので、ここで改
めて説明することはしない。この整理によって明瞭とな
る１つの特徴的な事柄は、鍵演奏法及び単音演奏、雑音
演奏の区別に応じてアタックピッチ（ＡＰＱ）を付与す
るか否かが自動的に決定される点である。このような自
動的なアタッチピッチ付与は従来見られなかったことで
ある。
楽音信号発生部の説明 第２５図は、楽音信号発生部２１（＠２図）の詳細例、
特に該発生部２１に含まれる周波数情報変更回路２１Ａ
の詳細、を示すものである。周波数情報変更回路２１Ａ
は、効果付与回路２０のレジスタ１６３（第１３図）か
ら与えられる変調信号瞬時値データＶＡＬに応じて発生
すべき楽音の周波数情報を変更し、ピンチコントロール
された周波数情報を出力するものである。周波数情報変
更回路２１Ａは単音モードと複音モードとで共用される
ようになっており、どちらのモードが選択されているか
に応じて回路機能が幾分切換わる。
単音モードが選択されている場合、周波数情報変更回路
２１Ａでは、第１４図の演算器ＣＵＬＳ内のレジスタ２
８３から与えられる単音周波数情報ＳＫＣに対して第１
３図の演算器ＣＵＬ２内のレジスタ１６３から与えられ
る変調信号瞬時値データＶＡＬを加算する。前述の通り
、周波数情報Ｓ″ＫＣは対数表示（セント値）であり、
かつデータＶＡＬもセント値で表現されている。従って
、両データを加算（もしくは減算）することにより、単
音周波数情報ＳＫＣのセント値をデータＶＡＬに対応す
るセント値だけ高域もしくは低域側にずらした対数形式
（セント表示）の周波数情報ｌｏｇＦが得られる。
単音周波数情報ＳＫＣは、上位７ピントのキーコード部
分（８３〜Ｎｌ）とそれよりも下位の３８セント乃至１
．２セントの重みに対応するデータ部分とに分けて演算
で利用される。そのために、第１４図のレジスタ２８３
の第８ステージからライン３２５を介して情報ＳＫＣが
取シ出されると共に、その詔１４ステージからライン６
２６を介して情報ＳＫＣが取り出される。第２５図にお
いて、ライン３２５の情報ＳＫＣは８ステージ７１ピン
トのシフトレジスタ６２９に入力され、システムクロン
クバルスφ１、φ２に従って順次シフトされる。シフト
レジスタ６２９の第２乃至第８ステージの出力（合計７
ビツト）がラッチ回路３６０に与えられておシ、タイミ
ング信号２５ｙ３２（第５図）によって該レジスタ３２
９の内容がラッチ回路３６０に並列的にラッチされる。
第１７タイムスロツトにおけるシフトレジスタ２８３の
各ステージの重みは第１４図に示すようになっているた
め、第１７乃至第２４タイムスロツト（合計８タイムス
ロツト）においては、情報ＳＫＣの上位ゝ。
８ビツトのデータ（すなわちキーコード部分）Ｎｌ、Ｎ
２、Ｎ３、Ｎ４、Ｂ１、Ｂ２、Ｂ３．１０”がライン３
２５に順次現われ、これらが第２５図のシフトレジスタ
６２９に順次ロードされる。従って、その次の第２５タ
イムスロツトにおいては、シフトレジスタ３２９の各ス
テージの重みは図中に示すようになり、このとき発生す
る信号２５３ｒ３２によってラッチ回路３６０にはＳＫ
Ｃの上位７ビツトのキーコード部分Ｂ３〜Ｎ１がラッチ
される。こうして、ラッチ回路６６０は、単音周波数情
報ＳＫＣのうちキーコード部分Ｂ３〜Ｎ１を常時出力す
る。
ラッチ回路３６０の出力はセレクタ３３１０Ｂ入力に入
力される。単音モード選択スイッチＭＯＮＯ−８Ｗ（第
２図）から出力された単音モード選択信号ＭＯＮＯがセ
レクタ６３１のＢ選択制御入力ＳＢに与えられておシ、
単音モードのときはラッチ回路３３０からＢ入力に与え
られるデータ８３〜Ｎ１がセレクタ３３１で選択される
。
一方、ライン３２６の情報ＳＫＣはアンド回路３６２に
与えられる。アンド回路３６２には単音モード選択信号
ＭＯＮＯとタイミング信号１７Ｔ２２が与えられており
、単音モードであることを条件に第１７乃至第２２タイ
ムスロツトの区間でライン３２６のデータを選択する。
第１７タイムスロツトにおけるシフトレジスタ２８３の
各ステージの重みは第１４図に示すようであるため、第
１７乃至第２２タイムスロツト（合計６タイムスロツト
）では情報ＳＫＣのうち１．２セント乃至３８セントの
重みの６ピツトのデータ部分がライン３２６に順次現わ
れ、これらのシリアル６ビツトｆ−１８Ｋｃ　（３８〜
１．２　）７＞Ｅ７７ド回ｗ！３３２で選択されて加算
器３３３の入力Ｂに与えられる（第２６図参照）。
第１３図のレジスタ１６３に記憶された変調信号データ
ＶＡＬは第８ステージからライン３２７を介して取り出
されると共に第９ステージからライン３２８を介して取
り出される。第２５図において、ライン３２７の変調信
号データＶＡＬＦｉアンド回路６３４に与えられ、タイ
ミング信号１７Ｔ２４（第５図）によって第１７乃至第
２４タイムスロツトの区間で選択される。第１７タイム
スロツトにおけるシフトレジスタ１６３の各ステージの
重みは第１３図のようであるため、第１７乃至第２４タ
イムスロツト（合計８タイムスロツト）ではデータＶＡ
Ｌのうち上位８ビツトの１．２セント乃至７５セントの
重みのデータ並びにサインピッ？（Ｓ）がライン６２７
に順次現われ、これらがアンド回路３６４で選択される
。アンド回路３３４の出力はオア回路３３５を介して加
算器３３６の入力Ａに与えられる。従って、加算器６６
６の入力Ａには第１７乃至第２４タイムスロツトにおい
てデータＶＡＬの上位８ピツ）（１，２セント〜７５セ
ントの重みの７ビツトのサインピット）が第２６図に示
すようにシリアルに入力される。
第２６図から明らかなように、加算器３３３では、情報
ＳＫＣの下位６ビツトデータ５ＫＣ（３２〜１．２）と
データＶＡＬとを同じ重み同士で加算することによりシ
リアル演算を実行する。成る重みのビットの加算によっ
て生じたキャリイアルト信号はその次のタイムスロット
においてキャリイアウド出力Ｃ０＋１から出力され、Ｃ
１入力に与えられて１ビツト上のデータに加算される。
尚、データＶＡＬは負の値（２の補数）で表わされてい
ることもあるので、その場合は加算器３３６で実質的に
は減算が行なわれる。
加算器３３３の出力は８ステージ／１ビツトのシフトレ
ジスタ３３６に入力され、クロックパルスφ１、φ２に
従って順次シフトされる。シフトレジスタ６６６及びラ
ッチ回路３３７は、シフトレジスタ６２９及びラッチ回
路６６７と同様、シリアルな加算出力を並列データに置
換えるためのものである。第１７タイムスロツ・トにお
いて加算器３３３から出力される１、２セントの重みの
ビットに関する加算結果はその８タイムスロツト後の第
２５タイムスロツトにおいてはシフトレジスタ６６６の
第８ステージまでシフトされてくる。従って、第２５タ
イムスロツトにおいて、シフトレジスタ６６６の各ステ
ージの重みは図中に示すよ。
うに１，２セント乃至７５セント及びサインビット（Ｓ
）に対応するものとなり、これらの重みのデータがタイ
ミング信号２５ｙ３２によってラッチ回路６３７に並列
的にラッチされる。
ラッチ回路６６７にラッチされた１、２セント、乃至７
５セントの重み及びサインビットに対応する８ビツトデ
ータは８ピツトの並列加算器３３８の入力Ａに与えられ
る。加算器３３８の上位？ピットの入力Ｂにはセレクタ
３３１から出力されるキーコードの下位２ピツ）Ｎｌ、
Ｎ２が夫々入力される。また、加算器６３８の下位６ビ
ツトの入力ＢにはデータＮＮ１、ＮＮ２が入力されるよ
うになっているが、これらは単音モードのときは常に１
０＃である。従って、加算器３６８では、ラッチ回路６
３７から与えられる７５セントの重みの加算結果に対し
て情報ＳＫＣのキーコード部分の最下位ビットＮｌを加
算し、ラッチ回路３３７がら与えられるサインビットの
重みの加算結果に対し１て前記キーコード部分のＮ２を
加算する。この理由は、加算器６３３、では情報ＳＫＣ
のうち３８セント乃至１．２セントの重みのビットとデ
ータＶ’ＡＬの対応する重みのビットとの加算が実質的
に行なわれただけであり、情報ＳＫＣとデータＶＡＬと
の演算に関して７５セント以上の重みのビットに関する
加算はまだ行なわれていないためである。従って７５セ
ント以上の重みのビットに関する加算を加算器６６８及
び３３９で行なうのである。
加算器３６８の最上位ビットのキャリイアウド出力Ｃ０
は加算器６３９の最下位ビットのキャリイイン入力ｃｉ
に与えられる。この加算器６３９は５ビツトの並列加算
器であシ、セレクタ３３１から出力された情報ＳＫ、Ｃ
のキーコード部分のうち上位５ビツトＢ３、Ｂ２、Ｂ１
、Ｎ４、Ｎ３が各人力Ｂに与えられる。前述のような対
数形式の周波数情報ＳＫＣにあっては、キーコード部分
の最下位、ピッ）Ｎｌは７５セントの重みに相当し、そ
の上のピッ）Ｎ２は１５０セントの重みに相当する。従
って加算器３３８において、７５セント及びその１ピツ
ト上の重みのラッチ回路６３７の出力とビットＮ１、Ｎ
２とを夫々加算するのである。そして、更に上の重みの
ビットに関しては加算器６６９で加算が行なわれる。
ところで、この補数を用いた演算にあっては、サインビ
ットを最上位まで拡張しなければならない。そのため、
ラッチ回路３３７は拡張したサインビット信号ＰＳのた
めのラッチ位置を余分に含み、このラッチ位置に加算器
３３３の出力を入力するようにしている。ライン６２８
のデータＶＡＬがアンド回路６４０に与えられている。
第２６図に示すように第２４タイムスロツトにおいてラ
イン３２７に現われたデータＶＡＬのサインビット（Ｓ
）はその１タイムスロツト後の第２５タイムスロツトに
おいてライン６２８に現われる。
アンド回路、６４０では、この１タイムスロット遅れの
サインビット（Ｓ）をタイミング信号２５ｙ３２によっ
てサンプリングし、オア回路６６５を介して加算器６６
３の入力Ａに与える。この遅延されたサインビット（Ｓ
）に対応する加算出力がラッチ回路３３７にラッテされ
、拡張されたサインビット信号ＰＳとして利用される。
この信号ＰＳは加算器３３９の各人力Ａに与えられる。
こうして、拡張したサインビット（オール＠　１”また
はオール″′０”）が情報ＳＫＣの上位５ビツトＢ３〜
Ｎ３に加算される。
以上の構成によって、結局、単音モードにおいては周波
数情報変更回路２１Ａでは、単音周波数情報ＳＫＣに対
して変調信号データＶＡＬを双方の重みを一致させて加
算することを実行する。そして、データＶＡＬが負の値
（２の補数）のときは実質的な減算を行なう。こうして
、周波数情報５ＫＣｉデータＶＡＬのセント値に応じて
高域または低域側にずらした周波数情報ｌｏｇ　）ｉ’
が加算器３３９．３３８から出力される。この加算器３
３９．３３８の各ビット出力の重みは図に示す通りであ
る。冑、ピッチずれが全く生じていない場合は、３８セ
ント乃至１．２セントの重みの箇所にかっこ書きしたよ
うにそれらの重みの各ピットの真理値はキーコード部分
の下位２ピツ）Ｎ２、Ｎｌを繰返した値となる。
周波数情報変更回路２１Ａから出力されたピッチコント
ロール済みの対数形式の周波数情報ｌｏｇＦは対数／リ
ニア変換回路２１Ｂに入力され、リニア形式の周波数情
報Ｆに変換される。この周波数情報Ｆは楽音発生回路２
１Ｃに入力され、該情報Ｆに対応する周波数の楽音信号
が該回路２１Ｃから発生される。この楽音発生回路２１
Ｃにおける楽音発生方式は、周波数変調方式、高調波合
成方式、波形メモリ読み出し方式等如何なる方式でもよ
く、その詳細は特に説明しない。
複音モードが選択されている場合、周波数情報変更回路
２１Ａでは、複音モードにおける押圧鍵のキーコードＰ
ＫＣにもとづき前述と同様の対数形式の周波数情報を形
成し、この周波数情報に対して変調信号瞬時値データＶ
ＡＬを加算する。複音モードの場合、複数の各楽音発生
チャンネルに割当てられた押圧鍵を示す複数のキーコー
ドＦＫＣが各チャンネル毎に時分割で複音キーアサイナ
１４Ｂ（第２図）から出力され、周波数情報変換回路２
１Ａに与えられる。キーコードＰＫＣは前述同様にＢ３
〜Ｎ１の７ピツトから成る。
このキーコードＰＫＣの各ビット８３〜Ｎｌはセレクタ
３３１のＡ入力に与えられる。単音モード選択信号ＭＯ
ＮＯは“０”であり、これを反転したインバータ３４１
の出力゛１　＃によってＡ選択制御入力が可能化され、
複音モード用のキーコ“−ドＰＫＣがセレクトされる。
また、インバータ６４１の出力″′１　”によってアン
ド回路３４２．３４３が可能化され、キーコードＰＫＣ
の下位２ビツトＮ２、Ｎ１が選択されてデータＮＮ２、
ＮＮ１として加算器３３８の下位６ビソトの入力Ｂに交
互に入力される。こうして、キーコードＰＫＣはその下
位２ビツトＮ２、Ｎ１を更に下位に繰返し付加したもの
となる（すなわち対数形式の周波数情報に変換縛れる）
。
一方、信号ＭＯＮＯの１０＃によシアンド回路３３２が
不能化され、加算器３３３は変調信号データＶＡＬをそ
のまま出力する。従って、ラッチ回路３３７にはデータ
ＶＡＬがそのままラッチされ、かつそのサインビット拡
張信号ＰＳがラッチされる。従って、加算器３３８．３
３９では、キーコードＰＫＣに対応する対数形式の周波
数情報に対してデータＶＡＬを双方の重みを一致させて
加算（ＶＡＬが負のときは減算）シ、ピッチコントロー
ル済みの対数形式の周波数情報１ｏｇＦを出力する。楽
音発生回路２１Ｃは、複数の楽音発生チャンネルを含み
、時分割的に与えられる各チャンネルの周波数情報にも
とづき夫々のチャンネルで楽音゛を発生する。
勿論、楽音発生回路２１Ｃは単音モード及び複音モード
のどちらにでも対応して楽音信号を発生し得る構成でア
シ、例えば単音モード用の楽音発生チャンネルと複音モ
ード用の′楽音発生チャンネル（複数の楽音発生チャン
ネル）とを含んでいる。
単音モード選択信号ＭＯＮＯ及び単音キーアサイナ１４
Ａ（第４図）から出力された単音用キーオン信号ＭＫＯ
Ｎ及び複音キーアサイナ１４Ｂ（後述の第２７図）から
出力された複音用のキーオン信号ＫＯＮが楽音発生回路
２１Ｃに与えられている。単音モードが選択されている
場合（ＭＯＮＯが′１＃の場合）、楽音発生回路２１Ｃ
では単音用キーオン信号ＭＫＯＮにもとづいて楽音の振
幅エンベロープを形成し、単音用の楽音発生チャンネル
を使用してこの振幅エンベロープに対応シテ楽音信号の
発音を制御する。複音モードが選択されている場合（Ｍ
ＯＮＯが“０”の場合）は、複音用キーオン信号ＫＯＮ
にもとづいて各チャ／ネル毎に楽音の振幅エンベロープ
を形成し、この振幅エンベロープによって各チャンネル
の楽音の発音を制御する。また、楽音発生回路２１Ｃに
は第７図のレジスタ１０６．１０７．１０８からアフタ
ータッチレベルデータＡＴＬ、サスティンスピードデー
タＳＴＲ，イニシャルタッチレベルデータＩＴＬが与え
られており、これらのデータにもとづいて楽音の音量及
び振幅エンベロープのサスティ、ン時間が制御される。
複音キーアサイナの説明 第２７図において、複音キーアサイナ１４Ｂは、キーコ
ードメモリ３４６、キーオンレジスタ３４７、トランケ
ート装置６４８及び割当て処理を実行しこれらの回路装
置６４６．３４７．３４８を制御する制御装置（１４Ｂ
Ｋおける３４６．３４７．３４８以外の部分）を含んで
おシ、キースイッチのチャタリングによる時分割多重化
キーデータＴＤＭの一時的な途切れに対処しつつ有効な
割当て動作を行なうことを特徴としている。
′押鍵検出部１２のマルチプレクサ６０（第３図）から
出力された時分割多重化キーデータＴＤＭはライン６４
９を介して第２７図のラッチ回路６５０に与えられ、タ
イミング信号ｂｙ３２によってラッチされる。また、キ
ースイッチ走査制御用のカウンタ１３に含まれるシフト
レジスタ２５（第３図）の最終ステージ（Ｑ１６）から
出力されるシリアルキーコードＫＣがライン３５１を介
して第２７図のキーアサイナ１４Ｂに与えられる。前述
の通りこのキーコードＫＣは正式なキーコードＫＣを反
転したものに相当するので、インバータ６５２でこれを
反転し、正式なキーコードＫＣを求める。
このシリアルキーコードＫＣは８ステージ／１ビツトの
シフトレジスタ３５３に与えられ、システムクロックパ
ルスφ１、φ２に従って順次シフトされる。シフトレジ
スタ３５６の第２乃至第８ステージ出力がラッチ回路３
５４に並列に入力されており、信号９ｙ３２のタイミン
グでこれらがラッチされる。前述の通り、第１タイムス
ロツトにおけるシフトレジスタ２５の各ステージの重み
は第３図のブロック中に示すようになっているため、そ
の８タイムスロツト後の第９タイムスロツトにおいては
シフトレジスタ３５６の第２乃至第８ステージには第２
７図のブロック中に示すようにキーコードＫＣの各ピッ
トＢ３〜Ｎ１がシフトされてきている。従って、ラッチ
回路６５４では、現在走査中の鍵を示すキーコードＫＣ
の各ピットＢ３〜Ｎ１が第９タイムスロツト力ｒら次の
第８タイムスロツトまでの３２タイムスロツトの間保持
される。これに同期して、このラッ芽回路３５４にラッ
テされたキーコードＫＣＫ対応する鍵の抑圧または離鍵
を示すキーデータＴＩＤＭ−が第９タイム哀ロツトから
次の第８タイムスロツトまでの３２タイムスロツトの間
ラッチ回路３５０で保持される。
すなわち、ラッチ回路３５０がら出力されるキーデータ
ＴＤＭ（９〜）はキーデータＴＤＭを８タイムスロツト
遅延したものである。１キ一分のキーデータＴＤＭ（９
〜）の区間を第２８図に示す。
この区間でキーデータＴＤＭ（９〜）が“１”のときキ
ースイッチオンを示し、“０＃のときキースイッチオフ
を示す。
キーコードメモリ３４６は各チャンネルに割当てられた
押圧鍵のキーコードＰＫＣを夫々記憶するためのもので
ある。このメモリ３４６は、８ステージ／１ビツトのシ
フトレジスタ６５５をキーコードＰＫＣの各ピット８３
〜Ｎ１に対応して夫々具えており、８チャンネル分のキ
ーコードＰＫＣを時分割的に記憶する。シフトレジスタ
３５５はシステムクロックパルスφ１、φ、によってシ
フト制御されるもので、その最終ステージの出力がアン
ド回路３５６及びオア回路６５７を介して循環保持され
る。すなわち、常時は信号ＫＳＥＴが”１＃であり、ア
ンド回路３５６が可能化されている。６５８は書込み用
のアンド回路である。キーコードメモリ３４６を構成す
るこれらの回路６５５〜６５８はピッ）Ｎｌのみに関し
て図示したが、他のピッ）８３〜Ｎ２に関しても同様の
ものが設けられている。各チャンネルの時分割夕・イミ
ングを番号１乃至８で示すと、１キータイム中の各タイ
ムスロットに対して第２８図のような関係になる。すな
わち、３２タイムスロツトにおいテ各チャンネルタイミ
ングが４巡する。また、キーコードメモリ３４６から時
分割的に出力される各チャンネルのキーコードＰＫＣは
楽音信号発生部２１（第２５図の周波数情報変更回路２
１Ａ）に与えられ、これらのキーコードＰＫＣにもとづ
き各チャンネルで楽音信号が発生される。
トランケート装置６４８は、各チャンネルに対する割当
て可能性を順位づけるためのもので１、割当て可能性が
最大値に順位づけられた１つのチャンネルをトランケー
トチャンネル（すなわち古い割当て情報をトランケート
し、そこに新たな鍵が割当てられることを可能にするチ
ャンネル）として指定する。このトランケー）装置１３
４８Ｈ、トランケートメモリ３５９．４ピツトの加算器
３６０、比較器３６１及び最大値メモリ３６２を含んで
いる。トランケートメモリ３５９は８ステージ／１ビツ
トのシフトレジスタ３６６を４個並列に具えており、各
レジスタ３６３の入力側にはクリア制御用のアンド回路
３６４が設けられている。このメモリ６５９は、各チャ
ンネルの割当て可能性の順位（トランケート順位）を示
すデータＴ０１、ＴＯ冨、ＴＯｊＸ　’ｒｏ、を並列４
ピッド形式で各チャンネル毎に時分割で記憶するもので
ある。そのため、シフトレジスタ６６３はシステムクロ
ックパルスφ！、φ鵞によって、キーコルトメモリ６４
６の時分割チャンネルタイミングに同期して、シフト制
御される。トランケートメモリ６５９を構成するシフト
レジスタ６６３及びアンド回路３６４は、２進４ピツト
のトランケート順位データＴＯ１〜Ｔｏ４のうちピッ）
ＴＯ，に対応するもののみ図示したが、他のビットＴ　
Ｏｘ〜ＴＯ４に関しても同様のものが設けられる。
トランケートメモリ３５９における各レジスタ３６３、
（７）出力ＴＯ１〜ＴＯ４は加算器３６０に入力される
。加算器３６０ではキャリイイン入カＣｉに信号″１”
が与えられる毎にデータＴ　Ｏ＋〜ＴＯ４ｖＣ１を加算
する。この４ピツト加算出力はトランケートメモリ３５
９に与えられ、各ビット毎にアンド回路３６４を介して
シフトレジスタ３６６に記憶される。トランケートメモ
リ３５９がら加算器３６０に与えられるデータＴＯ１〜
Ｔｏ４は各チャンネル毎に時分割化されており、入力Ｃ
ｉに加わるカウント信号ＤＣは各チャンネル別にその時
分割タイミングに対応して与えられる。こうして、トラ
ンケートメモリ３５９と加算器６６０は、カウント信号
ＤＣを各チャンネル別に時分割で計数するカウンタを構
成している。成るチャンネルタイミングでカウント信号
ＤＣが与えられる毎にそのチャンネルに関するトランケ
ート順位データＴ　Ｏ＋〜ＴＯ番の値が増加する。また
、トランケートメモリ３５９の各アンド回路３６４には
信号ＫＳＥＴが入力されており、常時はこの信号ＫＳＥ
Ｔの１＃により加算器３６０の出力（すなわち′ｒ０１
〜ＴＯ，４）がメモリ６５９でホ′−ルドされるが、成
るチャンネルタイミングでこの信号ＫＳＥＴが′０”に
なると、そのチャンネルに関するトランケート順位デー
タＴ　Ｏｔ〜ＴＯ＋がオール６０１にクリアされる。
トランケート順位データＴｏ、−Ｔｏ、は、その値が１
０進数のｒＯＪ（２進数の“００００”）のとき割当て
可能性ゼロ、（すなわち現在抑圧中の鍵がそのチャンネ
ルに割当てられており、別の鍵をそのチャンネルに割当
てることができないこと）を示す。データＴ　Ｏ＊　−
Ｔ　Ｏ４の値が１０進数の「ｌ」（２進数の“０００１
”）以上であってその値が大きいほど割当て可能性が増
すのであるが、キースイッチのチャタリング対策上、所
定値以下の場合は事実上割消て可能性ゼロと見なすよう
にしている。実施例では、データＴｏ１〜Ｔｏ４　の１
０進値が「１」のときは、そのチャンネルに割当てられ
ている鍵に関するキーデータＴＤＭが前走査サイクルで
初めて＠ＯＨになったことを示しており、これはチャタ
リングによる一時的なキーデータＴＤＭの途切れである
がもじれないので、真の離鍵とは見なさず、割当て可能
性ゼロ（鍵押圧が持続している）と見なすようにしてい
る。データＴＯ１〜ＴＯ，の１ｏ進値が「２」以上のと
きは、そのチャンネルに割当てられている鍵が離鍵され
ていることを示しておシ、割当て可能性が存在すること
を示す。「２」以上のデータＴ　ＯＩ”　ＴＯ４は、後
から別の鍵が離鍵される毎にカウントアツプされ、最も
古く離鍵されたチャンネルのデータＴ　Ｏｔ　＝　Ｔ　
Ｏ４が最大値を゛示すようになる。
アンド回路３６５．３６６、オア回路６６７及びインバ
ータ３６８〜３７１は、トランケート順位データＴ　Ｏ
Ｉ＝　Ｔ　Ｏ＋を上記３つの状態に応じてデコードする
ためのものであ゛る。アンド回路６６５に／ｄ、チー　
タＴ　Ｏｔ〜Ｔｏ番の全ヒ゛ットヲインパータ３６８〜
６７１によって反転した信号が与えられており、その値
が１０進数の「０」のチャンネルすなわち現在抑圧中の
鍵が割当てられているチャンネルに対応して出力信号Ｔ
ＣＯが＠１”となる。アンド回路３６６には、データＴ
Ｏ１及びデータ’ｒｏｗ〜Ｔ０４をインバータ６６９〜
３７１で反転した信号が加えられており、データＴＯ。
〜Ｔ　Ｏ４の１０進値が「１」のチャンネルすなわちキ
ーデータＴＤＭが前走査サイクルで初めて１０″になっ
た鍵が割当てられているチャンネルに対応して出力信号
ＴＣＩが１”となる。オア回路３６７にはデータＴ　Ｏ
ｔ〜Ｔ　０４の上位３ビツトＴＯ２〜ＴＯ４が入力され
ており、デー、／’Ｉ’０１〜ＴＯ４の１０進値が「２
」以上のチャンネルすなわち既に離鍵された鍵が割当て
られているチャンネルに対応してその出力信号ＴＣ２−
１５が＠１＃となる。
最大値メモリ６６２は各チャ／ネルのデータＴ　Ｏ＋〜
Ｔ　Ｏ４のうち最大値を記憶するためのもので、最大値
データの各ピッ）ＭＴ　１〜ＭＴａ毎に遅延フリップフ
ロップ３７２、アンド回路６７６．３７４及びオア回路
３７５を夫々具えている。これらの回路６７２〜６７５
はビットＭＴ　１に関するもののみ図示したが、他のピ
ッ）ＭＴｔ〜Ｍ　Ｔ　４に関しても同様のものを具えて
いる。比較器３６１のＡ入力にはトランケートン宅、す
６５９に記憶されている各チャンネルの前記データＴ　
Ｏ＋〜ＴＯ４が時分割で与えられており、Ｂ入力には最
大値メモリ６６２に記憶した最大値データＭＴ　１〜Ｍ
Ｔ４が入力される。ｒ　Ａ）Ｂ　Ｊが成立したとき、す
なわちメモリ６６２に記憶しているデータＭＴ、〜ＭＴ
４よりも大きな値のデータＴＯ，〜Ｔ０４が与えられた
とき、比較器３６１からアンド回路３７６に対して“１
”が与えられる。アンド回路３７６はタイミング信号９
Ｔ１６によって第９乃至第１６タイムスロツトの間可能
化されるようになっており、この間で比較器３６１のｒ
Ａ）ＢＪ比出力選択され、ＤＳＥＴ信号としてアンド回
路６７６に与えられるム各ビットＭＴｔ〜ＭＴ４に対応
するアンド回路６７３にはデータＴｏ１〜ＴＯ４が夫々
人力されており、ＤＳＥＴ信号が′１”のときこれらの
データＴＯ，〜ＴＯ４を選択してオア回路３７５を介し
て遅延フリップフロップ３７２にロードする。遅延フリ
ップフロップ３７２にロードされたデータＴＯ１〜ＴＯ
，は１タイムスロツト後に新たな最大値データＭＴ、〜
ＭＴ＋として出力されると共にアンド回路６７４を介し
てホールドされる。アンド回路６７４はＤＳＥＴ信号が
″０＃のとき可能化され、”１＃のとき動作不能となる
。
すなわち、比較器６６１でｒＡ）ＢＪが成立したとき、
古い最大値データＭＴ、〜ＭＴ４をクリアする。また、
アンド回路３７４にはタイミング信号２４ｙ３２をイン
バータ４０２で反転した信号が加えられており、第２４
タイムスロツトのとき該アンド回路３７４を動作不能と
し、メモリ３６２の記憶データＭＴ、〜Ｍ　Ｔ　ａ　ｔ
クリアする。従って、信号９Ｔ１６が立上る第９タイム
スロツトにおいてデータＭＴ１〜ＭＴ＋はオール″′０
＃である。
こうして、信号９Ｔ１６によってアンド回路６７６が可
能化される第９から第１６タイムスロツトまでの８タイ
ムスロツトの間で各チャンネルのデータＴ　Ｏ１〜ＴＯ
，が順次比較され、より大きな値のデータＴ　ＯＩ”　
Ｔ　０４がデータＭＴＩ〜Ｍ　Ｔ　４としてメモリ６６
２に記憶され、最終的に第１６タイムスロツトが終了し
たときメモリ３６２には各チャンネルのデータＴ　Ｏｒ
〜ＴＯ，のうち最大値を示すデータＭＴ、−ＭＴ、が記
憶されている。この比較期間は第２８図のＡ期間に相当
する。そして、この最大値データＭ　Ｔ　、〜ＭＴ、は
、信号２４ｙ３２によってクリアされるまでの間、すな
わち第１７から第２４タイムスロツトまでの８タイムス
ロツトの間、メモリ３６２でホールドされる。
この最大価データホールド期間は第２８図のＢ期間に相
当する。また、比較器６６１は、ｒＡ＝Ｂｊが成立した
とき、すなわちデータＴＯ，〜ＴＯ４の値が最大値（Ｍ
Ｔｔ〜Ｍ　Ｔ　４　）であるチャンネルのタイミングに
対応してトランケートチャンネル指定信号ＴＣｆ（を発
生する（ＴＣＨを１″にする）。
上述から明らかなように、このトランケートチャンネル
指定信号ＴＣＨは第２８図のＢ期間（第１７乃至第２４
タイムスロツト）で有効な信号である。
一方、−散積出回路６７７ではラッチ回路３５４にラッ
チしたキーコードＫＣとキーコードメモリ３４６に記憶
した各チャンネルのキーコードＰＫＣとを比較し、現在
走査中の鍵を示すキーコードＫＣと同じものがキーコー
ドメモリ３４６に記憶されている場合そのチャンネルタ
イミングに対応してキーコード一致信号ＫＣＥＱを出力
する。−散積出回路６７７は、ラッチ回路３５４に記憶
したキーコードＫＣとキーコードメモリ６４６の各シフ
トレジスタ３５５から時分割的に出力されるキーコード
ＰＫＣとを各ビット８３〜Ｎ１毎に比較するための排他
オア回路３７８と、各ピッ）Ｂ３〜Ｎ１に対応する排他
オア回路３７８の出力を入力したノア回路３７９とを含
んでいる。図ではと、ットＮｌに対応する排他オア回路
３７８のみ示したが、他のピッ）８３〜Ｎ２に関しても
同様のものが設けられる。現在走査中の鍵のキーコード
ＫＣと成るチャンネルのキーコードＰＫＣとが一致して
いる場合、各ビットＢ３〜Ｎ１の排他オア回路３７８の
出力が“０”となり、ノア回路６７９の出力信号ＫＣＥ
Ｑがそのチャンネルタイミングに対応して“１”となる
。反対に、１ビツトでも異なっていれば排他オア回路３
７８からノア回路３７９に“１”が入力され、その出力
信号ＫＣＥＱが０”となる。尚、キーコードＰＫＣの全
ビットが入力されたノア回路６８０が設けられており、
その出力がノア回路３７９に与えられている。これは、
キーコードＰＫＣがオール″′０　″のとき一致信号Ｋ
ＣＥＱが出ないようにするためである。
システムクロックパルスφ１、φ２によって制御される
２つの遅延フリップフロップＲＧＯ１ＲＧ１のうち一方
のフリップフロップＲＧＯは、既にいずれかのチャンネ
ルに割当てられておりかつ前走査サイクルまでは鍵押圧
が検出されていた鍵に関する今回走査サイクルにおける
鍵走査タイミングが到来したことを記憶するためのもの
である。他方のフリップフロップＲＧ１は、既にいずれ
かのチャンネルに割当てられておりかつ前走査サイクル
で初めて離鍵が検出された鍵に関する今回走査サイクル
における鍵走査タイミングが到来したことをｄ己憶する
ためのものである。これらの°フリップ７０ツブＲＧＯ
１ＲＧ１の状態をセットする操作はアンド回路３８３及
び３８４によって第９乃至第１７タイムスロツトの間（
第２８図のＡ期間）で行なわれる。前述の通り、この第
９乃至第１７タイムスロツトの期間（Ａ期間）は１キ一
分のキーデータＴＤＭ（９〜）がラッテ回路６５０から
出力される最初の８タイムスロツトでありかつこのキー
データＴＤＭ（９〜）に対応するキーコードＫＣがラッ
テ回路６５４から出力される最初の８タイムスロツトで
ある。
アンド回路３８６には、第９乃至第１７タイムスロツト
の期間を示すタイミング信号９Ｔ１６及び−散積出回路
６７７から出力されるキーコード一致信号ＫＣＥＱ及び
アンド回路３６５から出力される信号ＴＣＯが与えられ
る。現在走査中の鍵が既に成るチャンネルに割当てられ
てｈる場合、前述の通り、そのチャ／ネルのタイミング
に対応して一致信号ＫＣＥＱが＠１”となり、かつその
鍵が現在抑圧中である（厳密には前走査サイクルまでは
鍵押圧中であることが検出されていた）場合はそのチャ
ンネルタイミングに対応して信号ＴＣＯが＠１＃となり
、アンド回路３８６の条件が成立する。アンド回路６８
６の出力″′１＃はオア回路６９０を介して遅延フリッ
プフロップＲＧＯにロードされ、１タイムスロツト後に
該フリップ７０ツブＲＧＯから出力される。このフリッ
プフロップＲＧＯの出力はアンド回路３８１及びオア回
路３９０を介して自己保持される。
アンド回路６８４には、タイミング信号９Ｔ１６及びキ
ーコード一致信号ＫＣＥＱ及びアンド回路３６６から出
力される信号ＴＣＩが与えられる。
現在走査中の鍵が既に成るチャンネルに割当てられてい
る場合は前述の通シそのチャンネルタイミングに対応し
てキーコード一致信号ＫＣＥＱが“１＃となり、かつそ
の鍵に対応するキーデータＴＤＭが前走査サイクルで初
めてｏ”になった場合はそのチャンネルタイミングに対
応して信号ＴＣ１がｉ″となり、アンド回路６８４０条
件が成立する。アンド回路６８４の出力１１＃はオア回
路６９１を介して遅延フリップフロップＲＧ１にロード
され、１タイムスロツト後にＲＧｌから出力される。こ
のフリップフロップＲＧＩの出力はアンド回路６８２、
オア回路３９１を介して自己保持される。
タイミング信号２４ｙ３２をインバータ６９２で反転し
た信号がアンド回路６８１及び６８２に与えられる。従
ってフリップフロップＲＧＯ及びＲＧｌの状態は、第９
乃至第１６タイムスロツト（第２８図のＡ期間）におい
てアンド回路３８３及び３８４の出力によ？てセットさ
れた後は第２４タイムスロツトまで保持され、第２４タ
イムスロツトにおいて信号２４ｙ３２によってリセット
される。
フリップフロップＲＧＯ及びＲＧＩが有効な状態を保持
する第１７乃至第２４タイムスロツトの間（第２８図の
Ｂ期間）において、アンド回路６８５〜６８９金利用し
てキーコードメモリ３４６及びトランケート装置６４８
に対する制御が実行される。そのため、アンド回路６８
５〜６８９にはタイミング信号１７Ｔ２４が入力されて
おシ、Ｂ期間において可能化される。また、信号ＡＳｉ
は通常″０＃であり、これをインバータ３９３で反転し
た信号ＡＳｉが各アンド回路６８５〜３８９に与えられ
ている。
アンド回路６８６はニューキーオン（ＮＥＷＫＯＮ）の
処理を行なうだめのものである。二ニーキーオン（ＮＥ
ＷＫＯＮ）の処理とは、新たに押圧された鍵をトランケ
ートチャンネル指定信号ＴＣＨによって指定されたチャ
ンネルに割当てる処理である。このアンド回路３８６に
は、上述の信号のほかに、キーデータＴＤＭ（９〜）、
トランケートチャンネル指定信号ＴＣＨ，オア回路３６
７の出力信号ＴＣ２−１５、フリップフロップＲＧＯ及
びＲＧＩの出力をインバータ３９４及び３９５で夫々反
転した信号が加えられる。ＴＤＭ（９〜）が＠１″とは
現在走査中の鍵が押圧されてすることを示しており、Ｒ
ＧＯ及ＱＲＧ１の状態が夫々＠０”（インバータ６９４
及び６９５の出力が“ｌ”）とはその鍵が未だどのチャ
ンネルにも割当てられていないことを示しており、これ
らの条件が成立したとき新たな鍵が押圧されたことを示
す。
また、前述の通シ、信号ＴＣ２−１５は既に離鍵された
鍵が割当てられているチャンネルを示しておシ、信号Ｔ
ＣＨはトラ／ケート順位データＴＯＩ〜ＴＯ，が最大値
のチャンネルを示している。従って、キーデータＴＤＭ
に対応する鍵が新たに押圧された鍵である場合、最も古
く離鍵されたチャンネル（ＴＣＨのチャンネル）のタイ
ムスロットに対応してアンド回路６８６の条件が成立す
る。
アンド回路３８６の出力″″１″はオア回路６９６を介
してＫＳＥＴ信号としてキーコードメモリ３４６に与え
られる。
ＫＳＥＴ信号が“１＃のとき、メモリ６４６内の各ビッ
ト毎の書込み用アンド回路６５８が可能化され、ラッチ
回路６５４にラッチされている新たな押圧鍵のキーコー
ドＫＣがメモリ３４６（すなわち各ビット毎のシフトレ
ジスタ６５５）にロードされる。このとき、ＫＳＥＴ信
号をインバータ６９７で反転しＫＳＥＴ信号は０”であ
り、メモリ３４６における当該チャンネルの古い割当て
鍵を示すキーコードＰＫＣがクリアされる。また、ＫＳ
ＥＴ信号の“０″によシトランケートメモリ３５９の各
ビット毎のアンド回路６６４が動作不能となり、当該チ
ャンネルに関するデータＴＯ８〜Ｔ　Ｏ４をオール１０
＃にする。こうし又、新たな押圧鍵の割当てが実行され
る。
伺、最大値ＭＴ、−ＭＴ４と同値のデータＴ　Ｏｔ〜Ｔ
Ｏ４を保有するチャンネルが複数重る場合は、アンド回
路６８６が信号９Ｔ１６によって可能化される８タイム
スロツトの間に信号ＴＣＨが複数タイムスロットで発生
する。そこで、新たな押圧鍵が複数チャンネルに連続し
て割当てられることを防止するために、アンド回路６８
６の出力がオア回路３９０を介して遅延フリップフロッ
プに℃に与えられるようになっており、°１つのタイム
スロットでアンド回路３８６の条件が成立したとき該フ
リップフロップＲＧ（ｌセットし、以後はアンド回路３
８．６の条件が成立しないようにしてい。
る。従って、ＫＳＥＴ信号は１つのタイムスロットで１
度だけ′１＃となり、新たな押圧鍵は１つのチャンネル
にのみ割当てられる。
アンド回路３８７はブリニューキーオフ（ＮＥＷＫＯＦ
Ｉ）の処理を行なうためのものである。
ブリニューキーオフ（ＮＥＷＫＯＦｌ　）の処理とは、
今まで押圧されていた鍵のキーデータＴＤＭが今回の走
査サイクルで初めて０”になったときに行なう処理であ
り、真の離鍵とチャタリングとの区別をするための予備
的な処理である。アンド回路３８７には、前述の信号Ａ
ｓｉ、１７Ｔ２４のほかに、キーデータＴＤＭ（９〜）
をインバータ３９８で反転した信号、キーコード一致信
号ＫＣＥＱ、信号ＴＣＯ及びフリップフロップＲＧＯの
出力信号が入力される。キーデータＴＤＭ（９〜）が０
”（インバータ３９８の出力信号が”１＃）とは現在走
査中の鍵が離鍵されていることもしくはキースイッチチ
ャリングによって一時的にスイッチオフとなっているこ
とを示し、ＲＧＯが′１″とはその鍵が今まで押圧され
ていたものでありかついずれかのチャンネルに現在割当
てられていることを示しており、これらの条件が成立し
たとき今まで押圧されていた鍵のキーデータＴＤＭが今
回の走査サイクルで初めて°゛０”となったことを示す
。これがブリニューキーオフ（ＮＥＷＫＯＦＩ）の検出
条件であり、この条件が成立したとき、その鍵が割当て
られているチャンネルタイミング（これは信号ＫＣＥＱ
とＴＣＯによって特定される）に対応してアンド回路３
８７の出力が”１”となる。アンド回路３８７の出力“
１”はオア回路３９９を介してカウント信号ＤＣとして
加算器６６０に与えられる。これにより、それまではオ
ール″″Ｏ＃（ＴＣＯが”１”）であった当該チャンネ
ルのトランケート順位データＴＯ１〜ＴＯ４が“０００
１　”（１０進数の「１」）となり、信号ＴＣＩが＠１
”となる。前述の通り、このプリ二二一キーオフ（ＮＥ
ＷＫＯＦｘ）の処理によってデータＴｏ、〜ＴＯ４がｒ
ｌＪ（１０進数）となっただけではまだ真の離鍵とは判
断しないＯ このブリニューキーオフ（ＮＥＷＫＯＦＩ　）の処理を
行なった走査サイクルの次の走査サイクルにおける当該
ブリニューキーオフ処理に係る鍵の走査タイミングにお
いて前述のフリップフロップＲＧ１のセットが行なわれ
る。すなわち、当該鍵が割当てられているチャンネルの
タイミングに対応して信号Ｔｅｌが′１＃となりかつ信
号ＫＣＥＱが“１　＃となるからである。前述の通り、
このフリップフロップＲＧ１のセットはＡ期間（第２８
図）で行なわれる。その直後のＢ期間において、このフ
リップフロップＲＧ１の出力が１＃であること（すなわ
ち前走査サイクルでブリニューキーオフ処理を行なった
こと）を条件に、オールドキーオン（ＯＬＤＫＯＮ）あ
るいは真のニューキーオフ（ＮＥＷＫＯＦ２）及びキー
オフインクリメント（ＫＯＦＩＮＣ）の処理を行なう。
アンド回路６８５はオールドキーオン（ＯＬＤＫＯＮ）
の処理を行なうためのものである。オールドキーオン（
ＯＬＤＫＯＮ）の処理とは、前走査サイクルにおいてブ
リニューキーオフ処理された鍵のキーデータＴＤＭが今
回の走査サイクルでは１”に復帰した場合に行なう処理
である。すなわち、このオールドキーオン（ＯＬＤＫＯ
Ｎ）が成立する場合は、前回のキーデータＴＤＭの０”
はキースイッチのチャタリングによる一時的な途切れで
めったことを意味する。アンド回路３８５には、前述の
信号ＡＳ　１−１１７Ｔ２４のほかに、キーデータＴＤ
Ｍ（９〜）、キーコード一致信号ＫＣＥＱ、信号ＴＣＩ
及びフリップフロップＲＧ１の出力信号が入力される。
キーデータＴＤＭ（９〜）が１＃とは現在走査中の鍵が
押圧されていることを示し、ＲＧｌが＠１＃とはその鍵
に関して前走査サイクルでブリニューキーオフ処理を行
なったことすなわち前走査サイクルにおいてその鍵のキ
ーデータＴＤＭが初めて“０”になったことを示してお
り、これらの条件が成立したとき前走査サイクルにおけ
るキーデータＴＤＭの′０＃はチャタリングによる一時
的な途切れであったにすぎないことを意味する。これが
オールドキーオン（ＯＬＤＫＯＮ）の検出条件であり、
この条件が成立したとき、その鍵が割当てられているチ
ャンネルタイミング（これは信号ＫＣＥＱとＴＣＩによ
って特定される）に対応してアンド回路６８５の出力が
１＃となる。
このアンド回路６８５の出力１１＃はオア回路６９６を
介してＫＳＥＴ信号として利用される。
オールドキーオン（ＯＬＤＫＯＮ）処理におけるＫＳＥ
Ｔ信号は、新たな割当てのためのものではなく、トラン
ケート順位データＴＯＩ〜Ｔｏ、をブリニューキーオフ
処理を行なう前の状態に（つまりオール″′０＃に）戻
すために利用される。すなわち、ＫＳＥＴ信号を反転し
たＫＳＥＴ信号によって当該チャンネルにおけるデータ
ＴＯ１〜ＴＯ４゛の値＠０００１　”がクリアされ、“
００００”に戻される。キーコードメモリ３４６では、
ＫＳＥＴ信号によってラッチ回路３５４からのキーコー
ドＫＣｔロードするが、これは当該チャンネルにおける
古いキーコードＰＫＣと同じであるため実質的な変化は
ない。
アンド回路３８８は真のニューキーオフ（ＮＥｙＶＫＯ
Ｆ２）の処理を行なうだめのものである。
アンド回路３８８には、前述の信号ＡＳｉ、１７Ｔ２４
のほかに、キーデータＴＤＭ（９〜）をインバータ３９
８で反転した信号、キーコード一致信号ＫＣＥＱ、信号
ＴＣ１及びフリップフロップＲＧ１の出力信号が入力さ
れる。キーデータＴＤＭ（９〜）が反転されている点だ
けが異なシ、他は前記アンド回路３８５と同じ信号が入
力される。
今まで押圧されていた鍵のキーデータＴＤＭが２走査サ
イクル連続して＠０＃のときこのアンド回路６８８の条
件が成立し、該鍵が割当てられているチャンネルのタイ
ミングで＠１”が出力される。
このようにキーデータＴＤＭが２走査サイクル続けて“
０＃になったとき初めて新たな離鍵がなされたと判断す
る。アンド回路３８８の出力”１　”はオア回路６９９
を介して加算器３６０に与えられる。これにより、前走
査サイクルにおけるプリニューキーオフ処理によって”
ｏｏｏｉ”とされた当該チャンネルのトランケート順位
データＴＯＩ〜ＴＯ，が更に１カウントアンプされて＠
ｏｏｉｏ”（１０進数の「２」）となる。こうして、ト
ランケート順位データＴｏ、〜ＴＯ４の１０進値が「２
」以上のチャンネルは離鍵状態となっていることを示し
ている。
アンド回路３８９はキーオフインクリメント（ＫＯＦＩ
ＮＣ）の処理を行なうためのものである。
キーオフインクリメント（ＫＯＦＩＮＣ）とは、上述の
真のニューキーオフ（ＮＥＷＫＯＦ２）の条件が成立し
たときすなわち新たな離鍵が検出さ、れたとき、既に離
鍵状態となっている他のチャ／ネルのトランケート順位
データＴ　Ｏｌ〜ＴＯ，を夫々１カウントアツプする処
理である。アンド回路６８９には、前記アンド回路６８
８と同様に、キーデータＴＤＭ（９〜）の反転信号とフ
リップフロップＲＧ１の出力信号が入力されており、新
たな離鍵が検出されたときすなわち前走査サイクルでブ
リニューキーオフ処理を行ない（ＲＧＩが“１＃）かつ
今回走査サイクルでもキーデータＴＤＭが′０”のとき
、動作可能となる。アンド回路６８９には更に信号ＴＣ
２−１５が入力されている。従って、前記アンド回路６
８８がｌ　７（７ｆ　１ｌｆＩ鍵を検出したチャンネル
のタイミングに対応して＠１＃を出力するのに対して、
アンド回路６８９は新たな離鍵が検出されたチャンネル
とは別の既に離鍵状態となっているチャンネルのタイミ
ングに対応して”１＃を出力する。アンド回路３８９の
出力″′１”はオア回路６９９を介してカウント信号Ｄ
Ｃとして加算器６６０に与えられる。こうして、既に離
鍵状態となっているチャンネルのデータＴＯＩ〜ＴＯ番
（１０進値の「２」以上の値）が更に１カウントアツプ
される。従って、このキーオフインクリント処理によっ
て、離鍵状態となっているチャンネルのデータＴＯＩ〜
ＴＯ４は新たな離鍵（真のニューキーオフＮＥＷＫＯＦ
２　）がある毎に１カウントアンプされることになり、
結局最も古く離鍵されたチャンネルのデータＴｏ１〜Ｔ
ｏ４が最大値を示すものとなる。尚、図示は省略したが
、電源投入時に全チャンネルのデータＴｏ１〜Ｔ　０４
を「２」以上“の所定値にプリセントしておく必要があ
るのはいうまでもない。
トランケートメモリ６５９から出力されるデータＴ　Ｏ
Ｉ”　Ｔ　Ｏ４のうち上位３ビツトＴＯ２、Ｔ　Ｏｓ　
％ＴＯ４がオア回路４００に入力されており、このオア
尚路４００からキーオフ信号ＫＯＦが得られる。データ
Ｔ　Ｏｌ−Ｔ　Ｏ４の１０進値が「２」以上のチャンネ
ル（すなわち離鍵状態となっているチャンネル）のタイ
ミングに対応してキーオフ信号ＫＯＦが、“１　”とな
る。キーオフ信号ＫＯＦが“０”のチャンネルは押鍵中
のチャンネルを示す。
そこでこのキーオフ信号ＫＯＦ’にインバータ４０１で
反転してキーオン信号ＫＯ，Ｎｔ−作り、これを８ステ
ージ／１ビツトのシフトレジスタから成るキーオンレジ
スタ３４７を経由させて出力するようにしている。レジ
スタ６４７から出力されるキーオン信号ＫＯＮはキーコ
ードメモリ３４６から出力されるキーコードＰＫＣの時
分割チャンネルタイミングに同期しており、押鍵中のチ
ャンネルで＠１＃、離鍵されたチャンネルで１０”とな
る。このキーオン信号ＫＯＮは楽音信号発生部２１（第
２５図の楽音発生回路２１Ｃ）に与えられ、各チャンネ
ルで発生する楽音の発音を制御する。前述のブリニュー
キーオフ処理（ＮＥＷＫＯＦｌ）の後オールドキーオン
処理（ＯＬＤＫＯＮ）が行なわれた場合すなわちチャタ
リングがあった場合、キーオン信号ＫＯＮは全く途切れ
ず、従ってチャタリングを除去することができる。
尚、信号ＡＳｉは複音モードのときのイニシャルセンシ
ング信号Ｉｓに対応して第４図の単音キーアサイナ１４
Ａから与えられるものであり、イニシャルタッチ検出を
行なう前記約１０ｍ５の待ち時間の間、複音キーアサイ
ナ１４Ｂの割当て動作を禁止するために利用される。第
４図において、フリップフロップＡＫＱの出力がアンド
回路９１を介してオア回路３４５に与えられると共にア
ンド回路３４４の出力がオア回路３４５に与えられてお
り、このオア回路３４５の出力が信号ＡＳｉとして第２
７図に与えられる。アンド回路３４４にはフリップフロ
ップＸＫＱの出力及びフリップフロップＭＫ１、ＭＫ２
の出力反転信号が入力されている。前述の「エニーニュ
ーキーオン」に相当するキーデータＴＤＭが与えられた
とき、第１７タイムスロツトでフリップフロップＸＫＱ
の出力が＠１”に立上り、その８タイムスロツト後の第
２５タイムスロツトでフリップフロップＡＫＱの出力が
“１＃に立上り、その後約１０ｍ５の間ＡＫＱの′ｌ＃
が保持される。そしてこのＡＫＱの１＃に対応してイニ
シャルセンシング信号Ｉｓが“１”となシ、前述のイニ
シャルタッチ検出処理が実行される。イニシャルタッチ
検出期間中は発音を開始せず、その期間終了後に発音開
始しなければならないことは前述の通りであり、そのた
めに信号ＩＳに対応する信号ＡＳｉによって複音キーア
サイナ１４Ｂの割当て動作特にアンド回路３８５〜６８
９による処理（ＯＬＤＫＯＮＸＮＥＷＫＯＮＸＮＥＷＫ
ＯＦＩ、ＮＥＷＫＯＦ２、ＫＯＦＩＮＣ）を禁止するの
である。信号ＡＳｉは信号ＩＳよりもアンド回路６４４
の出力の分だけ早く′１＃に立上る。これは、信号ＩＳ
すなわちフリップフロップＡＫＱの出力は第２５タイム
スロツトで立上るため、これだけでは「エニーニューキ
ーオン」検出のときの第１７乃至第２４タイムスロツト
（第２８図のＢ期間）をカバースルことができないので
、この期間でも確実に割当て動作を禁止するためである
。すなわち、アンド回路３４４はフリップフロップＡＫ
Ｑのセット条件と同じ条件で動作し、該フリップフロッ
プＡＫＱの出力が１”に立上る８タイムスロツト前の第
１７タイムスロツトからその出力が′１　″に立上る。
上述のように第２７図の複音キーアサイナ１４Ｂを用い
れば、トランケート装置６４８を利用してキースイッチ
のチャタリングを除去することができるので、押鍵検出
部１２（第２図ぐ第３図）の側に特別のチャタリング除
去回路を設ける必要がなくなり、回路構成を簡単化する
ことができる。
尚、上記実施例では、キーデータＴＤＭが１走査サイク
ル（約２ｍ５）だけ途切れた場合をチャタリングと見な
し、２走査サイクル以上続けて途切れた場合は離鍵と判
断するようにしているが、チャタリングと見なすキーデ
ータＴＤＭの途切れ期間は１走査サイクルに限らず任意
に設定できる。
すなわち、前記ブリニューキーオフ（ＮＥＷＫＯＦｌ）
処理が所定走査サイクル連続して行なわれるように構成
すればよく、そのためには前記トランケート順位データ
Ｔ　Ｏｓ〜ＴＯ４の値が「１」乃至所定値のとき前記信
号ＴＣＩを発生しかつデータＴＯ１〜ＴＯ４の値が該所
定値・を越えているとき前記信号ＴＣ２−１５ｔ−発生
するように構成すればよい。
同、押鍵検出部１２は第３図に示すような時分割多重化
キーデータＴＤＭを発生する方式に限らず、如何なる押
鍵検出方式を用いてもよい。また、上記実施例では単音
モードと複音モードが選択可能であるが、どちらか一方
のみであってもよい。
アタックピッチコントロールに鍵タツチ検出信号を利用
する場合、タッチセンサ１０はアナログ出力を生じるも
のに限らすディジタル出力を生じるものを用いてもよい
。また、アタックピンチコントロールに鍵タツチ検出信
号を利用する場合、タッチセンサ１０は必らずしもアフ
タータッチセンサである必要はなく、イニシャルタッチ
検出専用のセンサであってもよい。また、アタックピッ
チの初期深さに限らずアタックピッチのかかる期間（エ
ンベロープレート）をイニシャルタッチニ化じて制御す
るようにしてもよい。
また、上記実施例ではタッチセンサ１１は全鍵共通であ
るが、各鍵毎にもしくは半オクターブあるいはオクター
ブ等所定音域毎に夫々独立にタッチセンサを設けてもよ
い。また、アフタータッチセンサ１１Ａの形状、材質等
は特に限定されず、要するに押鍵持続中においても鍵タ
ッチに応じた出力が得られるものであればよい。例えば
、感圧導電ゴムあるいは圧電素子、半導体圧力センサ、
光学方式を用いたもの、コイルを用いたもの、磁気作用
を用いたもの、等如何なる動作原理にもとづくセンサを
用いてもよい。
「エニーニューキーｔンＪ６るいハ「レカートニューキ
ーオン」にもとづきアフタータッチセンサ１１Ａの出力
信号のピーク値を所定期間内で検出しこれをホールドす
る場合において、必ずしも厳密なピ、−り値ホールドを
行なわねばならないわけではなく、要するに演奏者が鍵
押圧当初に鍵に与えた力（イニシャルタッチ）を前記所
定期間内で量的に検出するように構成されていればよい
。
また、イニシャルタッチ検出のための前記所定期間は実
施例では約１０ｍ５（ミリ秒）となっているが、発音開
始を遅らせてもさしつかえない程度ならどの程度でもよ
い。
上記実施例ではタッチ検出信号（ボリュームｖ３、ｖ６
、Ｖ８の出力）と他の効果設定信号（ボリュームｖ１、
ｖ２、ｖ４、ｖ５、ｖ７の出力）とを共通のＡ／Ｄ変換
部１７で、Ａ／Ｄ変換するようにしているが、タッチ検
出信号専用のＡ／Ｄ変換装置を設けてもよい。
第６図のＡ／Ｄ変換器１８においては、ボリュームｖｌ
乃至ｖ７に関するＡ／Ｄ変換に関して、データの急激な
変化を防ぐために１サンプリング周期におけるデータ変
化量は±１に限定されている。しかし、１サンプリング
周期におけるデータ変化量を十Ｎ（Ｎは２以上の所定数
）以内に限定する、あるいはデータ変化量を全く限定し
ないようにする、ことも可能である。後者の場合、第６
図のアップカウント用のアンド回路１４４に遅延フリッ
プフロップ１４０の出力を入力し、かつアンド回路１４
２．１４４から信号’ｌ’ｉＭ２＋３、Ｔ　ｉ　Ｍ　１
を除去すればよい。また、前者の場合は、上述と同様に
アンド回路１４２、Ｌ４４の入力組合せを変更した上で
、遅延フリップフロップ１６７の連結数（シフトステー
ジ数）をＮに対応して増加し、その各ステージからＴｉ
Ｍ信号の遅延信号が出力されている間のみアンド回路１
４２．１４４を動作可能にすればよい。また、タッチ検
出信号に応じて音高、音量のみならず音色その他の楽音
要素を制御するようにしてもよいのは勿論である。
第１３図の演算器ＣＵＬ２では演算器ＣＵＬ３テ求メた
エンベロープデータＥＮＶＣ到達目標値）を所定ビット
下位シフトしたデータ△ＥＮＶを変化幅データとして用
いているが、これに限らず、別途適宜の変化幅データ発
生手段で発生したデータを演算に用いるようにしてもよ
い。また、演算器ＣＵＬ１〜ＣＵＬ４更にはＣＵＬ５、
ＣＵＬ６はシリアル演算を行なうものに限らずパラレル
演算器を用いてもよい。また実施例では、°演算器ＣＵ
Ｌ２で変化幅データ△ＥＮＶの演算を行なうタイミング
は演算器ＣＵＬ１の最上位ピットのキャリイアウド信号
の出力タイミングとなっているが、これに限らず、演算
器ＣＵＬ１の内容が所定値になったときに演算器ＣＵＬ
２で演算が行なわれるようにしてもよい。そのためには
、例えば演算器ＣＵＬ１の内容が所定値になったことを
検出する比較器を設け、この比較器の出力によって演算
器ＣＵＬ２の演算タイミングを制御すればよい。また、
ラッチ回路２５７のラッチタイミングを変えることによ
っても可能である。
尚、アタックピッチコントロールの態様は上記実施例に
示したようなビブラート型のものに限らずいかなる態様
でもよく、要するに音の出初めでピッチの乱れを実現し
得る態様であればよい。
以上説明したようにこの発明によれば、鍵タッチに応じ
たアタックピッチコントロールが可能になるので、表現
力豊かなアタックピッチコントロールを電子楽器におい
て実現することができるようになる。例えば、管楽器系
音色における吹き始めのピンチの乱れをアタックピッチ
コントロールによって模倣する場合、吹き始めの息の強
弱に応じた微妙なピッチずれ幅の違いが表現できるよう
になる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明のより詳細な実施例を示す電子楽器全体構成
ブロック図、第３図は第２図の押鍵検出部及びカウンタ
の詳細例を示す回路図、第４図は第２図の単音キーアサ
イナの詳細例を示す回路図、第５図は第２図各部で使用
するタイミング信号の一例を示すタイミングチャート、
第６図は第２図のタッチセンサ、各種効果設定操作子群
、アナログ電圧マルチプレクサ及びＡ／Ｄ変換器の部分
の詳細例を示す回路図、第７図は第２図のＡ／Ｄ変換部
内の制御及び記憶部の詳細例を示す回路図、第８図は第
６図のアフタータッチセンサの出力にもとづきイニシャ
ルタッチ及びアフタータッチの両方を検出することを示
すための信号波形図、第９図は第６図及び第７図の回路
によるアナログ／ディジタル変換のための時分割状態を
示すタイミングチャート、第１０図は第６図のＡ／Ｄ変
換、器の通常の（イニシャルタッチ検出時以外のときの
）動作例を示すタイミングチャート、第１１図は第６図
及び第７図におけるイニシャルタッチ検出時の主な信号
の発生状態を示すタイミングチャート、第１２図及び第
１３図及び第１４図は第２図の効果付与回路の詳細例を
３分割して夫々示す回路図、第１５図（ａ）はアタック
ピッチ及びディレィビブラート及びノーマルビブラート
における変調信号及びそのエンベロープの一例を示す図
、第１５図（ｂ）は第１３図及び第１４図における各種
制御信号の状態を同図（ａ）に対応させて示すタイミン
グチャート、第１６図はアタックピッチコントロール開
始時における第１２図乃至第１４図の各種信号状態を示
すタイミングチャート、第１７図は第１３図の演算器に
おけるシリアル演算を説明するためのタイミングチャー
ト、第１８図は第１２−図におけるディレィビブラート
エンベロープレートデータの変換処理を説明するだめの
タイミングチャート、第１９図はディレィビブラート用
の制御データ設定ボリュームとディレィビブラート開始
時間データ及びディレィビブラートエンベロープレート
データとの関係並びにこれらのデータによって決定され
るディレィビブラート開始時間及びディレィビブラート
期間との関係を示すグラフ、第２０図（ａ）はアタック
ピッテコ／トロールにおける変調信号のエンベロープデ
ータの変化を３つの異なる初期値に対応して夫々示す図
、同図（ｂ）はディレィビブラートにおける変調信号の
エンベロープデータの変化を３つの異なる目標値に対応
して夫々示す図、同図（ｅ）はビブラートにおける変調
信号の変化を２つの異なる深さくエンベロープ瞬時値）
に対応して夫々示す図、第２１図は第１４図の周波数情
報変換部において単音モードの押圧鍵キーコードを対数
形式の周波数情報に変換する動作を示すタイミングチャ
ート、第２２図はスラー制御開始時における第１４図の
各種信号状態を示すタイミングチャート、第２３図はス
ラー制御を行なったときの周波数情報の変化を例示する
図、第２４図は各種効果の選択状態及び鍵演奏法に応じ
てこの実施例において実現される各種効果の組合せを示
す図、第２５図は第２図の楽音信号発生部の詳細例を％
に周波数情報変更回路に関して示す回路図、第２６図は
第２５図における単音周波数情報の下位ピットと変調信
号瞬時値データとの演算タイミングを示すタイミングチ
ャート、第２７図は第２図の複音のキーアサイナの詳細
例を示す回路図、第２８図は第２７図における各種処理
の時間関係を示すタイミングチャート、である。 ４１０．１０・・・鍵盤、４１１・・・タッチ検出装置
、４１２・・・押鍵検出装置、４１６・・・楽音発生装
置、４１４・・・アタックピッチ制御装置、１１・・・
タッチセンサ、１１Ａ・・・アフタータッチセンサ、１
２・・・押鍵検出部、１６・・・鍵走査用及び待ち時間
設定用及びＡ／Ｄ変換時分割動作制御用のカウンタ、１
４・・・発音割当て回路、１４Ａ・・・単音キーアサイ
ナ、１４Ｂ・・・複音キーアサイナ、２０・・・アタッ
クピッチ制御用の変調信号発生手段を含む効果付与回路
、２１・・・楽音信号発生部、ＣＵＬ２・・・変調信号
形成用の演算器、ＣＵＬ６・・・エンベロープ信号形成
用の演算器、１７・・・タッチ検出信号をアナログ／デ
ィジタル変換するためのＡ／Ｄ変換部、Ｃ０Ｍ１・・・
変調信号形成用演算器の加減算切換え制御に関与する比
較器、５６．５７、ＡＫＱ・・・エニーニューキーオン
検出に関与するアンド回路及び遅延フリップフロップ、
７７．７８、ＮＫＱ・・・レガートニューキーオン検出
に関与するアンド回路及び遅延フリップフロップ、ＭＯ
ＮＯ−８Ｗ・・・単音モード選択スイッチ、２１０．２
１１．２２５・・・アタックピッチ制御用の変調信号の
発生動作開始に関与するアンド回路及び遅延フリップフ
ロップ。 特許出願人　　日本楽器製造株式会社 代理人　飯塚義仁

Claims (1)

  1. 【特許請求の範囲】 １、複数の鍵を具える鍵盤と、この鍵盤で抑圧された鍵
    を検出するための押鍵検出手段と、この押鍵検出手段の
    出力にもとづき押圧鍵に対応する楽音信号を発生する楽
    音発生手段と、前記鍵盤で押圧された鍵に関する押圧力
    あるいは抑圧速度あるいは抑圧深さ等にもとづき鍵タッ
    チを検出するタッチ検出手段と、音の出始めで前記楽音
    信号のピッチを変調制御し、かつそのピッチ変調におけ
    る変調要素の１または複数を前記タッチ検出手段のチ 出力に応じて制御するアタックピッ≠制御手段とを具え
    る電子楽器。 ２、前記タッチ検出手段の出力に応じて制御される前記
    変調要素が、最大ピッチずれ量である特許請求の範囲第
    １項記載の電子楽器。 ３、前記アタックピッチ制御手段が、初期のピッチずれ
    が最大で以後次第に減衰する周期的々ピッチ変調を行な
    うものであり、かつ前記タッチ検出手段の出力に応じて
    制御される前記最大ピッチずれ量が前記ピンチ変調にお
    ける前記初期のピッチずれ量である特許請求の範囲第２
    項記載の電子楽器。 ４、前記タッチ検出手段は、前記鍵の押し始めにおける
    前記鍵タッチを示すイニシャルタッチ検出信号を出力す
    るものである特許請求の範囲第１項記載の電子楽器。 ５、前記アタックピッチ制御手段は、音の出始めで前記
    楽音信号のピッチを変調するだめの変調信号を発生ずる
    変調信号発生手段を含み、前記タッチ検出手段の出力に
    応じてこの変調信号発生手段で発生する前記変調信号を
    制御するよう′にした特許請求の範囲第４項記載の電子
    楽器。 ６、前記変調信号発生手段は、音の出始めの所定期間の
    間エンベロープ信号を形成し、かっこのエンベロープ信
    号の最大値を前記タッチ検出手段の出力に応じて設定す
    るエンベロープ形成手段と、前記エンベ・ローブ信号に
    よって深さが制御される周期的な前記変調信号−を形成
    する変調信号形成手段とを含むものである特許請求の範
    囲第５項記載の電子楽器。 ７、前記タッチ検出手段は、前記イニシャルタッチ検出
    信号をティジタル形式で出力する手段であり、前記エン
    ベロープ形成手段は、前記イニシャルタッチ検出信号に
    対応する第１のディジタルデータを所定ビット下位シフ
    トした第２のデータを繰返し加算もしくは減算すること
    により前記エンベロープ信号の瞬時値データを求める第
    １の演算手段を含み、前記変調信号形成手段は、前記第
    １の演算手段で求めた前記エンベロープ瞬時値データを
    所定ビット下位シフトした第３のデータを繰返し加算も
    しくは減算し、前記変調信号の瞬時値データを求める第
    ２の演算手段・と、前記変調信号が前記エンベロープ瞬
    時値データによって定まるエンベロープの範囲内で振動
    するように前記第２の演算手段における加減算を切換え
    る手段とを含むものである特許請求の範囲第６項記載の
    電子楽器。 ８、前記第１の演算手段で利用する前記第１のディジタ
    ルデータは、前記イニシャルタッチ検出信号に前記楽音
    発生手段で発生する楽音の音色に応じたＰ１ｒ定の係数
    を乗じたものであシ、前記第１の演算手段における前記
    第２のデータの演算の繰返し時間間隔及び前記第２の演
    算手段における前記第３のデータの演算の繰返し時間間
    隔は前記音色に応じて夫々設定されるものである特許請
    求の範囲第７項記載の電子楽器。 ９、前記押鍵検出手段は、前記鍵の押し始めを検出し、
    この検出にもとづき比較的短い所定の待ち時間を設定す
    る手段を含み、前記タッチ検出手段は、前記鍵タッチを
    検出するタッチセンサと、前記待ち時間の間に前記タッ
    チセンサで検出された鍵タツチ信号をホールドし、ホー
    ルドした信号を前記イニシャルタッチ検出信号として出
    力するイニシャルタッチ検出手段とを含むものであシ、
    がっ、前記楽音発生手段における前記楽音信号の発生及
    び前記変調信号発生手段における前記変調信号の発生を
    前記待ち時間の終了後に開始させるようにした特許請求
    の範囲第５項記載の電子楽器。 １０、前記タッチセンサは、前記鍵タッチを示すアナロ
    グ信号を出力するものであり、前記イニシャルタッチ検
    出手段は、前記待ち時間中に前記タッチセンサから出力
    されるアナログ信号をディジタル信号に変換しかつその
    ピーク値をホールドするものである特許請求の範囲第９
    項記載の電子楽器。 １１、前記押鍵検出子１段は、新たな鍵が押圧されたこ
    とを検出するニューキー検出手段を含み、この新たな鍵
    の抑圧検出にもとづき前記変調信号発生手段における前
    記変調信号の発生を開始させるようにした特許請求の範
    囲第５項記載の電子楽器。 １２、前記押鍵検出手段は、前記鍵盤で押圧された鍵を
    検出し、その押圧鍵を示す情報を出力する手段と、この
    抑圧鍵情報にもとづき１乃至複数の押圧鍵のうち１鍵を
    前記楽音発生手段に割当てる単音割当て手段と、前記抑
    圧鍵情報にもとづき複数の押圧鍵を前記楽音発生手段に
    割当てる複音割当て手段と、前記単音割当て手段及び複
    音割当て手段の一方の出力を前記楽音発生手段で利用さ
    せるだめの単音モード／複音モード選択手段と、何も鍵
    が押圧されていない状態のとき初めていずれかの鍵が押
    圧されたことを検出するエニーニューキーオン検出手段
    と、何か鍵が押圧されている状態で別の鍵が新たに押圧
    されたことを検出するレガートニューキーオン検出手段
    とを含み、前記選択手段で単音モードが選択されている
    ときは前記エニーニューキーオン検出手段及ヒレガート
    ニューキーオン検出手段の両方の出力に応答して前記変
    調信号発生手段における前記変調信号の発生を開始させ
    、前記選択手段で複音モードが選択されているときは前
    記エニーニューキーオン検出手段の出力に応答して前記
    変調信号発生手段における前記変調信号の発生を開始さ
    せるようにした特許請求の範囲第５項記載の電子楽器。
JP56163393A 1981-10-15 1981-10-15 電子楽器 Granted JPS5865486A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56163393A JPS5865486A (ja) 1981-10-15 1981-10-15 電子楽器
US06/693,211 US4558624A (en) 1981-10-15 1985-01-17 Effect imparting device in an electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56163393A JPS5865486A (ja) 1981-10-15 1981-10-15 電子楽器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP63114815A Division JPH01285993A (ja) 1988-05-13 1988-05-13 電子楽器

Publications (2)

Publication Number Publication Date
JPS5865486A true JPS5865486A (ja) 1983-04-19
JPH0213319B2 JPH0213319B2 (ja) 1990-04-03

Family

ID=15773030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56163393A Granted JPS5865486A (ja) 1981-10-15 1981-10-15 電子楽器

Country Status (2)

Country Link
US (1) US4558624A (ja)
JP (1) JPS5865486A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113294A (ja) * 1984-06-29 1986-01-21 カシオ計算機株式会社 電子楽器
JPS61132998A (ja) * 1984-11-30 1986-06-20 カシオ計算機株式会社 電子楽器
JPS61188593A (ja) * 1985-02-18 1986-08-22 カシオ計算機株式会社 タツチレスポンス装置
JPS61209496A (ja) * 1985-03-14 1986-09-17 ヤマハ株式会社 電子楽器
JPS62187393A (ja) * 1986-02-13 1987-08-15 ヤマハ株式会社 電子楽器のタツチレスポンス装置
JPH07152380A (ja) * 1994-08-19 1995-06-16 Yamaha Corp 楽音制御情報発生装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679478A (en) * 1986-01-06 1987-07-14 Kawai Musical Instrument Mfg. Co., Ltd. Touch responsive musical tone generator
JPS6365496A (ja) * 1986-09-06 1988-03-24 株式会社河合楽器製作所 キ−アサイナ方式
JPH0823746B2 (ja) * 1987-05-22 1996-03-06 ヤマハ株式会社 自動楽音発生装置
JPH087591B2 (ja) * 1987-11-17 1996-01-29 ヤマハ株式会社 楽音信号形成装置
US5216189A (en) * 1988-11-30 1993-06-01 Yamaha Corporation Electronic musical instrument having slur effect
JP2689646B2 (ja) * 1989-10-04 1997-12-10 ヤマハ株式会社 電子楽器
JP2682182B2 (ja) * 1990-02-15 1997-11-26 ヤマハ株式会社 電子楽器
US5461189A (en) * 1990-07-06 1995-10-24 Yamaha Corporation Waveguide electronic musical instrument employing pre-performance tuning
KR0121126B1 (ko) * 1994-06-09 1997-12-04 구자홍 전자악기의 자동반주시 코드변화처리방법
ATE373854T1 (de) * 2005-06-17 2007-10-15 Yamaha Corp Musiktonwellenformsynthesizer
JP5434372B2 (ja) * 2009-08-26 2014-03-05 ヤマハ株式会社 音量調整装置
JP5897805B2 (ja) * 2011-03-08 2016-03-30 ローランド株式会社 楽音制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS534418A (en) * 1976-07-02 1978-01-17 Hitachi Ltd Pick up unit
JPS542088A (en) * 1977-06-07 1979-01-09 Seiko Instr & Electronics Ltd Composite piezo electric oscillator unit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53106023A (en) * 1977-02-26 1978-09-14 Nippon Gakki Seizo Kk Electronic musical instrument
JPS5930275B2 (ja) * 1977-02-26 1984-07-26 ヤマハ株式会社 電子楽器
US4301704A (en) * 1977-05-12 1981-11-24 Nippon Gakki Seizo Kabushiki Kaisha Electronic musical instrument
US4185531A (en) * 1977-06-24 1980-01-29 Oberheim Electronics, Inc. Music synthesizer programmer
US4344347A (en) * 1980-03-26 1982-08-17 Faulkner Alfred H Digital envelope generator
JPS585795A (ja) * 1981-07-02 1983-01-13 株式会社河合楽器製作所 電子楽器における効果発生方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS534418A (en) * 1976-07-02 1978-01-17 Hitachi Ltd Pick up unit
JPS542088A (en) * 1977-06-07 1979-01-09 Seiko Instr & Electronics Ltd Composite piezo electric oscillator unit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113294A (ja) * 1984-06-29 1986-01-21 カシオ計算機株式会社 電子楽器
JPS61132998A (ja) * 1984-11-30 1986-06-20 カシオ計算機株式会社 電子楽器
JPS61188593A (ja) * 1985-02-18 1986-08-22 カシオ計算機株式会社 タツチレスポンス装置
JPS61209496A (ja) * 1985-03-14 1986-09-17 ヤマハ株式会社 電子楽器
JPH0782336B2 (ja) * 1985-03-14 1995-09-06 ヤマハ株式会社 電子楽器
JPS62187393A (ja) * 1986-02-13 1987-08-15 ヤマハ株式会社 電子楽器のタツチレスポンス装置
JPH07152380A (ja) * 1994-08-19 1995-06-16 Yamaha Corp 楽音制御情報発生装置
JP2699886B2 (ja) * 1994-08-19 1998-01-19 ヤマハ株式会社 楽音制御情報発生装置

Also Published As

Publication number Publication date
US4558624A (en) 1985-12-17
JPH0213319B2 (ja) 1990-04-03

Similar Documents

Publication Publication Date Title
JPS5865486A (ja) 電子楽器
JP3404794B2 (ja) 波形発生装置
JPH0420193B2 (ja)
US5248842A (en) Device for generating a waveform of a musical tone
EP0235538A2 (en) Waveform generator for electronic musical instrument
JPH0259475B2 (ja)
JPH0213318B2 (ja)
JPH0213799B2 (ja)
US5245126A (en) Waveform generation system with reduced memory requirement, for use in an electronic musical instrument
JPH01285993A (ja) 電子楽器
JPH0230518B2 (ja)
JPH0693191B2 (ja) 電子楽器
JPH0693192B2 (ja) 電子楽器
JPH0155469B2 (ja)
JPH043554B2 (ja)
JP2555732B2 (ja) 楽音信号合成方式
JP2964498B2 (ja) 電子楽器のエンベロープ波形発生器
JPH02173793A (ja) エンベロープ波形発生装置
JP2880720B2 (ja) 楽音波形読出装置
JPH0122632B2 (ja)
JPH03212691A (ja) 電子楽器の楽音制御装置
JPH0588670A (ja) 電子楽器
JPH0120759B2 (ja)
JPH02179688A (ja) 楽音信号発生装置
JPH08314465A (ja) 楽音信号発生装置