JPH0782336B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、楽音のピッチを時間的に変化させることの
できる電子楽器に関し、ピッチが時間的に変化する自然
楽器音の模倣あるいはビブラート、アタックピッチ、グ
ライド等のピッチ変調効果の実現に適した電子楽器に関
する。

〔従来の技術〕

一般に、電子楽器における楽音のピッチ制御には、ピッ
チ調整用操作子を操作することによって手動で調整する
か、あるいはビブラート変調信号のような周期的変調信
号を発生してこれによってピッチ変調を行う、等の手法
が採られている。前者ではピッチの時間的変化が得られ
ず、後者ではピッチ変化が単調である。そこで、本出願
人の出願に係る特願昭58−168357号の明細書中において
は、楽音の発音開始から終了に至るまでの全発音期間に
わたる楽音のピッチ変動成分をメモリに予め記憶してお
き、このメモリから読み出したピッチ変動成分に従って
発生音のピッチを制御するようにしている。このように
すれば、自然楽器音のように複雑にピッチが変動する音
でも容易に模倣することができるので効果的である。

〔発明が解決しようとする問題点〕

しかし、時間的に複雑に変化するピッチ変動成分を精度
良くメモリに記憶しようとするとメモリ容量が大きくな
ってしまうという不都合が上記先行技術にはあった。ま
た、ピッチ変動の態様はメモリに記憶した態様に限られ
てしまうので面白味に欠けるという不都合もあった。

この発明は上述の点に鑑みてなされたもので、時間的に
変化するピッチ情報を発生するための装置の構成を簡単
化すること、及び、ピッチ変動の態様を自由に設定し得
るようにすること、を目的とする。

〔問題点を解決するための手段〕

この発明に係る電子楽器は、音声若しくは楽音等の外部
音の信号を入力するための入力手段と、この入力手段に
よって入力された信号のピッチを時間軸上で設定された
複数のサンプル点に関して夫々検出するピッチ検出手段
と、検出された各サンプル点のピッチに関連するピッチ
情報を記憶する記憶手段と、この記憶手段から前記ピッ
チ情報を時間経過に従って順次読み出す読出し手段と、
読み出された前記ピッチ情報に基づく第１のピッチ情報
を少なくとも２つのサンプル点間で補間し、その補間結
果として第２のピッチ情報を出力する補間手段と、発生
すべき楽音の音高を指定するための音高指定手段と、前
記音高指定手段で指定された音高に対応する楽音信号を
前記第２のピッチ情報に応じて設定されたピッチで発生
する楽音信号発生手段とを具えている。

〔作用〕

この発明によれば、入力手段を介して入力した音声又は
楽音等の外部音の信号のピッチを時間軸上の複数サンプ
ル点について検出し、検出したピッチに関連するピッチ
情報を記憶手段に記憶するようにしたことが特徴であ
り、このように記憶した任意の時変動特性を示すピッチ
情報を発生音のピッチ設定に用いるようにすることによ
り、発生される楽音におけるピッチの時変動の態様を自
由に設定することができるようになる、という優れた効
果を奏する。加えて、このように記憶した任意の時変動
特性を示すピッチ情報に基づく第１のピッチ情報を少な
くとも２つのサンプル点間で補間することにより、第２
のピッチ情報を得て、この第２のピッチ情報に応じて楽
音信号のピッチを設定するようにしたことを特徴として
いる。これにより、記憶手段に記憶するピッチ情報は、
実現しようとするピッチ変動の精度（分解能）に比べて
比較的粗い精度のものでもよく、その分だけ記憶手段の
構成を簡単化することができ、記憶容量や回路構成を節
約することができる。また、記憶するピッチ情報の精度
を良くすれば、補間によって得られる第２のピッチ情報
の精度は更に良くなり、楽音ピッチ変動の精度（分解
能）を増すこともできる。

一実施例において、前記記憶手段に記憶する前記ピッチ
情報は、検出された各サンプル点のピッチを示す情報で
ある。別の実施例として、前記記憶手段に記憶する前記
ピッチ情報は、所定の基準ピッチと検出された各サンプ
ル点のピッチとの間のピッチずれを示す情報であっても
よい。その場合、前記所定の基準ピッチは、音高指定手
段によって指定された音高の基準ピッチとするとよい。
また、この所定の基準ピッチは、各音高に対応する複数
の基準ピッチのうち前記ピッチ検出手段で検出されたピ
ッチに最も近い基準ピッチとしてもよい。

一実施例として、前記第１のピッチ情報は、前記記憶手
段から読み出された前記ピッチ情報そのものとし、前記
楽音信号発生手段では、前記第２のピッチ情報に基づき
それに対応するピッチを有する楽音信号を発生するよう
にしてよい。別の例として、前記第１のピッチ情報は、
前記記憶手段から読み出された前記ピッチ情報そのもの
とし、前記楽音信号発生手段では、音高指定手段で指定
された音高に対応する前記所定の基準ピッチを前記第２
のピッチ情報に従って変調したピッチを持つ楽音信号を
発生するようにしてもよい。更に別の例として、前記第
１のピッチ情報は、音高指定手段で指定された音高に対
応する基準ピッチ情報を前記記憶手段から読み出された
前記ピッチ情報によって変調したものとし、前記楽音信
号発生手段では、前記第２のピッチ情報に基づきそれに
対応するピッチを有する楽音信号を発生するようにして
もよい。

〔実施例〕

以下添付図面を参照してこの発明の一実施例につき詳細
に説明しよう。

第１図において、発生すべき楽音の音高を指定する手段
として鍵盤10が用いられ、この鍵盤10における押鍵、離
鍵がキーコーダ11で検出され、押圧鍵を示すキーコード
KCとこのキーコードKCに対応する鍵の押圧が持続してい
るか否かを示すキーオン信号KONが該キーコーダ11から
出力される。

ピッチ情報発生回路12は、時間的にピッチが変化する楽
音に関して時間軸上で設定された複数のサンプル点にお
ける該楽音のピッチ情報を発生するものである。楽音の
発音開始から終了に至るまでのピッチの時間的変化の一
例を示したものが第２図（ｂ）であり、同図（ａ）は該
楽音の振幅エンベロープの一例を示す。便宜上、（ｂ）
に示すピッチ変化のカーブと（ａ）に示す振幅エンベロ
ープのカーブが類似しているように描いたが、必らずし
も類似するとは限らない。しかし、楽音の立上り部（ア
タック部）では一般にピッチ変動が激しく、接続部（サ
ステイン部）ではその楽音の基準ピッチ付近で概ね安定
し、立下り部（ディケイ部）では再びピッチ変動が見ら
れる。勿論、ビブラート等のピッチ変調効果がかかる場
合は持続部においてもそのような効果に見合ったピッチ
変動が見られる。

自然楽器等から実際に発生された楽音のピッチを分析
し、時間軸上で設定された複数のサンプル点におけるピ
ッチ情報を夫々求める。第２図（ｂ）の黒点はそのよう
な各サンプル点におけるピッチを示している。こうして
求めたピッチ情報をピッチ情報発生回路12内の記憶手段
に記憶し、楽音を発生すべきときに、各サンプル点のピ
ッチ情報を時間経過に従って読み出すようにする。な
お、このサンプル点は時間的にある程度の幅があるもの
である。

ピッチ情報発生回路12は、上述のような記憶手段として
立上り部及び持続部ピッチデータメモリ13と立下り部ピ
ッチデータメモリ14を含んでいる。立上り部及び持続部
ピッチデータメモリ13は、楽音の立上り部における複数
のサンプル点のピッチデータとそれに引き続く持続部に
おける複数のサンプル点のピッチデータを記憶したもの
である。立下り部ピッチデータメモリ14は、楽音の立下
り部における複数のサンプル点のピッチデータを記憶し
たものである。この例の場合、メモリ13,14に記憶され
るピッチデータは、楽音の周波数に対応する数値データ
であり、例えば周波数ナンバと言われるようなものであ
る。メモリ13,14ではこのような複数サンプル点のピッ
チデータを鍵盤10の各鍵に対応する各音高毎に夫々記憶
しており、更に選択可能な音色種類毎に記憶している。

メモリ13,14には３種類のアドレス信号が入力される。
１つは音色セレクタ15から与えられる音色選択情報TCで
あり、もう１つはキーコーダ11から与えられるキーコー
ドKCであり、もう１つはアドレス発生器16,17から与え
られる時間的に変化するサンプル点アドレス信号であ
る。音色選択情報TCによって選択された音色に対応する
ピッチデータのグループを選択し、キーコードKCによっ
て押圧鍵の音高に対応する基準ピッチを持つ複数サンプ
ル点のピッチデータを選択し、サンプル点アドレス信号
によって各サンプル点のピッチデータを時間経過に従っ
て順次読み出す。

立上り部及び持続部ピッチデータメモリ13のためのアド
レス発生器16はキーオン信号KONによって鍵押圧が持続
している間可能化され、サンプル点アドレス信号を所定
のサンプリング時間間隔で順次発生する。アドレス発生
器16は例えばプリセット型のカウンタであり、キーオン
信号KONが“1"に立上ったときから所定のクロック信号
（図示せず）のカウントを開始し、そのカウント内容を
サンプル点アドレス信号として出力する。アドレス発生
器16から発生されたアドレス信号のうち所定の上位ビッ
トMAがサンプル点アドレス信号としてメモリ13に入力さ
れ、それよりも下位ビットLAが補間アドレス信号として
補間回路18に与えられる。また、上位ビットMAすなわち
サンプル点アドレス信号は最終アドレス検出回路19に与
えられ、持続部の最終のサンプル点アドレスになったか
否かが検出される。接続部の最後のサンプル点アドレス
になったとき検出回路19からアドレス発生器16にプリセ
ットパルスが与えられ、プリセットアドレスデータ発生
器20から発生された所定のプリセットアドレスデータを
アドレス発生器16にプリセットする。このプリセットア
ドレスデータは、例えば持続部の最初のサンプル点アド
レスであってもよいし、あるいは持続部における任意の
サンプル点アドレスであってもよい。アドレス発生器16
はプリセットされたアドレス値からアドレス信号の発生
を再開する。従って、プリセットアドレスデータはアド
レス信号の繰返し開始アドレスを指示することになる。

以上の構成により、押鍵に応じてキーオン信号KONが
“1"に立上ると、アドレス発生器16は、最初に立上り部
の複数サンプル点のアドレス信号を順次発生し、次いで
持続部の複数サンプル点のアドレス信号を順次発生し、
次いで持続部の最終アドレスに達するとプリセットアド
レス（繰返し開始アドレス）に戻り、このプリセットア
ドレスから最終アドレスまでの変化を繰返す。これに応
じて、メモリ13からは、始めに立上り部の複数サンプル
点のピッチデータが順次読み出され、次いで持続部の複
数サンプル点のピッチデータが順次読み出され、次いで
持続部における繰返し部分（プリセットアドレスと最終
アドレスの間）の複数サンプル点のピッチデータが繰返
し読み出される。離鍵に応じてキーオン信号KONが“0"
に立下ると、アドレス発生器16は不能化され、アドレス
信号の発生を中止する。従って、持続部のピッチデータ
の読み出しが一通り完了する前に離鍵された場合は、上
述のような繰返し読み出しは行われない。すなわち、上
述のような持続部の所定の繰返し部分の複数サンプル点
のピッチデータの繰返し読出し制御は、鍵押圧持続時間
がメモリ13に記憶された立上り部及び持続部の時間長よ
りも長いときに行われる。なお、繰返し部分の幅を決定
するプリセットアドレスデータはプリセットアドレスデ
ータ発生器20から固定的に発生されるようになっていて
もよいが、点線で示すようにキーコードKCあるいは音色
選択情報TCを該発生器20に入力し、これらのデータKC,T
Cに応じて異なるプリセットアドレスデータを発生する
ようにしてもよい。

立下り部ピッチデータメモリ14のためのアドレス発生器
17はキーオン信号KONを反転した信号によって離鍵時に
可能化され、サンプル点アドレス信号を所定のサンプリ
ング時間間隔で順次発生する。アドレス発生器17は例え
ばカウンタから成り、キーオン信号KONが“0"に立下っ
たときから所定のクロック信号（図示せず）のカウント
を開始し、そのカウント内容をサンプル点アドレス信号
として出力する。アドレス発生器17から発生されたアド
レス信号のうち所定の上位ビットMAがサンプル点アドレ
ス信号としてメモリ14に入力され、それよりも下位ビッ
トLAが補間アドレス信号として補間回路18に与えられ
る。

以上の構成により、離鍵に応じてキーオン信号KONが
“0"に立下ると、アドレス発生器17は立下り部の複数サ
ンプル点のアドレス信号を順次発生し、これに応じてメ
モリ14からは立下り部の複数サンプル点のピッチデータ
が順次読み出される。なお、アドレス発生器17は、その
出力アドレス信号（カウント内容）がメモリ14の最終ア
ドレスに対応した所定値に達した後は出力アドレス信号
の変化を停止して（カウント動作を停止して）該所定値
を維持する。

セレクタ21のＡ入力にはメモリ13から読み出されたピッ
チデータが与えられ、Ｂ入力にはメモリ14から読み出さ
れたピッチデータが与えられる。また、セレクタ22のＡ
入力にはアドレス発生器16から発生されたアドレス信号
の所定の下位ビットLA（つまり補間アドレス信号）と上
位ビットMAの最下位ビットMLSB（つまりMLSBは下位ビッ
トLAの１ビット上の重みである）とが与えられ、Ｂ入力
にはアドレス発生器17から発生されたアドレス信号の所
定の下位ビットLAと上位ビットMAの最下位ビットMLSBと
が与えられる。両セレクタ21,22は、キーオン信号KONが
“1"のときＡ入力を選択し、“0"のときＢ入力を選択す
る。

従って、押鍵中はメモリ13から読み出された立上り部及
び持続部の複数の順次サンプル点のピッチデータがセレ
クタ21で選択されて補間回路18のデータ入力に与えられ
ると共に、そのピッチデータを読み出すために用いたサ
ンプル点アドレス信号（つまりMA）の最下位ビットMLSB
とそれよりも下位に位置する補間アドレス信号（つまり
LA）とがセレクタ22で選択されて補間回路18の補間アド
レス入力に与えられる。反対に、離鍵されると、メモリ
14から読み出された立下り部の複数の順次サンプル点の
ピッチデータがセレクタ21で選択されて補間回路18のデ
ータ入力に与えられると共に、そのピッチデータを読み
出すために用いたサンプル点アドレス信号（つまりMA）
の最下位ビットMLSBとそれよりも下位に位置する補間ア
ドレス信号（つまりLA）とがセレクタ22で選択されて補
間回路18の補間アドレス入力に与えられる。

補間アドレス信号（LA）はサンプル点アドレス信号（M
A）の下位に位置するため、この補間アドレス信号の値
が一巡する毎にサンプル点アドレス信号が１サンプル点
アドレスだけ進む。例えば、補間アドレス信号（LA）の
ビット数が３ビットであるとすると、補間アドレス値は
０〜７の値をとり、０から７まで８回変化する毎にサン
プル点アドレスは１進む。従って、隣接する２つのサン
プル点間が８個の補間アドレスによって分割される。ま
た、明らかなように、サンプル点アドレス信号（MA）の
最下位ビットMLSBはサンプル点アドレスの変化タイミン
グを示している。つまり、このMLSBの値が“1"または
“0"に変化する毎にサンプル点アドレスの値も変化す
る。

補間回路18は、ピッチ情報発生回路12からセレクタ21を
介して順次与えられる各サンプル点のピッチデータを隣
接する２つのサンプル点間で補間するためのものであ
り、その補間アドレスはセレクタ22から与えられる補間
アドレス信号（LA）によって指定される。

補間回路18の回路構成それ自体は周知のものを適宜に用
いてもよいが、第３図を参照して補間回路18の一例につ
き説明する。

縦続接続された２つのレジスタ23,24は隣接する２つの
サンプル点のピッチデータを一時記憶するものであり、
セレクタ21（第１図）から与えられたピッチデータがレ
ジスタ23に入力される。変化検出回路25はサンプル点ア
ドレス信号（MA）の最下位ビットMLSBの値が“1"から
“0"にあるいはその逆に変化したことを検出し、レジス
タ23,24にロードパルスを与える。レジスタ23の出力は
レジスタ24に入力され、レジスタ23には新しいサンプル
点のピッチデータが入力される。従って、サンプル点が
切換わる毎にレジスタ23,24の内容が更新され、現サン
プル点とそれに隣接する１つ前のサンプル点のピッチデ
ータがレジスタ23,24に常にストアされている。

レジスタ24にストアされた古い方のサンプル点のピッチ
データは演算回路26のＡ入力に与えられ、レジスタ23に
ストアされた新しい方のサンプル点のピッチデータは演
算回路26のＢ入力に与えられる。演算回路26は所定の補
間演算式、例えば Ｙ＝Ａ・＋Ｂ・Ｘ を実行して、A,B間を補間係数Ｘによって補間した値Ｙ
を求めるためのものである。補間係数Ｘは10進数の０か
ら１まで変化する小数値であり、例えば補間アドレス信
号（LA）を小数の重みづけでそのまま使用するが、点線
で示すように補間係数発生回路27を設け、任意の関数特
性で補間係数を発生するようにしてもよい。

以上の構成により、補間回路18の出力として、隣接する
２サンプル点間のピッチデータを適宜の補間特性で補間
した精度の良いピッチデータが得られる。

第１図に戻り、補間回路18から出力された補間済みのピ
ッチデータは、位相データ発生回路28に入力される。位
相データ発生回路28は、与えられたピッチデータに対応
する周波数で変化する瞬時位相データを逐次発生する。
例えばピッチデータが前述のような周波数ナンバである
場合、この周波数ナンバを繰返し加算又は減算すること
によりその周波数ナンバに対応するレートで変化する瞬
時位相データを発生する。トーンジェネレータ29は位相
データ発生回路28から与えられる瞬時位相データに従っ
てディジタル楽音信号を発生する。このトーンジェネレ
ータ29には、発生すべき楽音信号の振幅エンベロープを
制御するためにキーオン信号KONが与えられ、また、音
色設定のために音色選択情報TCも与えられる。

トーンジェネレータ29で発生されたディジタル楽音信号
はディジタル／アナログ変換器30でアナログ信号に変換
された後、サウンドシステム31に与えられる。こうして
発生される楽音信号のピッチは、メモリ13,14に記憶さ
れたピッチデータの時間的ピッチ変化パターンに追従し
て時間的に変化するものであり、しかもメモリ13,14に
記憶されたピッチデータそのものではなくこれらのピッ
チデータのサンプル点間を補間して得られたピッチデー
タに基づきピッチ設定されたものであるため、精度の良
いピッチ変化特性を示す。

第４図はこの発明の他の実施例を示すもので、第１図の
ピッチ情報発生回路12及び補間回路18と置換される部分
のみを図示している。

基準ピッチデータ発生回路32は、キーコーダ11（第１
図）から与えられるキーコードKCに応じて押圧鍵の音高
に対応する基準ピッチデータを発生するものである。こ
の基準ピッチとは、その音高に対応する公称ピッチのこ
とであり、時間的には変化しないものである。基準ピッ
チデータ発生回路32は、例えば、前述のような周波数ナ
ンバを各鍵に対応して予め記憶したテーブル若しくはメ
モリから成るもの、あるいはそのような周波数ナンバを
12音名に対応して記憶したテーブル若しくはメモリとそ
こから読み出した音名周波数ナンバを押圧鍵のオクター
ブに応じてシフトするシフト回路とから成るもの、など
適宜の構成であってよい。

立上り部及び持続部のための変動ピッチデータメモリ33
は、第１図のピッチデータメモリ13と同様に立上り部及
び持続部における複数サンプル点のピッチに関連するデ
ータを記憶するためのものであるが、ピッチデータその
ものではなく、基準ピッチに対する楽音ピッチの変動分
を示す変動ピッチデータ（つまり基準ピッチに対するピ
ッチずれデータ）を記憶する。

立下り部のための変動ピッチデータメモリ34も同様であ
り、第１図のピッチデータメモリ14と同様に立下り部の
複数サンプル点のピッチに関連するデータを記憶するた
めのものであるが、ピッチデータそのものではなく、基
準ピッチに対する楽音ピッチの変動分を示す変動ピッチ
データを記憶する。

メモリ33,34では、複数サンプル点の変動ピッチデータ
を各鍵に対応する各音高毎に記憶していてもよいし、あ
るいは複数鍵から成る鍵域（音域）毎に記憶していても
よい。各音高の基準ピッチそれ自体は基準ピッチデータ
発生回路32から発生された基準ピッチデータによって設
定されるため、変動ピッチデータを特に個々の音高別に
準備せずに複数音高から成る音域内で共用するようにし
ても不都合のないピッチ変動制御を行うことができる。

第４図において、第１図で付された符号と同一符号が付
されたアドレス発生器16,17、補間回路18、その他の回
路19〜22は同一構成、同一機能のものである。但し、補
間回路18は、隣接する２サンプル点間で変動ピッチデー
タを補間し、補間によって得られた精度の良い変動ピッ
チデータを出力する。

加算器35は基準ピッチデータを変動ピッチデータによっ
て変調するためのものである。この場合、変動ピッチデ
ータは、基準ピッチデータに対する差で表現されている
ものとしているので、この差の分だけ基準ピッチデータ
を変調するために加算器35（又は減算器でもよい）が用
いられている。すなわち、加算器35には、基準ピッチデ
ータ発生回路32から発生された基準ピッチデータと補間
回路18から出力された補間済みの変動ピッチデータとが
入力されており、両データを加算することによりピッチ
変動分によって基準ピッチを変調したピッチデータが得
られる。変調されたピッチデータは位相データ発生回路
28（第１図）に与えられる。こうして、トーンジェネレ
ータ29（第１図）からは変調されたピッチデータに対応
するピッチを有する楽音信号が発生される。

なお、補間回路18から出力された変動ピッチデータによ
る基準ピッチの変調は、基準ピッチデータに基づき楽音
信号を発生した後にこの楽音信号に対して行ってもよ
い。

また、補間回路18による補間は、第４図のように変動ピ
ッチデータに関して行わずに、基準ピッチデータを変動
ピッチデータによって変調した後で行うようにしてもよ
い。その場合は、第４図の加算器35と補間回路18の位置
が第５図のように入れ換わる。この場合、基準ピッチデ
ータ発生回路32と加算器35及びメモリ33,34及びその関
連回路を含む部分12′が第１図のピッチ情報発生回路12
に置換し得る構造となる。

なお、加算器35は乗算器等に変更してもよい。乗算器に
した場合、変動ピッチデータは基準ピッチに対するピッ
チずれを比で表現するものとする（ピッチ変動なしのと
き「１」）。メモリ33、34において変動ピッチデータを
音域毎に記憶した場合はこのデータの表現形式は上述の
ように比で表現するのがよい。何故ならば、変動ピッチ
データと基準ピッチデータとの乗算によって得られたピ
ッチデータに基づく楽音信号においては、基準ピッチの
音高に係りなく、基準ピッチからのピッチずれのセント
値が一定となるからである。

第６図はこの発明の更に他の実施例を示すもので、第１
図のピッチ情報発生回路12及び補間回路18と置換される
部分のみを図示している。

第６図において１点鎖線36で囲った部分は第４図に示さ
れたものと類似の構成から成っており、ほぼ同一構成、
同一機能の回路18〜22、32、35は同一符号を用いてい
る。

立上り部及び持続部のための変動ピッチデータメモリ4
3、及び立下り部のための変動ピッチデータメモリ44
は、第４図のメモリ33、34と同様に、立上り部及び持続
部あるいは立下り部の複数サンプル点の変動ピッチデー
タを記憶するものであるが、33、34がリードオンリーメ
モリ（ROM）であったのに対し、43、44は読み書き可能
なメモリ（RAM）から成る点が異なる。また、読み書き
の制御を行うために、アドレス発生器46、47の構成も第
１図、第４図のアドレス発生器16、17とは幾分異なって
いる。

音声若しくは楽音等の外部音をピックアップし、電気信
号に変換するためにマイクロフォン37が設けられてい
る。マイクロフォン37を介して入力された外部音信号は
アナログ／ディジタル変換器38でディジタル信号に変換
され、データバッファメモリ39に一時記憶されると共に
エンベロープレベル検出回路40に入力される。データバ
ッファメモリ39に記憶された外部音信号はピッチ検出回
路41に与えられる。

ピッチ検出回路41は、入力された外部音信号のピッチを
時間軸上で設定された複数のサンプル点に関して夫々検
出するものであり、ピッチ検出法としては、ケプストラ
ム法あるいは高速フーリエ変換等公知の手法を用いるこ
とができる。こうして検出されたサンプル点毎のピッチ
データは引算器42に入力される。引算器42の他の入力に
は基準ピッチデータ発生回路32から発生された基準ピッ
チデータが与えられる。

引算器42では基準ピッチデータと外部音信号の各サンプ
ル点毎のピッチデータとの差を求め、この差を変動ピッ
チデータとしてメモリ43、44のデータ入力DIに与える。

エンベロープレベル検出回路40は、入力された外部音信
号のエンベロープレベルを検出するものであり、検出し
たエンベロープレベルを示すデータをエンベロープ状態
検出回路45に与える。エンベロープ状態検出回路45は、
検出されたエンベロープレベルデータに基づき、入力さ
れた外部音信号の立上り部及び持続部並びに立下り部を
検出し、立上り部及び持続部に対応して信号S1を出力
し、立下り部に対応して信号S2を出力する。例えば検出
されたエンベロープレベルが第７図のようであるとする
と、同図に示すような関係で信号S1及びS2を発生する。
すなわち、エンベロープレベルの立上りに対応して信号
S1を“1"に立上げ、エンベロープレベルの平坦部が続い
た後の該レベルの立下りに対応して信号S2を“1"に立上
げると共に信号S1を“0"に立下げ、その後エンベロープ
レベルが零になったとき信号S2を“0"に立下げる。

信号S1は立上り部及び持続部用の変動ピッチデータメモ
リ43の読み書き制御入力W/Rに入力される。信号S2は立
下り部用の変動ピッチデータメモリ44の読み書き制御入
力W/Rに入力される。メモリ43、44は該入力W/Rに加わる
信号が“1"のとき書込みモードとなり、“0"のとき読出
しモードとなる。

立上り部及び持続部用のアドレス発生器46の制御入力に
はキーオン信号KONと前記信号S1が与えられる。アドレ
ス発生器46は、キーオン信号KONが“1"に立上ったとき
読出し用のアドレス信号の発生を開始し、信号S1が“1"
に立上ったとき書込み用のアドレス信号の発生を開始す
る。立下り部用のアドレス発生器47の制御入力にはキー
オン信号KONを反転した信号と前記信号S2が与えられ
る。アドレス発生器47は、キーオン信号KONが“0"に立
下ったとき読出し用のアドレス信号の発生を開始し、信
号S2が“1"に立上ったとき書込み用のアドレス信号の発
生を開始する。アドレス発生器46,47から発生されたア
ドレス信号の所定の上位ビットMAは上述の通りサンプル
点アドレス信号としてメモリ43,44に入力され、所定の
下位ビットLAは補間アドレス信号としてセレクタ22を介
して補間回路18に与えられる。

メモリ43,44の音高アドレス入力にはキーコーダ11（第
１図）から出力されたキーコードKCが与えられる。メモ
リ43,44の各音高に対応して複数サンプル点の変動ピッ
チデータを記憶し得るようになっている。

メモリ43,44への変動ピッチデータの書込みは次のよう
にして行われる。

まず、鍵盤10（第１図）で所望の音高に対応する鍵を押
圧し、この押圧を持続しながらこの押圧鍵の音高に近い
ピッチの自然楽器音あるいは人声音等の外部音をマイク
ロフォン37から入力する。押圧された鍵に対応するキー
コードKCが基準ピッチデータ発生回路32に与えられ、該
押圧鍵に対応する基準ピッチデータが発生されて引算器
42に入力される。一方、入力された外部音の各サンプル
点毎のピッチがピッチ検出回路41で検出され、検出され
たピッチデータが引算器42に入力される。同時に、入力
された外部音信号のエンベロープレベルが検出され、こ
れに基づき立上り部及び接続部においては信号S1がエン
ベロープ状態検出回路45から出力される。これによりメ
モリ43が書込みモードとなると共にアドレス発生器46が
書込み用アドレス信号を発生し、引算器42から出力され
た基準ピッチデータと外部音のピッチデータとの差が変
動ピッチデータとして各サンプル点毎にメモリ43に書込
まれる。このとき、これらの複数サンプル点の変動ピッ
チデータを書込むべき音高アドレスはキーコードKCによ
って指定される。入力された外部音信号が立下り部にな
ると、信号S1に代って信号S2が発生され、メモリ44が書
込みモードとなると共にアドレス発生器47が書込み用ア
ドレス信号を発生する。これにより、立下り部における
外部音のピッチデータと基準ピッチデータとの差が変動
ピッチデータとして各サンプル点毎にメモリ44に書込ま
れる。外部音の入力を終了し、鍵を離鍵することによ
り、書込みが終了する。

以上のような手順で、鍵盤10の各鍵に関して、立上り部
から立下り部に至る複数サンプル点の変動ピッチデータ
を下部音入力に基づきメモリ43,44に書込む。こうし
て、所望のピッチ変動態様を実現する複数サンプル点の
変動ピッチデータを自由にメモリ43,44に記憶させるこ
とができ、ピッチ変動の態様を自由に設定することがで
きる。

メモリ43,44に記憶した変動ピッチデータの読出し及び
補間回路18による補間動作は第１図、第４図について説
明したのと同様に行われる。

第８図は第６図と同様に外部音を入力してそのピッチ変
動情報を記憶するものであるが、第６図では各音高毎に
それに対応する外部音を入力してピッチ変動情報を記憶
したのに対して、第８図では外部音を１音だけ入力し、
これに基づき記憶したピッチ変動情報を各音高に共通に
用いるようにしている。

ピッチ検出回路41で検出された外部音のピッチデータは
近似基準ピッチデータ発生回路48に入力さると共にセン
ト値算出回路49に入力される。近似基準ピッチデータ発
生回路48は、各音高に対応する複数の基準ピッチのうち
検出された外部音のピッチ（これをFinで示す）に最も
近いもの（これをFsで示す）を選択し、その基準ピッチ
データを発生する。セント値算出回路49は、検出された
Finとそれに最も近似した基準ピッチデータFsとに基づ
き該基準ピッチに対する外部音のピッチのピッチずれを
表わすセント値データを演算する。すなわち、ピッチず
れのセント値△Ｃは次式によって求められる。

1200log₂（Fin/Fs）＝ΔＣ こうして求められた各サンプル点毎の基準ピッチに対す
る外部音のピッチずれのセント値データ△Ｃは、メモリ
53、54のデータ入力DIに与えられる。

立上り部及び持続部のための変動ピッチデータメモリ53
及び立下り部のための変動ピッチデータメモリ54は、第
６図のメモリ43、44と同様に、エンベロープ状態検出回
路45から与えられる信号S1、S2によって読み書きモード
が制御される。また、アドレス発生器46、47も第６図と
同様に制御される。従って、入力された外部音信号の立
上り部及び持続部の期間においてメモリ53が書込みモー
ドとされ、立上り部及び持続部の複数サンプル点におけ
るピッチずれのセント値データΔＣが変動ピッチデータ
として該メモリ53に書込まれる。また、入力された外部
音信号の立下り部の期間においてはメモリ54が書込みモ
ードとされ、立下り部の複数サンプル点におけるピッチ
ずれのセント値データΔＣが変動ピッチデータとして該
メモリ54に書き込まれる。

メモリ53、54に記憶した変動ピッチデータの読出し及び
補間回路18による補間動作は第１図、第４図について説
明したのと同様に行われる。

第８図の場合、補間回路18から出力される補間済みの変
動ピッチデータは、周波数表現又は周波数比表現ではな
く、セント値表現である。これに対して、この変動ピッ
チデータによって変調しようとする基準ピッチデータ発
生回路32から出力される基準ピッチデータは周波数表現
（周波数ナンバ）である。そこで、このセント値表現の
変動ピッチデータを周波数表現に変換するためにセント
／周波数データ変換回路50が設けられる。このデータ変
換回路50は、補間回路18から与えられるセント値データ
ΔＣ′を基準ピッチデータ発生回路32から与えられる基
準ピッチデータの周波数Fsxに応じて周波数表現のデー
タΔＦに変換する。すなわち、この変換は次式に従って
行われる。

データ変換回路50で周波数表現のデータΔＦに変換され
た変動ピッチデータは加算器35に与えられ、押圧鍵に対
応して基準ピッチデータ発生回路32から発生された基準
ピッチデータを変調する。なお、セント／周波数データ
変換回路50に代えてセント値を周波数比データに変換す
る回路を用い、加算器35を乗算器等に置換えてもよい。

なお、第６図及び第８図において、第５図の例と同様に
補間回路18を変調用加算器35の後段に移してもよい。

また、第６図及び第８図の場合も、補間回路18から出力
された変動ピッチデータによる基準ピッチの変調は、基
準ピッチデータに基づき楽音信号を発生した後にこの楽
音信号に対して行ってもよい。

また、第６図において、メモリ43、44には変動ピッチデ
ータではなく、第１図のメモリ13、14に記憶したような
ピッチデータそれ自体を記憶するようにしてもよい。そ
の場合は基準ピッチデータ発生回路32、加算器35、引算
器42を省略することができ、ピッチ検出回路41で検出し
たピッチデータをそのままメモリ43、44のデータ入力DI
に与える。

尚、ピッチデータ（ピッチ情報）は上述の周波数ナンバ
のような位相増分値（あるいは位相減分値）に限らず、
分周値その他適宜のデータであってよく、要は発生すべ
き楽音の周波数を設定し得るデータであればよい。

また、上記各実施例ではディジタル式の電子楽器につい
て示したが、アナログ式の電子楽器においてもこの発明
を適用することができる。例えば、トーンジェネレータ
がアナログ式ミュージックシンセサイザから成る場合
は、第１図、第４図のピッチデータメモリ13、14、変動
ピッチデータメモリ33、34ではピッチデータあるいは変
動ピッチデータとしてアナログ電圧を記憶するようにす
る。

この発明は、第２図（ｂ）に示したような楽音の立上り
部、持続部、立下り部に対応したピッチ変動特性を持つ
ものに限らず、他の如何なるピッチ変動特性の実現のた
めにも適用することができる。勿論、ビブラート、アタ
ックピッチ、グライド等のピッチ変調効果を実現する場
合にも適用することができる。その場合、ピッチデータ
メモリ或いは変動ピッチデータメモリでは、実現しよう
とするピッチ変調効果に適した内容のデータを記憶すれ
ばよい。

上記各実施例では単音発音の場合について説明している
が、複音発音の場合でも実施可能である。その場合、ピ
ッチデータメモリや補間回路などを複数の楽音発生チャ
ンネルの間で時分割共用するようにすればよい。

なお、３つ以上のサンプル点のピッチ情報を用いて補間
を行うようにしてもよい。また、補間の対象となる少な
くとも２つのサンプル点は、隣接するサンプル点に限ら
ず、１つ置きあるいは２つ置き等、ある程度離隔してい
てもよい。

また、立上り部及び持続部のためのピッチデータメモリ
（若しくは変動ピッチデータメモリ）と立下り部のため
のピッチデータメモリ（若しくは変動ピッチデータメモ
リ）、更には基準ピッチデータメモリ、はハード的に共
通のメモリ装置であってもよい。その場合、メモリ領域
毎に立上り部、持続部、立下り部等のピッチデータ（若
しくは変動ピッチデータ）を記憶し、各メモリ領域から
のデータの読出しは時分割的に制御する。

また、第６図、第８図の実施例は補間回路を省略して実
施することも可能である。

〔発明の効果〕

以上の通り、この発明によれば、入力手段を介して入力
した音声又は楽音等の外部音の信号のピッチを時間軸上
の複数サンプル点について検出し、検出したピッチに関
連するピッチ情報を記憶手段に記憶するようにしたの
で、このように記憶した任意の時変動特性を示すピッチ
情報を発生音のピッチ設定に用いるようにすることによ
り、発生される楽音におけるピッチの時変動の態様を自
由に設定することができるようになる、という優れた効
果を奏する。加えて、このように記憶した任意の時変動
特性を示すピッチ情報に基づく第１のピッチ情報を少な
くとも２つのサンプル点間で補間することにより、第２
のピッチ情報を得て、この第２のピッチ情報に応じて楽
音信号のピッチを設定するようにしたので、記憶手段に
記憶するピッチ情報は、実現しようとするピッチ変動の
精度（分解能）に比べて比較的粗い精度のものでもよ
く、その分だけ記憶手段の構成を簡単化することがで
き、記憶容量や回路構成を節約することができる、とい
う優れた効果を奏する。また、記憶するピッチ情報の精
度を良くすれば、補間によって得られる第２のピッチ情
報の精度は更に良くなり、楽音ピッチ変動の精度（分解
能）を増すこともできる。

【図面の簡単な説明】

第１図はこの発明に係る電子楽器の一実施例を示すブロ
ック図、 第２図（ａ）は発音開始から終了に至るまでの楽音振幅
の変化の一例を示す波形図、同（ｂ）は（ａ）に示すよ
うな楽音のピッチの時間的変化の一例を示すグラフ、 第３図は第１図における補間回路の一例を示すブロック
図、 第４図はこの発明の他の実施例を示すブロック図であっ
て、第１図のピッチ情報発生回路及び補間回路の部分と
置換されるべき部分を示すもの、 第５図は第４図の変更例を示すブロック図、 第６図はこの発明の更に他の実施例を示すブロック図で
あって、第４図と同様に第１図の特定部分と置換される
べき部分を示すもの、 第７図は第６図におけるエンベロープ状態検出回路の入
出力データの一例を示す波形図、 第８図は第６図の変更例を示すブロック図、である。 10……鍵盤、12……ピッチ情報発生回路、13、14……ピ
ッチデータメモリ、16、17、46、47……アドレス発生
器、18……補間回路、28……位相データ発生回路、29…
…トーンジェネレータ、32……基準ピッチデータ発生回
路、33、34、43、44、53、54……変動ピッチデータメモ
リ、35……基準ピッチ変調用の加算器、37……マイクロ
フォン、40……エンベロープレベル検出回路、41……ピ
ッチ検出回路、45……エンベロープ状態検出回路、48…
…近似基準ピッチデータ発生回路。

Claims (10)

【特許請求の範囲】
1. 【請求項１】音声若しくは楽音等の外部音の信号を入力
   するための入力手段と、 この入力手段によって入力された信号のピッチを時間軸
   上で設定された複数のサンプル点に関して夫々検出する
   ピッチ検出手段と、 検出された各サンプル点のピッチに関連するピッチ情報
   を記憶する記憶手段と、 この記憶手段から前記ピッチ情報を時間経過に従って順
   次読み出す読出し手段と、 読み出された前記ピッチ情報に基づく第１のピッチ情報
   を少なくとも２つのサンプル点間で補間し、その補間結
   果として第２のピッチ情報を出力する補間手段と、 発生すべき楽音の音高を指定するための音高指定手段
   と、 前記音高指定手段で指定された音高に対応する楽音信号
   を前記第２のピッチ情報に応じて設定されたピッチで発
   生する楽音信号発生手段と を具えた電子楽器。
2. 【請求項２】前記記憶手段に記憶する前記ピッチ情報
   は、検出された各サンプル点のピッチを示す情報である
   特許請求の範囲第１項記載の電子楽器。
3. 【請求項３】前記記憶手段に記憶する前記ピッチ情報
   は、所定の基準ピッチと検出された各サンプル点のピッ
   チとの間のピッチずれを示す情報である特許請求の範囲
   第１項記載の電子楽器。
4. 【請求項４】前記所定の基準ピッチは、前記音高指定手
   段によって指定された音高の基準ピッチである特許請求
   の範囲第３項記載の電子楽器。
5. 【請求項５】前記所定の基準ピッチは、各音高に対応す
   る複数の基準ピッチのうち前記ピッチ検出手段で検出さ
   れたピッチに最も近い基準ピッチである特許請求の範囲
   第３項記載の電子楽器。
6. 【請求項６】前記記憶手段は、前記音高指定手段で指定
   可能な各音高又はその音域に対応して前記各サンプル点
   毎のピッチ情報を記憶するものであり、前記読出し手段
   は、前記音高指定手段で指定された音高又はその音域に
   対応する前記各サンプル点毎のピッチ情報を選択してこ
   れを時間経過に従って順次読み出すものである特許請求
   の範囲第１項乃至第５項の何れかに記載の電子楽器。
7. 【請求項７】前記第１のピッチ情報は、前記記憶手段か
   ら読み出された前記ピッチ情報そのものであり、前記楽
   音信号発生手段は、前記第２のピッチ情報に基づきそれ
   に対応するピッチを有する楽音信号を発生するものであ
   る特許請求の範囲第２項記載の電子楽器。
8. 【請求項８】前記第１のピッチ情報は、前記記憶手段か
   ら読み出された前記ピッチ情報そのものであり、前記楽
   音信号発生手段は、前記音高指定手段で指定された音高
   に対応する前記所定の基準ピッチを前記第２のピッチ情
   報に従って変調したピッチを持つ楽音信号を発生するも
   のである特許請求の範囲第３項記載の電子楽器。
9. 【請求項９】前記第１のピッチ情報は、前記音高指定手
   段で指定された音高に対応する基準ピッチ情報を前記記
   憶手段から読み出された前記ピッチ情報によって変調し
   たものであり、前記楽音信号発生手段は、前記第２のピ
   ッチ情報に基づきそれに対応するピッチを有する楽音信
   号を発生するものである特許請求の範囲第３項記載の電
   子楽器。
10. 【請求項１０】前記入力手段は、入力された信号の振幅
    エンベロープを検出する手段と、検出したエンベロープ
    に基づき入力信号の少なくとも立上り部と立下り部を検
    出する手段とを含み、 前記記憶手段は、前記立上り部と立下り部の検出に応答
    して前記ピッチ情報を該立上り部と立下り部に区別して
    記憶し、 前記読出し手段は、前記音高指定手段としての鍵の押圧
    操作に応答して前記立上り部の前記ピッチ情報の読出し
    を行い、該鍵の離鍵操作に応答して前記立下り部の前記
    ピッチ情報の読出しを行うものである特許請求の範囲第
    １項記載の電子楽器。