JPH0120759B2 - - Google Patents

Description

【発明の詳細な説明】

技術分野 この発明は楽音信号発生装置に関し、特に、複
数の異なる楽音波形を順次切換えて発生すること
によりスペクトル成分が時間的に変化する楽音信
号を発生するようにした楽音信号発生装置に関す
る。 従来技術 特開昭58−95790号公報においては、波形メモ
リに記憶した複数の異なる楽音波形を順次切換え
て読み出すことによりスペクトル成分が時間的に
変化する楽音信号を発生し得る楽音信号発生装置
が開示されている。そこにおいて、波形メモリか
ら読み出すべき楽音波形を切換えるとき、先行す
る楽音波形から次の楽音波形に滑らかに移行させ
るよう両楽音波形を重みづける補間技術を用いる
ことが示されている。しかし、そこに開示された
補間方法は、先行する楽音波形と次の楽音波形の
差を各サンプル点毎に求め、この差に重みづけ係
数を掛け、その積を先行する楽音波形のサンプル
点振幅データに加算するようにしているため、重
みづけ係数がどんな値であろうと、最終的に得ら
れる楽音波形信号のゲインは常に「１」であり、
面白味に欠けていた。すなわち、先行する楽音波
形の振幅レベルをＡ、次の楽音波形のそれをＢ、
重みづけ係数をＸとすると、得られる楽音波形信
号のレベルはＡ＋Ｘ（Ｂ−Ａ）＝Ａ（１−Ｘ）＋BX
であり、ゲインは常に「１」である。また、重み
づけ係数の関数（補間関数）を任意に設定した場
合、上述のような補間方法では補間特性に偏りが
生じ、滑らかな補間が困難であつた。例えば、重
みづけ係数が時間に対して指数的に変化する場
合、先行する楽音波形のレベルが強く残る傾向に
なり、補間終了の直近で急激に次の楽音波形のレ
ベルが増すことになり、滑らかな補間とはいえな
いものとなる。従つて、偏りのない滑らかな補間
を実現できるのは直線補間に限られていた。 発明の目的 この発明は上述の点に鑑みてなされたもので、
重みづけの関数を自由に設定し得るようにするこ
とにより任意の補間特性を設定し得るようにする
一方で、上述のような補間特性の偏りをなくし、
楽音波形の滑らかな移行を可能にした楽音信号発
生装置を提供しようとするものである。 発明の概要 この発明によれば、楽音の発音開始から終了ま
での間で離散的にサンプリングした複数の異なる
楽音波形を複数のサンプル点に夫々分割し、各サ
ンプル点に対応する波形データを記憶した波形記
憶手段と、発生すべき楽音周波数に応じて前記波
形記憶手段から所定の楽音波形の波形データを繰
返し読み出す読出し手段と、前記波形記憶手段か
ら読み出すべき楽音波形を時間的に切換えて指定
する波形指定手段と、読み出すべき楽音波形を切
換えるとき、先行した楽音波形からその次の楽音
波形に滑らかに移行させるよう両楽音波形を重み
づけする補間手段とを具えた楽音信号発生装置に
おいて、前記補間手段が、楽音波形の切換え開始
から終了までの間で時間的に変化する重みづけ用
の補間関数を記憶した補間関数記憶手段と、この
補間関数記憶手段を順方向に読み出した出力と逆
方向に読み出した出力によつて前記先行する楽音
波形と前記その次の楽音波形の重みづけを別々に
行う補間制御手段とを含むものであることを特徴
としている。補間関数記憶手段においては任意の
補間関数を記憶させることができるので、補間区
間における重みづけ特性を自由に設定することが
でき、任意の補間特性を設定し得る。また、補間
関数記憶手段を順方向に読み出した出力と逆方向
に読み出した出力によつて両楽音波形の重みづけ
を別々に行うようにしたので、両楽音波形が互に
逆特性で重みづけされることになり、どのような
補間関数（重みづけ関数）を用いたとしても一方
の波形に偏ることなく必らずシンメトリカルな特
性の補間が行える。 この点につき第２１図を用いて説明すると、ａ
が従来の補間方法を示す図で、Ｘは重みづけ係数
であり、Ｘ＝ｆ（ｔ）なる任意の関数（図では指
数関数）である。Ａ（１−Ｘ）は先行する楽音波
形の補間後のレベルを示し、その部分が右上りの
斜線によつて示されている。BXは次の楽音波形
の補間後のレベルを示し、その部分が左上り斜線
によつて示されている。この場合、先行する楽音
波形に偏つた補間特性を示すことが図から理解で
きる。ｂはこの発明による補間方法を示す図で、
Ｙ＝ｇ（ｔ）はＸ＝ｆ（ｔ）なる関数を逆方向に読
み出したことによつて得られる関数であり、これ
によつて先行する楽音波形が重みづけされ、重み
づけ後のレベルはAYであり、その部分が右上り
の斜線によつて示されている。また、次の楽音波
形はＸ＝ｆ（ｔ）なる関数で重みづけされ、重み
づけ後のレベルをBXで示し、その部分を左上り
の斜線によつて示す。ｂから明らかなように、両
楽音波形はどちらか一方に偏ることなくシンメト
リカルに補間される。すなわち、始めはAYのレ
ベルが大きく、BXは小さいが、中間点で両者が
一致し、後半では前半の変化とは対称にBXが
大、AYが小となる。従つて、どんな補間関数の
場合でも偏りのない前波形から次波形に滑らかに
移行する。一方、ａでは、全体的にＡ（１−Ｘ）
のレベルが偏つて大きく、補間終了直近でBXが
増すので、余り滑らかな移行とは言えない。 ところで、この発明は、離散的にサンプリング
した複数の異なる楽音波形を記憶した波形記憶手
段から該楽音波形を読み出すことにより補間対象
たる楽音波形を形成する方式のものに限らず、パ
ラメータを用いて楽音波形を形成する方式のもの
においても有利に適用することができる。そのよ
うなパラメータによる楽音波形形成方式の一例と
して高調波合成方式を挙げることができる。この
高調波合成方式において楽音信号のスペクトルを
時間的に変化させるには、従来は、各高調波の相
対振幅を設定する高調波係数の組を多数組準備し
ておき、この係数組を時間的に切換えて楽音波形
形成演算で利用するようにしていた。そのため高
調波係数を記憶する記憶装置の容量が大型化する
と共に楽音波形の滑らかな時間変化も得にくかつ
た。そこで、この発明における楽音波形形成手段
としてパラメータ方式のものを適用すれば、高調
波合成演算あるいはその他のパラメータ演算方式
のものにおいてもこの発明に従う補間による楽音
信号の時間変化が実現されることになり、顕著な
効果を奏する。 すなわち、この発明によれば、前述の波形記憶
手段と読出し手段に代えて、パラメータによつて
決定される形状の楽音波形を形成すると共に位相
データによつて指定された位相に対応して前記楽
音波形の形成を行う楽音波形形成手段と、楽音の
発音開始から終了までの間で離散的にサンプリン
グした複数の異なる楽音波形に関して、各楽音波
形の形状を決定する前記パラメータを夫々記憶し
たパラメータ記憶手段と、発生すべき楽音の周波
数に応じて変化する前記位相データを発生し、前
記楽音波形形成手段に与える位相データ発生手段
とを用いることができる。この場合、前述の波形
指定手段では、前記楽音波形形成手段で形成すべ
き楽音波形を時間的に切換えて指定し、指定した
楽音波形に対応する前記パラメータを前記パラメ
ータ記憶手段から読み出して前記楽音波形形成手
段に与えるようにする。 実施例 以下添付図面を参照してこの発明の一実施例を
詳細に説明しよう。 まず、以下で説明する実施例において採用する
楽音信号発生原理について第１図を参照して説明
する。第１図ａには、波形メモリにおいて予め準
備しておくべき楽音波形の概略が便宜上振幅エン
ベロープのみによつて示されている。発音開始か
ら所定期間の部分（アタツク部）の楽音波形は複
雑に変化するので、１周期波形の繰返し読み出し
によつては良質なアタツク部波形の模倣が困難で
ある。そこでこのアタツク部の楽音波形は、連続
する複数周期波形をそのままサンプリングし、波
形メモリに記憶しておくものとする。アタツク部
以後の全発音期間に関しては、その間で複数の異
なる楽音波形１周期を離散的にサンプリングし、
夫々を波形メモリに記憶しておく。第１図ａで
は、そのように離散的にサンプリングした各１周
期波形をSEG１〜SEG５で示しており、これら
を便宜上セグメント波形と呼ぶことにする。 上述のように波形を記憶した波形メモリからの
基本的な波形読み出し法は、まず、アタツク部の
全波形を連続的に読み出し、次に後述するような
波形切換え指令に従う或るタイミングでセグメン
ト波形SEG１〜SEG５を順番に選択し、選択さ
れたセグメント波形１周期を繰返し読み出す。例
えば、アタツク部波形の読み出し終了後第１のセ
グメント波形SEG１を或る時間だけ繰返し読み
出し、次いで第２のセグメント波形SEG２に切
換えてこれを繰返し読み出し、以後セグメント波
形を順次切換える。 セグメント波形の切換え時において、先行する
波形からその次の波形に滑らかに移行させるため
に補間技術が用いられる。その場合、上述のよう
な基本的な読み出し法に加えて、少くとも補間を
行うべき区間において先行するセグメント波形と
その次のセグメント波形を共に読み出し、両者を
適宜の補間関数に従つて夫々重みづけする。一例
として、セグメント波形の切換わり間隔全域が補
間区間に相当しており、第１のセグメント波形
SEG１を読み出すときは第２のセグメント波形
SEG２も一緒に読み出し、その次の切換わり時
では第２及び第３のセグメント波形SEG２，
SEG３を共に読み出し、以下同様に順次切換え
ながら隣合うセグメント波形を一緒に読み出す。 第１図ｂには、補間関数の一例が示されてい
る。実線が第１系列用の補間関数IPF１を示し、
破線が第２系列用の補間関数IPF２を示す。第１
系列とは、上述のように補間のために読み出され
る２つのセグメント波形の一方に対応するもので
あり、第２系列とは他方に対応するものである。
この補間関数IPF１，IPF２は各系列の波形振幅
の重みづけ量を示しており、最小値は零（その波
形を出さないことを示す）である。補間を行わな
いアタツク部においては、第１系列の補間関数
IPF１を最大値に維持し、第２系列の補間関数
IPF２を最小値に維持する。アタツク部の終了
後、セグメント波形SEG１〜SEG５の補間を行
うべき期間において各補間関数IPF１，IPF２は
夫々所定の特性で時間的に変化する。両補間関数
IPF１，IPF２は互に逆特性で変化し、一方の系
列の重みづけが漸減するとき他方が漸増するよう
になつており、これにより滑らかな波形の移行が
達成される。第１図ｂでは補間関数IPF１，IPF
２は直線補間特性を示しているが、これに限らな
いのは勿論である。 ｔ１，ｔ２，ｔ３，ｔ４は夫々別個の補間区間
を示しており、補間区間が切換わる毎に各系列の
補間関数IPF１，IPF２の傾きが交互に切換わる
ようになつている。補間区間ｔ１においては、セ
グメント波形SEG１からSEG２に滑らかに移行
される補間が行われる。この場合、セグメント波
形SEG１が第１系列において繰返し読み出され、
セグメント波形SEG２が第２系列において繰返
し読み出される。そして、第１系列の補間関数
IPF１が最大値から漸減する一方で第２系列の補
間関数IPF２が最小値から漸増する。この補間関
数IPF１によつて第１系列で繰返し読み出された
セグメント波形SEG１の複数周期波形信号が重
みづけ（振幅制御）され、また、補間関数IPF２
によつて第２系列で繰返し読み出されたセグメン
ト波形SEG２の複数周期波形信号が重みづけさ
れる。このように逆特性で重みづけされた両系列
の波形信号を混合することにより、セグメント波
形SEG１からセグメント波形SEG２へと波形が
滑らかに時間変化する楽音信号が得られる。 次の補間区間ｔ２では、セグメント波形SEG
２からSEG３に滑らかに移行する補間が行われ
る。この場合、前回に引き続き第２系列において
セグメント波形SEG２が繰返し読み出され、一
方、第１系列ではセグメント波形がSEG１から
SEG３に切換わつてこれが繰返し読み出される。
そして、補間関数IPF１，IPF２の傾きが前回と
は逆方向に夫々切換わる。 他の補間区間ｔ３，ｔ４も上述と同様に一方の
系列のセグメント波形が切換わると共に補間関数
IPF１，IPF２の傾きが逆方向に切換わる。第１
図ｂには各補間区間ｔ１〜ｔ４において各系列で
使用されるセグメント波形SEG１〜SEG５の番
号が併記されている。 第２図には、この発明に係る楽音信号発生装置
を適用した電子楽器の一実施例が示されている。
この電子楽器においては、第１図を参照して上述
したような楽音信号発生原理に従つて楽音信号を
発生する。 第２図において、鍵盤１０は発生すべき楽音の
音高を指定するための多数の鍵を具えている。キ
ーアサイナ１１は各鍵の押圧又は離鍵を検出し、
押圧鍵を複数の楽音発生チヤンネルの何れかに割
当てる処理を行う。一例として同時最大発音可能
数は12音であり、キーアサイナ１１では12個のチ
ヤンネルの何れかに押圧鍵を割当てる。各チヤン
ネルに割当てられた鍵を特定するキーコードKC、
その鍵の押圧が持続しているか否かを示すキーオ
ン信号KON、及びその鍵の押圧開始時に瞬間的
に発生されるキーオンパルスKONPが所定の時
分割タイミングに従つて各チヤンネル毎に時分割
でキーアサイナ１１から出力される。 時分割チヤンネルタイミングの一例を示すと第
３図のようである。各チヤンネルタイミング１〜
１２はクロツクパルスφ₂に同期して形成される。
クロツクパルスφ₂の２倍の周波数のクロツクパ
ルスφ₁に同期して各チヤンネルタイミングのタ
イムスロツトを２分して２つのサブチヤンネルタ
イミング１，２が形成される。このサブチヤンネ
ルタイミング１，２は前述の補間における第１系
列と第２系列に対応するものである。すなわちこ
の実施例では、１つのチヤンネルのタイムスロツ
トを２分して補間用の第１系列（サブチヤンネル
１）及び第２系列（サブチヤンネル２）のセグメ
ント波形を時分割で読み出すようにしている。
CH１〜CH１２はチヤンネルタイミング信号で
あり、各チヤンネルタイミング１〜１２に対応し
て発生する。各クロツクパルスφ₁，φ₂及び信号
CH１〜CH１２はタイミング信号発生器１２か
ら発生され、第２図に示す電子楽器内の所定の回
路に夫々供給される。 位相発生器１３は、波形メモリ１４から読み出
すべき楽音波形を指定し、この楽音波形を発生す
べき楽音周波数に応じて読み出すためのものであ
り、読み出すべきサンプル点を指示するアドレス
データMADRを各チヤンネル１〜１２の各サブ
チヤンネル１，２毎に合計24タイムスロツトで時
分割的に発生する。この発明の構成との対応を示
せば、発生すべき楽音周波数に応じて波形記憶手
段から１周期の波形データを繰返し読み出す読み
出し手段と、波形記憶手段から読み出すべき楽音
波形を時間的に切換えて指定する波形指定手段と
がこの位相発生器１３に含まれている。位相発生
器１３にはキーアサイナ１１からキーコードKC、
キーオンパルスKONP、キーオン信号KONが与
えられており、これらによつて発生すべき楽音周
波数及び発音開始タイミングが指定される。 波形メモリ１４は、前述のアタツク部全波形と
複数のセグメント波形を各音色に対応して複数組
記憶している。詳しくは、周知のように、各波形
を複数のサンプル点に夫々分割し、各サンプル点
に対応する波形データ（例えば当該サンプル点の
波形振幅データ）を夫々記憶している。この波形
メモリ１４におけるメモリマツプの一例を略示す
ると第４図のようである。音色Ａに関しては、ア
ドレスA₀からA₁−１のアドレス範囲でアタツク
部全波形の波形データが記憶され、アドレスA₁
からA₂−１のアドレス範囲で第１のセグメント
波形SEG１の１周期分の波形データが記憶され、
以下、所定のアドレス範囲で各セグメント波形
SEG２，SEG３…が順次記憶されている。他の
音色Ｂ，Ｃ…に関しても同様である。図中に記し
たA₀，A₁，A₂…，B₀，B₁，B₂…，C₀，C₁，C₂
…は各アドレス範囲のスタートアドレスであり、
A₀，B₀，C₀…はアタツク部のスタートアドレス、
A₁，B₁，C₁…は第１のセグメント波形SEG１の
スタートアドレス、A₂，B₂，C₂…は第２のセグ
メント波形SEG２のスタートアドレスである。
一例として１周期波形を256のサンプル点でサン
プリングし、また、アタツク部全波形の最大周期
数を256周期としている。尚、図示の通り、アタ
ツク部全波形の周期数は音色によつて異つてい
る。尚、１周期内の各サンプル点（合計256）は
丁度８ビツトの２進コードで表現できる。そこ
で、この１周期内の各サンプル点はアドレスデー
タMADRの最下位８ビツトによつて特定される
ようになつており、各スタートアドレスA₁，A₂
…，B₁，B₂…，C₁，C₂…はその最下位８ビツト
がオール“０”であり、その上位ビツトが各セグ
メント波形を指定するのに有効な値を持つてい
る。 第２図に戻り、音色選択回路１５は音色選択情
報TCを出力し、位相発生器１３及び波形メモリ
１４、クロスフエード制御回路１６、エンベロー
プ発生器１７に与える。クロスフエード制御回路
１６は、同じ発音チヤンネルに関する２つの系列
（サブチヤンネル）の楽音波形信号を逆特性で
夫々重みづけするための補間関数を発生するため
のものである。楽音波形を切換えるとき、先行し
た楽音波形からその次の楽音波形に滑らかに移行
させるよう両波形を重みづけするための補間手段
の一部（特にその補間関数を発生するための手
段）に相当するものがクロスフエード制御回路１
６に含まれている。 アタツク部全波形の読み出しが完了したことを
示すアタツクエンド信号ATENDと、アタツク部
の読み出しを行つていないことを示す反転アタツ
ク信号が位相発生器１３からクロスフエード
制御回路１６に与えられる。クロスフエード制御
回路１６では、これらの信号に基きアタツク部の
波形読み出しが完了したことを確認すると、所定
の補間関数の発生を開始する。補間関数はクロス
フエードカーブデータCFとして回路１６から出
力され、重みづけ演算用の乗算器１８に与えられ
る。また、波形切換え指令信号WCHGが回路１
６から出力され、位相発生器１３に与えられる。 重みづけ演算用の乗算器１８と、その出力を遅
延回路１９でクロツクパルスφ₁の１周期分遅延
した信号と遅延していない信号とを加算する加算
器２０は補間手段の一部を成すものである。波形
メモリ１４からは各チヤンネル毎の各サブチヤン
ネルタイミングに対応して時分割で楽音波形デー
タが読み出され、クロスフエード制御回路１６か
らは同様に各チヤンネル毎の各サブチヤンネルタ
イミングに同期して時分割でクロスフエードカー
ブデータCFが読み出される。従つて、乗算器１
８では、各チヤンネル毎の各サブチヤンネルに対
応して時分割的に読み出された楽音波形が、各々
に対応するクロスフエードカーブデータCF（すな
わち補間関数）に従つて夫々重みづけされる。１
つの楽音発生チヤンネルに関する２つのサブチヤ
ンネルの重みづけされた楽音波形データが加算器
２０で加算される。すなわち、第１のサブチヤン
ネルの楽音波形データが遅れて遅延回路１９から
加算器２０に入力されるとき、同じチヤンネルの
第２のサブチヤンネルの楽音波形データが加算器
２０の他の入力に加わるようになつている。こう
して、１つのチヤンネルのタイムスロツト（クロ
ツクパルスφ₂の１周期に対応するタイムスロツ
ト）の後半で、そのチヤンネルに関する重みづけ
済みの２つの楽音波形データが混合される。 エンベロープ発生器１７は、キーアサイナ１１
から与えられたキーオン信号KONとキーオンパ
ルスKONPに応じて各チヤンネル毎に振幅エン
ベロープ波形信号を時分割で発生する。このエン
ベロープ波形は押鍵中は一定レベルを維持し、離
鍵に応じてデイケイエンベロープ特性を示すもの
である。波形メモリ１４に記憶されたアタツク部
全波形はアタツクエンベロープ特性が予め付与さ
れたものであるため、アタツクエンベロープ特性
はエンベロープ発生器１７によつて付与する必要
がないのである。加算器２０とエンベロープ発生
器１７の出力が乗算器２１に入力され、各チヤン
ネルの楽音波形データに対してその押鍵及び離鍵
に対応する振幅エンベロープが時分割で付与され
る。 乗算器２１の出力は各チヤンネルに対応して並
列的に設けられたラツチ回路２２−１乃至２２−
１２のデータ入力に与えられる。各ラツチ回路２
２−１乃至２２−１２のラツチ制御入力Ｌには、
各々に対応するチヤンネルタイミング信号CH１
〜CH１２とクロツクパルスφ₂の反転信号₂との
アンド論理をとつたアンド回路２３−１乃至２３
−１２の出力が夫々与えられる。こうして、各チ
ヤンネルの時分割タイムスロツトの後半のタイム
スロツトで乗算器２１の出力が対応するラツチ回
路２２−１乃至２２−１２にラツチされる。前述
の通り、加算器２０では各チヤンネルタイミング
１〜１２の後半のタイムスロツト（サブチヤンネ
ル２のタイミング）でそのチヤンネルに関する重
みづけ済みの２つの楽音波形データの加算を行う
ので、その加算結果に対応するデータが各ラツチ
回路２２−１乃至２２−１２にラツチされる。こ
うして各チヤンネルの楽音波形データの時分割が
解除される。 ラツチ回路２２−１乃至２２−１２の出力はラ
ツチ回路２４−１乃至２４−１２に入力される。
各ラツチ回路２４−１乃至２４−１２のラツチ制
御入力Ｌには位相発生器１３から出力されたピツ
チ同期パルスPSP１〜PSP１２が与えられる。ピ
ツチ同期パルスPSP１〜PSP１２は、各チヤンネ
ルに割当てられた楽音の周波数に同期したパルス
であり、これに従つて楽音波形データをラツチす
ることにより非調和なクロツク成分を除去するよ
うにしている。各ラツチ回路２４−１乃至２４−
１２の出力は加算器２５に与えられて合算された
後、デイジタル／アナログ変換器２６でアナログ
信号に変換され、サウンドシステム２７に至る。 次に第２図各部の詳細につき説明する。 第５図は位相発生器１３の一例を示すもので、
符号２８によつて示す部分が、１周期の波形デー
タを繰返し読み出すための読出し手段に相当す
る。キーアサイナ１１から時分割的に与えられた
各チヤンネルのキーコードKCがラツチ回路２９
−１乃至２９−１２に入力され、チヤンネルタイ
ミング信号CH１〜CH１２に従つて各チヤンネ
ルに対応するラツチ回路２９−１乃至２９−１２
に夫々ラツチされる。各チヤンネル別に独立に設
けられた可変発振器３０−１乃至３０−１２は、
各々に対応するラツチ回路２９−１乃至２９−１
２から与えられたキーコードKCに応じて各チヤ
ンネルに割当てられた押圧鍵の楽音周波数に対応
するノートクロツクパルスNC１〜NC１２を発
生する。ノートクロツクパルスNC１〜NC１２
は時分割制御回路３１に与えられ、チヤンネルタ
イミング信号CH１〜CH１２に従つて時分割的
にサンプリングされ、多重化され、ライン３２を
介して時分割多重出力が取り出される。 時分割制御回路３１の一例は第６図のようであ
り、12個のRSフリツプフロツプ３３−１乃至３
３−１２のセツト入力Ｓに各チヤンネルのノート
クロツクパルスNC１〜NC１２が夫々入力され
る。アンド回路３４−１乃至３４−１２にはフリ
ツプフロツプ３３−１乃至３３−１２の出力Ｑと
チヤンネルタイミング信号CH１〜CH１２が
夫々入力され、その出力がオア回路３５０で多重
化されてライン３２に導かれると共に、対応する
フリツプフロツプ３３−１乃至３３−１２のリセ
ツト入力Ｒに戻される。また、フリツプフロツプ
３３−１乃至３３−１２の出力Ｑはピツチ同期パ
ルスPSP１〜PSP１２として出力され、前述の通
り第２図のラツチ回路２４−１乃至２４−１２に
与えられる。フリツプフロツプ３３−１乃至３３
−１２はセツト入力Ｓの信号の立上りでセツトさ
れ、リセツト入力Ｒの信号の立下りでリセツトさ
れるものとする。第７図は第６図各部の入出力信
号の一例を示したものである。同図から明らかな
ように、各チヤンネルに割当てられた鍵のノート
クロツクパルスNC１〜NC１２はチヤンネルタ
イミングに非同期であり、このパルスNC１〜
NC１２の立上りでフリツプフロツプ３３−１乃
至３３−１２をセツトして、対応するアンド回路
３４−１乃至３４−１２を可能化し、その後最初
のチヤンネルタイミング信号CH１〜CH１２に
対応して該アンド回路３４−１乃至３４−１２か
らパルスを出力し、この出力パルスの立下りでフ
リツプフロツプ３３−１乃至３３−１２をリセツ
トする。そうすると、ノートクロツクパルスNC
１〜NC１２と同周波数でチヤンネルタイミング
信号CH１〜CH１２に同期した新たなノートク
ロツクパルスが各アンド回路３４−１乃至３４−
１２から得られる。こうして、各チヤンネルに割
当てた鍵の楽音周波数に対応する（その整数倍周
波数）のノートクロツクパルスが該当チヤンネル
の時分割タイミングに一致してライン３２に出力
される。 第５図に戻り、ライン３２に与えられた各チヤ
ンネルのノートクロツクパルスは加算器３５、ゲ
ート３６、シフトレジスタ３７から成るカウンタ
３８に入力され、そのパルス数が各チヤンネル別
に時分割でカウントされる。シフトレジスタ３７
は24ステージ／８ビツトであり、サブチヤンネル
タイミングに同期するクロツクパルスφ₁によつ
てシフト制御される。シフトレジスタ３７の出力
は加算器３５に与えられ、ライン３２のノートク
ロツクパルスと加算される。その加算出力がゲー
ト３６を介してシフトレジスタ３７にストアされ
る。シフトレジスタ３７の24ステージは12チヤン
ネルの各々の２サブチヤンネルに対応しており、
１チヤンネル分のカウント値が２ステージ（２サ
ブチヤンネルに対応）に夫々ストアされる。ゲー
ト３６はキーオンパルスKONPによつて発音開
始直前に瞬時に閉じられ、シフトレジスタ３７に
おける対応する２ステージ分の記憶をクリアす
る。 シフトレジスタ３７は１ステージにつき８ビツ
トの容量を持つので、カウンタ３８はモジユロ２
５６のカウントを24チヤンネル分（実際は12チヤ
ンネル分）につき時分割で行う。ゲート３６の出
力がカウンタ３８のカウント出力として取り出さ
れ、アドレスデータMADRの最下位８ビツトと
して波形メモリ１４に与えられる。このカウンタ
３８のカウント出力により256サンプル点から成
る１周期波形の各サンプル点を順次読み出すこと
ができる。カウントはノートクロツクパルスNC
１〜NC１２に従つて行われるので、上記読み出
しは発生すべき楽音周波数に対応して行われるこ
とになる。 波形メモリ１４を読み出すためのアドレスデー
タMADRはＮ＋８ビツト（但しＮ＞８）であり、
上述のように最下位８ビツトによつて波形１周期
内の順次サンプル点を指定し、上位Ｎビツトによ
つて１周期分の波形を指定する。 この波形指定用の上位Ｎビツトのアドレスデー
タは、波形指定手段に相当するスタートアドレス
発生回路４０から加算器４１を経由して与えられ
る。スタートアドレス発生回路４０は、前述のア
タツク部全波形のスタートアドレスA₀，B₀，C₀
…と各セグメント波形のスタートアドレスA₁，
A₂…を発生するものである。アタツク部全波形
内の個々の１周期波形を指定するためにアタツク
部周期数カウンタ３９が設けられており、このカ
ウンタ３９の出力とアタツク部のスタートアドレ
スA₀，B₀，C₀…とを加算合成してアタツク部全
波形内の個々の１周期波形の絶対アドレスを特定
するために加算器４１が設けられている。 アタツク部周期数カウンタ３９のハード構成は
前述のカウンタ３８と同様であり、加算器４３、
ゲート４４、シフトレジスタ４５を含んでいる。
このカウンタ３９は、加算器３５の最上位ビツト
からのキヤリイアウト信号CRYを各チヤンネル
別に時分割でカウントする。このキヤリイアウト
信号CRYはカウンタ３８の或るチヤンネルでノ
ートクロツクパルスを256カウントする毎に（つ
まり波形１周期を読み出す毎に）発生するもの
で、これをカウントすることによりアタツク部の
周期数をカウントすることができる。 カウンタ３９の出力はゲート４２に加わり、後
述するアタツク信号ATによりアタツク部全波形
読み出し中のみ該ゲート４２が開かれ、加算器４
１に該カウンタ出力が与えられる。加算器４１の
他の入力にはスタートアドレス発生回路４０から
発生されたＮビツトのスタートアドレスデータの
うち最下位８ビツトが入力される。Ｎビツトのス
タートアドレスデータのうち加算器４１には入力
されなかつた最上位Ｎ−８ビツトのデータの下位
に加算器４１の８ビツト出力データが位置し、両
データによつてアドレスデータMADRの最上位
Ｎビツトが構成される。カウンタ３９のカウント
値はアタツク部全波形の最初の周期から数えた周
期数を示しており、一方、スタートアドレスA₀，
B₀，C₀…は波形メモリ１４における該アタツク
部全波形の最初の絶対アドレスを示している。従
つて両者を加算することによりアタツク部全波形
の各周期毎の最初の絶対アドレスを特定する（す
なわち個々の１周期波形を指定する）ことができ
る。 アタツクエンド検出回路４６はカウンタ３８か
ら与えられるキヤリイアウト信号CRYをカウン
トし、アタツク部全波形の読み出しが完了したか
否かを調べるものであり、第８図にその一例が示
されている。 第８図において、アタツク部周期数メモリ４７
はアタツク部全波形の周期数を各音色毎に記憶し
たもので、音色選択情報TCに応じて周期数デー
タATNが読み出される。引算器４８、ゲート４
９、セレクタ５０、24ステージ／８ビツトのシフ
トレジスタ５１から成るカウンタ５２は、アタツ
ク部波形を１周期読み出す毎に周期数のダウンカ
ウントを行うもので、各チヤンネル別に時分割で
該ダウンカウントを行う。セレクタ５０は、キー
オンパルスKONPが発生したときメモリ４７か
ら読み出された周期数データATNをＢ入力を介
して選択し、シフトレジスタ５１に取込む。それ
以外のときはシフトレジスタ５１の最終ステージ
から引算器４８を介してセレクタ５０のＡ入力に
加わるデータが選択され、シフトレジスタ５１に
与えられる。第５図の加算器３５から出力された
キヤリイアウト信号CRYがゲート４９に入力さ
れる。ゲート４９はアタツク信号ATによつてア
タツク中可能化され、キヤリイアウト信号CRY
を引算器４８に与える。引算器４８では、キヤリ
イアウト信号CRYが与えられたときシフトレジ
スタ５１の出力データから１減算する。こうし
て、始めはアタツク部全波形の周期数を示すデー
タがシフトレジスタ５１に入り、以後アタツク部
波形を１周期読み出す毎に該データが１減算さ
れ、最終的にアタツク部全波形の読み出しが完了
したとき該データがオール“０”となる。 カウンタ５２の出力はセレクタ５０から取り出
され、オール“０”検出回路５２０に与えられ
る。オール“０”検出回路５２０はセレクタ５０
から与えられたカウント出力データがオール
“０”か否かを検出し、オール“０”のとき信号
“１”を出力する。この検出回路５２０の出力信
号は反転アタツク信号として出力され、それ
をインバータ５３で反転した信号がアタツク信号
ATとして出力される。従つて、アタツク中はア
タツク信号ATが“１”、反転アタツク信号が
“０”であるが、アタツクが終了すると、反転し
てATが“０”、が“１”となる。遅延回路５
４はクロツクパルスφ₂の12倍の周期のクロツク
パルスφ₂×12によつて時分割チヤンネルタイミ
ング１サイクル分の信号遅延を設定するものであ
り、アタツク信号ATを遅延してアンド回路５５
に与える。アンド回路５５の他の入力には反転ア
タツク信号が与えられており、信号が
“０”から“１”に切換わつたときそのチヤンネ
ルに対応する１タイムスロツト（サブチヤンネル
２タイムスロツト分）の間アンド回路５５の出力
が“１”となり、それがアタツクエンド信号
ATENDとして出力される。尚、アタツクが終了
するとアタツク信号ATの“０”によりゲート４
９が閉じ、それ以上のダウンカウントは行われな
くなる。従つてカウンタ５２のカウント値はアタ
ツク時以外ではオール“０”を維持する。第８図
の動作例を１つのチヤンネルに関して示すと第１
１図ａのようになる。 第５図に戻ると、スタートアドレス発生回路４
０は音色選択情報TCに応じてスタートアドレス
の一組を選択し、キーオンパルスKONPに応じ
てアタツク部のスタートアドレスを発生し、波形
切換え指令信号WCHGに応じて各セグメント波
形のスタートアドレスを順次切換えて発生するも
のである。このスタートアドレス発生回路４０の
一例は第９図に示されている。 第９図において、スタートアドレスメモリ５６
は各音色Ａ，Ｂ，Ｃ…に対応して複数組のスター
トアドレスA₀，A₁，A₂…，B₀，B₁，B₂…，C₀，
C₁，C₂…を夫々予め記憶したものであり、音色
選択情報TCに応じて一組のスタートアドレス
（例えば音色Ａの場合はA₀，A₁，A₂…）が選択
される。24ステージのシフトレジスタ５７、セレ
クタ５８，５９，６０、加算器６１、ゲート６２
を含むループはカウンタを構成しており、このル
ープ内のゲート６２から取り出されたカウント値
がスタートアドレスメモリ５６のアドレス入力に
与えられる。スタートアドレスメモリ５６は選択
された一組のスタートアドレスデータ（例えば
A₀，A₁，A₂…）をアドレス入力に与えられたカ
ウント値に従つて順次読み出す。すなわち、ゲー
ト６２から与えられるカウント値が「０」のとき
はアタツク部のスタートアドレスA₀を読み出し、
「１」のときは第１のセグメント波形SEG１のス
タートアドレスA₁を読み出し、「２」のときは第
２のセグメント波形SEG２のスタートアドレス
A₂を読み出す。こうして、スタートアドレスメ
モリ５６から読み出したスタートアドレスデータ
によつて波形メモリ１４（第２図）から読み出す
べき波形を指定する。 ゲート６２はキーオンパルスKONPの反転信
号によつて可能化されるもので、キーオ
ンパルスKONPが発生したチヤンネルでゲート
６２が閉じ、該チヤンネルに対応するシフトレジ
スタ５７の記憶内容がクリアされる。シフトレジ
スタ５７の最終ステージの出力はセレクタ５８の
Ｃ入力に与えられると共に遅延回路６３，６４を
夫々経由してセレクタ５８のＡ入力及びＢ入力に
与えられる。遅延回路６３はクロツクパルスφ₁
の23周期分に相当する周期のクロツクパルスφ₁
×23によつて遅延制御され、遅延回路６４はクロ
ツクパルスφ₁によつて遅延制御される。セレク
タ５８のＡ選択入力SAにはクロツクパルスφ₂と
波形切換え指令信号WCHGのアンド論理をとつ
たアンド回路６５の出力が与えられる。Ｂ選択入
力SBにはクロツクパルスφ₂の反転信号と信号
WCHGのアンド論理をとつたアンド回路６６の
出力が与えられる。Ｃ選択入力SCには信号
WCHGをインバータ６７で反転した信号が与え
られる。 セレクタ５８の出力はセレクタ５９のＡ入力に
与えられる。セレクタ５９のＢ入力には数値
「１」が、Ｃ入力には数値「２」が夫々与えられ
る。セレクタ５９のＡ選択入力SAにはアタツク
エンド信号ATENDをインバータ６８で反転した
信号が与えられ、Ｂ選択入力SBにはクロツクパ
ルスφ₂と信号ATENDのアンド論理をとつたア
ンド回路６９の出力が与えられ、Ｃ選択入力SC
にはクロツクパルスφ₂の反転信号と信号
ATENDのアンド論理をとつたアンド回路７０の
出力が与えられる。 セレクタ５９の出力は加算器６１に与えられ
る。加算器６１の他の入力には波形切換え指令信
号WCHGが与えられており、該指令信号WCHG
が“１”になる毎にセレクタ５９の出力データに
１が加算される。加算器６１の出力はセレクタ６
０のＢ入力に与えられる。セレクタ６０のＡ入力
にはシーケンス戻り先メモリ７１の出力が与えら
れる。また、加算器６１の出力は最終セグメント
検出回路６１Ａに与えられており、この検出回路
６１Ａの出力信号がセレクタ６０のＡ選択入力
SAに与えられ、その出力信号をインバータ７２
で反転した信号がＢ選択入力SBに与えられる。
セレクタ６０の出力はゲート６２を介してシフト
レジスタ５７に与えられる。 シフトレジスタ５７が24ステージであり、動作
クロツクパルスがφ₁であるため、カウント動作
は各チヤンネル１〜１２毎の各サブチヤンネル別
に合計24タイムスロツトで時分割的に行われる。
以下では１つのチヤンネルに関してカウント動作
を説明する。まず、前述の通り、キーオンパルス
KONPが発生したときゲート６２が閉じられ、
当該チヤンネルに対応するシフトレジスタ５７の
２つのステージの内容がオール“０”にクリアさ
れる。後述のようにアタツク中は波形切換え指令
信号WCHGは発生されず、従つて、セレクタ５
８は常にＣ入力を選択する。また、アタツク中は
アタツクエンド信号ATENDは“０”であり、セ
レクタ５９はＡ入力を選択する。さらに、最終順
位のセグメント波形の読み出しが完了するまでは
最終セグメント検出回路６１Ａの出力信号は
“０”であり、セレクタ６０はＢ入力を選択する。
従つて、クリアされたシフトレジスタ５７の内容
がセレクタ５８のＣ入力、５９のＡ入力、加算器
６１、セレクタ６０のＢ入力、ゲート６２を介し
てチヤンネルタイミング１サイクルの時間遅れで
同じチヤンネルタイミングに同期して循環する。
従つてゲート６２からスタートアドレスメモリ５
６に与えられるカウント値は「０」を維持し、こ
れに応じてアタツク部のスタートアドレス（例え
ばA₀）を示すデータが読み出される。 アタツクが終了すると、前述の通り第８図のア
タツクエンド検出回路４６からアタツクエンド信
号ATENDが当該チヤンネルタイミング（２サブ
チヤンネル分のタイムスロツト）で１度だけ発生
する。これによりアンド回路６９，７０が可能化
され、前半のタイムスロツト（すなわちクロツク
パルスφ₂が“１”となるサブチヤンネル１のタ
イミング）でセレクタ５９のＢ入力が選択され、
数値データ「１」がシフトレジスタ５７にストア
される。更に後半のタイムスロツト（すなわちク
ロツクパルスφ₂が“０”となるサブチヤンネル
２のタイミング）でセレクタ５９のＣ入力が選択
され、数値データ「２」がシフトレジスタ５７に
ストアされる。 こうして、アタツク終了後、最初はサブチヤン
ネル１に対応して数値「１」がセツトされ、サブ
チヤンネル２に対応して数値「２」がセツトされ
る。これにより、スタートアドレスメモリ５６か
らは、サブチヤンネル１に対応して第１のセグメ
ント波形SEG１のスタートアドレス（例えばA₁）
を示すデータが読み出され、サブチヤンネル２に
対応して第２のセグメント波形SEG２のスター
トアドレス（例えばA₂）を示すデータが読み出
される。次に波形切換え指令信号WCHGが与え
られるまでこの状態が維持される。尚、ゲート６
２から出力される１チヤンネル分（２つのサブチ
ヤンネル分）のカウント値の変化の一例が第１１
図ｂに示されている。 波形切換え指令信号WCHGは、後述するよう
に１つのチヤンネルに関する２つのサブチヤンネ
ルの一方に対応して交互に切換わつて発生するよ
うになつている。第１１図ｂに示すように最初は
サブチヤンネル１に対応して発生し、次にサブチ
ヤンネル２に対応して発生し、以後交互に切換わ
つて発生する。従つて、第９図の回路では波形切
換え指令信号WCHGに応答するカウント動作は
２つのサブチヤンネルのどちらか一方に関して行
われる。 切換え指令信号WCHGが前半のチヤンネルタ
イムスロツトつまりサブチヤンネル１に対応して
発生したとき、クロツクパルスφ₂の“１”に対
応してアンド回路６５が可能化されるが、アンド
回路６６は可能化されない。従つてその場合は、
セレクタ５８のＡ入力を介して遅延回路６３の出
力が選択され、このデータに対して加算器６１で
信号WCHGによつて１が加算される。遅延回路
６３はサブチヤンネルタイミングにして23タイム
スロツト前のデータを出力しており、これは同じ
チヤンネルに関する前サイクルのサブチヤンネル
２のカウントデータである。このサブチヤンネル
２のカウント値に１加算したものがサブチヤンネ
ル１の新たなカウント値となる。この場合、サブ
チヤンネル２はサブチヤンネル１のカウント値よ
りも１大きく、従つて、サブチヤンネル１のカウ
ント値は実質的に２加算されたのと同じことにな
る。例えば、前述のようにサブチヤンネル１のカ
ウント値が「１」で、サブチヤンネル２のカウン
ト値が「２」のとき、最初の波形切換え指令信号
WCHGがサブチヤンネル１に対応して与えられ
ると、サブチヤンネル１のタイミングで前サイク
ルのサブチヤンネル２のカウント値「２」（つま
り遅延回路６３の出力）に対して１が加算され、
サブチヤンネル１のカウント値は「３」に変わ
る。この場合サブチヤンネル２のタイミングでは
セレクタ５８のＣ入力を介してシフトレジスタ５
７の出力がそのまま選択され、カウント値の増加
は行われない。従つて、サブチヤンネル２のカウ
ント値は「２」のままである。こうして、最初の
波形切換え指令信号WCHGによつてサブチヤン
ネル１の読み出しアドレスが変化し、第３のセグ
メント波形SEG３のスタートアドレス（例えば
A₃）を示すデータがメモリ５６から読み出され
る。一方、サブチヤンネル２の読み出しアドレス
は変化せず、第２のセグメント波形SEG２のス
タートアドレスデータが依然として読み出され
る。 波形切換え指令信号WCHGがサブチヤンネル
２に対応して発生したときは、上述とは逆にアン
ド回路６６が可能化され、遅延回路６４の出力が
セレクタ５８のＢ入力を介して選択され、このデ
ータに信号WCHGによつて加算器６１で１が加
算される。遅延回路６４は１タイムスロツト前の
サブチヤンネル、つまり同じチヤンネルのサブチ
ヤンネル１のカウント値を出力しており、このカ
ウント値に１加算したものがサブチヤンネル２の
新たなカウント値となる。この場合、サブチヤン
ネル１のカウント値はサブチヤンネル２のカウン
ト値よりも１大きく、従つて、サブチヤンネル２
のカウント値は実質的に２加算されたのと同じこ
とになる。例えば、前述のようにサブチヤンネル
１のカウント値が「３」でサブチヤンネル２のカ
ウント値が「２」のときに信号WCHGがサブチ
ヤンネル２に対応して発生すると、サブチヤンネ
ル１のカウント値「３」はそのままで、サブチヤ
ンネル２のカウント値が「４」に変わる。 以上のように、サブチヤンネル１，２の一方に
対応して波形切換え指令信号WCHGが交互に発
生する毎に、対応するサブチヤンネルのカウント
値が２づつ増加し、これに対応して各サブチヤン
ネルで指定されるセグメント波形の順位は「１」
と「２」、「３」と「２」、「３」と「４」、「５」と
「４」、というように２つおきに交互に切換わる。
このような２つおきの交互の波形切換え制御によ
つて第１図ｂに示したような両系列（サブチヤン
ネル１，２）に対するセグメント波形の割振りが
実現される。 波形切換え指令信号WCHGが所定数与えられ
て加算器６１の出力が最終順位のセグメント波形
を指定する値を超えると最終セグメント検出回路
６１Ａの出力信号が“１”になる。なお、この検
出回路６１Ａは、例えば、波形メモリ１４に各音
色毎にそれぞれ記憶される複数のセグメント波形
のうち最終順位のセグメント波形を指定する数値
を各音色毎にそれぞれ記憶し、音色選択情報TC
によつて読み出しが行われるメモリと、このメモ
リから読み出された数値データと加算器６１の出
力データとを比較して「出力データの値＞数値デ
ータの値」のとき“１”信号を出力する比較器と
によつて構成される。検出回路６１の出力信号が
“１”になると、セレクタ６０はＡ入力選択に切
換わる。これにより、シーケンス戻り先メモリ７
１から読み出された戻り先順位データがセレクタ
６０で選択され、シフトレジスタ５７にストアさ
れる。シーケンス戻り先メモリ７１には、最終順
位のセグメント波形を読み出した後にどの順位の
セグメント波形に戻つて読み出すべきかを指示す
る戻り先順位データが各音色毎にサブチヤンネル
１，２についてそれぞれ記憶されており、音色選
択情報TC及びクロツクパルスφ₂に応じて所定の
戻り先順位データが読み出される。最終順位のセ
グメント波形を読み出した後も発音が持続してい
る場合は、戻り先順位データに対応する順位のセ
グメント波形に戻つて読み出しが持続されるよう
にする目的で、シーケンス戻り先メモリ７１が設
けられている。この場合、シーケンス戻り先メモ
リ７１に記憶される戻り先順位データとしては、
波形メモリ１４に記憶されるシーケンス波形
SEG１，SEG２…の総数が偶数である音色に関
してはサブチヤンネル１に対応して実際に戻つて
読み出すセグメント波形SEGiの順位を示す数値
ｉが、またサブチヤンネル２に対応して該セグメ
ント波形SEGiの次のセグメント波形SEGi＋１の
順位を示す数値ｉ＋１がそれぞれ記憶される。一
方、上記シーケンス波形の総数が奇数の音色に関
しては上記の場合とは逆にサブチヤンネル２に対
応して数値ｉが、またサブチヤンネル１に対応し
て数値ｉ＋１がそれぞれ記憶される。 例えば、音色Ａが選択され、この音色Ａに関す
るセグメント波形の総数が「６」であるとし、戻
り先のセグメント波形の順位が「３」の場合、サ
ブチヤンネル１のカウント値は「０」→「１」→
「３」→「５」→「３」→「５」→「３」→「５」
…と変化し、一方サブチヤンネル２のカウント値
「０」→「２」→「４」→「６」→「２」→「６」
→「２」→「６」…と変化する。これにより、サ
ブチヤンネル１に関してはセグメント波形SEG
１，SEG３，SEG５が順次指定された後セグメ
ントト波形SEG３，SEG５が繰返し指定され、
一方サブチヤンネル２に関してはセグメント波形
SEG２，SEG４，SEG６が順次指定された後セ
グメント波形SEG４，SEG６が繰返し指定され
ることになる。 次に第１０図を参照してクロスフエード制御回
路１６について説明する。 計数手段７３は重みづけの時間変化を設定する
ための時間関数を発生するためのものであり、第
１のカウンタ７３Ａと第２のカウンタ７３Ｂとを
含んでいる。両カウンタ７３Ａ，７３Ｂは、加算
器７４Ａ，７４Ｂ、ゲート７５Ａ，７５Ｂ、クロ
ツクパルスφ₂によつて制御される12ステージの
シフトレジスタ７６Ａ，７６Ｂを夫々含んでお
り、シフトレジスタ７６Ａ，７６Ｂの出力が加算
器７４Ａ，７４Ｂ、ゲート７５Ａ，７５Ｂを介し
て循環し、各チヤンネル別に時分割で計数動作を
行うことが可能である。第１のカウンタ７３Ａは
セグメント波形の切換え回数をカウントするため
のものである。変化レートメモリ７７は上記切換
え回数に応じた変化レートデータを各音色に対応
して予め記憶したものであり、音色選択情報TC
に応じて変化レートデータの一組が選択され、選
択されたデータの中から第１のカウンタ７３Ａで
カウントした切換え回数に応じて１つの変化レー
トデータDTが読み出される。なお、ゲート７５
Ａの出力が第１のカウンタ７３Ａのカウント出力
として取り出され、メモリ７７に入力される。第
１のカウンタ７３Ａと変化レートメモリ７７が計
数レート制御手段に相当する。 第２のカウンタ７３Ｂは、第１の所定値（例え
ば０）から第２の所定値（例えば最大値）までの
カウントを前記メモリ７７から読み出された変化
レートデータDTに応じたレートで行うものであ
る。変化レートデータDTが加算器７４Ｂに入力
されており、第２のカウンタ７３Ｂではこのデー
タDTを所定時間間隔でアキユムレートする。ゲ
ート７５Ｂは反転アタツク信号によつてアタ
ツク時以外において可能化される。従つて、アタ
ツク中はカウンタ７３Ｂのカウンタ内容は“０”
にクリアされており、アタツクが終了するとデー
タDTのカウントを開始する。 第２のカウンタ７３Ｂのカウント出力はゲート
７５Ｂから取り出され、排他オア回路から成る関
数変換回路７８に入力される。この関数変換回路
７８は、ｎビツトのカウント出力のうち下位のｎ
−１ビツトを別々に排他オア回路に入力し、最上
位ビツトMSBを各排他オア回路に共通に入力し、
MSBが“０”のとき下位ｎ−１ビツトをそのま
ま通過するが、“１”のときは下位ｎ−１ビツト
を反転して出力する。こうして、最小値０から最
大値2ⁿまで増加するカウント値を2^n-1の位置で折
返し、０から2^n-1まで増加し、次いで2^n-1から０
まで減少する三角波状の関数に変換する。 関数変換回路７８の出力は第２系列（サブチヤ
ンネル２）用の基本の補間関数IPF２として利用
される。反転回路７９はこの補間関数IPF２の各
ビツトを夫々反転して逆特性の関数を形成するも
ので、この逆特性の関数を第１系列（サブチヤン
ネル１）用の基本の補間関数IPF１とする。これ
らの補間関数IPF１，IPF２の一例が第１１図ｃ
に示されている。尚、アタツク中は第２のカウン
タ７３Ｂの出力が全ビツト“０”であることによ
り関数変換回路７８の出力が全ビツト“０”とな
り、第２系列の補間関数IPF２の値が最小値
（０）を維持し、第１系列の補間関数IPF１の値
が最大値を維持する。 セレクタ８０は、各補間関数IPF１，IPF２を
各サブチヤンネル１，２のタイミングに対応して
時分割多重化するためのものであり、Ａ入力に
IPF２が加わり、Ｂ入力にIPF１が加わり、クロ
ツクパルスφ₂が“１”のとき（サブチヤンネル
１のタイムスロツトのとき）Ｂ入力のIPF１を選
択し、φ₂が“０”のとき（サブチヤンネル２の
タイムスロツトのとき）Ａ入力のIPF２を選択す
る。 切換制御手段８１は計数手段７３の出力に応じ
て波形指定手段すなわち第９図のスタートアドレ
ス発生回路４０における波形切換え動作を制御す
るものであり、セレクタ８０から出力された補間
関数IPF１，IPF２の値が全ビツト“０”である
か否かを検出するオール“０”検出回路８２と、
この検出回路８２の出力と反転アタツク信号
とを入力したアンド回路８３とを含んでいる。ア
ンド回路８３は信号によつてアタツク時以外
に可能化され、オール“０”検出回路８２の出力
信号“１”を波形切換え指令信号WCHGとして
出力する。２つのサブチヤンネルの補間関数IPF
１，IPF２のうち負の傾きで時間的に漸減する一
方が全ビツト“０”になつたとき、そのサブチヤ
ンネルに対応するタイミングでオール“０”検出
回路８２の出力が“１”となり、これに対応して
波形切換え指令信号WCHGが発生される。両サ
ブチヤンネルの補間関数IPF１，IPF２の傾きは
１補間区間毎に切換わるので、波形切換え指令信
号WCHGは１回の補間が終了する毎に一方のサ
ブチヤンネルに対応して交互に切換わつて発生す
る。第１１図ｃの補間関数IPF１，IPF２に対応
する波形切換え指令信号WCHGの発生例が第１
１図ｂに示されている。 セレクタ８０から時分割的に出力される補間関
数IPF１，IPF２は時間的にリニアな特性を示し
ているが、補間関数記憶手段に相当するクロスフ
エードカーブメモリ８４はこの補間関数を任意の
特性に変換するために設けられたものである。例
えば第１２図ａ〜ｄに実線で示すような各種の補
間特性カーブ（重みづけ曲線）を各音色に対応し
てメモリ８４に予め記憶しておき、このうち１つ
を音色選択情報TC（又は専用スイツチ等による選
択操作）に応じて選択し、選択された補間特性カ
ーブをセレクタ８０からの補間関数IPF１，IPF
２をアドレスとして読み出すようになつている。
前述の通り両サブチヤンネルの補間関数IPF１，
IPF２（いわばこれは基本の補間関数である）は
逆特性であるため、メモリ８４の読み出し方向が
両サブチヤンネル間では互に逆方向（一方が正方
向のときは他方が逆方向）となり、互に逆特性の
カーブがメモリ８４から時分割で読み出されるこ
とになる。例えば、一方のサブチヤンネルに対応
して第１２図ａ〜ｄに実線で示すような補間特性
カーブが読み出されるとき、他方のサブチヤンネ
ルに対応して同図に破線で示すような補間特性カ
ーブが読み出される。 上述のようにしてメモリ８４から時分割的に読
み出された各チヤンネル毎の各サブチヤンネルに
対応する補間特性カーブデータはクロスフエード
カーブデータCFとして第２図の乗算器１８に与
えられ、その特性に応じて対応するセグメント波
形データを重みづけ（振幅制御）する。なお、関
数IPF１，IPF２はメモリ８４のアドレス信号と
して用いられるので、計数手段７３と関数変換回
路７８の部分は、メモリ８４のためのアドレス発
生手段に相当するものである。 このようにメモリ８４を用いたことにより補間
特性を任意の曲線に設定することができる。ま
た、任意の補間特性カーブを互に逆方向に読み出
すことにより２系列の補間特性を得るようにして
いるため、任意の補間特性カーブの設定が可能で
ありながら、結果的に（２系列の補間合成では）
必らずシンメトリカルな補間が行われることにな
り、偏りのない滑らかな補間が行える。因みに第
１２図に示された特性について説明すれば、ａは
補間の中間点（楽音波形変化の中間点）で音量レ
ベルが大きくなるものであり、ｂは初めは大きく
波形が変化し、途中は変化が緩やかであり、最後
に再び大きく変化するものである。ｃは初めと終
わりは波形変化が緩やかであり、中間で大きく変
化するものである。ｄは揺らぎながら波形が変化
するものである。 第１０図に戻り、オール“０”及びオール
“１”検出回路８５は波形切換えタイミングに同
期して切換え同期信号CHGSを出力するものであ
り、関数変換回路７８の出力すなわち補間関数
IPF２を入力し、その値が全ビツト“０”又は全
ビツト“１”であるかを検出する。第１１図ｃか
ら明らかなように、三角波状に変化する補間関数
IPF２の上の頂点においてその値は全ビツト
“１”であり、下の頂点においてその値は全ビツ
ト“０”であり、それは波形切換えタイミングつ
まり波形切換え指令信号WCHGのタイミングに
対応している。全ビツト“０”のとき又は全ビツ
ト“１”のときに対応して切換え同期信号CHGS
が“１”となる。この信号CHGSは両サブチヤン
ネルのタイムスロツトすなわちクロツクパルス
φ₂の１周期に相当する１チヤンネル分のタイム
スロツトにおいて“１”となる。 この信号CHGSは遅延回路８６でクロツクパル
スφ₂×12に従つて時分割チヤンネルタイミング
１サイクル分だけ遅らされ、ゲート８７を介して
カウンタ７３Ａの加算器７４Ａに与えられる。加
算器７４Ａの出力はゲート７５Ａを介して12ステ
ージのシフトレジスタ７６Ａに与えられ、時分割
チヤンネルタイミング１サイクル分だけ遅延され
て加算器７４Ａの入力に戻される。ゲート７５Ａ
はアタツクエンド信号ATENDを反転した信号に
よつて制御されるもので、アタツクエンド信号
ATENDの発生時のみ瞬時に閉じられ、対応する
チヤンネルに関するシフトレジスタ７６Ａの記憶
をクリアする。ゲート７５Ａの出力は前述の通り
変化レートメモリ７７に与えられると共にオール
“１”検出回路８８に与えられる。オール“１”
検出回路８８はカウンタ７３Ａのカウント値が全
ビツト“１”つまり最大値になつたとき信号
“１”を出力する。この出力をインバータ８９で
反転したものがゲート８７の制御入力に与えられ
る。 カウンタ７３Ａのカウント値はアタツク中は最
大値を保持しており、ゲート８７は閉じられてい
る。アタツクが終了してアタツクエンド信号
ATENDによつてカウント値がクリアされると、
オール“１”検出回路８８の出力が“０”とな
り、ゲート８７が開かれる。以後、切換え同期信
号CHGSが発生する毎にカウンタ７３Ａのカウン
ト値が増加し、波形切換え回数がカウントされ
る。そして、カウント値が最大値（オール“１”）
になるとゲート８７が閉じ、カウント動作が停止
する。なお、遅延回路８６は信号CHGSがカウン
タ７３Ａに入力されるタイミングをシフトレジス
タ７６Ａの入出力間の時間遅れ分だけ遅延するた
めに設けられたものである。切換え同期信号
CHGSとカウンタ７３Ａでカウントした切換え回
数の一例を第１１図ｃに示す。 変化レートメモリ７７は、前述の通り、カウン
タ７３Ａのカウント値に対応して所定の変化レー
トデータDTを読み出す。この変化レートデータ
DTの値によつて第２のカウンタ７３Ｂのカウン
ト値増加率が定まり、補間関数IPF１，IPF２の
傾きが決定され、従つて、１補間区間の時間的長
さ（第１図ｂのt₁，t₂，t₃，t₄…）が決定される。
メモリ７７では波形切換え回数に応じて（すなわ
ち各補間区間毎に）任意に変化レートデータDT
を設定することができるので、各補間区間の長さ
t₁，t₂，t₃，t₄…は均一ではなく全く任意に設定
できる。なお、第１のカウンタ７３Ａが一旦最大
値になると、以後それが維持されるので、変化レ
ートメモリ７７は最大値に対応する変化レートデ
ータDTを持続的に読み出すようになる。勿論、
第１のカウンタ７３Ａは他のカウンタと同様に各
チヤンネル毎に時分割でカウント動作を行うの
で、上述の波形切換え回数カウント及び変化レー
トデータDTの読み出しは各チヤンネル毎に時分
割で行われる。変化レートメモリ７７における変
化レートデータの記憶例を第１表に示す。同表に
示された数値は変化レートデータDTの一例を10
進数で表わしたものである。第２表は第１表の数
値に対応して設定される各補間区間t₁〜t₄…の時
間長を例示したもので、Ｔは所定の単位時間であ
る。

【表】

【表】 上述から明らかなように、クロスフエードカー
ブメモリ８４を利用することによつて任意の補間
特性カーブとすることができることのみならず、
切換え回数をカウントする第１のカウンタ７３Ａ
と変化レートメモリ７７との組合せにより個々の
補間区間の時間長をも任意に設定することができ
る。 第１０図における第１のカウンタ７３Ａと変化
レートメモリ７７の部分すなわち計数レート制御
手段は第１３図のように変更することもできる。
変化レート初期値メモリ９０は変化レートデータ
DTの初期値のみを各音色毎に記憶しており、音
色選択情報TCに応じて所定の変化レート初期値
データを読み出す。セレクタ９１はアタツクエン
ド信号ATENDによつてアタツク終了時のみ瞬時
にメモリ９０からの初期値データを選択し、シフ
トレジスタ９２にストアする。シフトレジスタ９
２は12ステージであり、各チヤンネル分のデータ
のストアが可能である。シフトレジスタ９２の最
終ステージの出力は変化レートデータDTとして
出力されると共にシフト回路９３に加わり、アン
ド回路９４からの制御信号に応じてビツトシフト
され、セレクタ９１のＡ入力を介して循環する。
アンド回路９４には変化レートデータDTの最下
位ビツトLSBの反転信号と遅延回路８６（第１
０図）で遅延された切換え同期信号CHGS′が与
えられる。一例として、シフト回路９３はアンド
回路９４から信号“１”が与えられたとき入力デ
ータの各ビツトを下位に１ビツトシフトするもの
である。 データDTのLSBが“０”のときはアンド回路
９４が可能化され、シフトレジスタ９２にストア
した初期値データは切換え同期信号CHGS′が発
生する毎に１ビツトずつ順次下位にシフトされ
る。このシフトは各チヤンネル別に時分割で行わ
れる。やがてLSBが“１”になると、アンド回
路９４が不能化され、データDTはそのときの値
を維持する。この場合の変化レートデータDTの
一例を第３表に示す。

【表】 第１３図の場合は第１０図に比べて変化レート
データDTの変化が単調であるが、構成が簡単に
なる。 尚、第１０図及び第１３図の例では第２のカウ
ンタ７３Ｂのカウント値の最上位ビツトMSBの
値に応じて下位ビツトの反転を制御することによ
り三角波状に折返した補間関数（基本の補間関数
即ちメモリ８４のアドレス信号）を得るようにし
ているため、カウンタ７３Ｂのカウント値は必ら
ず全ビツト“０”から増加を開始して最終的にオ
ーバーフローによつて全ビツト“０”まで正確に
戻ることが要求される。従つて、変化レートデー
タDTの値は「１」、「２」、「４」、「８」など２の
べき乗であることが要求される。これに対して、
変化レートデータDTの値を任意に設定できるよ
うにするには、第２のカウンタ７３Ｂを第１４図
のように変更すればよい。 第１４図に示すカウンタ７３Ｂにおいては、加
算器７４Ｂとゲート７５Ｂとの間にゲート９４が
設けられている。加算器７４Ｂの最上位ビツトか
らのキヤリイアウト信号をインバータ９５で反転
した信号が反転アタツク信号と共にアンド回
路９６に加わり、その出力によつてゲート７５Ｂ
が制御される。加算器７４Ｂの出力信号のうち最
上位ビツトMSBがゲート７５Ｂに入力されると
共に立上り微分回路９７に加わり、下位のｎ−１
ビツトがゲート９４に入力される。立上り微分回
路９７はMSBが信号“１”に立上つたときクロ
ツクパルスφ₂の１周期幅で信号“１”を出力し、
この信号“１”がインバータ９８で反転されてゲ
ート９４の制御入力に加わる。ゲート９４の出力
（ｎ−１ビツト）と加算器７４ＢのMSB出力がｎ
ビツトの信号としてゲート７５Ｂに加わる。ゲー
ト７５Ｂの出力はシフトレジスタ７６Ｂに加わる
と共に前述と同様に関数変換回路７８に与えられ
る。 アタツク中は反転アタツク信号の“０”に
よりアンド回路９６が不能化され、ゲート７５Ｂ
が閉じ、カウンタ７３Ｂのカウント値はオール
“０”に維持される。アタツクが終了するとゲー
ト７５Ｂが開き、また、通常はゲート９４が開い
ているので、カウント動作が可能となり、変化レ
ートデータDTの値を所定時間間隔（チヤンネル
タイミング１サイクル）で繰返し加算する。こう
してデータDTの値に応じた任意のレートでカウ
ント値が増加する。加算結果の最上位ビツト
MSBが“０”から“１”に変化したとき、その
チヤンネルタイミングで立上り微分回路９７から
パルスが出力され、ゲート９４が一時的に閉じ
る。カウント値の増加率は任意である（２のべき
乗に限らない）ため加算結果のMSBが“０”か
ら“１”に切換わつたときその下位ｎ−１ビツト
が全ビツト“０”とは限らない。しかし、上述の
ようにゲート９４が一時的に閉じることにより、
加算結果の下位ｎ−１ビツトが強制的に全ビツト
“０”にクリアされ、ゲート７５Ｂを介してシフ
トレジスタ７６Ｂに与えられるカウント値は
MSBが“１”でその下位ｎ−１ビツトがオール
“０”となる。 加算結果の最上位ビツトMSBが“１”から
“０”に変化したとき、つまり、加算器７４Ｂか
らキヤリイアウト信号が出力されたとき、アンド
回路９６が不能化され、ゲート７５Ｂが閉じる。
このときも、カウント値の増加率は任意であるた
め、加算器７４Ｂの出力が全ビツト“０”とは限
らない。しかし、ゲート７５Ｂが一時的に閉じる
ことにより、該ゲート７５Ｂから出力されるカウ
ント値は強制的に全ビツト“０”となる。 これにより、関数変換回路７８の出力は、折返
し点では必らず全ビツト“０”又は全ビツト
“１”となり、検出回路８２，８５（第１０図）
では支障なくオール“０”又はオール“１”を検
出し、波形切換え制御を支障なく行うことができ
る。従つて、第１４図の構成によれば、変化レー
トデータDTを２のべき乗に限らず任意の値に設
定することができる。なお、その場合、セグメン
ト波形を丁度整数周期読み出したとき波形切換え
が行われるようにするには、データDTの値を楽
音周波数に関連づけて決定するようにすればよ
い。 上述の実施例では計数手段７３における計数レ
ートは、所定時間間隔で適宜の値のデータDTを
繰返しカウントすることにより、このデータDT
の値によつて決定されるようになつている。しか
し、これに限らず、データDTの値を一定にして
計数時間間隔（カウントクロツク）を可変制御す
る、もしくはデータDTの値を計数時間間隔の両
方を可変制御することにより計数レートを決定す
るようにしてもよい。 また、第９図の例ではスタートアドレス発生回
路４０は、或るサブチヤンネルのカウント値（セ
グメント波形順位データ）を２増加するために、
他方のサブチヤンネルのカウント値を取り出して
これに１増加することにより等価的に２増加した
のと同じ計算を行つている。しかし、これに限ら
ず、スタートアドレス発生回路４０を第１５図の
ように構成し、当該サブチヤンネルのカウント値
に直接的に２加算するようにしてもよい。 第１５図において、第９図と同一符号は同一回
路であり、第９図の符号５８，６３〜６７に相当
する回路が省略され、シフトレジスタ５７の出力
がセレクタ５９のＡ入力に直接入力されている点
が異なつている。また、ゲート９９が設けられて
おり、波形切換え指令信号WCHGが与えられる
毎に数値「２」のデータを該ゲート９９を介して
加算器６１に与えるようになつている。従つて、
一方のサブチヤンネルに対応して波形切換え指令
信号WCHGが発生されると、そのサブチヤンネ
ルのタイミングでシフトレジスタ５７から出力さ
れたカウント値に数値「２」が加算され、実質的
に第９図と同等に動作する。 以上説明した実施例では第１図ｂに示すように
基本の補間関数IPF１，IPF２（メモリ８４のア
ドレス信号）が三角波状に変化し、常時２つのセ
グメント波形が重みづけされるようになつている
が、これに限らず、波形切換わりの過渡期でのみ
２波形の重みづけを行うようにしてもよい。第１
６図はその場合の基本の補間関数IPF１，IPF２
（メモリ８４のアドレス信号）の一例を示したも
ので、例えばセグメント波形SEG１からSEG２
に切換わるときその過渡期P₁において両関数IPF
１，IPF２を交差させ、以後はSEG２のための補
間関数IPF２を最大値に維持し、SEG１のための
補間関数IPF１は最小値に維持する。SEG２から
SEG３に切換わる過渡期P₂においても同様であ
る。第１６図のような制御を行うためには、第１
０図の検出回路８２，８５が単にオール“０”又
はオール“１”を検出するのではなく、オール
“０”又はオール“１”から増加方向又は減少方
向に変化したことを検出し、これに基き波形切換
え指令信号WCHGあるいは切換え同期信号
CHGSを発生するようにすればよい。 また、上記実施例では補間用の２系列（サブチ
ヤンネル）が時分割処理されているが、これを並
列処理するようにしてよい。また、第２図では補
間用に重みづけされた２系列の楽音波形信号を加
算器２０でデイジタル加算した後Ｄ／Ａ変換して
いるが、各系列独立にＤ／Ａ変換した後混合もし
くは独立発音するようにしてもよい。 また、第２図の波形メモリ１４では波形各サン
プル点の振幅値データをそのまま記憶しているも
のとしているが、これに限らず種々の記憶法を採
用してよい。例えば、各サンプル点間の振幅値の
差分値を記憶しておき、これらを読み出した後累
算することにより各サンプル点振幅データを得る
方法、或いは各サンプル点振幅値の実数を仮数部
と指数部に分けて記憶しておき、読み出した後の
演算処理によつて各サンプル点振幅値の実数を得
る方法など、種々のものがある。 なお、上記実施例ではセグメント波形（SEG
１，SEG２，…）として波形１周期分をそのま
ま波形メモリ１４に記憶するようにしたが、これ
に限らず波形の半周期だけを記憶してもよく、こ
の場合には読み出された半周期波形に対して正・
負の極性を交互に付加して１周期波形とすればよ
い。また、波形メモリ１４に記憶するセグメント
波形は１周期波形に限らず、複数周期（例えば２
周期）分の波形であつてもよい。 また、上記実施例では、楽音信号のアタツク部
については、連続する複数周期波形をそのまま波
形メモリ１４に記憶しておき、これをそのまま読
み出すことにより発生するようにしたが、これに
代えて、アタツク部に関してもこの発明にしたが
つて複数のセグメント波形を波形メモリ１４に記
憶しておき、これを順次切換えて読み出すととも
に、波形切換え時に上述した補間処理を行つて楽
音信号を発生するようにしてもよいことは勿論で
ある。 さらに、上記実施例ではこの発明による楽音信
号発生装置を複音電子楽器に用いた場合につき説
明したが、単音電子楽器にも用いることができる
のは勿論であり、更には電子楽器に限らず楽音を
発生する装置全てに適用できる。 尚、クロスフエードカーブメモリ８４（補間関
数記憶手段）に記憶するカーブ（補間関数）は第
１２図の実線のような増加カーブに限らず、反対
に、破線のような減少カーブであつてもよい。ま
た、アドレス０（補間開始時）及び最大アドレス
（補間終了時）のクロスフエードカーブデータCF
の値（補間関数値すなわち重みづけ係数値）は、
必らずしも完全に０又は最大レベルでなくてもよ
い。 また、上述の実施例では補間のための２つの系
列（サブチヤンネル）は位相発生器１３の段階か
ら別系列で形成されているが、これに限らず、１
周期内のサンプル点を指定するアドレス信号は両
系列共通に発生し、波形指定（スタートアドレス
指定）のみを両系列で別個に行うようにしてもよ
い。 ところで、上述の実施例においては各セグメン
ト波形SEG１，SEG２，…の波形データは波形
メモリ１４に予め準備されており、これを読み出
すことにより各セグメント波形（ひいてはアタツ
ク部の波形）が発生されるようになつている。し
かし、これに限らず、高調波合成方式やデイジタ
ルフイルタ方式などのようにパラメータ（高調波
相対振幅係数やフイルタ係数）に基き所望の楽音
波形を形成する楽音波形形成手段を用いて各セグ
メント波形を発生するようにしてもよい。そのよ
うなパラメータ方式の楽音波形形成手段を用いた
場合におけるこの発明の一実施例を第１７図を参
照して以下説明する。 第１７図において、第２図に示したものと同一
符号が付されたものは同一機能の回路又は装置で
あり、それらに関する説明は省略する。 １周期位相データ発生回路１００は、楽音波形
１周期内の各位相（各サンプル点）を順次指定す
る位相データADRを発生するためのものであり、
第５図の読出し手段２８と同一構成を用いること
ができる。 楽音波形形成回路１０１は、パラメータを用い
た所定の演算によつて該パラメータによつて決定
される形状の楽音波形を形成すると共に前記位相
データ発生回路１００から与えられた位相データ
ADRによつて指定された位相（サンプル点）に
対応してこの楽音波形の形成を行うものである。
この楽音波形形成回路１０１としては、例えば高
調波合成演算によつて所望の楽音波形形成を行う
ものを用いることができる。そのような高調波合
成演算方式の楽音波形形成回路は特公昭52−
16363号公報（各高調波信号を並列的に発生する
タイプ）や特開昭48−90217号公報（各高調波信
号を時分割で発生するタイプ）などで既に周知で
あるため、詳細は省略するが、概略を示せば第１
９図のようである。高調波合成演算方式の場合、
演算に用いるパラメータは、基本波を含む各高調
波の相対振幅係数から成る。第１９図の高調波発
生回路１０７では位相データADRに応じて各高
調波信号（基本波を含む）を発生し、乗算器１０
８では各高調波信号の相対振幅をそれに対応する
相対振幅係数（パラメータ）によつて夫々制御
し、加算合成回路１０９ではそれらを加算合成す
ることにより所望特性の楽音波形を得る。 パラメータメモリ１０２は、楽音の発音開始か
ら終了までの間で離散的にサンプリングした複数
の異なる楽音波形すなわちセグメント波形に関し
て、各セグメント波形の特性（特に形状）を決定
するパラメータを夫々記憶したものである。な
お、この実施例ではアタツク部と他の部分を区別
せずに、アタツク部においても適宜セグメント波
形を離散的にサンプリングするものとする。これ
らの各セグメント波形は前述と同様に符号SEG
に発生順序を示す番号１、２、３…を付加して区
別するものとする。パラメータメモリ１０２では
第４表に示すように各セグメント波形SEG１，
SEG２，…の順位１、２、…に対応するパラメ
ータａ１，ａ２…，ｂ１，ｂ２…，ｃ１，ｃ２…
を各音色Ａ，Ｂ，Ｃ…毎に記憶しており、音色選
択情報TCによつて所定の音色に対応するパラメ
ータ群が選択され、選択されたパラメータ群のう
ちセグメント順位データ発生回路１０３から発生
されたセグメント順位データに対応するパラメー
タが読み出されて楽音波形形成回路１０１に与え
られる。

【表】 …

Claims (1)

1. 【特許請求の範囲】 １ 楽音の発音開始から終了までの間で離散的に
   サンプリングした複数の異なる楽音波形を複数の
   サンプル点に夫々分割し、各サンプル点に対応す
   る波形データを記憶した波形記憶手段と、 発生すべき楽音周波数に応じて前記波形記憶手
   段から所定の楽音波形の波形データを繰返し読み
   出す読出し手段と、 前記波形記憶手段から読み出すべき楽音波形を
   時間的に切換えて指定する波形指定手段と、 読み出すべき楽音波形を切換えるとき、先行す
   る楽音波形からその次の楽音波形に滑らかに移行
   させるよう両楽音波形を重みづけする補間手段と
   を具える楽音信号発生装置において、 前記補間手段が、 楽音波形の切換え開始から終了までの間で時間
   的に変化する重みづけ用の補間関数を記憶した補
   間関数記憶手段と、 前記補間関数記憶手段を順方向に読み出した出
   力と逆方向に読み出した出力によつて前記先行す
   る楽音波形と前記その次の楽音波形の重みづけを
   別々に行う補間制御手段とを含むものであること
   を特徴とする楽音信号発生装置。 ２ 前記補間制御手段は、時間的に変化するアド
   レス信号を発生するアドレス発生手段と、このア
   ドレス信号の値を反転する反転手段とを含み、反
   転したアドレス信号と反転していないアドレス信
   号とによつて前記順方向及び逆方向の読み出しを
   行うようにした特許請求の範囲第１項記載の楽音
   信号発生装置。 ３ 前記アドレス発生手段は、楽音波形が切換わ
   る毎に前記アドレス信号の増減方向を切換えるも
   のである特許請求の範囲第２項記載の楽音信号発
   生装置。 ４ 前記補間関数記憶手段は、複数の前記補間関
   数を記憶しており、音色選択又はその他の選択操
   作に応じて所定の補間関数が選択されるようにし
   た特許請求の範囲第１項記載の楽音信号発生装
   置。 ５ パラメータによつて決定される形状の楽音波
   形を形成すると共に位相データによつて指定され
   た位相に対応して前記楽音波形の形成を行う楽音
   波形形成手段と、 楽音の発音開始から終了までの間で離散的にサ
   ンプリングした複数の異なる楽音波形に関して、
   各楽音波形の形状を決定する前記パラメータを
   夫々記憶したパラメータ記憶手段と、 発生すべき楽音の周波数に応じて変化する前記
   位相データを発生し、前記楽音波形形成手段に与
   える位相データ発生手段と、 前記楽音波形形成手段で形成すべき楽音波形を
   時間的に切換えて指定し、指定した楽音波形に対
   応する前記パラメータを前記パラメータ記憶手段
   から読み出して前記楽音波形形成手段に与える波
   形指定手段と、 形成すべき楽音波形を切換えるとき、先行した
   波形からその次の楽音波形に滑らかに移行させる
   よう両楽音波形を重みづけする補間手段とを具
   え、 前記補間手段が、 楽音波形の切換え開始から終了までの間で時間
   的に変化する重みづけ用の補間関数を記憶した補
   間関数記憶手段と、 前記補間関数記憶手段を順方向に読み出した出
   力と逆方向に読み出した出力によつて前記先行す
   る楽音波形と前記その次の楽音波形の重みづけを
   別々に行う補間制御手段とを含むものであること
   を特徴とする楽音信号発生装置。 ６ 前記パラメータが、基本波を含む各高調波の
   相対振幅係数から成り、前記楽音波形形成手段
   は、前記位相データに応じて発生した各高調波信
   号を対応する前記相対振幅係数で制御し合成する
   ことにより前記楽音波形を形成するものである特
   許請求の範囲第５項記載の楽音信号発生装置。 ７ 前記パラメータが、デイジタルフイルタ係数
   から成り、前記楽音波形形成手段は、前記位相デ
   ータに応じて所定の音源波形信号をデイジタルで
   発生する手段と、前記パラメータとして与えられ
   た前記デイジタルフイルタ係数に従つてフイルタ
   特性が設定され、このフイルタ特性に従つて前記
   音源波形信号を制御するデイジタルフイルタ回路
   とを含むものである特許請求の範囲第５項記載の
   楽音信号発生装置。