JPH11506883A - 分離された主及び修正出力を有するｄａｃ - Google Patents

Abstract

(57)【要約】 デジタル−アナログ変換器（ＤＡＣ）がアナログ入力信号との比較のためにアナログ出力を生成する電荷再分配、２進重み付けされたスイッチトキャパシタ配列を含む逐次比較型のアナログ−デジタル（Ａ／Ｄ）変換器。第２スイッチトキャパシタＤＡＣは、Ａ／Ｄ変換ＤＡＣからのアナログ信号と合同するために、誤差修正信号を展開するために用いられる。変換ＤＡＣ配列は、比較器の１つの入力端子に接続され、誤差修正ＤＡＣ配列が他の比較器入力端子に接続され、配列が比較器入力回路の平衡容量負荷を形成しながら、必要とされたコンデンサ数を減少させる。

Description

【発明の詳細な説明】 分離された主及び修正出力を有するＤＡＣ 技術分野 この発明は、逐次比較アナログ−デジタル（Ａ／Ｄ）変換器に関する。この変 換器は、逐次比較アルゴリズムを実行するデジタル−アナログ変換器（ＤＡＣ） ，を使用する。この発明は、特にＤＡＣが誤差修正のためのキャパシタの更なる 配列と共にスイッチトキャパシタ配列を含むＡ／Ｄ変換器に関する。 背景技術 高速の逐次比較アナログ−デジタル変換を実施するために、電荷再分配２進重 み付けされたスイッチトキャパシタ配列を有するＤＡＣを用いることは、しばら くの間公知であった。また、重み付けされたキャパシタ配列の線形誤差を減少さ せ、従って約１０ビットから約１６ビットにＡ／Ｄ変換器の分解能を拡張する誤 差修正技術を用いることも知られている。例えば、タン氏の米国特許第４，３９ ９，４２６号は、逐次比較レジスタ（ＳＡＲ）からのデジタル信号に応答してア ナログ信号を展開するために２進重み付けされたスイッチトキャパシタＤＡＣ配 列を持つＡ／Ｄ変換器を開示している。ＳＡＲは、１つの入力端子がＤＡＣキャ パシタ配列の出力用の加算ノードの役目を果たす比較器の出力によって制御され る。 また、上記に参照された’４２６特許は、誤差修正目的のために上記比較器の 加算ノードに接続された第２の２進重み付けされたスイッチトキャパシタ配列を 含む。この第２のキャパシタ配列は、第１（Ａ／Ｄ変換）配列のキャパシタの不 整合を補償するために、誤差修正信号を展開する校正アルゴリズムを実行するこ とに使用された。２組のキャパシタ配列からの信号は、比較器の入力端子での加 算ノードすなわち不平衡型構築で合同している。基板内回路（ＩＣチップ上の回 路）は、第１（Ａ／Ｄ）配列のキャパシタ用の誤差修正信号を展開及び記憶する 校正アルゴリズムを指図する。 スイッチトキャパシタ電荷再分配ＤＡＣは、スイッチが開かれる時に、ある誤 差を導入する。これらの誤差は、上記’４２６特許で記述されるように、両Ａ／ Ｄ変換配列のキャパシタ及び誤差修正配列のキャパシタが共通の加算ノードすな わち比較器の１つの入力端子に接続された不平衡型キャパシタ配列構築で除くこ とが難しい。また、’４２６特許で示されないが、比較器の入力で同相モード影 響を最小化させる平衡型整合を形成するために、比較器の他の入力端子に、加算 ノードに接続されたスイッチトキャパシタ配列に整合するダミーキャパシタ配列 を接続することも知られている。このような追加のダミーキャパシタ配列は、そ のＡ／Ｄ変換及び誤差修正キャパシタ配列を有する’４２６特許の配列と共に用 いられた時に、キャパシタ用に好ましくなく広いチップ領域を要求する束縛を課 し、それに加えて、比較器入力回路に接続された合計容量の大きさの故にＳＮ比 の望まない減少を生成する。 発明の開示 以下に詳細に記述されるべき発明の実施例において、そのＤＡＣのキャパシタ （コンデンサ）における２進加重不整合の故に、両電荷再分配ＤＡＣ及び線形誤 差を訂正するためにスイッチトキャパシタの群を用いた逐次比較型のＡ／Ｄ変換 器が提供される。新規なＡ／Ｄ変換器のスイッチトキャパシタは、回路の２つの 側すなわち逐次比較比較器の２つの入力端子に各々接続された第１及び第２の好 ましくは同一組のキャパシタ配列に配列され、それによって、比較器入力回路の 容量性負荷の平衡整合の利益を得ている。 現在好ましい実施例において、これらの２組のキャパシタ配列の各々は、ここ に（１）ＭＳＢ配列、（２）ｓｕｂｄａｃ配列及び（３）ｓｕｂ／ｓｕｂｄａｃ 配列と称する３つの別の配列を備える。この実施例において、このような３組の キャパシタ配列の各々は、１８ビットの分解能能力を形成する１８個の機能的に スイッチできるキャパシタを含む。 このＡ／Ｄ変換器の第１組のキャパシタ配列のビット１〜１６は、比較器の非 反転入力端子に接続された１６ビットＤＡＣとして用いられ、アナログ入力信号 に対応する１６ビットデジタル出力信号を生成する通常の逐次比較順序（手順） を実行する。この第１組の配列の他の２つの使用可能ビット（ビット１７及び１ ８）は使用していない。 他方、第２組のキャパシタ配列は、比較器１８の反転端子に接続される。これ らの配列のビット１０〜１８は、誤差修正校正順序期間中に、第１組の配列すな わちＭＳＢ配列のための最大重要ビットのキャパシタ用の校正係数を展開するた めに、９ビットＤＡＣとして使用された。その後、これらの校正係数は、一度確 立した時に、各Ａ／Ｄ変換サイクル期間中に用いられて、さもなければ第１組の 配列のＭＳＢキャパシタ群間での不整合の故に発生する誤差の線形化補正を形成 する。第２組の配列のビット１〜９は使用していない。 通常のＡ／Ｄ変換サイクルを実行するために使用されたスイッチトキャパシタ は全て比較器の１つの入力端子に接続され、一方誤差修正のために使われたキャ パシタが全て比較器の他の入力端子に接続されることが理解される。たとえ２組 のキャパシタ配列が上記’４２６特許のような単一加算ノードでなく比較器入力 回路の反対側に接続されたとしても、この分割した加算ノード配列がＤＡＣ変換 信号との誤差修正信号の合同に全く効果的なことは、発見された。この新規な構 築は、特にキャパシタの総和従って必要なチップ領域を減少させ、勿論比較器入 力端子に接続された全容量を減少させ、それによって入力回路の容量負荷の存在 に起因する信号の減衰を最小限にすることによってノイズの影響を最小限にする 重要な利点を持っている。 発明の他の目的、面及び利点は、添付図面を参照した発明の好ましい実施例の 以下の説明から一部が指摘され一部が明白になる。 図面の簡単な説明 図１は、本発明に従うＡ／Ｄ変換器の主要素子を示すシステムブロック図であ る。 図２は、比較器の２つの入力端子に各々接続された２組の同一なキャパシタ配 列の１つの詳細を示す。 発明を実施するための最良の形熊 今図１を参照して、逐次比較Ａ／Ｄ変換器は、デジタル信号に変換されるべき アナログ信号Ｖ_INを受信する入力端子１０を含む。この入力信号は、端子１４及 び接地結線からの基準電圧Ｖ_REFと共に第１組のスイッチトキャパシタ配列１２ に指向される。図２に示すように配列１２の組において、（１）ＭＳＢ配列、（ ２）ｓｕｂｄａｃ配列及び（３）ｓｕｂ／ｓｕｂｄａｃ配列として参照される３ 組の別のキャパシタ配列がある。全ての３組の配列は、容量的に相互に結合され 、今図１に戻ると、比較器１８の非反転入力端子１６に結合される。 第２組のスイッチトキャパシタ配列２０は、比較器１８の反転入力端子２２に 接続され、基準電圧Ｖ_REF及び接地結線が形成される。キャパシタ配列組２０は 、２組の配列が比較器入力回路の対称な容量性負荷を形成するように、第１配列 組１２と全く同一である。 図２を参照して、キャパシタ配列１２は通常の逐次比較Ａ／Ｄ変換アルゴリズ ムを実行するＤＡＣとして使用された１６個のスイッチ制御できる容量性ビット Ｃ１〜Ｃ１６を形成する。このプロセスにおいて、逐次比較レジスタ（ＳＡＲ） ３０（図１を参照）は、第１組のキャパシタ配列１２の１６ビットＤＡＣに１６ ビットの逐次比較語（ＳＡワード）を供給し、このＤＡＣの出力が比較器１８に よってアナログ入力Ｖ_INと比較される。このような各比較毎の比較器の出力はア ナログ入力信号に相当するＳＡワード（及びデジタル出力信号）の個々のビット を確定するために、比較手順の実施にＳＡＲ３０を起動する制御ロジック３２に 指向される。デジタルスイッチ制御回路３４は、変換過程の間に必要なスイッチ 機能を実行するために、両方の組の配列毎に形成される。 この結果が達成された逐次比較プロセスは、先行技術で十分に確立され、この ようなプロセスを実行するための種々の技術の詳細が多数の公報で得られる。そ の理由のためにこのような詳細は、提示を簡単にするために、この記述で省略さ れている。 第２組のキャパシタ配列２０は、ＳＡＲ３０によって通電され得るＡ／Ｄ変換 ビットＣ１〜Ｃ７の何れか１つ用に補正信号を入れる校正ＤＡＣとして機能する １組のスイッチトキャパシタビットＣ１０〜Ｃ１８を含む。校正ＤＡＣのビット を各々通電させるか否かを決定する校正係数は、例えば薄膜メモリでもよい校正 係数読出専用メモリ（ＲＯＭ）４０に記憶される。開示された実施例において、 これらの係数の計算及び記憶はチップの製造時に実行される。それ故に、この計 算を実行するために必要な順序を指図する回路は、チップ外にあり、その後薄膜 ＲＯＭ４０にトリミングされた校正係数を確定するためにプローブで１度使用さ れる。デジタルスイッチ制御回路３４は、校正係数のこの決定に付随するキャパ シタ切換操作の期間中に、チップ外回路によって制御された信号によって起動さ れ、ライン３６を通して制御ロジック３２に出力される。 本実施例において、ＳＡＲ３０が比較器３０によって検査（比較）されるべき １６ビットＳＡワードのビットを提供する毎に、１６ビット順序（序列）におけ るそのビット番号を識別するために、ライン４２上にビット−カウントを生成す る。逐次比較ワードの合計１６ビットによって、ライン４２上のビット−カウン トは、選択されたビット毎に校正係数のアドレスを代表する４ビットを持ってい る。これら記憶された校正係数は、例えば１２ビット幅であってもよい。 選択されたＳＡワードのビットが検査されている間、対応の校正係数はＲＯＭ ４０から加算器４４のＡポートに指向されて、既に誤差修正に必要であると理解 され、従ってＳＡワードのより高い高次ビットの過去の比較期間中にレジスタに 記憶された他の校正係数と（代数学的）に合同させられる。現在オンの全ビット 用の校正係数のこの合計は、ライン４６によってキャパシタ配列２０に指向され て、（デジタルスイッチ制御回路３４の起動を通して）校正ＤＡＣから対応の誤 差修正信号を展開する。この補正信号は、そのＳＡワードのビットが通電すべき か否かを決定する目的のために比較器１８でＡ／Ｄ変換ＤＡＣ（配列１２）から の信号と合同している。校正係数の和もライン４８によって、記憶用に使用でき るレジスタ５０に指向される。 もし、制御ロジック３２がその後検査されるべきＳＡワードのそのビットを放 置するのを決定するならば、検査ビット毎に１つを含む校正係数の和は、制御ロ ジック３２からのライン５２上の信号の制御下でレジスタ５０に移されて、他の 校正係数と合同される。もし、制御ロジックがＳＡワードのそのビットをオフに するならば、レジスタ５０は更新されず、現在の検査ビットのための校正係数が セーブされない。全てのＳＡワードビットが比較検査された時には、加算器４４ が最後のＳＡワードに対応する合成補正信号を含んでいる。このプロセスの間に おいて、この９ビット合成補正信号は、１２ビットの合計を丸めた後に、第２比 較器配列２０中の校正ＤＡＣに即ち、検査される完全なＳＡワードの全ビット毎 にアナログ補正信号を順に展開するこれらの配列のビット１０〜１８に指向され る。校正係数は記憶され、拡張部分は、まるめ誤差を避けるために、１２ビット の精度で行なわれる。 第２配列２０の校正ＤＡＣは、Ａ／Ｄ変換において上位配列１２のＤＡＣが使 用しないビットに対応する２つの追加のビット（Ｃ１７とＣ１８）を含むことが 注目することができる。これら２つの追加ビットの分解能が１６ビットＬＳＢの １／４で校正ＤＡＣに必要である。また、Ｃ７Ａは、記述されるように従来の逐 次比較（ＳＡ）アルゴリズムのどんな部分も構成しないが、この開示の主題でな い入力サンプリング及び動的誤差修正のために含むことは注目され得る。Ｃ_C1及 びＣ_C2の値は、単位容量に近似する分数であり、配列の両方の組のＣ１〜Ｃ１８ の連続の２進加重を形成するよう計算されている。特に、これらの合同キャパシ タはＣ₇のそれの１／２としてＣ₈及びＣ₁₂のそれの１／２としてＣ₁₃を確立する 値を持っている。 ＲＯＭ４０のために校正係数を計算する処理手順は、例えば、１９８４年１２ 月のＩＥＥＥ誌「半導体電気回路」に現われた彼らの文献『自己校正１５ビット ＣＭＯＳ型Ａ／Ｄ変換器』中のＨ．Ｓ．リー氏等の教示に基づくことができる。 もし所望されるならば、校正プロセスは、リー氏等の文献で記述された処理手順 を実行する基板内回路の点線ブロックで説明された校正ロジック６０によって指 向することができる。係数は、例えばリー氏等のその文献で提案されるように、 チップが給電される時はいつでも自動的に計算することができる。このような基 板内自己校正において、ＲＯＭは、計算された校正係数の変化に適応するように ランダム・アクセス・メモリ（ＲＡＭ）と置換され得る。他の変形は、当該分野 の熟練者に明らかなように、ロジックシステムで必要になり得る。 発明の好ましい実施例は、ここに詳細に開示されたが、発明を説明する目的の ためであり、ここに請求された発明を更に実施しながら、多くの変形が当該技術 者によってなされることが明らかであるので、必然的に発明の視野を制限するも のとして解釈されるべきでないことは理解されることである。

Claims (1)

1. 【特許請求の範囲】 １、第１及び第２入力端子群と出力とを持つ比較器と、 各一電極が前記第１入力端子群の各々に結合された第１群のコンデンサと、 前記比較器の出力に接続されると共に、前記第１群のコンデンサに予め選択さ れた電圧を選択的に接続する手段を含むロジック手段と、 各一電極が前記第２入力端子群の各々に結合された第２群のコンデンサとを備 え、 前記第１群のコンデンサ中の選択されたコンデンサの不整合の影響を減少させ るために、前記第２入力端子で誤差修正信号を生成するように操作される、電荷 再分配アナログ−デジタル変換器から形成される集積回路（ＩＣ）チップ。 ２、前記第１及び第２群のコンデンサは、各々が各同一の複数のコンデンサ配 列を形成する請求項１記載の装置。 ３、前記第１及び第２群のコンデンサの少なくとも部分が２進重み付けされた 配列として配列される請求項２記載の装置。 ４、前記第１及び第２群のコンデンサは、配列がコンデンサによって相互に結 合されたコンデンサの３倍配列の部分を形成する請求項３記載の装置。 ５、前記ロジック手段は、前記誤差修正信号を確定する校正係数を展開するた めに、自己−校正アルゴリズムを実行する手段を含む請求項１記載の装置。 ６、前記第１群のコンデンサが、最大重要ビットから最小重要ビットに連続２ 進加重を形成するために配列される請求項１記載の装置。 ７、逐次比較ワードのビットを第１群のスイッチトキャパシタに供給して、対 応のアナログ信号を生成し、 前記アナログ信号を比較器の１つの入力端子に向け、 前記逐次比較ワードの各個々のビット毎にアナログ補正信号を展開する第２群 のスイッチトキャパシタ用の制御信号を展開するために、記憶された校正係数を 用い、 比較器の他の入力端子に前記補正信号を向けて、前記アナログ信号との合計に 影響させ、 逐次比較処理を制御するロジック手段に前記比較器の出力を向けて、最終のデ ジタル出力信号のビットを各々決定するステップを備えた逐次比較プロセスによ ってアナログ信号をデジタル信号に変換する方法。