JPH11297930A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH11297930A JPH11297930A JP10094673A JP9467398A JPH11297930A JP H11297930 A JPH11297930 A JP H11297930A JP 10094673 A JP10094673 A JP 10094673A JP 9467398 A JP9467398 A JP 9467398A JP H11297930 A JPH11297930 A JP H11297930A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- overvoltage protection
- protection circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 230000005669 field effect Effects 0.000 claims description 47
- 238000000059 patterning Methods 0.000 claims description 16
- 230000003068 static effect Effects 0.000 description 24
- 230000005611 electricity Effects 0.000 description 23
- 230000003071 parasitic effect Effects 0.000 description 22
- 239000004020 conductor Substances 0.000 description 10
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 230000006378 damage Effects 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 過電圧保護回路を適切に動作させることによ
り、信頼性を向上させる。 【解決手段】 本発明の半導体集積回路は、入力初段回
路５０を構成するｎＭＯＳトランジスタ５２のソース電
極５２ｓが接地配線５４と接続され、接地配線５４とｎ
ＭＯＳトランジスタ５２のゲート電極５２ｇとの間に、
過電圧保護回路１０が接続されている。ソース電極５２
ｓと過電圧保護回路１０との間の配線抵抗は、極めて小
さい。したがって、ｎＭＯＳトランジスタ５２と過電圧
保護回路１０との過電圧発生時の印加電圧値が同じにな
るので、過電圧保護回路１０が適切に動作し、これによ
りｎＭＯＳトランジスタ５２を保護できる。
り、信頼性を向上させる。 【解決手段】 本発明の半導体集積回路は、入力初段回
路５０を構成するｎＭＯＳトランジスタ５２のソース電
極５２ｓが接地配線５４と接続され、接地配線５４とｎ
ＭＯＳトランジスタ５２のゲート電極５２ｇとの間に、
過電圧保護回路１０が接続されている。ソース電極５２
ｓと過電圧保護回路１０との間の配線抵抗は、極めて小
さい。したがって、ｎＭＯＳトランジスタ５２と過電圧
保護回路１０との過電圧発生時の印加電圧値が同じにな
るので、過電圧保護回路１０が適切に動作し、これによ
りｎＭＯＳトランジスタ５２を保護できる。
Description
【０００１】
【発明の属する技術分野】本発明は、静電気による破壊
を防止する過電圧保護回路を備えた半導体集積回路に関
する。
を防止する過電圧保護回路を備えた半導体集積回路に関
する。
【０００２】
【従来の技術】半導体集積回路は、多数の半導体デバイ
スからなるチップがパッケージ内に収容され、チップに
電気的に接続されたピンがパッケージから突き出た構造
になっている。半導体集積回路を選別、梱包、搬送又は
使用する際に外部物体との接触によりチップが正又は負
に帯電し、その後ピンが導電体と接触した時に、チップ
→ピン→導電体という経路で静電気が放電される。この
とき、チップ内では、入力初段回路の例えばｎＭＯＳト
ランジスタのゲート酸化膜が破壊されることがある。こ
の現象は、「ＣＤＭ（ｃｈａｒｇｅｄ ｄｅｖｉｃｅ
ｍｏｄｅｌ）による破壊」と呼ばれている。
スからなるチップがパッケージ内に収容され、チップに
電気的に接続されたピンがパッケージから突き出た構造
になっている。半導体集積回路を選別、梱包、搬送又は
使用する際に外部物体との接触によりチップが正又は負
に帯電し、その後ピンが導電体と接触した時に、チップ
→ピン→導電体という経路で静電気が放電される。この
とき、チップ内では、入力初段回路の例えばｎＭＯＳト
ランジスタのゲート酸化膜が破壊されることがある。こ
の現象は、「ＣＤＭ（ｃｈａｒｇｅｄ ｄｅｖｉｃｅ
ｍｏｄｅｌ）による破壊」と呼ばれている。
【０００３】ＣＤＭによる破壊を防止するには、入力初
段回路における入力配線と接地配線との間の電位差をな
くすようにすれば良い。そのために、入力初段回路の入
力配線と接地配線との間に、電位差を吸収する過電圧保
護回路を配置する。
段回路における入力配線と接地配線との間の電位差をな
くすようにすれば良い。そのために、入力初段回路の入
力配線と接地配線との間に、電位差を吸収する過電圧保
護回路を配置する。
【０００４】図５は、このような従来の半導体集積回路
を示す等価回路図である。以下、この図面に基づき説明
する。
を示す等価回路図である。以下、この図面に基づき説明
する。
【０００５】従来の半導体集積回路は、入力初段回路５
０を構成するｎＭＯＳトランジスタ５２のソース電極５
２ｓが接地配線５４に接続され、接地配線５６とｎＭＯ
Ｓトランジスタ５２のゲート電極５２ｇとの間に過電圧
保護回路５８が接続されている。過電圧保護回路５８
は、ゲート電極５８１ｇとソース電極５８１ｓとが接続
されたｎＭＯＳトランジスタ構造の放電素子５８１と、
ゲート電極のないｎＭＯＳトランジスタ構造の放電素子
５８２とからなる。放電素子５８１，５８２は、それぞ
れのドレイン電極５８１ｄ，５８２ｄがｎＭＯＳトラン
ジスタ５２のゲート電極５２ｇに接続され、それぞれの
ソース電極５８１ｓ，５８２ｓがｎＭＯＳトランジスタ
５２のソース電極５２ｓに接続されている。
０を構成するｎＭＯＳトランジスタ５２のソース電極５
２ｓが接地配線５４に接続され、接地配線５６とｎＭＯ
Ｓトランジスタ５２のゲート電極５２ｇとの間に過電圧
保護回路５８が接続されている。過電圧保護回路５８
は、ゲート電極５８１ｇとソース電極５８１ｓとが接続
されたｎＭＯＳトランジスタ構造の放電素子５８１と、
ゲート電極のないｎＭＯＳトランジスタ構造の放電素子
５８２とからなる。放電素子５８１，５８２は、それぞ
れのドレイン電極５８１ｄ，５８２ｄがｎＭＯＳトラン
ジスタ５２のゲート電極５２ｇに接続され、それぞれの
ソース電極５８１ｓ，５８２ｓがｎＭＯＳトランジスタ
５２のソース電極５２ｓに接続されている。
【０００６】入力初段回路５０には、ｐＭＯＳトランジ
スタ６０が付設されている。ｎＭＯＳトランジスタ５２
及びｐＭＯＳトランジスタ６０のゲート電極５２ｇ，６
０ｇと、入力パッド６２とは、入力配線６４で接続され
ている。接地配線５６と入力パッド６２との間には、も
う一つの過電圧保護回路６８が接続されている。過電圧
保護回路６８は、過電圧保護回路５８とほぼ同じ構成で
異なる大きさであり、放電素子６８１，６８２からな
る。寄生抵抗５４ｒ，５６ｒは、接地配線５４，５６の
有する抵抗値である。寄生抵抗６４ｒは、入力配線６４
の有する抵抗値である。なお、過電圧保護回路６８は、
主として入力パッド６２に印加された過電圧（ＥＳＤ）
に対して、ｎＭＯＳトランジスタ５２を保護するもので
ある。コンタクトホール７４ｃ，６４ｃ，５４ｃ，５８
ｄｃ，５８ｇｃ，５６１ｃ，５６２ｃ，、電源配線７
４、接地パッド７０等については後述する。
スタ６０が付設されている。ｎＭＯＳトランジスタ５２
及びｐＭＯＳトランジスタ６０のゲート電極５２ｇ，６
０ｇと、入力パッド６２とは、入力配線６４で接続され
ている。接地配線５６と入力パッド６２との間には、も
う一つの過電圧保護回路６８が接続されている。過電圧
保護回路６８は、過電圧保護回路５８とほぼ同じ構成で
異なる大きさであり、放電素子６８１，６８２からな
る。寄生抵抗５４ｒ，５６ｒは、接地配線５４，５６の
有する抵抗値である。寄生抵抗６４ｒは、入力配線６４
の有する抵抗値である。なお、過電圧保護回路６８は、
主として入力パッド６２に印加された過電圧（ＥＳＤ）
に対して、ｎＭＯＳトランジスタ５２を保護するもので
ある。コンタクトホール７４ｃ，６４ｃ，５４ｃ，５８
ｄｃ，５８ｇｃ，５６１ｃ，５６２ｃ，、電源配線７
４、接地パッド７０等については後述する。
【０００７】図６は、図５の半導体集積回路のチップ全
体を示す平面図である。以下、図５及び図６に基づき説
明する。ただし、図６において図５と同一部分は、同一
符合を付すことにより重複説明を省略する。
体を示す平面図である。以下、図５及び図６に基づき説
明する。ただし、図６において図５と同一部分は、同一
符合を付すことにより重複説明を省略する。
【０００８】チップ６９において、接地配線５４，５
６，６６は、接地パッド７０の近傍で互いに接続されて
いる。したがって、寄生抵抗５４ｒは、入力初段回路５
０から接地パッド７０までの接地配線５４の抵抗値であ
る。寄生抵抗５６ｒは、過電圧保護回路５８から接地パ
ッド７０までの接地配線５６の抵抗値である。接地配線
５４は入力初段回路用、接地配線５６は保護回路用、接
地配線６６は内部セル用である。また、図示しない電源
配線は、電源パッド７２に接続されている。
６，６６は、接地パッド７０の近傍で互いに接続されて
いる。したがって、寄生抵抗５４ｒは、入力初段回路５
０から接地パッド７０までの接地配線５４の抵抗値であ
る。寄生抵抗５６ｒは、過電圧保護回路５８から接地パ
ッド７０までの接地配線５６の抵抗値である。接地配線
５４は入力初段回路用、接地配線５６は保護回路用、接
地配線６６は内部セル用である。また、図示しない電源
配線は、電源パッド７２に接続されている。
【０００９】図７は、図５の半導体集積回路における配
線及び拡散層の一部を示す平面図である。以下、図５乃
至図７に基づき説明する。ただし、図７において図５及
び図６と同一部分は、同一符合を付すことにより重複説
明を省略する。
線及び拡散層の一部を示す平面図である。以下、図５乃
至図７に基づき説明する。ただし、図７において図５及
び図６と同一部分は、同一符合を付すことにより重複説
明を省略する。
【００１０】ｐＭＯＳトランジスタ６０のソース電極６
０ｓ及びドレイン電極６０ｄには、ソース領域及びドレ
イン領域としてのｐ+ 層６０ｐが形成されている。ｐＭ
ＯＳトランジスタ６０の周囲には、ガードリングとして
のｎ+ 層６０ｎが形成されている。ｎＭＯＳトランジス
タ５２のソース電極５２ｓ及びドレイン電極５２ｄに
は、ソース領域及びドレイン領域としてのｎ+ 層５２ｎ
が形成されている。ｎＭＯＳトランジスタ５２の周囲に
は、ガードリングとしてのｐ+ 層５２ｐが形成されてい
る。放電素子５８１，５８２のソース電極５８１ｓ，５
８２ｓ及びドレイン電極５８１ｄ，５８２ｄには、ソー
ス領域及びドレイン領域としてのｎ+ 層５８１ｎ，５８
２ｎが形成されている。放電素子５８１，５８２の周囲
には、ガードリングとしてのｐ+ 層５８ｐが形成されて
いる。
０ｓ及びドレイン電極６０ｄには、ソース領域及びドレ
イン領域としてのｐ+ 層６０ｐが形成されている。ｐＭ
ＯＳトランジスタ６０の周囲には、ガードリングとして
のｎ+ 層６０ｎが形成されている。ｎＭＯＳトランジス
タ５２のソース電極５２ｓ及びドレイン電極５２ｄに
は、ソース領域及びドレイン領域としてのｎ+ 層５２ｎ
が形成されている。ｎＭＯＳトランジスタ５２の周囲に
は、ガードリングとしてのｐ+ 層５２ｐが形成されてい
る。放電素子５８１，５８２のソース電極５８１ｓ，５
８２ｓ及びドレイン電極５８１ｄ，５８２ｄには、ソー
ス領域及びドレイン領域としてのｎ+ 層５８１ｎ，５８
２ｎが形成されている。放電素子５８１，５８２の周囲
には、ガードリングとしてのｐ+ 層５８ｐが形成されて
いる。
【００１１】電源配線７４とソース電極６０ｓとは、コ
ンタクトホール７４ｃによって接続されている。ドレイ
ン電極６０ｄとドレイン電極５２ｄとは、互いに接続さ
れている。接地配線５４とソース電極５２ｓとは、コン
タクトホール５４ｃによって接続されている。入力配線
６４とゲート電極５２ｇ，６０ｇとは、コンタクトホー
ル６４ｃによって接続されている。入力配線６４とドレ
イン電極５８１ｄ，５８２ｄとは、互いに接続されてい
る。接地配線５６とソース電極５８１ｓ，５８２ｓと
は、コンタクトホール５６１ｃ，５６２ｃによって接続
されている。ソース電極５８１ｓとゲート電極５８１ｇ
とは、コンタクトホール５８ｇｃによって接続されてい
る。コンタクトホール６０ｓｃ，６０ｄｃ，５２ｓｃ，
５２ｄｃ，５８１ｓｃ，５８２ｓｃ，５８ｄｃは、各電
極と各半導体層とを接続するものである。入力配線６
４、ソース電極６０ｓ，５２ｓ，５８１ｓ，５８２ｓ、
ドレイン電極６０ｄ，５２ｄ，５８１ｄ，５８２ｄ等は
同じ電極層をパターニングして形成されている。接地配
線５４，５６、電源配線７４等は同じ配線層をパターニ
ングして形成されている。この電極層の上に図示しない
絶縁膜を介して配線層が積層されている。この絶縁膜に
穿設されているのが、コンタクトホール７４ｃ，５４
ｃ，５６１ｃ，５６２ｃである。
ンタクトホール７４ｃによって接続されている。ドレイ
ン電極６０ｄとドレイン電極５２ｄとは、互いに接続さ
れている。接地配線５４とソース電極５２ｓとは、コン
タクトホール５４ｃによって接続されている。入力配線
６４とゲート電極５２ｇ，６０ｇとは、コンタクトホー
ル６４ｃによって接続されている。入力配線６４とドレ
イン電極５８１ｄ，５８２ｄとは、互いに接続されてい
る。接地配線５６とソース電極５８１ｓ，５８２ｓと
は、コンタクトホール５６１ｃ，５６２ｃによって接続
されている。ソース電極５８１ｓとゲート電極５８１ｇ
とは、コンタクトホール５８ｇｃによって接続されてい
る。コンタクトホール６０ｓｃ，６０ｄｃ，５２ｓｃ，
５２ｄｃ，５８１ｓｃ，５８２ｓｃ，５８ｄｃは、各電
極と各半導体層とを接続するものである。入力配線６
４、ソース電極６０ｓ，５２ｓ，５８１ｓ，５８２ｓ、
ドレイン電極６０ｄ，５２ｄ，５８１ｄ，５８２ｄ等は
同じ電極層をパターニングして形成されている。接地配
線５４，５６、電源配線７４等は同じ配線層をパターニ
ングして形成されている。この電極層の上に図示しない
絶縁膜を介して配線層が積層されている。この絶縁膜に
穿設されているのが、コンタクトホール７４ｃ，５４
ｃ，５６１ｃ，５６２ｃである。
【００１２】次に、過電圧保護回路５８の動作を図５乃
至図７に基づき説明する。
至図７に基づき説明する。
【００１３】静電気によってチップ６９が例えば正に帯
電した状態で、入力パッド６２に接続されているピン
（図示せず）が導電体と接触したとする。すると、放電
素子５８１，５８２が導通することにより、接地配線５
４，５６→過電圧保護回路５８→入力パッド６２、とい
う経路を通って静電気が放電される。このとき、ｎＭＯ
Ｓトランジスタ５２のソース電極５２ｓ−ゲート電極５
２ｇ間に、過電圧が発生する。この過電圧からｎＭＯＳ
トランジスタ５２を保護するために、過電圧保護回路５
８が動作する。すなわち、放電素子５８１，５８２が導
通することにより、ソース電極５２ｓ−ゲート電極５２
ｇ間の過電圧を吸収する。このようにして、ｎＭＯＳト
ランジスタ５２のゲート電極酸化膜の、ＣＤＭによる破
壊を防いでいる。
電した状態で、入力パッド６２に接続されているピン
（図示せず）が導電体と接触したとする。すると、放電
素子５８１，５８２が導通することにより、接地配線５
４，５６→過電圧保護回路５８→入力パッド６２、とい
う経路を通って静電気が放電される。このとき、ｎＭＯ
Ｓトランジスタ５２のソース電極５２ｓ−ゲート電極５
２ｇ間に、過電圧が発生する。この過電圧からｎＭＯＳ
トランジスタ５２を保護するために、過電圧保護回路５
８が動作する。すなわち、放電素子５８１，５８２が導
通することにより、ソース電極５２ｓ−ゲート電極５２
ｇ間の過電圧を吸収する。このようにして、ｎＭＯＳト
ランジスタ５２のゲート電極酸化膜の、ＣＤＭによる破
壊を防いでいる。
【００１４】
【発明が解決しようとする課題】図５では、二つの過電
圧保護回路５８，６８が設けられている。ここで、過電
圧保護回路６８は主に入力パッド６２に静電気等が印加
された場合に働き、過電圧保護回路５８はチップが帯電
した場合に働く。すなわち、過電圧保護回路６８はＥＳ
Ｄ（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ
ｄａｍａｇｅ）対策用であり、過電圧保護回路５８は
前述したＣＤＭ対策用である。したがって、図６に示す
ように、過電圧保護回路６８は入力パッド６２の近傍に
配置され、過電圧保護回路５８は入力初段回路５０の近
傍に配置される（図７参照）。このため、入力初段回路
５０の接地接続端であるコンタクトホール５４ｃと、過
電圧保護回路５８の接地接続端であるコンタクトホール
５６１ｃ，５６２ｃとの間には、接地配線５４の寄生抵
抗５４ｒ及び接地配線５６の寄生抵抗５６ｒが存在す
る。したがって、入力初段回路５０の接地電位と過電圧
保護回路５８の接地電位とは異なるものとなる。これに
より、静電気の放電時に寄生抵抗５４ｒ，５６ｒの電圧
降下が発生するので、過電圧保護回路５８は必ずしもソ
ース電極５２ｓ−ゲート電極５２ｇ間電圧によって動作
するとは限らない。したがって、過電圧保護回路５８が
適切に動作しないことがあった。
圧保護回路５８，６８が設けられている。ここで、過電
圧保護回路６８は主に入力パッド６２に静電気等が印加
された場合に働き、過電圧保護回路５８はチップが帯電
した場合に働く。すなわち、過電圧保護回路６８はＥＳ
Ｄ（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ
ｄａｍａｇｅ）対策用であり、過電圧保護回路５８は
前述したＣＤＭ対策用である。したがって、図６に示す
ように、過電圧保護回路６８は入力パッド６２の近傍に
配置され、過電圧保護回路５８は入力初段回路５０の近
傍に配置される（図７参照）。このため、入力初段回路
５０の接地接続端であるコンタクトホール５４ｃと、過
電圧保護回路５８の接地接続端であるコンタクトホール
５６１ｃ，５６２ｃとの間には、接地配線５４の寄生抵
抗５４ｒ及び接地配線５６の寄生抵抗５６ｒが存在す
る。したがって、入力初段回路５０の接地電位と過電圧
保護回路５８の接地電位とは異なるものとなる。これに
より、静電気の放電時に寄生抵抗５４ｒ，５６ｒの電圧
降下が発生するので、過電圧保護回路５８は必ずしもソ
ース電極５２ｓ−ゲート電極５２ｇ間電圧によって動作
するとは限らない。したがって、過電圧保護回路５８が
適切に動作しないことがあった。
【００１５】
【発明の目的】そこで、本発明の目的は、過電圧保護回
路を適切に動作させることにより、信頼性を向上させ
た、半導体集積回路を提供することにある。
路を適切に動作させることにより、信頼性を向上させ
た、半導体集積回路を提供することにある。
【００１６】
【課題を解決するための手段】本発明に係る半導体集積
回路は、入力配線に接続されたトランジスタが、複数の
接地配線のうちのいずれか一つと接続された構造を有す
る半導体集積回路において、前記トランジスタが接続さ
れた前記接地配線と、前記入力配線との間に、過電圧保
護回路が接続されたものである。トランジスタとして
は、電界効果トランジスタ、バイポーラトランジスタ、
静電誘導トランジスタ等が挙げられる。電界効果トラン
ジスタとしては、ｎＭＯＳトランジスタ、ｐＭＯＳトラ
ンジスタ等が挙げられる。
回路は、入力配線に接続されたトランジスタが、複数の
接地配線のうちのいずれか一つと接続された構造を有す
る半導体集積回路において、前記トランジスタが接続さ
れた前記接地配線と、前記入力配線との間に、過電圧保
護回路が接続されたものである。トランジスタとして
は、電界効果トランジスタ、バイポーラトランジスタ、
静電誘導トランジスタ等が挙げられる。電界効果トラン
ジスタとしては、ｎＭＯＳトランジスタ、ｐＭＯＳトラ
ンジスタ等が挙げられる。
【００１７】静電気によってチップが帯電した状態で、
ある入力パッドに接続されているピンが導電体と接触す
ると、チップ内の接地配線から入力パッドへ向けて静電
気が放電される。このとき、その入力パッドに接続され
ている初段入力回路では、トランジスタの電極間に過電
圧が発生する。この過電圧を吸収するために、過電圧保
護回路が動作する。
ある入力パッドに接続されているピンが導電体と接触す
ると、チップ内の接地配線から入力パッドへ向けて静電
気が放電される。このとき、その入力パッドに接続され
ている初段入力回路では、トランジスタの電極間に過電
圧が発生する。この過電圧を吸収するために、過電圧保
護回路が動作する。
【００１８】従来技術における過電圧保護回路は、トラ
ンジスタが接続された接地配線とは異なる接地配線と入
力配線との間に接続されている。そのため、トランジス
タと過電圧保護回路との間には、それぞれの接地配線の
抵抗値からなる寄生抵抗が接続されている状態となる。
したがって、過電圧保護回路は、必ずしもトランジスタ
の電極間電圧によって動作するとは限らない。
ンジスタが接続された接地配線とは異なる接地配線と入
力配線との間に接続されている。そのため、トランジス
タと過電圧保護回路との間には、それぞれの接地配線の
抵抗値からなる寄生抵抗が接続されている状態となる。
したがって、過電圧保護回路は、必ずしもトランジスタ
の電極間電圧によって動作するとは限らない。
【００１９】これに対して、本発明における過電圧保護
回路は、トランジスタが接続された接地配線と入力配線
との間に接続されている。そのため、トランジスタと過
電圧保護回路との間の抵抗値が極めて低い状態となる。
したがって、過電圧保護回路は、トランジスタの電極間
電圧によって動作する。
回路は、トランジスタが接続された接地配線と入力配線
との間に接続されている。そのため、トランジスタと過
電圧保護回路との間の抵抗値が極めて低い状態となる。
したがって、過電圧保護回路は、トランジスタの電極間
電圧によって動作する。
【００２０】換言すると、本発明に係る半導体集積回路
求項は、保護回路用の第一の接地配線と初段入力回路用
の第二の接地配線とが平行に延設され、前記初段入力回
路を構成する電界効果トランジスタのソース電極が前記
第二の接地配線に接続され、前記電界効果トランジスタ
のゲート電極−ソース電極間に発生する過電圧を吸収す
る二端子素子構造の過電圧保護回路が前記電界効果トラ
ンジスタの近傍に設けられた半導体集積回路において、
前記過電圧保護回路の一方の端子が最短距離で前記第二
の接地配線に接続されたことを特徴とするものである。
求項は、保護回路用の第一の接地配線と初段入力回路用
の第二の接地配線とが平行に延設され、前記初段入力回
路を構成する電界効果トランジスタのソース電極が前記
第二の接地配線に接続され、前記電界効果トランジスタ
のゲート電極−ソース電極間に発生する過電圧を吸収す
る二端子素子構造の過電圧保護回路が前記電界効果トラ
ンジスタの近傍に設けられた半導体集積回路において、
前記過電圧保護回路の一方の端子が最短距離で前記第二
の接地配線に接続されたことを特徴とするものである。
【００２１】
【発明の実施の形態】図１は、本発明に係る半導体集積
回路の一実施形態を示す等価回路図である。以下、この
図面に基づき説明する。
回路の一実施形態を示す等価回路図である。以下、この
図面に基づき説明する。
【００２２】本実施形態の半導体集積回路は、入力初段
回路５０を構成するｎＭＯＳトランジスタ５２のソース
電極５２ｓが接地配線５４と接続され、接地配線５４と
ｎＭＯＳトランジスタ５２のゲート電極５２ｇとの間
に、過電圧保護回路１０が接続されている。過電圧保護
回路１０は、ゲート電極１０１ｇとソース電極１０１ｓ
とが接続されたｎＭＯＳトランジスタ構造の放電素子１
０１と、ゲート電極のないｎＭＯＳトランジスタ構造の
放電素子１０２とからなる。放電素子１０１，１０２
は、それぞれのドレイン電極１０１ｄ，１０２ｄがｎＭ
ＯＳトランジスタ５２のゲート電極５２ｇに接続され、
それぞれのソース電極１０１ｓ，１０２ｓがｎＭＯＳト
ランジスタ５２のソース電極５２ｓに接続されている。
回路５０を構成するｎＭＯＳトランジスタ５２のソース
電極５２ｓが接地配線５４と接続され、接地配線５４と
ｎＭＯＳトランジスタ５２のゲート電極５２ｇとの間
に、過電圧保護回路１０が接続されている。過電圧保護
回路１０は、ゲート電極１０１ｇとソース電極１０１ｓ
とが接続されたｎＭＯＳトランジスタ構造の放電素子１
０１と、ゲート電極のないｎＭＯＳトランジスタ構造の
放電素子１０２とからなる。放電素子１０１，１０２
は、それぞれのドレイン電極１０１ｄ，１０２ｄがｎＭ
ＯＳトランジスタ５２のゲート電極５２ｇに接続され、
それぞれのソース電極１０１ｓ，１０２ｓがｎＭＯＳト
ランジスタ５２のソース電極５２ｓに接続されている。
【００２３】入力初段回路５０は、ｐＭＯＳトランジス
タ６０が付設されたインバータ回路である。ｎＭＯＳト
ランジスタ５２及びｐＭＯＳトランジスタ６０のゲート
電極５２ｇ，６０ｇと、入力パッド６２とは、入力配線
６４で接続されている。接地配線５６と入力パッド６２
との間には、もう一つの過電圧保護回路６８が接続され
ている。過電圧保護回路６８は、放電素子６８１，６８
２からなる。過電圧保護回路６８におけるチャネル幅は
４００μｍ程度、過電圧保護回路１０におけるチャネル
幅は１００μｍ程度である。寄生抵抗５４ｒ，５６ｒ
は、接地配線５４，５６の有する抵抗値である。寄生抵
抗６４ｒは、入力配線６４の有する抵抗値である。コン
タクトホール７４ｃ，６４ｃ，５４ｃ，１０ｄｃ，１０
ｇｃ，１０１ｓｃ，１０２ｓｃ，５４ｃｃ、電源配線７
４、接地パッド７０等については後述する。
タ６０が付設されたインバータ回路である。ｎＭＯＳト
ランジスタ５２及びｐＭＯＳトランジスタ６０のゲート
電極５２ｇ，６０ｇと、入力パッド６２とは、入力配線
６４で接続されている。接地配線５６と入力パッド６２
との間には、もう一つの過電圧保護回路６８が接続され
ている。過電圧保護回路６８は、放電素子６８１，６８
２からなる。過電圧保護回路６８におけるチャネル幅は
４００μｍ程度、過電圧保護回路１０におけるチャネル
幅は１００μｍ程度である。寄生抵抗５４ｒ，５６ｒ
は、接地配線５４，５６の有する抵抗値である。寄生抵
抗６４ｒは、入力配線６４の有する抵抗値である。コン
タクトホール７４ｃ，６４ｃ，５４ｃ，１０ｄｃ，１０
ｇｃ，１０１ｓｃ，１０２ｓｃ，５４ｃｃ、電源配線７
４、接地パッド７０等については後述する。
【００２４】図２は、図１の半導体集積回路のチップ全
体を示す平面図である。以下、図１及び図２に基づき説
明する。ただし、図２において図１と同一部分は、同一
符合を付すことにより重複説明を省略する。
体を示す平面図である。以下、図１及び図２に基づき説
明する。ただし、図２において図１と同一部分は、同一
符合を付すことにより重複説明を省略する。
【００２５】チップ６９は中速ＳＲＡＭ（スタティク・
ランダム・アクセス・メモリ）である。チップ６９にお
いて、接地配線５４，５６，６６は、接地パッド７０の
近傍で互いに接続されている。したがって、寄生抵抗５
４ｒは、入力初段回路５０から接地パッド７０までの接
地配線５４の抵抗値である。接地配線５４は入力初段回
路用、接地配線５６は保護回路用、接地配線６６は内部
セル用である。また、図示しない電源配線は、電源パッ
ド７２に接続されている。
ランダム・アクセス・メモリ）である。チップ６９にお
いて、接地配線５４，５６，６６は、接地パッド７０の
近傍で互いに接続されている。したがって、寄生抵抗５
４ｒは、入力初段回路５０から接地パッド７０までの接
地配線５４の抵抗値である。接地配線５４は入力初段回
路用、接地配線５６は保護回路用、接地配線６６は内部
セル用である。また、図示しない電源配線は、電源パッ
ド７２に接続されている。
【００２６】図３は、図１の半導体集積回路における配
線及び拡散層の一部を示す平面図である。以下、図１乃
至図３に基づき説明する。ただし、図３において図１及
び図２と同一部分は、同一符合を付すことにより重複説
明を省略する。
線及び拡散層の一部を示す平面図である。以下、図１乃
至図３に基づき説明する。ただし、図３において図１及
び図２と同一部分は、同一符合を付すことにより重複説
明を省略する。
【００２７】ｐＭＯＳトランジスタ６０のソース電極６
０ｓ及びドレイン電極６０ｄには、ソース領域及びドレ
イン領域としてのｐ+ 層６０ｐが形成されている。ｐＭ
ＯＳトランジスタ６０の周囲には、ガードリングとして
のｎ+ 層６０ｎが形成されている。ｎＭＯＳトランジス
タ５２のソース電極５２ｓ及びドレイン電極５２ｄに
は、ソース領域及びドレイン領域としてのｎ+ 層５２ｎ
が形成されている。ｎＭＯＳトランジスタ５２の周囲に
は、ガードリングとしてのｐ+ 層５２ｐが形成されてい
る。放電素子１０１，１０２のソース電極１０１ｓ，１
０２ｓ及びドレイン電極１０１ｄ，１０２ｄには、ソー
ス領域及びドレイン領域としてのｎ+ 層１０１ｎ，１０
２ｎが形成されている。放電素子１０１，１０２の周囲
には、ガードリングとしてのｐ+ 層１０ｐが形成されて
いる。
０ｓ及びドレイン電極６０ｄには、ソース領域及びドレ
イン領域としてのｐ+ 層６０ｐが形成されている。ｐＭ
ＯＳトランジスタ６０の周囲には、ガードリングとして
のｎ+ 層６０ｎが形成されている。ｎＭＯＳトランジス
タ５２のソース電極５２ｓ及びドレイン電極５２ｄに
は、ソース領域及びドレイン領域としてのｎ+ 層５２ｎ
が形成されている。ｎＭＯＳトランジスタ５２の周囲に
は、ガードリングとしてのｐ+ 層５２ｐが形成されてい
る。放電素子１０１，１０２のソース電極１０１ｓ，１
０２ｓ及びドレイン電極１０１ｄ，１０２ｄには、ソー
ス領域及びドレイン領域としてのｎ+ 層１０１ｎ，１０
２ｎが形成されている。放電素子１０１，１０２の周囲
には、ガードリングとしてのｐ+ 層１０ｐが形成されて
いる。
【００２８】電源配線７４とソース電極６０ｓとは、コ
ンタクトホール７４ｃによって接続されている。ドレイ
ン電極６０ｄとドレイン電極５２ｄとは、互いに接続さ
れている。接地配線５４とソース電極５２ｓとは、コン
タクトホール５４ｃによって接続されている。入力配線
６４とゲート電極５２ｇ，６０ｇとは、コンタクトホー
ル６４ｃによって接続されている。入力配線６４とドレ
イン電極１０１ｄ，１０２ｄとは、互いに接続されてい
る。接地配線５４とソース電極１０１ｓ，１０２ｓと
は、コンタクトホール５４ｃｃによって接続されてい
る。ソース電極１０１ｓとゲート電極１０１ｇとは、コ
ンタクトホール１０ｇｃによって接続されている。コン
タクトホール６０ｓｃ，６０ｄｃ，５２ｓｃ，５２ｄ
ｃ，１０１ｓｃ，１０２ｓｃ，１０ｄｃは、各電極と各
半導体層とを接続するものである。入力配線６４、ソー
ス電極６０ｓ，５２ｓ，１０１ｓ，１０２ｓ、ドレイン
電極６０ｄ，５２ｄ，１０１ｄ，１０２ｄ等は、アルミ
ニウムからなる同じ電極層をパターニングして形成され
ている。接地配線５４，５６、電源配線７４等は、アル
ミニウムからなる同じ配線層をパターニングして形成さ
れている。この電極層の上に図示しない絶縁膜を介して
配線層が積層されている。この絶縁膜に穿設されている
のが、コンタクトホール７４ｃ，５４ｃ，５４ｃｃであ
る。
ンタクトホール７４ｃによって接続されている。ドレイ
ン電極６０ｄとドレイン電極５２ｄとは、互いに接続さ
れている。接地配線５４とソース電極５２ｓとは、コン
タクトホール５４ｃによって接続されている。入力配線
６４とゲート電極５２ｇ，６０ｇとは、コンタクトホー
ル６４ｃによって接続されている。入力配線６４とドレ
イン電極１０１ｄ，１０２ｄとは、互いに接続されてい
る。接地配線５４とソース電極１０１ｓ，１０２ｓと
は、コンタクトホール５４ｃｃによって接続されてい
る。ソース電極１０１ｓとゲート電極１０１ｇとは、コ
ンタクトホール１０ｇｃによって接続されている。コン
タクトホール６０ｓｃ，６０ｄｃ，５２ｓｃ，５２ｄ
ｃ，１０１ｓｃ，１０２ｓｃ，１０ｄｃは、各電極と各
半導体層とを接続するものである。入力配線６４、ソー
ス電極６０ｓ，５２ｓ，１０１ｓ，１０２ｓ、ドレイン
電極６０ｄ，５２ｄ，１０１ｄ，１０２ｄ等は、アルミ
ニウムからなる同じ電極層をパターニングして形成され
ている。接地配線５４，５６、電源配線７４等は、アル
ミニウムからなる同じ配線層をパターニングして形成さ
れている。この電極層の上に図示しない絶縁膜を介して
配線層が積層されている。この絶縁膜に穿設されている
のが、コンタクトホール７４ｃ，５４ｃ，５４ｃｃであ
る。
【００２９】図４は放電素子１０１，１０２の電圧−電
流特性を示すグラフであり、図４〔１〕は放電素子１０
１、図４〔２〕は放電素子１０２である。以下、図１乃
至図４に基づき、過電圧保護回路１０の動作を説明す
る。
流特性を示すグラフであり、図４〔１〕は放電素子１０
１、図４〔２〕は放電素子１０２である。以下、図１乃
至図４に基づき、過電圧保護回路１０の動作を説明す
る。
【００３０】過電圧保護回路１０は、ドレイン電極１０
１ｄ，１０２ｄからなる第一電極及びソース電極１０１
ｓ，１０２ｓからなる第二電極を有する二端子素子構造
である。放電素子１０１は、ゲート電極１０１ｇとソー
ス電極１０１ｓとが接続されたｎＭＯＳトランジスタ構
造を有しており、ソース電極１０１ｓとドレイン電極１
０１ｄとの間にｎｐｎの半導体層が形成されている。放
電素子１０２は、ゲート電極のないｎＭＯＳトランジス
タ構造を有しており、ソース電極１０２ｓとドレイン電
極１０２ｄとの間にｎｐｎの半導体層が形成されてい
る。図４においてドレイン電極の電圧がソース電極より
も高い場合を順方向とすると、放電素子１０１は、順方
向電圧に対してはダイアックとして動作し、逆方向電圧
に対しては負荷トランジスタとして動作する。放電素子
１０１は、順方向電圧及び逆方向電圧に対してダイアッ
クとして動作する。
１ｄ，１０２ｄからなる第一電極及びソース電極１０１
ｓ，１０２ｓからなる第二電極を有する二端子素子構造
である。放電素子１０１は、ゲート電極１０１ｇとソー
ス電極１０１ｓとが接続されたｎＭＯＳトランジスタ構
造を有しており、ソース電極１０１ｓとドレイン電極１
０１ｄとの間にｎｐｎの半導体層が形成されている。放
電素子１０２は、ゲート電極のないｎＭＯＳトランジス
タ構造を有しており、ソース電極１０２ｓとドレイン電
極１０２ｄとの間にｎｐｎの半導体層が形成されてい
る。図４においてドレイン電極の電圧がソース電極より
も高い場合を順方向とすると、放電素子１０１は、順方
向電圧に対してはダイアックとして動作し、逆方向電圧
に対しては負荷トランジスタとして動作する。放電素子
１０１は、順方向電圧及び逆方向電圧に対してダイアッ
クとして動作する。
【００３１】ここで、静電気によってチップ６９が帯電
した状態で、入力パッド６２に接続されているピン（図
示せず）が導電体と接触したとする。すると、放電素子
１０１，１０２が導通することにより、接地配線５４→
過電圧保護回路１０→入力パッド６２、という経路を通
って静電気が放電される。このとき、ｎＭＯＳトランジ
スタ５２のソース電極５２ｓ−ゲート電極５２ｇ間に、
過電圧が発生する。この過電圧からｎＭＯＳトランジス
タ５２を保護するために、過電圧保護回路１０が動作す
る。すなわち、放電素子１０１，１０２が瞬時に導通す
ることにより、ソース電極５２ｓ−ゲート電極５２ｇ間
の過電圧を吸収する。正確に言えば、図４〔１〕，
〔２〕における第三象限の特性となるので、放電素子１
０１が先に導通し、続いて放電素子１０２が導通する。
このようにして、ｎＭＯＳトランジスタ５２のゲート電
極酸化膜のＣＤＭによる破壊を防いでいる。
した状態で、入力パッド６２に接続されているピン（図
示せず）が導電体と接触したとする。すると、放電素子
１０１，１０２が導通することにより、接地配線５４→
過電圧保護回路１０→入力パッド６２、という経路を通
って静電気が放電される。このとき、ｎＭＯＳトランジ
スタ５２のソース電極５２ｓ−ゲート電極５２ｇ間に、
過電圧が発生する。この過電圧からｎＭＯＳトランジス
タ５２を保護するために、過電圧保護回路１０が動作す
る。すなわち、放電素子１０１，１０２が瞬時に導通す
ることにより、ソース電極５２ｓ−ゲート電極５２ｇ間
の過電圧を吸収する。正確に言えば、図４〔１〕，
〔２〕における第三象限の特性となるので、放電素子１
０１が先に導通し、続いて放電素子１０２が導通する。
このようにして、ｎＭＯＳトランジスタ５２のゲート電
極酸化膜のＣＤＭによる破壊を防いでいる。
【００３２】過電圧保護回路１０は、ソース電極５２ｓ
が接続された接地配線５４と、ゲート電極５２ｇとの間
に接続されている。そのため、ソース電極５２ｓと過電
圧保護回路１０との間は、ほぼ短絡状態となる。したが
って、過電圧保護回路１０は、ｎＭＯＳトランジスタ５
２のソース電極５２ｓ−ゲート電極５２ｇ間電圧によっ
て動作する。
が接続された接地配線５４と、ゲート電極５２ｇとの間
に接続されている。そのため、ソース電極５２ｓと過電
圧保護回路１０との間は、ほぼ短絡状態となる。したが
って、過電圧保護回路１０は、ｎＭＯＳトランジスタ５
２のソース電極５２ｓ−ゲート電極５２ｇ間電圧によっ
て動作する。
【００３３】
【発明の効果】本発明に係る半導体集積回路によれば、
トランジスタが接続された入力配線と当該トランジスタ
が接続された接地配線との間に、過電圧保護回路を接続
したことにより、トランジスタと過電圧保護回路との間
の配線抵抗を大幅に低減できる。したがって、トランジ
スタと過電圧保護回路との過電圧発生時の印加電圧値が
同じになるので、過電圧保護回路が適切に動作し、これ
によりトランジスタを保護できるので信頼性を向上でき
る。例えば、従来技術では耐電圧が４００Ｖであったの
に対して、本発明では耐電圧を約２０００Ｖまで改善で
きる。また、過電圧保護回路は、電源配線、接地配線又
は信号配線の下部に形成できるため、半導体集積回路の
チップサイズへの影響はない。
トランジスタが接続された入力配線と当該トランジスタ
が接続された接地配線との間に、過電圧保護回路を接続
したことにより、トランジスタと過電圧保護回路との間
の配線抵抗を大幅に低減できる。したがって、トランジ
スタと過電圧保護回路との過電圧発生時の印加電圧値が
同じになるので、過電圧保護回路が適切に動作し、これ
によりトランジスタを保護できるので信頼性を向上でき
る。例えば、従来技術では耐電圧が４００Ｖであったの
に対して、本発明では耐電圧を約２０００Ｖまで改善で
きる。また、過電圧保護回路は、電源配線、接地配線又
は信号配線の下部に形成できるため、半導体集積回路の
チップサイズへの影響はない。
【００３４】請求項４記載の半導体集積回路によれば、
入力初段回路の電界効果トランジスタのゲート電極が接
続された入力配線と当該電界効果トランジスタのソース
電極が接続された接地配線との間に、過電圧保護回路を
接続したことにより、電界効果トランジスタのソース電
極と過電圧保護回路との間の配線抵抗を大幅に低減でき
る。
入力初段回路の電界効果トランジスタのゲート電極が接
続された入力配線と当該電界効果トランジスタのソース
電極が接続された接地配線との間に、過電圧保護回路を
接続したことにより、電界効果トランジスタのソース電
極と過電圧保護回路との間の配線抵抗を大幅に低減でき
る。
【００３５】請求項５記載の半導体集積回路によれば、
過電圧保護回路が第一電極及び第二電極を有し、第一電
極が入力配線に接続され、第二電極が電極層をパターニ
ングすることによって形成され、第一及び第二の接地配
線が同じ配線層をパターニングすることによって形成さ
れ、電極層の上に絶縁層を介して配線層が積層された半
導体集積回路において、第二電極を第二の接地配線に接
続することにより、電界効果トランジスタのソース電極
が接続された接地配線と過電圧保護回路とを接続するこ
とができる。したがって、絶縁層にコンタクトホールを
穿設するためのマスクと、電極層をパターニングするた
めのマスクとを変更するだけという、簡単なプロセスの
変更を従来技術に施すことによって、本発明の半導体集
積回路を製造することができる。
過電圧保護回路が第一電極及び第二電極を有し、第一電
極が入力配線に接続され、第二電極が電極層をパターニ
ングすることによって形成され、第一及び第二の接地配
線が同じ配線層をパターニングすることによって形成さ
れ、電極層の上に絶縁層を介して配線層が積層された半
導体集積回路において、第二電極を第二の接地配線に接
続することにより、電界効果トランジスタのソース電極
が接続された接地配線と過電圧保護回路とを接続するこ
とができる。したがって、絶縁層にコンタクトホールを
穿設するためのマスクと、電極層をパターニングするた
めのマスクとを変更するだけという、簡単なプロセスの
変更を従来技術に施すことによって、本発明の半導体集
積回路を製造することができる。
【００３６】請求項６記載の半導体集積回路によれば、
過電圧保護回路が電界効果トランジスタ構造の放電素子
からなるので、入力初段回路の電界効果トランジスタと
同じ工程で過電圧保護回路を製造することができる。
過電圧保護回路が電界効果トランジスタ構造の放電素子
からなるので、入力初段回路の電界効果トランジスタと
同じ工程で過電圧保護回路を製造することができる。
【００３７】請求項７又は８記載の半導体集積回路によ
れば、ゲート電極とソース電極とが接続された電界効果
トランジスタ構造の第一の放電素子と、ゲート電極のな
い電界効果トランジスタ構造の第二の放電素子とから過
電圧保護回路を構成し、第一及び第二の放電素子のドレ
イン電極を電界効果トランジスタのゲート電極に接続
し、第一及び第二の放電素子のソース電極を電界効果ト
ランジスタのソース電極に接続したことにより、入力初
段回路の電界効果トランジスタと同じ工程で過電圧保護
回路を製造することができる。しかも、電界効果トラン
ジスタのゲート電極・ソース電極間に過電圧が発生した
場合に、第一の放電素子が動作し、続いて第二の放電素
子が動作するので、より確実に過電圧保護回路を動作さ
せることができる。したがって、上記効果と相まって信
頼性をより向上できる。
れば、ゲート電極とソース電極とが接続された電界効果
トランジスタ構造の第一の放電素子と、ゲート電極のな
い電界効果トランジスタ構造の第二の放電素子とから過
電圧保護回路を構成し、第一及び第二の放電素子のドレ
イン電極を電界効果トランジスタのゲート電極に接続
し、第一及び第二の放電素子のソース電極を電界効果ト
ランジスタのソース電極に接続したことにより、入力初
段回路の電界効果トランジスタと同じ工程で過電圧保護
回路を製造することができる。しかも、電界効果トラン
ジスタのゲート電極・ソース電極間に過電圧が発生した
場合に、第一の放電素子が動作し、続いて第二の放電素
子が動作するので、より確実に過電圧保護回路を動作さ
せることができる。したがって、上記効果と相まって信
頼性をより向上できる。
【図１】本発明に係る半導体集積回路の一実施形態を示
す等価回路図である。
す等価回路図である。
【図２】図１の半導体集積回路のチップ全体を示す平面
図である。
図である。
【図３】図１の半導体集積回路における配線及び拡散層
の一部を示す平面図である。
の一部を示す平面図である。
【図４】図１の半導体集積回路における放電素子の電圧
−電流特性を示すグラフであり、図４〔１〕は第一の放
電素子、図４〔２〕は第二の放電素子である。
−電流特性を示すグラフであり、図４〔１〕は第一の放
電素子、図４〔２〕は第二の放電素子である。
【図５】従来の半導体集積回路を示す等価回路図であ
る。
る。
【図６】図５の半導体集積回路のチップ全体を示す平面
図である。
図である。
【図７】図５の半導体集積回路における配線及び拡散層
の一部を示す平面図である。
の一部を示す平面図である。
１０ 過電圧保護回路 １０１ 第一の放電素子 １０１ｄ 第一の放電素子のドレイン電極 １０１ｇ 第一の放電素子のゲート電極 １０１ｓ 第一の放電素子のソース電極 １０２ 第二の放電素子 １０２ｄ 第二の放電素子のドレイン電極 １０２ｓ 第二の放電素子のソース電極 ５０ 入力初段回路 ５２ ｎＭＯＳトランジスタ ５２ｇ ｎＭＯＳトランジスタのゲート電極 ５２ｓ ｎＭＯＳトランジスタのソース電極 ５４ 接地配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年３月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 半導体集積回路
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、静電気による破壊
を防止する過電圧保護回路を備えた半導体集積回路に関
する。
を防止する過電圧保護回路を備えた半導体集積回路に関
する。
【０００２】
【従来の技術】半導体集積回路は、多数の半導体デバイ
スからなるチップがパッケージ内に収容され、チップに
電気的に接続されたピンがパッケージから突き出た構造
になっている。半導体集積回路を選別、梱包、搬送又は
使用する際に外部物体との接触によりチップが正又は負
に帯電し、その後ピンが導電体と接触した時に、チップ
→ピン→導電体という経路で静電気が放電される。この
とき、チップ内では、入力初段回路の例えばｎＭＯＳト
ランジスタのゲート酸化膜が破壊されることがある。こ
の現象は、「ＣＤＭ（ｃｈａｒｇｅｄ ｄｅｖｉｃｅ
ｍｏｄｅｌ）による破壊」と呼ばれている。
スからなるチップがパッケージ内に収容され、チップに
電気的に接続されたピンがパッケージから突き出た構造
になっている。半導体集積回路を選別、梱包、搬送又は
使用する際に外部物体との接触によりチップが正又は負
に帯電し、その後ピンが導電体と接触した時に、チップ
→ピン→導電体という経路で静電気が放電される。この
とき、チップ内では、入力初段回路の例えばｎＭＯＳト
ランジスタのゲート酸化膜が破壊されることがある。こ
の現象は、「ＣＤＭ（ｃｈａｒｇｅｄ ｄｅｖｉｃｅ
ｍｏｄｅｌ）による破壊」と呼ばれている。
【０００３】ＣＤＭによる破壊を防止するには、入力初
段回路における入力配線と接地配線との間の電位差をな
くすようにすれば良い。そのために、入力初段回路の入
力配線と接地配線との間に、電位差を吸収する過電圧保
護回路を配置する。
段回路における入力配線と接地配線との間の電位差をな
くすようにすれば良い。そのために、入力初段回路の入
力配線と接地配線との間に、電位差を吸収する過電圧保
護回路を配置する。
【０００４】図５は、このような従来の半導体集積回路
を示す等価回路図である。以下、この図面に基づき説明
する。
を示す等価回路図である。以下、この図面に基づき説明
する。
【０００５】従来の半導体集積回路は、入力初段回路５
０を構成するｎＭＯＳトランジスタ５２のソース電極５
２ｓが接地配線５４に接続され、接地配線５６とｎＭＯ
Ｓトランジスタ５２のゲート電極５２ｇとの間に過電圧
保護回路５８が接続されている。過電圧保護回路５８
は、ゲート電極５８１ｇとソース電極５８１ｓとが接続
されたｎＭＯＳトランジスタ構造の放電素子５８１と、
ゲート電極のないｎＭＯＳトランジスタ構造の放電素子
５８２とからなる。放電素子５８１，５８２は、それぞ
れのドレイン電極５８１ｄ，５８２ｄがｎＭＯＳトラン
ジスタ５２のゲート電極５２ｇに接続され、それぞれの
ソース電極５８１ｓ，５８２ｓがｎＭＯＳトランジスタ
５２のソース電極５２ｓに接続されている。
０を構成するｎＭＯＳトランジスタ５２のソース電極５
２ｓが接地配線５４に接続され、接地配線５６とｎＭＯ
Ｓトランジスタ５２のゲート電極５２ｇとの間に過電圧
保護回路５８が接続されている。過電圧保護回路５８
は、ゲート電極５８１ｇとソース電極５８１ｓとが接続
されたｎＭＯＳトランジスタ構造の放電素子５８１と、
ゲート電極のないｎＭＯＳトランジスタ構造の放電素子
５８２とからなる。放電素子５８１，５８２は、それぞ
れのドレイン電極５８１ｄ，５８２ｄがｎＭＯＳトラン
ジスタ５２のゲート電極５２ｇに接続され、それぞれの
ソース電極５８１ｓ，５８２ｓがｎＭＯＳトランジスタ
５２のソース電極５２ｓに接続されている。
【０００６】入力初段回路５０には、ｐＭＯＳトランジ
スタ６０が付設されている。ｎＭＯＳトランジスタ５２
及びｐＭＯＳトランジスタ６０のゲート電極５２ｇ，６
０ｇと、入力パッド６２とは、入力配線６４で接続され
ている。接地配線５６と入力パッド６２との間には、も
う一つの過電圧保護回路６８が接続されている。過電圧
保護回路６８は、過電圧保護回路５８とほぼ同じ構成で
異なる大きさであり、放電素子６８１，６８２からな
る。寄生抵抗５４ｒ，５６ｒは、接地配線５４，５６の
有する抵抗値である。寄生抵抗６４ｒは、入力配線６４
の有する抵抗値である。なお、過電圧保護回路６８は、
主として入力パッド６２に印加された過電圧（ＥＳＤ）
に対して、ｎＭＯＳトランジスタ５２を保護するもので
ある。コンタクトホール７４ｃ，６４ｃ，５４ｃ，５８
ｄｃ，５８ｇｃ，５６１ｃ，５６２ｃ，、電源配線７
４、接地パッド７０等については後述する。
スタ６０が付設されている。ｎＭＯＳトランジスタ５２
及びｐＭＯＳトランジスタ６０のゲート電極５２ｇ，６
０ｇと、入力パッド６２とは、入力配線６４で接続され
ている。接地配線５６と入力パッド６２との間には、も
う一つの過電圧保護回路６８が接続されている。過電圧
保護回路６８は、過電圧保護回路５８とほぼ同じ構成で
異なる大きさであり、放電素子６８１，６８２からな
る。寄生抵抗５４ｒ，５６ｒは、接地配線５４，５６の
有する抵抗値である。寄生抵抗６４ｒは、入力配線６４
の有する抵抗値である。なお、過電圧保護回路６８は、
主として入力パッド６２に印加された過電圧（ＥＳＤ）
に対して、ｎＭＯＳトランジスタ５２を保護するもので
ある。コンタクトホール７４ｃ，６４ｃ，５４ｃ，５８
ｄｃ，５８ｇｃ，５６１ｃ，５６２ｃ，、電源配線７
４、接地パッド７０等については後述する。
【０００７】図６は、図５の半導体集積回路のチップ全
体を示す平面図である。以下、図５及び図６に基づき説
明する。ただし、図６において図５と同一部分は、同一
符合を付すことにより重複説明を省略する。
体を示す平面図である。以下、図５及び図６に基づき説
明する。ただし、図６において図５と同一部分は、同一
符合を付すことにより重複説明を省略する。
【０００８】チップ６９において、接地配線５４，５
６，６６は、接地パッド７０の近傍で互いに接続されて
いる。したがって、寄生抵抗５４ｒは、入力初段回路５
０から接地パッド７０までの接地配線５４の抵抗値であ
る。寄生抵抗５６ｒは、過電圧保護回路５８から接地パ
ッド７０までの接地配線５６の抵抗値である。接地配線
５４は入力初段回路用、接地配線５６は保護回路用、接
地配線６６は内部セル用である。また、図示しない電源
配線は、電源パッド７２に接続されている。
６，６６は、接地パッド７０の近傍で互いに接続されて
いる。したがって、寄生抵抗５４ｒは、入力初段回路５
０から接地パッド７０までの接地配線５４の抵抗値であ
る。寄生抵抗５６ｒは、過電圧保護回路５８から接地パ
ッド７０までの接地配線５６の抵抗値である。接地配線
５４は入力初段回路用、接地配線５６は保護回路用、接
地配線６６は内部セル用である。また、図示しない電源
配線は、電源パッド７２に接続されている。
【０００９】図７は、図５の半導体集積回路における配
線及び拡散層の一部を示す平面図である。以下、図５乃
至図７に基づき説明する。ただし、図７において図５及
び図６と同一部分は、同一符合を付すことにより重複説
明を省略する。
線及び拡散層の一部を示す平面図である。以下、図５乃
至図７に基づき説明する。ただし、図７において図５及
び図６と同一部分は、同一符合を付すことにより重複説
明を省略する。
【００１０】ｐＭＯＳトランジスタ６０のソース電極６
０ｓ及びドレイン電極６０ｄには、ソース領域及びドレ
イン領域としてのｐ+ 層６０ｐが形成されている。ｐＭ
ＯＳトランジスタ６０の周囲には、ガードリングとして
のｎ+ 層６０ｎが形成されている。ｎＭＯＳトランジス
タ５２のソース電極５２ｓ及びドレイン電極５２ｄに
は、ソース領域及びドレイン領域としてのｎ+ 層５２ｎ
が形成されている。ｎＭＯＳトランジスタ５２の周囲に
は、ガードリングとしてのｐ+ 層５２ｐが形成されてい
る。放電素子５８１，５８２のソース電極５８１ｓ，５
８２ｓ及びドレイン電極５８１ｄ，５８２ｄには、ソー
ス領域及びドレイン領域としてのｎ+ 層５８１ｎ，５８
２ｎが形成されている。放電素子５８１，５８２の周囲
には、ガードリングとしてのｐ+ 層５８ｐが形成されて
いる。
０ｓ及びドレイン電極６０ｄには、ソース領域及びドレ
イン領域としてのｐ+ 層６０ｐが形成されている。ｐＭ
ＯＳトランジスタ６０の周囲には、ガードリングとして
のｎ+ 層６０ｎが形成されている。ｎＭＯＳトランジス
タ５２のソース電極５２ｓ及びドレイン電極５２ｄに
は、ソース領域及びドレイン領域としてのｎ+ 層５２ｎ
が形成されている。ｎＭＯＳトランジスタ５２の周囲に
は、ガードリングとしてのｐ+ 層５２ｐが形成されてい
る。放電素子５８１，５８２のソース電極５８１ｓ，５
８２ｓ及びドレイン電極５８１ｄ，５８２ｄには、ソー
ス領域及びドレイン領域としてのｎ+ 層５８１ｎ，５８
２ｎが形成されている。放電素子５８１，５８２の周囲
には、ガードリングとしてのｐ+ 層５８ｐが形成されて
いる。
【００１１】電源配線７４とソース電極６０ｓとは、コ
ンタクトホール７４ｃによって接続されている。ドレイ
ン電極６０ｄとドレイン電極５２ｄとは、互いに接続さ
れている。接地配線５４とソース電極５２ｓとは、コン
タクトホール５４ｃによって接続されている。入力配線
６４とゲート電極５２ｇ，６０ｇとは、コンタクトホー
ル６４ｃによって接続されている。入力配線６４とドレ
イン電極５８１ｄ，５８２ｄとは、互いに接続されてい
る。接地配線５６とソース電極５８１ｓ，５８２ｓと
は、コンタクトホール５６１ｃ，５６２ｃによって接続
されている。ソース電極５８１ｓとゲート電極５８１ｇ
とは、コンタクトホール５８ｇｃによって接続されてい
る。コンタクトホール６０ｓｃ，６０ｄｃ，５２ｓｃ，
５２ｄｃ，５８１ｓｃ，５８２ｓｃ，５８ｄｃは、各電
極と各半導体層とを接続するものである。入力配線６
４、ソース電極６０ｓ，５２ｓ，５８１ｓ，５８２ｓ、
ドレイン電極６０ｄ，５２ｄ，５８１ｄ，５８２ｄ等は
同じ電極層をパターニングして形成されている。接地配
線５４，５６、電源配線７４等は同じ配線層をパターニ
ングして形成されている。この電極層の上に図示しない
絶縁膜を介して配線層が積層されている。この絶縁膜に
穿設されているのが、コンタクトホール７４ｃ，５４
ｃ，５６１ｃ，５６２ｃである。
ンタクトホール７４ｃによって接続されている。ドレイ
ン電極６０ｄとドレイン電極５２ｄとは、互いに接続さ
れている。接地配線５４とソース電極５２ｓとは、コン
タクトホール５４ｃによって接続されている。入力配線
６４とゲート電極５２ｇ，６０ｇとは、コンタクトホー
ル６４ｃによって接続されている。入力配線６４とドレ
イン電極５８１ｄ，５８２ｄとは、互いに接続されてい
る。接地配線５６とソース電極５８１ｓ，５８２ｓと
は、コンタクトホール５６１ｃ，５６２ｃによって接続
されている。ソース電極５８１ｓとゲート電極５８１ｇ
とは、コンタクトホール５８ｇｃによって接続されてい
る。コンタクトホール６０ｓｃ，６０ｄｃ，５２ｓｃ，
５２ｄｃ，５８１ｓｃ，５８２ｓｃ，５８ｄｃは、各電
極と各半導体層とを接続するものである。入力配線６
４、ソース電極６０ｓ，５２ｓ，５８１ｓ，５８２ｓ、
ドレイン電極６０ｄ，５２ｄ，５８１ｄ，５８２ｄ等は
同じ電極層をパターニングして形成されている。接地配
線５４，５６、電源配線７４等は同じ配線層をパターニ
ングして形成されている。この電極層の上に図示しない
絶縁膜を介して配線層が積層されている。この絶縁膜に
穿設されているのが、コンタクトホール７４ｃ，５４
ｃ，５６１ｃ，５６２ｃである。
【００１２】次に、過電圧保護回路５８の動作を図５乃
至図７に基づき説明する。
至図７に基づき説明する。
【００１３】静電気によってチップ６９が例えば正に帯
電した状態で、入力パッド６２に接続されているピン
（図示せず）が導電体と接触したとする。すると、放電
素子５８１，５８２が導通することにより、接地配線５
４，５６→過電圧保護回路５８→入力パッド６２、とい
う経路を通って静電気が放電される。このとき、ｎＭＯ
Ｓトランジスタ５２のソース電極５２ｓ−ゲート電極５
２ｇ間に、過電圧が発生する。この過電圧からｎＭＯＳ
トランジスタ５２を保護するために、過電圧保護回路５
８が動作する。すなわち、放電素子５８１，５８２が導
通することにより、ソース電極５２ｓ−ゲート電極５２
ｇ間の過電圧を吸収する。このようにして、ｎＭＯＳト
ランジスタ５２のゲート電極酸化膜の、ＣＤＭによる破
壊を防いでいる。
電した状態で、入力パッド６２に接続されているピン
（図示せず）が導電体と接触したとする。すると、放電
素子５８１，５８２が導通することにより、接地配線５
４，５６→過電圧保護回路５８→入力パッド６２、とい
う経路を通って静電気が放電される。このとき、ｎＭＯ
Ｓトランジスタ５２のソース電極５２ｓ−ゲート電極５
２ｇ間に、過電圧が発生する。この過電圧からｎＭＯＳ
トランジスタ５２を保護するために、過電圧保護回路５
８が動作する。すなわち、放電素子５８１，５８２が導
通することにより、ソース電極５２ｓ−ゲート電極５２
ｇ間の過電圧を吸収する。このようにして、ｎＭＯＳト
ランジスタ５２のゲート電極酸化膜の、ＣＤＭによる破
壊を防いでいる。
【００１４】
【発明が解決しようとする課題】図５では、二つの過電
圧保護回路５８，６８が設けられている。ここで、過電
圧保護回路６８は主に入力パッド６２に静電気等が印加
された場合に働き、過電圧保護回路５８はチップが帯電
した場合に働く。すなわち、過電圧保護回路６８はＥＳ
Ｄ（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ
ｄａｍａｇｅ）対策用であり、過電圧保護回路５８は
前述したＣＤＭ対策用である。したがって、図６に示す
ように、過電圧保護回路６８は入力パッド６２の近傍に
配置され、過電圧保護回路５８は入力初段回路５０の近
傍に配置される（図７参照）。このため、入力初段回路
５０の接地接続端であるコンタクトホール５４ｃと、過
電圧保護回路５８の接地接続端であるコンタクトホール
５６１ｃ，５６２ｃとの間には、接地配線５４の寄生抵
抗５４ｒ及び接地配線５６の寄生抵抗５６ｒが存在す
る。したがって、入力初段回路５０の接地電位と過電圧
保護回路５８の接地電位とは異なるものとなる。これに
より、静電気の放電時に寄生抵抗５４ｒ，５６ｒの電圧
降下が発生するので、過電圧保護回路５８は必ずしもソ
ース電極５２ｓ−ゲート電極５２ｇ間電圧によって動作
するとは限らない。したがって、過電圧保護回路５８が
適切に動作しないことがあった。
圧保護回路５８，６８が設けられている。ここで、過電
圧保護回路６８は主に入力パッド６２に静電気等が印加
された場合に働き、過電圧保護回路５８はチップが帯電
した場合に働く。すなわち、過電圧保護回路６８はＥＳ
Ｄ（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ
ｄａｍａｇｅ）対策用であり、過電圧保護回路５８は
前述したＣＤＭ対策用である。したがって、図６に示す
ように、過電圧保護回路６８は入力パッド６２の近傍に
配置され、過電圧保護回路５８は入力初段回路５０の近
傍に配置される（図７参照）。このため、入力初段回路
５０の接地接続端であるコンタクトホール５４ｃと、過
電圧保護回路５８の接地接続端であるコンタクトホール
５６１ｃ，５６２ｃとの間には、接地配線５４の寄生抵
抗５４ｒ及び接地配線５６の寄生抵抗５６ｒが存在す
る。したがって、入力初段回路５０の接地電位と過電圧
保護回路５８の接地電位とは異なるものとなる。これに
より、静電気の放電時に寄生抵抗５４ｒ，５６ｒの電圧
降下が発生するので、過電圧保護回路５８は必ずしもソ
ース電極５２ｓ−ゲート電極５２ｇ間電圧によって動作
するとは限らない。したがって、過電圧保護回路５８が
適切に動作しないことがあった。
【００１５】
【発明の目的】そこで、本発明の目的は、過電圧保護回
路を適切に動作させることにより、信頼性を向上させ
た、半導体集積回路を提供することにある。
路を適切に動作させることにより、信頼性を向上させ
た、半導体集積回路を提供することにある。
【００１６】
【課題を解決するための手段】本発明に係る半導体集積
回路は、入力配線に接続された入力初段回路のトランジ
スタが、複数の接地配線のうちのいずれか一つと接続さ
れた構造を有する半導体集積回路において、前記トラン
ジスタが接続された前記接地配線と、前記入力配線との
間に、内部帯電による静電気を逃がす過電圧保護回路が
接続されたものである。トランジスタとしては、電界効
果トランジスタ、バイポーラトランジスタ、静電誘導ト
ランジスタ等が挙げられる。電界効果トランジスタとし
ては、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタ等
が挙げられる。
回路は、入力配線に接続された入力初段回路のトランジ
スタが、複数の接地配線のうちのいずれか一つと接続さ
れた構造を有する半導体集積回路において、前記トラン
ジスタが接続された前記接地配線と、前記入力配線との
間に、内部帯電による静電気を逃がす過電圧保護回路が
接続されたものである。トランジスタとしては、電界効
果トランジスタ、バイポーラトランジスタ、静電誘導ト
ランジスタ等が挙げられる。電界効果トランジスタとし
ては、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタ等
が挙げられる。
【００１７】静電気によってチップが帯電した状態で、
ある入力パッドに接続されているピンが導電体と接触す
ると、チップ内の接地配線から入力パッドへ向けて静電
気が放電される。このとき、その入力パッドに接続され
ている入力初段回路では、トランジスタの電極間に過電
圧が発生する。この過電圧を吸収するために、過電圧保
護回路が動作する。
ある入力パッドに接続されているピンが導電体と接触す
ると、チップ内の接地配線から入力パッドへ向けて静電
気が放電される。このとき、その入力パッドに接続され
ている入力初段回路では、トランジスタの電極間に過電
圧が発生する。この過電圧を吸収するために、過電圧保
護回路が動作する。
【００１８】従来技術における過電圧保護回路は、トラ
ンジスタが接続された接地配線とは異なる接地配線と入
力配線との間に接続されている。そのため、トランジス
タと過電圧保護回路との間には、それぞれの接地配線の
抵抗値からなる寄生抵抗が接続されている状態となる。
したがって、過電圧保護回路は、必ずしもトランジスタ
の電極間電圧によって動作するとは限らない。
ンジスタが接続された接地配線とは異なる接地配線と入
力配線との間に接続されている。そのため、トランジス
タと過電圧保護回路との間には、それぞれの接地配線の
抵抗値からなる寄生抵抗が接続されている状態となる。
したがって、過電圧保護回路は、必ずしもトランジスタ
の電極間電圧によって動作するとは限らない。
【００１９】これに対して、本発明における過電圧保護
回路は、トランジスタが接続された接地配線と入力配線
との間に接続されている。そのため、トランジスタと過
電圧保護回路との間の抵抗値が極めて低い状態となる。
したがって、過電圧保護回路は、トランジスタの電極間
電圧によって動作する。
回路は、トランジスタが接続された接地配線と入力配線
との間に接続されている。そのため、トランジスタと過
電圧保護回路との間の抵抗値が極めて低い状態となる。
したがって、過電圧保護回路は、トランジスタの電極間
電圧によって動作する。
【００２０】換言すると、本発明に係る半導体集積回路
求項は、保護回路用の第一の接地配線と入力初段回路用
の第二の接地配線とが平行に延設され、前記入力初段回
路を構成する電界効果トランジスタのソース電極が前記
第二の接地配線に接続され、前記電界効果トランジスタ
のゲート電極−ソース電極間に発生する過電圧を吸収す
る二端子素子構造の過電圧保護回路が前記電界効果トラ
ンジスタの近傍に設けられた半導体集積回路において、
前記過電圧保護回路の一方の端子が最短距離で前記第二
の接地配線に接続されたことを特徴とするものである。
求項は、保護回路用の第一の接地配線と入力初段回路用
の第二の接地配線とが平行に延設され、前記入力初段回
路を構成する電界効果トランジスタのソース電極が前記
第二の接地配線に接続され、前記電界効果トランジスタ
のゲート電極−ソース電極間に発生する過電圧を吸収す
る二端子素子構造の過電圧保護回路が前記電界効果トラ
ンジスタの近傍に設けられた半導体集積回路において、
前記過電圧保護回路の一方の端子が最短距離で前記第二
の接地配線に接続されたことを特徴とするものである。
【００２１】
【発明の実施の形態】図１は、本発明に係る半導体集積
回路の一実施形態を示す等価回路図である。以下、この
図面に基づき説明する。
回路の一実施形態を示す等価回路図である。以下、この
図面に基づき説明する。
【００２２】本実施形態の半導体集積回路は、入力初段
回路５０を構成するｎＭＯＳトランジスタ５２のソース
電極５２ｓが接地配線５４と接続され、接地配線５４と
ｎＭＯＳトランジスタ５２のゲート電極５２ｇとの間
に、過電圧保護回路１０が接続されている。過電圧保護
回路１０は、ゲート電極１０１ｇとソース電極１０１ｓ
とが接続されたｎＭＯＳトランジスタ構造の放電素子１
０１と、ゲート電極のないｎＭＯＳトランジスタ構造の
放電素子１０２とからなる。放電素子１０１，１０２
は、それぞれのドレイン電極１０１ｄ，１０２ｄがｎＭ
ＯＳトランジスタ５２のゲート電極５２ｇに接続され、
それぞれのソース電極１０１ｓ，１０２ｓがｎＭＯＳト
ランジスタ５２のソース電極５２ｓに接続されている。
回路５０を構成するｎＭＯＳトランジスタ５２のソース
電極５２ｓが接地配線５４と接続され、接地配線５４と
ｎＭＯＳトランジスタ５２のゲート電極５２ｇとの間
に、過電圧保護回路１０が接続されている。過電圧保護
回路１０は、ゲート電極１０１ｇとソース電極１０１ｓ
とが接続されたｎＭＯＳトランジスタ構造の放電素子１
０１と、ゲート電極のないｎＭＯＳトランジスタ構造の
放電素子１０２とからなる。放電素子１０１，１０２
は、それぞれのドレイン電極１０１ｄ，１０２ｄがｎＭ
ＯＳトランジスタ５２のゲート電極５２ｇに接続され、
それぞれのソース電極１０１ｓ，１０２ｓがｎＭＯＳト
ランジスタ５２のソース電極５２ｓに接続されている。
【００２３】入力初段回路５０は、ｐＭＯＳトランジス
タ６０が付設されたインバータ回路である。ｎＭＯＳト
ランジスタ５２及びｐＭＯＳトランジスタ６０のゲート
電極５２ｇ，６０ｇと、入力パッド６２とは、入力配線
６４で接続されている。接地配線５６と入力パッド６２
との間には、もう一つの過電圧保護回路６８が接続され
ている。過電圧保護回路６８は、放電素子６８１，６８
２からなる。過電圧保護回路６８におけるチャネル幅は
４００μｍ程度、過電圧保護回路１０におけるチャネル
幅は１００μｍ程度である。寄生抵抗５４ｒ，５６ｒ
は、接地配線５４，５６の有する抵抗値である。寄生抵
抗６４ｒは、入力配線６４の有する抵抗値である。コン
タクトホール７４ｃ，６４ｃ，５４ｃ，１０ｄｃ，１０
ｇｃ，１０１ｓｃ，１０２ｓｃ，５４ｃｃ、電源配線７
４、接地パッド７０等については後述する。
タ６０が付設されたインバータ回路である。ｎＭＯＳト
ランジスタ５２及びｐＭＯＳトランジスタ６０のゲート
電極５２ｇ，６０ｇと、入力パッド６２とは、入力配線
６４で接続されている。接地配線５６と入力パッド６２
との間には、もう一つの過電圧保護回路６８が接続され
ている。過電圧保護回路６８は、放電素子６８１，６８
２からなる。過電圧保護回路６８におけるチャネル幅は
４００μｍ程度、過電圧保護回路１０におけるチャネル
幅は１００μｍ程度である。寄生抵抗５４ｒ，５６ｒ
は、接地配線５４，５６の有する抵抗値である。寄生抵
抗６４ｒは、入力配線６４の有する抵抗値である。コン
タクトホール７４ｃ，６４ｃ，５４ｃ，１０ｄｃ，１０
ｇｃ，１０１ｓｃ，１０２ｓｃ，５４ｃｃ、電源配線７
４、接地パッド７０等については後述する。
【００２４】図２は、図１の半導体集積回路のチップ全
体を示す平面図である。以下、図１及び図２に基づき説
明する。ただし、図２において図１と同一部分は、同一
符合を付すことにより重複説明を省略する。
体を示す平面図である。以下、図１及び図２に基づき説
明する。ただし、図２において図１と同一部分は、同一
符合を付すことにより重複説明を省略する。
【００２５】チップ６９は中速ＳＲＡＭ（スタティク・
ランダム・アクセス・メモリ）である。チップ６９にお
いて、接地配線５４，５６，６６は、接地パッド７０の
近傍で互いに接続されている。したがって、寄生抵抗５
４ｒは、入力初段回路５０から接地パッド７０までの接
地配線５４の抵抗値である。接地配線５４は入力初段回
路用、接地配線５６は保護回路用、接地配線６６は内部
セル用である。また、図示しない電源配線は、電源パッ
ド７２に接続されている。
ランダム・アクセス・メモリ）である。チップ６９にお
いて、接地配線５４，５６，６６は、接地パッド７０の
近傍で互いに接続されている。したがって、寄生抵抗５
４ｒは、入力初段回路５０から接地パッド７０までの接
地配線５４の抵抗値である。接地配線５４は入力初段回
路用、接地配線５６は保護回路用、接地配線６６は内部
セル用である。また、図示しない電源配線は、電源パッ
ド７２に接続されている。
【００２６】図３は、図１の半導体集積回路における配
線及び拡散層の一部を示す平面図である。以下、図１乃
至図３に基づき説明する。ただし、図３において図１及
び図２と同一部分は、同一符合を付すことにより重複説
明を省略する。
線及び拡散層の一部を示す平面図である。以下、図１乃
至図３に基づき説明する。ただし、図３において図１及
び図２と同一部分は、同一符合を付すことにより重複説
明を省略する。
【００２７】ｐＭＯＳトランジスタ６０のソース電極６
０ｓ及びドレイン電極６０ｄには、ソース領域及びドレ
イン領域としてのｐ+ 層６０ｐが形成されている。ｐＭ
ＯＳトランジスタ６０の周囲には、ガードリングとして
のｎ+ 層６０ｎが形成されている。ｎＭＯＳトランジス
タ５２のソース電極５２ｓ及びドレイン電極５２ｄに
は、ソース領域及びドレイン領域としてのｎ+ 層５２ｎ
が形成されている。ｎＭＯＳトランジスタ５２の周囲に
は、ガードリングとしてのｐ+ 層５２ｐが形成されてい
る。放電素子１０１，１０２のソース電極１０１ｓ，１
０２ｓ及びドレイン電極１０１ｄ，１０２ｄには、ソー
ス領域及びドレイン領域としてのｎ+ 層１０１ｎ，１０
２ｎが形成されている。放電素子１０１，１０２の周囲
には、ガードリングとしてのｐ+ 層１０ｐが形成されて
いる。
０ｓ及びドレイン電極６０ｄには、ソース領域及びドレ
イン領域としてのｐ+ 層６０ｐが形成されている。ｐＭ
ＯＳトランジスタ６０の周囲には、ガードリングとして
のｎ+ 層６０ｎが形成されている。ｎＭＯＳトランジス
タ５２のソース電極５２ｓ及びドレイン電極５２ｄに
は、ソース領域及びドレイン領域としてのｎ+ 層５２ｎ
が形成されている。ｎＭＯＳトランジスタ５２の周囲に
は、ガードリングとしてのｐ+ 層５２ｐが形成されてい
る。放電素子１０１，１０２のソース電極１０１ｓ，１
０２ｓ及びドレイン電極１０１ｄ，１０２ｄには、ソー
ス領域及びドレイン領域としてのｎ+ 層１０１ｎ，１０
２ｎが形成されている。放電素子１０１，１０２の周囲
には、ガードリングとしてのｐ+ 層１０ｐが形成されて
いる。
【００２８】電源配線７４とソース電極６０ｓとは、コ
ンタクトホール７４ｃによって接続されている。ドレイ
ン電極６０ｄとドレイン電極５２ｄとは、互いに接続さ
れている。接地配線５４とソース電極５２ｓとは、コン
タクトホール５４ｃによって接続されている。入力配線
６４とゲート電極５２ｇ，６０ｇとは、コンタクトホー
ル６４ｃによって接続されている。入力配線６４とドレ
イン電極１０１ｄ，１０２ｄとは、互いに接続されてい
る。接地配線５４とソース電極１０１ｓ，１０２ｓと
は、コンタクトホール５４ｃｃによって接続されてい
る。ソース電極１０１ｓとゲート電極１０１ｇとは、コ
ンタクトホール１０ｇｃによって接続されている。コン
タクトホール６０ｓｃ，６０ｄｃ，５２ｓｃ，５２ｄ
ｃ，１０１ｓｃ，１０２ｓｃ，１０ｄｃは、各電極と各
半導体層とを接続するものである。入力配線６４、ソー
ス電極６０ｓ，５２ｓ，１０１ｓ，１０２ｓ、ドレイン
電極６０ｄ，５２ｄ，１０１ｄ，１０２ｄ等は、アルミ
ニウムからなる同じ電極層をパターニングして形成され
ている。接地配線５４，５６、電源配線７４等は、アル
ミニウムからなる同じ配線層をパターニングして形成さ
れている。この電極層の上に図示しない絶縁膜を介して
配線層が積層されている。この絶縁膜に穿設されている
のが、コンタクトホール７４ｃ，５４ｃ，５４ｃｃであ
る。
ンタクトホール７４ｃによって接続されている。ドレイ
ン電極６０ｄとドレイン電極５２ｄとは、互いに接続さ
れている。接地配線５４とソース電極５２ｓとは、コン
タクトホール５４ｃによって接続されている。入力配線
６４とゲート電極５２ｇ，６０ｇとは、コンタクトホー
ル６４ｃによって接続されている。入力配線６４とドレ
イン電極１０１ｄ，１０２ｄとは、互いに接続されてい
る。接地配線５４とソース電極１０１ｓ，１０２ｓと
は、コンタクトホール５４ｃｃによって接続されてい
る。ソース電極１０１ｓとゲート電極１０１ｇとは、コ
ンタクトホール１０ｇｃによって接続されている。コン
タクトホール６０ｓｃ，６０ｄｃ，５２ｓｃ，５２ｄ
ｃ，１０１ｓｃ，１０２ｓｃ，１０ｄｃは、各電極と各
半導体層とを接続するものである。入力配線６４、ソー
ス電極６０ｓ，５２ｓ，１０１ｓ，１０２ｓ、ドレイン
電極６０ｄ，５２ｄ，１０１ｄ，１０２ｄ等は、アルミ
ニウムからなる同じ電極層をパターニングして形成され
ている。接地配線５４，５６、電源配線７４等は、アル
ミニウムからなる同じ配線層をパターニングして形成さ
れている。この電極層の上に図示しない絶縁膜を介して
配線層が積層されている。この絶縁膜に穿設されている
のが、コンタクトホール７４ｃ，５４ｃ，５４ｃｃであ
る。
【００２９】図４は放電素子１０１，１０２の電圧−電
流特性を示すグラフであり、図４〔１〕は放電素子１０
１、図４〔２〕は放電素子１０２である。以下、図１乃
至図４に基づき、過電圧保護回路１０の動作を説明す
る。
流特性を示すグラフであり、図４〔１〕は放電素子１０
１、図４〔２〕は放電素子１０２である。以下、図１乃
至図４に基づき、過電圧保護回路１０の動作を説明す
る。
【００３０】過電圧保護回路１０は、ドレイン電極１０
１ｄ，１０２ｄからなる第一電極及びソース電極１０１
ｓ，１０２ｓからなる第二電極を有する二端子素子構造
である。放電素子１０１は、ゲート電極１０１ｇとソー
ス電極１０１ｓとが接続されたｎＭＯＳトランジスタ構
造を有しており、ソース電極１０１ｓとドレイン電極１
０１ｄとの間にｎｐｎの半導体層が形成されている。放
電素子１０２は、ゲート電極のないｎＭＯＳトランジス
タ構造を有しており、ソース電極１０２ｓとドレイン電
極１０２ｄとの間にｎｐｎの半導体層が形成されてい
る。図４においてドレイン電極の電圧がソース電極より
も高い場合を順方向とすると、放電素子１０１は、順方
向電圧に対してはダイアックとして動作し、逆方向電圧
に対しては負荷トランジスタとして動作する。放電素子
１０１は、順方向電圧及び逆方向電圧に対してダイアッ
クとして動作する。
１ｄ，１０２ｄからなる第一電極及びソース電極１０１
ｓ，１０２ｓからなる第二電極を有する二端子素子構造
である。放電素子１０１は、ゲート電極１０１ｇとソー
ス電極１０１ｓとが接続されたｎＭＯＳトランジスタ構
造を有しており、ソース電極１０１ｓとドレイン電極１
０１ｄとの間にｎｐｎの半導体層が形成されている。放
電素子１０２は、ゲート電極のないｎＭＯＳトランジス
タ構造を有しており、ソース電極１０２ｓとドレイン電
極１０２ｄとの間にｎｐｎの半導体層が形成されてい
る。図４においてドレイン電極の電圧がソース電極より
も高い場合を順方向とすると、放電素子１０１は、順方
向電圧に対してはダイアックとして動作し、逆方向電圧
に対しては負荷トランジスタとして動作する。放電素子
１０１は、順方向電圧及び逆方向電圧に対してダイアッ
クとして動作する。
【００３１】ここで、静電気によってチップ６９が帯電
した状態で、入力パッド６２に接続されているピン（図
示せず）が導電体と接触したとする。すると、放電素子
１０１，１０２が導通することにより、接地配線５４→
過電圧保護回路１０→入力パッド６２、という経路を通
って静電気が放電される。このとき、ｎＭＯＳトランジ
スタ５２のソース電極５２ｓ−ゲート電極５２ｇ間に、
過電圧が発生する。この過電圧からｎＭＯＳトランジス
タ５２を保護するために、過電圧保護回路１０が動作す
る。すなわち、放電素子１０１，１０２が瞬時に導通す
ることにより、ソース電極５２ｓ−ゲート電極５２ｇ間
の過電圧を吸収する。正確に言えば、図４〔１〕，
〔２〕における第三象限の特性となるので、放電素子１
０１が先に導通し、続いて放電素子１０２が導通する。
このようにして、ｎＭＯＳトランジスタ５２のゲート電
極酸化膜のＣＤＭによる破壊を防いでいる。
した状態で、入力パッド６２に接続されているピン（図
示せず）が導電体と接触したとする。すると、放電素子
１０１，１０２が導通することにより、接地配線５４→
過電圧保護回路１０→入力パッド６２、という経路を通
って静電気が放電される。このとき、ｎＭＯＳトランジ
スタ５２のソース電極５２ｓ−ゲート電極５２ｇ間に、
過電圧が発生する。この過電圧からｎＭＯＳトランジス
タ５２を保護するために、過電圧保護回路１０が動作す
る。すなわち、放電素子１０１，１０２が瞬時に導通す
ることにより、ソース電極５２ｓ−ゲート電極５２ｇ間
の過電圧を吸収する。正確に言えば、図４〔１〕，
〔２〕における第三象限の特性となるので、放電素子１
０１が先に導通し、続いて放電素子１０２が導通する。
このようにして、ｎＭＯＳトランジスタ５２のゲート電
極酸化膜のＣＤＭによる破壊を防いでいる。
【００３２】過電圧保護回路１０は、ソース電極５２ｓ
が接続された接地配線５４と、ゲート電極５２ｇとの間
に接続されている。そのため、ソース電極５２ｓと過電
圧保護回路１０との間は、ほぼ短絡状態となる。したが
って、過電圧保護回路１０は、ｎＭＯＳトランジスタ５
２のソース電極５２ｓ−ゲート電極５２ｇ間電圧によっ
て動作する。
が接続された接地配線５４と、ゲート電極５２ｇとの間
に接続されている。そのため、ソース電極５２ｓと過電
圧保護回路１０との間は、ほぼ短絡状態となる。したが
って、過電圧保護回路１０は、ｎＭＯＳトランジスタ５
２のソース電極５２ｓ−ゲート電極５２ｇ間電圧によっ
て動作する。
【００３３】
【発明の効果】本発明に係る半導体集積回路によれば、
入力初段回路のトランジスタが接続された入力配線と当
該トランジスタが接続された接地配線との間に、内部帯
電による静電気を逃がす過電圧保護回路を接続したこと
により、トランジスタと過電圧保護回路との間の配線抵
抗を大幅に低減できる。したがって、トランジスタと過
電圧保護回路との過電圧発生時の印加電圧値が同じにな
るので、過電圧保護回路が適切に動作し、これによりト
ランジスタを保護できるので信頼性を向上できる。例え
ば、従来技術では耐電圧が４００Ｖであったのに対し
て、本発明では耐電圧を約２０００Ｖまで改善できる。
また、過電圧保護回路は、電源配線、接地配線又は信号
配線の下部に形成できるため、半導体集積回路のチップ
サイズへの影響はない。
入力初段回路のトランジスタが接続された入力配線と当
該トランジスタが接続された接地配線との間に、内部帯
電による静電気を逃がす過電圧保護回路を接続したこと
により、トランジスタと過電圧保護回路との間の配線抵
抗を大幅に低減できる。したがって、トランジスタと過
電圧保護回路との過電圧発生時の印加電圧値が同じにな
るので、過電圧保護回路が適切に動作し、これによりト
ランジスタを保護できるので信頼性を向上できる。例え
ば、従来技術では耐電圧が４００Ｖであったのに対し
て、本発明では耐電圧を約２０００Ｖまで改善できる。
また、過電圧保護回路は、電源配線、接地配線又は信号
配線の下部に形成できるため、半導体集積回路のチップ
サイズへの影響はない。
【００３４】請求項４記載の半導体集積回路によれば、
入力初段回路の電界効果トランジスタのゲート電極が接
続された入力配線と当該電界効果トランジスタのソース
電極が接続された接地配線との間に、過電圧保護回路を
接続したことにより、電界効果トランジスタのソース電
極と過電圧保護回路との間の配線抵抗を大幅に低減でき
る。
入力初段回路の電界効果トランジスタのゲート電極が接
続された入力配線と当該電界効果トランジスタのソース
電極が接続された接地配線との間に、過電圧保護回路を
接続したことにより、電界効果トランジスタのソース電
極と過電圧保護回路との間の配線抵抗を大幅に低減でき
る。
【００３５】請求項５記載の半導体集積回路によれば、
過電圧保護回路が第一電極及び第二電極を有し、第一電
極が入力配線に接続され、第二電極が電極層をパターニ
ングすることによって形成され、第一及び第二の接地配
線が同じ配線層をパターニングすることによって形成さ
れ、電極層の上に絶縁層を介して配線層が積層された半
導体集積回路において、第二電極を第二の接地配線に接
続することにより、電界効果トランジスタのソース電極
が接続された接地配線と過電圧保護回路とを接続するこ
とができる。したがって、絶縁層にコンタクトホールを
穿設するためのマスクと、電極層をパターニングするた
めのマスクとを変更するだけという、簡単なプロセスの
変更を従来技術に施すことによって、本発明の半導体集
積回路を製造することができる。
過電圧保護回路が第一電極及び第二電極を有し、第一電
極が入力配線に接続され、第二電極が電極層をパターニ
ングすることによって形成され、第一及び第二の接地配
線が同じ配線層をパターニングすることによって形成さ
れ、電極層の上に絶縁層を介して配線層が積層された半
導体集積回路において、第二電極を第二の接地配線に接
続することにより、電界効果トランジスタのソース電極
が接続された接地配線と過電圧保護回路とを接続するこ
とができる。したがって、絶縁層にコンタクトホールを
穿設するためのマスクと、電極層をパターニングするた
めのマスクとを変更するだけという、簡単なプロセスの
変更を従来技術に施すことによって、本発明の半導体集
積回路を製造することができる。
【００３６】請求項６記載の半導体集積回路によれば、
過電圧保護回路が電界効果トランジスタ構造の放電素子
からなるので、入力初段回路の電界効果トランジスタと
同じ工程で過電圧保護回路を製造することができる。
過電圧保護回路が電界効果トランジスタ構造の放電素子
からなるので、入力初段回路の電界効果トランジスタと
同じ工程で過電圧保護回路を製造することができる。
【００３７】請求項７又は８記載の半導体集積回路によ
れば、ゲート電極とソース電極とが接続された電界効果
トランジスタ構造の第一の放電素子と、ゲート電極のな
い電界効果トランジスタ構造の第二の放電素子とから過
電圧保護回路を構成し、第一及び第二の放電素子のドレ
イン電極を電界効果トランジスタのゲート電極に接続
し、第一及び第二の放電素子のソース電極を電界効果ト
ランジスタのソース電極に接続したことにより、入力初
段回路の電界効果トランジスタと同じ工程で過電圧保護
回路を製造することができる。しかも、電界効果トラン
ジスタのゲート電極・ソース電極間に過電圧が発生した
場合に、第一の放電素子が動作し、続いて第二の放電素
子が動作するので、より確実に過電圧保護回路を動作さ
せることができる。したがって、上記効果と相まって信
頼性をより向上できる。
れば、ゲート電極とソース電極とが接続された電界効果
トランジスタ構造の第一の放電素子と、ゲート電極のな
い電界効果トランジスタ構造の第二の放電素子とから過
電圧保護回路を構成し、第一及び第二の放電素子のドレ
イン電極を電界効果トランジスタのゲート電極に接続
し、第一及び第二の放電素子のソース電極を電界効果ト
ランジスタのソース電極に接続したことにより、入力初
段回路の電界効果トランジスタと同じ工程で過電圧保護
回路を製造することができる。しかも、電界効果トラン
ジスタのゲート電極・ソース電極間に過電圧が発生した
場合に、第一の放電素子が動作し、続いて第二の放電素
子が動作するので、より確実に過電圧保護回路を動作さ
せることができる。したがって、上記効果と相まって信
頼性をより向上できる。
【図面の簡単な説明】
【図１】本発明に係る半導体集積回路の一実施形態を示
す等価回路図である。
す等価回路図である。
【図２】図１の半導体集積回路のチップ全体を示す平面
図である。
図である。
【図３】図１の半導体集積回路における配線及び拡散層
の一部を示す平面図である。
の一部を示す平面図である。
【図４】図１の半導体集積回路における放電素子の電圧
−電流特性を示すグラフであり、図４〔１〕は第一の放
電素子、図４〔２〕は第二の放電素子である。
−電流特性を示すグラフであり、図４〔１〕は第一の放
電素子、図４〔２〕は第二の放電素子である。
【図５】従来の半導体集積回路を示す等価回路図であ
る。
る。
【図６】図５の半導体集積回路のチップ全体を示す平面
図である。
図である。
【図７】図５の半導体集積回路における配線及び拡散層
の一部を示す平面図である。
の一部を示す平面図である。
【符号の説明】 １０ 過電圧保護回路 １０１ 第一の放電素子 １０１ｄ 第一の放電素子のドレイン電極 １０１ｇ 第一の放電素子のゲート電極 １０１ｓ 第一の放電素子のソース電極 １０２ 第二の放電素子 １０２ｄ 第二の放電素子のドレイン電極 １０２ｓ 第二の放電素子のソース電極 ５０ 入力初段回路 ５２ ｎＭＯＳトランジスタ ５２ｇ ｎＭＯＳトランジスタのゲート電極 ５２ｓ ｎＭＯＳトランジスタのソース電極 ５４ 接地配線
Claims (11)
- 【請求項１】 入力配線に接続されたトランジスタが、
複数の接地配線のうちのいずれか一つと接続された構造
を有する半導体集積回路において、 前記トランジスタが接続された前記接地配線と、前記入
力配線との間に、過電圧保護回路が接続されたことを特
徴とする半導体集積回路。 - 【請求項２】 前記複数の接地配線には、保護回路用の
第一の接地配線と初段入力回路用の第二の接地配線とが
含まれ、 前記トランジスタが前記第二の接地配線に接続され、前
記過電圧保護回路が前記第二の接地配線と前記入力配線
との間に接続された、 請求項１記載の半導体集積回路。 - 【請求項３】 前記トランジスタが電界効果トランジス
タである、請求項２記載の半導体集積回路。 - 【請求項４】 前記電界効果トランジスタのゲート電極
が前記入力配線に接続され、前記電界効果トランジスタ
のソース電極が前記第二の接地配線に接続され、前記過
電圧保護回路が前記第二の接地配線と前記入力配線との
間に接続された、 請求項３記載の半導体集積回路。 - 【請求項５】 前記過電圧保護回路が第一電極及び第二
電極を有する二端子素子構造であり、前記第一電極が前
記入力配線に接続され、前記第二電極が前記第二の接地
配線に接続されるとともに電極層をパターニングするこ
とによって形成され、前記第一及び第二の接地配線が同
じ配線層をパターニングすることによって形成され、前
記電極層の上に絶縁層を介して前記配線層が積層され
た、 請求項４記載の半導体集積回路。 - 【請求項６】 前記過電圧保護回路が電界効果トランジ
スタ構造の放電素子からなる、 請求項３，４又は５記載の半導体集積回路。 - 【請求項７】 前記過電圧保護回路は、ゲート電極とソ
ース電極とが接続された電界効果トランジスタ構造の第
一の放電素子と、ゲート電極のない電界効果トランジス
タ構造の第二の放電素子とからなり、 前記第一及び第二の放電素子は、それぞれのドレイン電
極が前記入力配線に接続され、それぞれのソース電極が
前記第二の接地配線に接続された、 請求項４記載の半導体集積回路。 - 【請求項８】 前記過電圧保護回路は、ゲート電極とソ
ース電極とが接続された電界効果トランジスタ構造の第
一の放電素子と、ゲート電極のない電界効果トランジス
タ構造の第二の放電素子とからなり、 前記第一及び第二の放電素子は、それぞれのドレイン電
極が前記第一電極であり、それぞれのソース電極が前記
第二電極である、 請求項５記載の半導体集積回路。 - 【請求項９】 前記電界効果トランジスタがｎＭＯＳト
ランジスタである、請求項３，４，５，６，７又は８記
載の半導体集積回路。 - 【請求項１０】 前記過電圧保護回路がｎＭＯＳトラン
ジスタ構造の放電素子からなる、 請求項９記載の半導体集積回路。 - 【請求項１１】 保護回路用の第一の接地配線と初段入
力回路用の第二の接地配線とが平行に延設され、前記初
段入力回路を構成する電界効果トランジスタのソース電
極が前記第二の接地配線に接続され、前記電界効果トラ
ンジスタのゲート電極−ソース電極間に発生する過電圧
を吸収する二端子素子構造の過電圧保護回路が前記電界
効果トランジスタの近傍に設けられた半導体集積回路に
おいて、 前記過電圧保護回路の一方の端子が最短距離で前記第二
の接地配線に接続されたことを特徴とする半導体集積回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094673A JP2954153B1 (ja) | 1998-04-07 | 1998-04-07 | 半導体集積回路 |
| US09/285,687 US6456474B2 (en) | 1998-04-07 | 1999-04-05 | Semiconductor integrated circuit |
| TW088105562A TW425547B (en) | 1998-04-07 | 1999-04-06 | Semiconductor integrated circuit |
| KR1019990011864A KR100328327B1 (ko) | 1998-04-07 | 1999-04-06 | 반도체 집적회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094673A JP2954153B1 (ja) | 1998-04-07 | 1998-04-07 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2954153B1 JP2954153B1 (ja) | 1999-09-27 |
| JPH11297930A true JPH11297930A (ja) | 1999-10-29 |
Family
ID=14116760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10094673A Expired - Fee Related JP2954153B1 (ja) | 1998-04-07 | 1998-04-07 | 半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6456474B2 (ja) |
| JP (1) | JP2954153B1 (ja) |
| KR (1) | KR100328327B1 (ja) |
| TW (1) | TW425547B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076282A (ja) * | 2000-08-30 | 2002-03-15 | Nec Corp | 半導体集積回路装置及びその設計方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7948725B2 (en) * | 2001-09-06 | 2011-05-24 | Fuji Electric Systems Co., Ltd. | Composite integrated semiconductor device |
| DE10241086B4 (de) * | 2001-09-06 | 2016-02-18 | Fuji Electric Co., Ltd | Zusammengesetztes integriertes Halbleiterbauteil |
| JP3680036B2 (ja) * | 2002-04-05 | 2005-08-10 | 株式会社東芝 | 半導体回路、及び、フォトカップラー |
| JP3680040B2 (ja) * | 2002-04-22 | 2005-08-10 | 三菱電機株式会社 | ヒートパイプ |
| US7193251B1 (en) * | 2003-01-09 | 2007-03-20 | National Semiconductor Corporation | ESD protection cluster and method of providing multi-port ESD protection |
| JP2005142363A (ja) * | 2003-11-06 | 2005-06-02 | Toshiba Corp | 半導体集積回路 |
| TWI230313B (en) * | 2003-11-28 | 2005-04-01 | Benq Corp | Device for protecting integrated circuit and the method thereof |
| US20050180071A1 (en) * | 2004-02-13 | 2005-08-18 | Yi-Hsun Wu | Circuit and method for ESD protection |
| TWI281742B (en) * | 2005-11-25 | 2007-05-21 | Novatek Microelectronics Corp | Differential input output device including electro static discharge (ESD) protection circuit |
| JP2011165749A (ja) * | 2010-02-05 | 2011-08-25 | Panasonic Corp | 半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821632B2 (ja) * | 1987-01-10 | 1996-03-04 | 三菱電機株式会社 | 半導体集積回路 |
| US4989057A (en) * | 1988-05-26 | 1991-01-29 | Texas Instruments Incorporated | ESD protection for SOI circuits |
| JPH0691226B2 (ja) | 1988-07-12 | 1994-11-14 | 三洋電機株式会社 | 半導体集積回路 |
| US5343352A (en) * | 1989-01-20 | 1994-08-30 | Nec Corporation | Integrated circuit having two circuit blocks energized through different power supply systems |
| JPH02241063A (ja) | 1989-03-15 | 1990-09-25 | Matsushita Electron Corp | 半導体集積回路 |
| JP2965264B2 (ja) | 1989-05-17 | 1999-10-18 | デイビッド サーノフ リサーチ センター，インコーポレイテッド | 低電圧でトリガされるスナップバック装置 |
| JPH0430570A (ja) | 1990-05-28 | 1992-02-03 | Sanyo Electric Co Ltd | 半導体集積回路 |
| US5237395A (en) * | 1991-05-28 | 1993-08-17 | Western Digital Corporation | Power rail ESD protection circuit |
| KR940004604B1 (ko) | 1991-07-15 | 1994-05-25 | 금성일렉트론 주식회사 | 반도체 메모리 소자의 커패시터 제조방법 |
| US5182220A (en) * | 1992-04-02 | 1993-01-26 | United Microelectronics Corporation | CMOS on-chip ESD protection circuit and semiconductor structure |
| JP3170853B2 (ja) | 1992-04-06 | 2001-05-28 | セイコーエプソン株式会社 | 半導体装置 |
| JP3019760B2 (ja) | 1995-11-15 | 2000-03-13 | 日本電気株式会社 | 半導体集積回路装置 |
| KR100197989B1 (ko) | 1996-06-24 | 1999-06-15 | 김영환 | 정전기 보호회로를 구비한 반도체장치 |
-
1998
- 1998-04-07 JP JP10094673A patent/JP2954153B1/ja not_active Expired - Fee Related
-
1999
- 1999-04-05 US US09/285,687 patent/US6456474B2/en not_active Expired - Fee Related
- 1999-04-06 TW TW088105562A patent/TW425547B/zh not_active IP Right Cessation
- 1999-04-06 KR KR1019990011864A patent/KR100328327B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076282A (ja) * | 2000-08-30 | 2002-03-15 | Nec Corp | 半導体集積回路装置及びその設計方法 |
| US6760204B2 (en) | 2000-08-30 | 2004-07-06 | Nec Corporation | Semiconductor integrated circuit device and method for designing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100328327B1 (ko) | 2002-03-12 |
| KR19990082960A (ko) | 1999-11-25 |
| JP2954153B1 (ja) | 1999-09-27 |
| US20020012212A1 (en) | 2002-01-31 |
| TW425547B (en) | 2001-03-11 |
| US6456474B2 (en) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3720999B2 (ja) | 入力保護回路 | |
| JP2914292B2 (ja) | 半導体装置 | |
| US7705404B2 (en) | Electrostatic discharge protection device and layout thereof | |
| JP3013624B2 (ja) | 半導体集積回路装置 | |
| JP2954153B1 (ja) | 半導体集積回路 | |
| JPH11186501A (ja) | 静電破壊保護回路とダイナミックランダムアクセスメモリ | |
| JPH10189756A (ja) | 半導体装置 | |
| JP3102391B2 (ja) | 半導体集積回路 | |
| JPH07193195A (ja) | Ｃｍｏｓ集積回路装置 | |
| JP4031423B2 (ja) | 半導体集積回路 | |
| TWI574371B (zh) | Semiconductor device | |
| JPH11340425A (ja) | 半導体チップの静電気保護用トランジスタとその製造方法、及びそのトランジスタを有する半導体チップ | |
| JP2940506B2 (ja) | 半導体装置 | |
| US7606012B2 (en) | Semiconductor device and designing method for the same | |
| JPH0461371A (ja) | 半導体装置 | |
| JP2002289786A (ja) | 静電気保護素子 | |
| JPH1168038A (ja) | 半導体集積回路装置における静電破壊保護回路 | |
| US11043805B2 (en) | Semiconductor device and a semiconductor package including the same | |
| KR100290916B1 (ko) | 이에스디(ｅｓｄ) 보호회로 및 그의 제조 방법 | |
| JP3319445B2 (ja) | 半導体装置 | |
| JPH1168043A (ja) | Ｅｓｄ保護回路 | |
| JPH0240960A (ja) | 入力保護回路装置 | |
| KR20020055936A (ko) | 정전기 방전 보호 회로 | |
| JPH11284128A (ja) | 保護回路 | |
| JP2002217368A (ja) | 半導体装置の保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990629 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |