JPH11161391A - インターフェイス回路 - Google Patents

インターフェイス回路

Info

Publication number
JPH11161391A
JPH11161391A JP9324370A JP32437097A JPH11161391A JP H11161391 A JPH11161391 A JP H11161391A JP 9324370 A JP9324370 A JP 9324370A JP 32437097 A JP32437097 A JP 32437097A JP H11161391 A JPH11161391 A JP H11161391A
Authority
JP
Japan
Prior art keywords
input
switching
signal
interface circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9324370A
Other languages
English (en)
Other versions
JP3557335B2 (ja
Inventor
Tamotsu Endo
保 遠藤
Yoichi Goshi
陽一 郷司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32437097A priority Critical patent/JP3557335B2/ja
Priority to DE69839322T priority patent/DE69839322T2/de
Priority to US09/199,792 priority patent/US6181189B1/en
Priority to EP98309680A priority patent/EP0920134B1/en
Publication of JPH11161391A publication Critical patent/JPH11161391A/ja
Application granted granted Critical
Publication of JP3557335B2 publication Critical patent/JP3557335B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • G06F13/4077Precharging or discharging

Abstract

(57)【要約】 【課題】 シンク入力とソース入力のいずれにも対応可
能な構成でありながら、製造コストを安くする。 【解決手段】 本発明のインターフェイス回路は、入力
端子22にプルアップ抵抗23を接続する接続状態とプ
ルダウン抵抗23を接続する接続状態とを切替える切替
スイッチ24を備え、この切替スイッチ24の切替接続
状態を判別してシンク入力であるかソース入力であるか
を判別するマイコン26を備え、更に、このマイコン2
6によって上記判別結果に基づいて入力信号を反転させ
た信号を出力する信号出力状態と入力信号をそのまま出
力する信号出力状態とを切替えるように構成したもので
ある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、接点入力やロジッ
ク等の入力信号を取り込む機能を備えたインターフェイ
ス回路に関する。
【0002】
【従来の技術】マイコン等から構成された制御装置の入
力端子に入力信号を入力する方式として、シンク入力と
ソース入力の2つの方式がある。そして、制御装置を製
造するメーカーとしては、シンク入力用の制御装置及び
ソース入力用の制御装置をそれぞれ製造し、ユーザーの
要求に応じて出荷していた。これに対して、メーカーで
は、近年、製造機種数を削減しようとしており、そのた
め、上記2つの入力方式のいずれにも使用(共用)可能
に構成した制御装置を製造しようとしている。
【0003】上記2つの入力方式に共用可能な構成の制
御装置の一例を、図11に示す。この図11は、制御装
置の入力回路部分を示す電気回路図である。この図11
に示すように、入力端子1には、4個のダイオード2、
3、4、5、抵抗6及びフォトカプラ7の発光ダイオー
ド7aが接続されている。上記フォトカプラ7の受光素
子7bは、例えば5Vの直流電圧端子Vp5とアースと
の間に接続されており、更に受光素子7bと直流電圧端
子Vp5との接続点がマイコン8の入力端子8aに接続
されている。
【0004】そして、ダイオード2、3、4、5のうち
のダイオード2のアノードと例えば24Vの直流電圧端
子Vpとの間に、ジャンパ9により閉路可能な接点10
a、10bを設けている。また、ダイオード2、3、
4、5のうちのダイオード5のカソードとアースとの間
に、ジャンパ11により閉路可能な接点12a、12b
を設けている。
【0005】上記構成において、入力端子1にシンク入
力を入力させる場合には、ジャンパ9を半田付けして接
点10a、10b間を閉路しておき、入力端子1と共通
アース端子13との間にシンク入力用の接点SAを接続
する。一方、入力端子1にソース入力を入力させる場合
には、ジャンパ11を半田付けして接点12a、12b
間を閉路しておき、例えば24Vの直流電圧端子Viと
入力端子1との間にソース入力用の接点SBを接続す
る。これにより、上記した入力回路は、2つの入力方式
に共用可能な構成となっている。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、1個の入力端子1に対して、4個のダイ
オード2〜5とフォトカプラ7を新たに付加しなければ
ならず、製造コストが高くなるという欠点があった。特
に、制御装置には、通常、10〜100個ぐらいの入力
端子が設けられていることが多く、このような場合に
は、ダイオード2〜5及びフォトカプラ7からなる回路
構成を入力端子の個数分だけ設けなければならず、かな
り製造コストが高くなるおそれがあった。
【0007】そこで、本発明の目的は、シンク入力とソ
ース入力のいずれにも対応可能な構成でありながら、製
造コストを安くすることができるインターフェイス回路
を提供するにある。
【0008】
【課題を解決するための手段】本発明のインターフェイ
ス回路は、接点入力やロジック等の入力信号を取り込む
入力端子を備えた回路において、前記入力端子にプルア
ップ抵抗を接続する接続状態とプルダウン抵抗を接続す
る接続状態とを切替える切替手段と、この切替手段の切
替接続状態を判別してシンク入力であるかソース入力で
あるかを判別する判別手段と、この判別手段の判別結果
に基づいて、前記入力信号を反転させた信号を出力する
信号出力状態と前記入力信号をそのまま出力する信号出
力状態とを切替える信号切替手段とを備えたところに特
徴を有する。
【0009】上記構成において、入力端子にシンク入力
を入力させる場合には、切替手段により入力端子にプル
アップ抵抗を接続する接続状態とし、一方、入力端子に
ソース入力を入力させる場合には、切替手段により入力
端子にプルダウン抵抗を接続する接続状態とする。そし
て、この構成の場合、判別手段により上記切替手段の切
替接続状態が判別されてシンク入力またはソース入力で
あることが判別されると共に、信号切替手段により上記
判別結果に基づいて入力信号を反転させた信号を出力す
る信号出力状態と入力信号をそのまま出力する信号出力
状態とが切替えられる。
【0010】これにより、シンク入力とソース入力のい
ずれにも対応可能な構成となる。しかも、上記構成の場
合、切替手段は切替スイッチ等の安価な構成で実現で
き、また、判断手段は端子の電圧レベルがハイレベルで
あるかロウレベルであるかを検出する回路等の安価な構
成で実現でき、更に、信号切替手段も論理回路及び切替
スイッチからなる簡単なハードウエア回路やマイコンの
制御機能(ソフトウエア)等で実現できるから、全体と
して製造コストを安くし得る。
【0011】また、上記構成の場合、前記切替手段の切
替接続状態に対応するレベルの電圧を検出する電圧検出
回路を備え、前記判別手段は、前記電圧検出回路による
検出電圧に基づいて前記切替回路の切替接続状態を判別
するように構成されていることが好ましい。更に、前記
切替手段を、手動式のスイッチにより構成することが良
い。更にまた、前記切替手段を、複数のピン端子を有す
る端子台と、前記ピン端子に装着されるものであって所
定のピン端子間を短絡するコネクタとから構成すること
も好ましい。また、前記切替手段を、プリント配線基板
に設けられた複数のランドと、前記ランドに半田付けさ
れるものであって所定のランド間を短絡するジャンパと
から構成しても良い。
【0012】一方、前記切替手段を、リレーやトランジ
スタ等からなるスイッチング素子と、外部からの指令に
基づいて前記スイッチング素子をスイッチング制御する
切替制御手段とから構成することもより一層好ましい構
成である。また、前記判別手段の判別結果に基づいて出
力信号をシンク出力で出力する出力方式とソース出力で
出力する出力方式とを切替える出力方式切替手段を備え
るように構成することも好ましい構成である。
【0013】更に、前記判別手段により前回の運転時に
判別された判別結果を記憶する記憶手段と、この記憶手
段に記憶されている判別結果と前記判別手段により今回
の運転時に判別された判別結果とを比較する比較手段と
を備えるように構成することが良い。この構成の場合、
前記比較手段により前回運転時の判別結果と今回運転時
の判別結果が相違することが判定されたときにその相違
を報知する報知手段を備えることがより一層好ましい構
成である。
【0014】また、上記構成の場合、前記入力端子がオ
ープンの状態で、前記スイッチング素子をオンオフさせ
ると共に、前記入力端子から与えられる信号が反転する
か否かを判定することにより、インターフェイス回路の
動作を自己診断する自己診断手段を備えることも良い構
成である。
【0015】更に、本発明の他のインターフェイス回路
は、接点入力やロジック等の入力信号を取り込む入力端
子を備えた回路において、前記入力端子にプルアップ抵
抗を接続する接続状態とプルダウン抵抗を接続する接続
状態とを切替える切替回路と、この切替回路の切替接続
状態に対応するレベルの電圧を検出する電圧検出回路
と、この電圧検出回路による検出電圧に基づいて前記切
替回路の切替接続状態を判別してシンク入力であるかソ
ース入力であるかを判別する判別回路と、この判別回路
の判別結果に基づいて、前記入力信号を反転させた信号
を出力する信号出力状態と前記入力信号をそのまま出力
する信号出力状態とを切替える信号切替回路とを備えた
ものである。
【0016】
【発明の実施の形態】以下、本発明をインバータ装置の
制御装置に適用した第1の実施例について図1ないし図
5を参照しながら説明する。まず、図1は制御装置21
の入力回路周辺を示す電気回路図である。この図1に示
すように、入力端子22は、プルアップまたはプルダウ
ン用の抵抗23を介して切替スイッチ24の共通接点c
に接続されていると共に、電圧レベル変換回路25を介
してマイクロコンピュータ(以下、マイコンと称す)2
6の入力端子26aに接続されている。
【0017】上記切替スイッチ24の一方の接点aは例
えば24Vの直流電圧端子Vpに接続され、他方の接点
bはアース(0V)されている。この切替スイッチ24
は、本発明の切替手段を構成するものであり、本実施例
では手動式のスイッチ(例えばディップスイッチ等)に
より構成されている。そして、切替スイッチ24の共通
接点cは、電圧レベル変換回路27を介してマイコン2
6の入力端子26bに接続されている。
【0018】この場合、電圧レベル変換回路27は、切
替スイッチ24の共通接点cの電圧レベルをマイコン2
6が入力可能な電圧レベルに変換する回路であり、具体
的には、切替スイッチ24の接点(c−a)間オンのと
き、共通接点cに印加される24Vの電圧を例えば5V
の電圧に変換する回路である。上記電圧レベル変換回路
27は、図2に示すように、例えば抵抗28とツェナー
ダイオード29とから構成されており、上記ツェナーダ
イオード29のカソードが5Vの直流電圧端子Vp5に
接続されている。そして、ツェナーダイオード29のア
ノード(抵抗28の図2中右方の端子)がマイコン26
の入力端子26bに接続されている。
【0019】また、マイコン26は、切替スイッチ24
の共通接点cの電圧レベルを検出することにより、切替
スイッチ24の切替接続状態を判別することが可能に構
成されている。具体的には、マイコン26は、入力端子
26bに入力する電圧が5Vのとき切替スイッチ24の
接点(c−a)間がオンであると判別し、入力端子26
bに入力する電圧が0Vのとき切替スイッチ24の接点
(c−b)間がオンであると判別するように構成されて
いる。この場合、マイコン26は本発明の判別手段とし
ての機能を有している。
【0020】そして、上記切替スイッチ24の接点(c
−a)間がオンになるように切替スイッチ24が手動操
作されると、抵抗23がプルアップ抵抗として入力端子
22に接続された接続状態となり、入力端子22に対し
てシンク入力方式で入力が可能となる。ここで、シンク
入力用の接点SAは、図1にて破線で示すように、入力
端子22と共通アース端子30との間に接続する。上記
接点SAがオンオフされたときに、入力端子22に入力
される入力信号Siは、図4(a)に示すような信号と
なる。
【0021】一方、切替スイッチ24の接点(c−b)
間がオンになるように切替スイッチ24が手動操作され
ると、抵抗23がプルダウン抵抗として入力端子22に
接続された接続状態となり、入力端子22にソース入力
方式で入力が可能となる。ここで、ソース入力用の接点
SBは、図1にて破線で示すように、例えば24Vの直
流電圧端子Viと入力端子22との間に接続する。上記
接点SBがオンオフされたときに、入力端子22に入力
される入力信号Siは、図4(b)に示すような信号と
なる。ここで、ソース入力の入力信号Siは、上記シン
ク入力の入力信号Si(図4(a)参照)の反転信号と
なっていることがわかる。
【0022】さて、前記電圧レベル変換回路25は、入
力端子22に入力される入力信号Siの電圧レベルをマ
イコン26が入力可能な電圧レベルに変換する回路であ
り、具体的には、入力信号Siがハイレベルのとき、入
力端子22に印加される24Vの電圧Viを例えば5V
の電圧に変換する回路である。上記電圧レベル変換回路
25は、図3に示すように、例えば抵抗31,32,3
3とNPN形のトランジスタ34とから構成されてお
り、上記トランジスタ34のコレクタに接続された抵抗
32が5Vの直流電圧端子Vp5に接続されている。そ
して、トランジスタ34のコレクタがマイコン26の入
力端子26aに接続されている。
【0023】ここで、マイコン26は、前述したように
して判別した切替スイッチ24の切替接続状態に応じ
て、入力端子26aに与えられた入力信号(即ち、入力
信号Si)を反転させた信号を、または、そのまま出力
した信号を、ロジック信号Saとしてマイコン26の内
部の信号処理に使用するように構成されている。具体的
には、マイコン26は、切替スイッチ24の接点(c−
a)間がオンであると判別したときには、入力端子26
aに与えられた入力信号(即ち、入力信号Si)を反転
させた信号をロジック信号Saとし、切替スイッチ24
の接点(c−b)間がオンであると判別したときには、
入力端子26aに与えられた入力信号(即ち、入力信号
Si)をそのまま出力させた信号をロジック信号Saと
するように構成されている。
【0024】これにより、マイコン26内で使用する入
力信号としてのロジック信号Saは、図4(c)に示す
ような信号となり、入力端子22に入力される信号がシ
ンク入力であっても、ソース入力であっても同じ信号と
なる。即ち、上記した入力回路は、2つの入力方式に共
用可能な構成となっているのである。この場合、マイコ
ン26が本発明の信号切替手段としての機能を有してい
る。
【0025】また、上記マイコン26には、記憶手段と
して例えば不揮発性メモリ35が接続されている。そし
て、マイコン26は、上述したようにして判別した結
果、即ち、シンク入力であるかソース入力であるかを上
記不揮発性メモリ35に記憶するように構成されてい
る。更に、マイコン26は、不揮発性メモリ35に記憶
している前回の運転時に判別した判別結果を読出すと共
に、今回の運転時に上述したようにして判別した判別結
果とを比較するように構成されている。この場合、マイ
コン26は本発明の比較手段としての機能を有してい
る。
【0026】そして、マイコン26は、上記比較処理に
より前回運転時の判別結果と今回運転時の判別結果が相
違することを判定したときには、その相違を報知するよ
うに、例えば操作パネルに設けられた表示装置(図示し
ない)に表示するように構成されている。この構成の場
合、マイコン26及び表示装置から本発明の報知手段が
構成されている。そして、上記した相違の表示により、
ユーザーは前回の運転と今回の運転とで入力方式を変え
たことを明確に認識できるから、入力方式の設定を万一
誤ったような場合には、そのことを容易に認識すること
ができ、誤操作の発生を極力防止することができる。
【0027】このような構成の本実施例によれば、入力
端子22にシンク入力を入力させる場合には、切替スイ
ッチ24を手動操作してその接点(c−a)間をオンに
し、入力端子22にプルアップ抵抗24を接続する接続
状態としておいてから、シンク入力を行うようにする。
一方、入力端子22にソース入力を入力させる場合に
は、切替スイッチ24を手動操作してその接点(c−
b)間をオンにし、入力端子22にプルダウン抵抗23
を接続する接続状態としておいてから、ソース入力を行
うようにすれば良い。
【0028】そして、本実施例の場合、マイコン26に
より上記切替スイッチ24の切替接続状態を判別して、
シンク入力またはソース入力であることを判別すると共
に、マイコン26により上記判別結果に基づいて入力信
号Siを反転させた信号をロジック信号Saとして出力
する信号出力状態と、入力信号Siをそのままロジック
信号Saとして出力する信号出力状態とを切替えるよう
に構成した。これにより、上記実施例の入力回路は、シ
ンク入力とソース入力のいずれにも対応可能な構成とな
る。
【0029】しかも、上記実施例の場合、切替手段とし
ての切替スイッチ24は安価な構成である。また、判断
手段は、端子(具体的には、切替スイッチ24の共通接
点c)の電圧レベルがハイレベルであるかロウレベルで
あるかを検出する回路であり、上記実施例では、簡単な
構成の電圧レベル変換回路27とマイコン26の制御機
能(ソフトウエア)で実現している。即ち、判断手段は
安価な構成で実現できる。更に、信号切替手段は、マイ
コン26の制御機能(ソフトウエア)で実現しているか
ら、安価な構成である。従って、上記実施例の入力回路
は、従来構成(図11参照)に比べて、製造コストを安
くすることができる。
【0030】特に、上記実施例の構成では、入力端子2
2を複数設けるように構成した場合に、従来構成に比べ
て製造コストを大幅に安くすることができる。具体的に
説明すると、3個の入力端子22を設けた構成を図5に
示す。この図5に示すように、入力端子22が3個に増
えても、切替スイッチ24及び電圧レベル変換回路27
は各1個設けるだけで済む。また、信号切替手段は、入
力端子の個数分必要であるが、マイコン26の制御機能
(ソフトウエア)で実現しているから、安価な構成で実
現できる。尚、プルアップまたはプルダウン用の抵抗2
3及び電圧レベル変換回路25はそれぞれ入力端子の個
数(3個)に等しくなるように増加しているが、これら
の部品は、シンク入力専用の入力回路やソース入力専用
の入力回路においても、入力端子を複数設ける場合に必
ず増加させる必要がある部品である。従って、本実施例
によれば、入力端子を複数設ける場合であっても、製造
コストを安くすることができる。
【0031】これに対して、従来構成(図11参照)に
おいて、入力端子を複数にすると、4個のダイオード及
びフォトカプラから構成された回路を、入力端子の個数
分だけ設けなければならない。従って、従来構成では、
入力端子を複数にすると、製造コストが大幅に高くなっ
てしまう。そして、入力端子の個数が多くなるほど、上
記実施例と従来構成との製造コストの差は大きくなるの
である。
【0032】尚、上記実施例では、電圧レベル変換回路
27を図2に示すような回路として構成したが、これに
限られるものではなく、電圧レベルを変換できる回路で
あれば他の回路構成でも良い。また、電圧レベル変換回
路25を図3に示すような回路として構成したが、これ
に限られるものではなく、電圧レベルを変換できる回路
であれば他の回路構成(トランジスタに代えて例えばフ
ォトカプラを使用した構成の回路)でも良い。
【0033】更に、マイコン26の入力端子26a、2
6bが24V程度の電圧を直接入力可能に構成されてお
れば、電圧レベル変換回路25、27を不要にすること
ができる。更にまた、上記実施例では、記憶手段として
不揮発性メモリ35を設けたが、これに限られるもので
はなく、例えばバッテリバックアップ機能を備えたメモ
リ(RAM)を設けるように構成しても良い。
【0034】また、上記実施例では、信号切替手段をマ
イコン26の制御機能で構成したが、これに代えて、論
理回路及び切替スイッチからなる簡単なハードウエア回
路で構成しても良い。具体的には、図6に示す第2の実
施例のように、信号切替手段36をインバータ素子37
と切替スイッチ38とから構成することが好ましい。こ
の構成の場合、切替スイッチ38をマイコン26により
切替駆動するように構成すると共に、切替スイッチ38
の共通接点cをマイコン36の入力端子26aに接続し
ている。上記切替スイッチ38は、例えばトランジスタ
等のスイッチング素子(半導体スイッチ)で構成するこ
とができる。そして、電圧レベル変換回路25の出力端
子をインバータ素子37及び切替スイッチ38の一方の
端子bに接続し、更に、インバータ素子37を切替スイ
ッチ38の他方の端子aに接続している。
【0035】上記構成の場合、マイコン26は、切替ス
イッチ24の共通接点cの電圧レベルに基づいて、切替
スイッチ24の接点(c−a)間がオンであると、即
ち、シンク入力であると判別した場合、上記切替スイッ
チ38をその接点(c−a)間がオンとなるように動作
させる構成となっている。一方、マイコン26は、切替
スイッチ24の接点(c−b)間がオンであると、即
ち、ソース入力であると判別した場合、上記切替スイッ
チ38をその接点(c−b)間がオンとなるように動作
させる構成となっている。
【0036】尚、上述した以外の第2の実施例の構成
は、第1の実施例の構成と同じ構成となっている。従っ
て、第2の実施例においても、第1の実施例と同じ作用
効果を得ることができる。
【0037】図7は本発明の第3の実施例を示すもので
あり、第1の実施例と異なるところを説明する。尚、第
1の実施例と同一部分には同一符号を付している。上記
第3の実施例においては、切替手段を、複数のピン端子
を有する端子台と、ピン端子に装着されるものであって
所定のピン端子間を短絡するコネクタとから構成してい
る。
【0038】具体的には、図7に示すように、直流電圧
端子Vpに接続した端子39と、アースに接続した端子
40と、抵抗23及び電圧レベル変換回路27に接続し
た端子41とを、インバータ装置(の制御装置)の端子
台(図示しない)にピン端子として設けている。そし
て、これらピン端子に装着されるコネクタ42、43を
備えている。
【0039】この構成において、シンク入力を行う場合
には、コネクタ42を端子39及び41に装着すること
により、該コネクタ42により端子39と端子41との
間を短絡するように構成されている。一方、ソース入力
を行う場合には、コネクタ43を端子40及び41に装
着することにより、該コネクタ43により端子40と端
子41との間を短絡するように構成されている。
【0040】そして、マイコン26は、電圧レベル変換
回路27を介して端子41の電圧レベルを検出すること
により、端子39と端子41との間が短絡されているか
(即ち、シンク入力であるか)、それとも、端子40と
端子41との間が短絡されているか(即ち、ソース入力
であるか)を判別するように構成されている。尚、上述
した以外の第3の実施例の構成は、第1の実施例の構成
と同じ構成となっている。従って、第3の実施例におい
ても、第1の実施例とほぼ同じ作用効果を得ることがで
きる。
【0041】また、上記第3の実施例では、切替手段を
複数のピン端子とコネクタにより構成したが、これに代
えて、プリント配線基板に設けられた複数のランドと、
これらランドに形成された端子挿入孔に挿入されて半田
付けされるものであって所定のランド間を短絡するジャ
ンパとから構成するようにしても良い。このように構成
した場合も、第3の実施例とほぼ同じ作用効果を得るこ
とができる。
【0042】図8は本発明の第4の実施例を示すもので
あり、第1の実施例と異なるところを説明する。尚、第
1の実施例と同一部分には同一符号を付している。上記
第4の実施例においては、切替手段を、リレーやトラン
ジスタ等からなるスイッチング素子で構成すると共に、
外部からの指令に基づいて上記スイッチング素子をスイ
ッチング制御する切替制御手段を備えるように構成して
いる。
【0043】具体的には、図8に示すように、連動する
2つのリレー接点44a、44b及びリレーコイル44
cを備えてなるリレー44で切替手段を構成している。
この場合、一方のリレー接点44aを直流電圧端子Vp
と抵抗23との間に接続し、他方のリレー接点44bを
抵抗23とアースとの間に接続している。そして、リレ
ーコイル44cをマイコン45によりドライバ回路46
を介して通断電制御するように構成している。上記マイ
コン45には、外部から指令(即ち、シンク入力または
ソース入力を設定する指令)が与えられるように構成さ
れている。
【0044】ここで、外部から指令をマイコン45に与
える方法としては、操作パネルに設けられた各種の操作
キーの操作に基づいて指令(例えばパラメータ)をマイ
コン45に与える方法や、パソコン等の外部端末から通
信ラインを介して指令をマイコン45に送信する方法等
が好ましい。
【0045】上記構成の場合、外部から指令がマイコン
45に与えられると、マイコン45は、その指令に基づ
いてリレー44を駆動制御する。具体的には、指令がシ
ンク入力の設定である場合には、マイコン45は、リレ
ーコイル44cを通電してリレー接点44aをオン(且
つリレー接点44bをオフ)する。反対に、指令がソー
ス入力の設定である場合には、マイコン45は、リレー
コイル44cを断電してリレー接点44bをオン(且つ
リレー接点44aをオフ)する。これと共に、マイコン
45は、上記入力した指令を不揮発性メモリ35に記憶
するように構成されている。
【0046】尚、上述した以外の第4の実施例の構成
は、第1の実施例の構成と同じ構成となっている。従っ
て、第4の実施例においても、第1の実施例とほぼ同じ
作用効果を得ることができる。特に、上記第4の実施例
では、外部指令によってシンク入力またはソース入力の
切替を簡単に実行することができる。
【0047】また、上記第4の実施例では、入力端子2
2がオープンの状態で、マイコン45によりリレーコイ
ル44cをオンオフさせることによりリレー接点44a
及び44bをオンオフさせ、そして、このときマイコン
45により入力端子22から与えられる信号、即ち、電
圧レベル変換回路25から出力される信号が反転するか
否かを判定することにより、インターフェイス回路(入
力回路)の動作を自己診断することが可能である。
【0048】この構成の場合、電圧レベル変換回路25
から出力される信号が反転することを検出すれば、入力
回路の電圧レベル変換回路25及びリレー44の動作が
正常であると判断することができる。一方、電圧レベル
変換回路25から出力される信号が反転しないことを検
出すれば、入力回路の電圧レベル変換回路25またはリ
レー44のうちのいずれかの動作が異常であると判断す
ることができる。即ち、上記構成では、マイコン45が
本発明の自己診断手段を構成している。
【0049】図9は本発明の第5の実施例を示すもので
あり、第1の実施例と異なるところを説明する。尚、第
1の実施例と同一部分には同一符号を付している。上記
第5の実施例においては、シンク入力であるかソース入
力であるかの判別結果に基づいて、出力信号をシンク出
力で出力する出力方式とソース出力で出力する出力方式
とを自動的に切り替えるように構成している。
【0050】以下、図9に従って具体的に説明する。こ
の図9は出力回路周辺を示す電気回路図である。図9に
おいて、出力端子46には、ダイオード47、48、P
NP形のトランジスタ49、NPN形のトランジスタ5
0、抵抗51〜54が図示するように接続されている。
そして、トランジスタ49のべースは、抵抗52、イン
バータ素子55を介して第1のスイッチ56aに接続さ
れている。トランジスタ50のべースは、抵抗53を介
して第2のスイッチ56bに接続されている。更に、第
1のスイッチ56a及び第2のスイッチ56bは、マイ
コン26の出力端子26eに接続されている。
【0051】また、マイコン26は、第1のスイッチ5
6a及び第2のスイッチ56bをオンオフ制御するよう
に構成されている。この場合、マイコン26は、前述し
たようにして、シンク入力であることを判別したときに
は、第1のスイッチ56aをオフし且つ第2のスイッチ
56bをオンする。これにより、シンク出力方式で出力
端子46から出力されるようになる。この場合、負荷で
ある例えばリレーコイル57は、直流電圧端子Viと出
力端子46との間に接続されるように構成されている。
【0052】一方、マイコン26が、前述したようにし
て、ソース入力であることを判別したときには、第1の
スイッチ56aをオンし且つ第2のスイッチ56bをオ
フする。これにより、ソース出力方式で出力端子46か
ら出力されるようになる。この場合、負荷である例えば
リレーコイル58は、出力端子46と共通アース端子3
0の間に接続されるように構成されている。この構成の
場合、第1のスイッチ56a、第2のスイッチ56b及
びマイコン26から本発明の出力方式切替手段が構成さ
れている。
【0053】尚、上述した以外の第5の実施例の構成
(入力回路の構成等)は、第1の実施例の構成と同じ構
成となっている。従って、第5の実施例においても、第
1の実施例とほぼ同じ作用効果を得ることができる。特
に、上記第5の実施例では、マイコン26によりシンク
入力であるかソース入力であるかを判別すると共に、判
別結果がシンク入力であるときにはシンク出力するよう
に構成し、また、判別結果がソース入力であるときには
ソース出力するように構成した。これにより、入力方式
を切替可能な構成でありながら、出力方式を、切替えら
れた入力方式に自動的に対応させることができる。
【0054】図10は本発明の第6の実施例を示すもの
であり、第5の実施例と異なるところを説明する。尚、
第5の実施例と同一部分には同一符号を付している。上
記第6の実施例は、シンク入力であるかソース入力であ
るかの判別結果に基づいて、出力信号をシンク出力で出
力する出力方式とソース出力で出力する出力方式とを自
動的に切替える構成を、上記第5の実施例と異なる電気
回路構成で実現したものである。
【0055】具体的には、図10に示すように、出力端
子46と直流電圧端子Vpとの間にリレー58のリレー
接点58aを接続し、出力端子46とアースとの間にリ
レー59のリレー接点59aを接続している。そして、
直流電圧端子VpとNPN形のトランジスタ60のコレ
クタとの間に、リレー58のリレーコイル58b及び第
1のスイッチ56aからなる直列回路と、リレー59の
リレーコイル59b及び第2のスイッチ56bからなる
直列回路とを並列に接続している。更に、トランジスタ
60のエミッタをアースし、ベースをマイコン26の出
力端子26eに接続している。
【0056】上記第6の実施例の場合、マイコン26
は、前述したようにして、シンク入力であることを判別
したときには、第1のスイッチ56aをオフし且つ第2
のスイッチ56bをオンする。これにより、シンク出力
方式で出力端子46から出力されるようになる。この場
合、負荷である例えばリレーコイル57は、直流電圧端
子Viと出力端子46との間に接続される。
【0057】一方、マイコン26が、前述したようにし
て、ソース入力であることを判別したときには、第1の
スイッチ56aをオンし且つ第2のスイッチ56bをオ
フする。これにより、ソース出力方式で出力端子46か
ら出力されるようになる。この場合、負荷である例えば
リレーコイル58は、出力端子46と共通アース端子3
0の間に接続される。尚、上述した以外の第6の実施例
の構成は、第5の実施例の構成と同じ構成となってい
る。従って、第6の実施例においても、第5の実施例と
ほぼ同じ作用効果を得ることができる。
【0058】尚、上記各実施例においては、本発明のイ
ンターフェイス回路をインバータ装置の制御装置の入力
回路に適用したが、これに限られるものではなく、他の
制御装置の入力回路に適用しても良い。
【0059】
【発明の効果】本発明は以上の説明から明らかなよう
に、入力端子にプルアップ抵抗を接続する接続状態とプ
ルダウン抵抗を接続する接続状態とを切替える切替手段
を備え、この切替手段の切替接続状態を判別してシンク
入力であるかソース入力であるかを判別する判別手段を
備え、この判別手段の判別結果に基づいて前記入力信号
を反転させた信号を出力する信号出力状態と前記入力信
号をそのまま出力する信号出力状態とを切替える信号切
替手段を備えるように構成したので、シンク入力とソー
ス入力のいずれにも対応可能な構成でありながら、製造
コストを安くすることができるという優れた効果を奏す
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す入力回路周辺の電
気回路図
【図2】電圧レベル変換回路の電気回路図
【図3】電圧レベル変換回路の電気回路図
【図4】タイムチャート
【図5】3個の入力端子を設けた構成を示す図1相当図
【図6】本発明の第2の実施例を示す図1相当図
【図7】本発明の第3の実施例を示す図1相当図
【図8】本発明の第4の実施例を示す図1相当図
【図9】本発明の第5の実施例を示す出力回路周辺の電
気回路図
【図10】本発明の第6の実施例を示す図9相当図
【図11】従来構成を示す図1相当図
【符号の説明】
21は制御装置、22は入力端子、23は抵抗、24は
切替スイッチ(切替手段)、25は電圧レベル変換回
路、26はマイクロコンピュータ(判別手段、信号切替
手段)、27は電圧レベル変換回路、30は共通アース
端子、35は不揮発性メモリ(記憶手段)、36は信号
切替手段、38は切替スイッチ、39、40、41は端
子(ピン端子)、42、43はコネクタ、44はリレー
(切替手段)、45はマイコン(切替制御手段、自己診
断手段)、46は出力端子、47、48はダイオード、
49、50はトランジスタ、51、52、53、54は
抵抗、55はインバータ素子、56aは第1のスイッ
チ、56bは第2のスイッチ、57はリレーコイル、5
8、59はリレー、60はトランジスタを示す。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 接点入力やロジック等の入力信号を取り
    込む入力端子を備えたインターフェイス回路において、 前記入力端子にプルアップ抵抗を接続する接続状態とプ
    ルダウン抵抗を接続する接続状態とを切替える切替手段
    と、 この切替手段の切替接続状態を判別してシンク入力であ
    るかソース入力であるかを判別する判別手段と、 この判別手段の判別結果に基づいて、前記入力信号を反
    転させた信号を出力する信号出力状態と前記入力信号を
    そのまま出力する信号出力状態とを切替える信号切替手
    段とを備えたことを特徴とするインターフェイス回路。
  2. 【請求項2】 前記切替手段の切替接続状態に対応する
    レベルの電圧を検出する電圧検出回路を備え、 前記判別手段は、前記電圧検出回路による検出電圧に基
    づいて前記切替回路の切替接続状態を判別するように構
    成されていることを特徴とする請求項1記載のインター
    フェイス回路。
  3. 【請求項3】 前記切替手段を、手動式のスイッチによ
    り構成したことを特徴とする請求項1または2記載のイ
    ンターフェイス回路。
  4. 【請求項4】 前記切替手段を、複数のピン端子を有す
    る端子台と、前記ピン端子に装着されるものであって所
    定のピン端子間を短絡するコネクタとから構成したこと
    を特徴とする請求項1または2記載のインターフェイス
    回路。
  5. 【請求項5】 前記切替手段を、プリント配線基板に設
    けられた複数のランドと、前記ランドに半田付けされる
    ものであって所定のランド間を短絡するジャンパとから
    構成したことを特徴とする請求項1または2記載のイン
    ターフェイス回路。
  6. 【請求項6】 前記切替手段を、リレーやトランジスタ
    等からなるスイッチング素子と、 外部からの指令に基づいて前記スイッチング素子をスイ
    ッチング制御する切替制御手段とから構成したことを特
    徴とする請求項1または2記載のインターフェイス回
    路。
  7. 【請求項7】 前記判別手段の判別結果に基づいて出力
    信号をシンク出力で出力する出力方式とソース出力で出
    力する出力方式とを切替える出力方式切替手段を備えた
    ことを特徴とする請求項1ないし6のいずれかに記載の
    インターフェイス回路。
  8. 【請求項8】 前記判別手段により前回の運転時に判別
    された判別結果を記憶する記憶手段と、 この記憶手段に記憶されている判別結果と前記判別手段
    により今回の運転時に判別された判別結果とを比較する
    比較手段とを備えたことを特徴とする請求項1ないし7
    のいずれかに記載のインターフェイス回路。
  9. 【請求項9】 前記比較手段により前回運転時の判別結
    果と今回運転時の判別結果が相違することが判定された
    ときにその相違を報知する報知手段を備えたことを特徴
    とする請求項8記載のインターフェイス回路。
  10. 【請求項10】 前記入力端子がオープンの状態で、前
    記スイッチング素子をオンオフさせると共に、前記入力
    端子から与えられる信号が反転するか否かを判定するこ
    とにより、インターフェイス回路の動作を自己診断する
    自己診断手段を備えたことを特徴とする請求項6記載の
    インターフェイス回路。
  11. 【請求項11】 接点入力やロジック等の入力信号を取
    り込む入力端子を備えたインターフェイス回路におい
    て、 前記入力端子にプルアップ抵抗を接続する接続状態とプ
    ルダウン抵抗を接続する接続状態とを切替える切替回路
    と、 この切替回路の切替接続状態に対応するレベルの電圧を
    検出する電圧検出回路と、 この電圧検出回路による検出電圧に基づいて前記切替回
    路の切替接続状態を判別してシンク入力であるかソース
    入力であるかを判別する判別回路と、 この判別回路の判別結果に基づいて、前記入力信号を反
    転させた信号を出力する信号出力状態と前記入力信号を
    そのまま出力する信号出力状態とを切替える信号切替回
    路とを備えたことを特徴とするインターフェイス回路。
JP32437097A 1997-11-26 1997-11-26 インターフェイス回路 Expired - Fee Related JP3557335B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32437097A JP3557335B2 (ja) 1997-11-26 1997-11-26 インターフェイス回路
DE69839322T DE69839322T2 (de) 1997-11-26 1998-11-25 Schnittstellenschaltung
US09/199,792 US6181189B1 (en) 1997-11-26 1998-11-25 Interface circuit switching between a source-input mode and a sink-input mode
EP98309680A EP0920134B1 (en) 1997-11-26 1998-11-25 Interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32437097A JP3557335B2 (ja) 1997-11-26 1997-11-26 インターフェイス回路

Publications (2)

Publication Number Publication Date
JPH11161391A true JPH11161391A (ja) 1999-06-18
JP3557335B2 JP3557335B2 (ja) 2004-08-25

Family

ID=18165038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32437097A Expired - Fee Related JP3557335B2 (ja) 1997-11-26 1997-11-26 インターフェイス回路

Country Status (4)

Country Link
US (1) US6181189B1 (ja)
EP (1) EP0920134B1 (ja)
JP (1) JP3557335B2 (ja)
DE (1) DE69839322T2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232276A (ja) * 2001-02-02 2002-08-16 Sunx Ltd 信号入力回路
WO2007036065A1 (en) * 2005-09-27 2007-04-05 Apexone Microelectronics Ltd. Circuit and process for photo coupling detection
JP2007104831A (ja) * 2005-10-06 2007-04-19 Denso Corp 発電制御装置
JP2008252342A (ja) * 2007-03-29 2008-10-16 Kubota Corp インターフェース回路
JP2009055656A (ja) * 2007-08-23 2009-03-12 Toshiba Schneider Inverter Corp インバータ装置
JP2009194956A (ja) * 2008-02-12 2009-08-27 Toshiba Schneider Inverter Corp インバータ装置
JP2011107951A (ja) * 2009-11-17 2011-06-02 Toshiba Schneider Inverter Corp インバータ装置および制御装置
WO2012025996A1 (ja) * 2010-08-24 2012-03-01 三菱電機株式会社 電力変換装置
JP2017228204A (ja) * 2016-06-24 2017-12-28 株式会社ノーリツ 制御回路
CN110061732A (zh) * 2019-04-25 2019-07-26 东莞铭普光磁股份有限公司 支持spi通信的电平转换电路及电平转换方法
JP2020154405A (ja) * 2019-03-18 2020-09-24 ファナック株式会社 操作スイッチに応じたディジタル信号を出力するディジタル信号出力装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429680B1 (en) * 2000-11-01 2002-08-06 Semiconductor Components Industries Llc Pin programmable reference
US7528399B1 (en) * 2008-01-21 2009-05-05 Delta Electronics, Inc. Controlling apparatus for gate driving signal
JP2022083899A (ja) * 2020-11-25 2022-06-06 富士電機株式会社 駆動装置
CN116346117B (zh) * 2022-12-19 2024-01-19 深圳市芊熠智能硬件有限公司 Iic口扩展电路、传输方法、系统、计算机设备及介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763023A (en) * 1987-02-17 1988-08-09 Rockwell International Corporation Clocked CMOS bus precharge circuit having level sensing
US5117123A (en) * 1990-04-30 1992-05-26 Thomson Consumer Electronics, Inc. Diode switch providing temperature compensated d.c. bias for cascaded amplifier
US5257223A (en) * 1991-11-13 1993-10-26 Hewlett-Packard Company Flip-flop circuit with controllable copying between slave and scan latches
JP2922370B2 (ja) * 1992-10-13 1999-07-19 シャープ株式会社 出力回路
JP3430622B2 (ja) * 1994-03-15 2003-07-28 オムロン株式会社 マルチ入力回路並びにこれを使用した回路及び制御装置
US5583452A (en) * 1995-10-26 1996-12-10 Xilinx, Inc. Tri-directional buffer

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232276A (ja) * 2001-02-02 2002-08-16 Sunx Ltd 信号入力回路
WO2007036065A1 (en) * 2005-09-27 2007-04-05 Apexone Microelectronics Ltd. Circuit and process for photo coupling detection
JP2007104831A (ja) * 2005-10-06 2007-04-19 Denso Corp 発電制御装置
JP2008252342A (ja) * 2007-03-29 2008-10-16 Kubota Corp インターフェース回路
JP2009055656A (ja) * 2007-08-23 2009-03-12 Toshiba Schneider Inverter Corp インバータ装置
JP2009194956A (ja) * 2008-02-12 2009-08-27 Toshiba Schneider Inverter Corp インバータ装置
JP2011107951A (ja) * 2009-11-17 2011-06-02 Toshiba Schneider Inverter Corp インバータ装置および制御装置
CN103081330A (zh) * 2010-08-24 2013-05-01 三菱电机株式会社 功率转换装置
WO2012025996A1 (ja) * 2010-08-24 2012-03-01 三菱電機株式会社 電力変換装置
JPWO2012025996A1 (ja) * 2010-08-24 2013-10-28 三菱電機株式会社 電力変換装置
JP5506937B2 (ja) * 2010-08-24 2014-05-28 三菱電機株式会社 電力変換装置
TWI458227B (zh) * 2010-08-24 2014-10-21 Mitsubishi Electric Corp 電力轉換裝置
JP2017228204A (ja) * 2016-06-24 2017-12-28 株式会社ノーリツ 制御回路
JP2020154405A (ja) * 2019-03-18 2020-09-24 ファナック株式会社 操作スイッチに応じたディジタル信号を出力するディジタル信号出力装置
US11101090B2 (en) 2019-03-18 2021-08-24 Fanuc Corporation Digital signal output device that outputs a digital signal in accordance with operation switch
CN110061732A (zh) * 2019-04-25 2019-07-26 东莞铭普光磁股份有限公司 支持spi通信的电平转换电路及电平转换方法

Also Published As

Publication number Publication date
DE69839322T2 (de) 2009-04-16
EP0920134A3 (en) 2000-11-08
EP0920134B1 (en) 2008-04-02
US6181189B1 (en) 2001-01-30
DE69839322D1 (de) 2008-05-15
JP3557335B2 (ja) 2004-08-25
EP0920134A2 (en) 1999-06-02

Similar Documents

Publication Publication Date Title
JP3557335B2 (ja) インターフェイス回路
US5672917A (en) Semiconductor power switch system
US20060022791A1 (en) Terminal device for remote monitoring and control system
US6647436B1 (en) Selection apparatus and method
JP4573300B2 (ja) 診断装置および通信装置
JPH1069339A (ja) 外部機器接続用インタフェース機構
US5600382A (en) Input/output device for audio/video signals associated with a television
JP3403347B2 (ja) キースイッチ回路
JP4304091B2 (ja) 信号入力回路及びリレーユニット回路
JP2002333906A (ja) プログラマブルコントローラのアナログモジュール
US5757777A (en) Apparatus for inspecting and setting the state of electronics audio/video devices
JPH08234878A (ja) インタフェース選択機能つき装置
US20230259218A1 (en) Key Matrix Circuit Device And Input Device
JP2002196847A (ja) マイコンの仕向設定方法およびマイコンの仕向設定システム
US20190251803A1 (en) Ringer control device and ringer control method
JP2593633Y2 (ja) 磁気記録装置
JP2000111589A (ja) 半導体集積回路
JP3427061B2 (ja) 表示装置
JP2001236127A (ja) 電源回路
JP2000066990A (ja) 接続認識イベント回路
KR100482815B1 (ko) Lcd 모듈의 구동 시스템 및 방법
CN100474418C (zh) 具有激光二极管电路的用于光记录介质的记录或回放装置
JPH09331361A (ja) 多重通信装置
JP2001346234A (ja) メモリ書換回路
KR0135477Y1 (ko) 비디오 테이프 복사장치 등에서 연결상태 표시 시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040517

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees