JPH11135455A - 拡散障壁体を備えた高温度工程に耐えることができる熱的に安定な接触体の製造法 - Google Patents

拡散障壁体を備えた高温度工程に耐えることができる熱的に安定な接触体の製造法

Info

Publication number
JPH11135455A
JPH11135455A JP10242061A JP24206198A JPH11135455A JP H11135455 A JPH11135455 A JP H11135455A JP 10242061 A JP10242061 A JP 10242061A JP 24206198 A JP24206198 A JP 24206198A JP H11135455 A JPH11135455 A JP H11135455A
Authority
JP
Japan
Prior art keywords
layer
titanium
substrate
tungsten
thermally stable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10242061A
Other languages
English (en)
Inventor
Joing-Ping Lu
− ピン ルー ジオン
Chih-Chen Cho
− チェン チョー チー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11135455A publication Critical patent/JPH11135455A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスに対し拡散障壁体を備えた熱
的に安定な接触体の製造法を提供する。 【解決手段】 接触体のための熱的に安定な拡散障壁体
を得るために、パターンに作成された基板１０の上にチ
タン層１１が作成される。このチタン層１１の上に窒化
タングステン層１２が作成される。焼鈍し段階の後、基
板１０とタングステン層１３′との間に、界面層１１′
および窒化チタン層１２′が作成される。これらの層に
より、基板の上に直接に取り付けられた窒化チタン層よ
りも熱的にさらに安定であり、そして後で行われる高温
段階に耐えることができる接触構造体の形成が可能とな
る、拡散障壁体が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、全体的にいえば、
半導体デバイスの製造に関する。さらに詳細にいえば本
発明は、デバイス製造工程において後に続く段階で必要
である高い温度の工程に耐えることができる、半導体デ
バイスのための改良された接触構造体に関する。
【０００２】
【発明が解決しようとする課題】ダイナミック・ランダ
ム・アクセス・メモリ（ＤＲＡＭ、dynamic randam acc
ess memory）デバイスの中に集積されたデバイスの集積
度が増大しているので、接触体ホールの寸法は小さくな
り、一方、接触体ホールの縦横比は増大している。その
結果、サブミクロン相補型金属・酸化物・半導体（ＣＭ
ＯＳ、complementary metal oxide semiconductor)デバ
イスのための接触構造体を製造することが難しくなって
きている。典型的な場合、コンデンサ・エレメントが作
成された後に接触構造体が作成される。けれども、もし
コンデンサ構造体が作成される前に接触構造体を作成す
ることができるならば、そして１個または複数個のコン
デンサ構造体を作成するのに要求される高い温度での工
程段階に耐えることができるならば、工程の流れを単純
化することができ、そして１個または複数個の接触体ホ
ールに対し小さな縦横比を得ることができる。先行技術
では、窒素を含有する雰囲気中でチタンをスパッタリン
グすることにより、または化学蒸着により、ＴｉＮ拡散
障壁体がタングステンの導電層と基板との間に作成され
る。Ｔｉ／ＴｉＮ材料は、コンデンサ構造体の作成に要
求される温度における高温度サイクルに耐えることがで
きない。
【０００３】製造が容易で、かつ接触構造体の作成に要
求される工程温度に十分に耐えることができる熱的安定
度を有する、拡散障壁体を備えた接触体を作成する技術
が要望されている。
【０００４】
【課題を解決するための手段】本発明の前記特徴および
その他の特徴は、本発明に従い、接触体パターンが製造
された後、チタン層を最初に作成することにより達成さ
れる。このチタン層は、例えば、化学蒸着工程または物
理蒸着工程により作成することができる。このチタン層
の上に、窒化タングステン（ＷＮx ）が沈着される。こ
の窒化タングステン層は、熱的にまたは光でまたはプラ
ズマで増強された化学蒸着により、または窒素を含有す
る雰囲気ガスの中でタングステンを標的にしてスパッタ
リングを行うことにより、作成することができる。高い
温度での焼鈍し段階の期間中、窒化タングステン層はチ
タン層と反応する。窒化タングステン層の中の窒素がチ
タン層の中に輸送され、それにより窒化チタン（ＴｉＮ
x ）層が作成される。この結果としてできた窒化チタン
層により、従来の沈着された窒化チタン層よりも（高い
温度で）さらに安定である拡散障壁体が得られる。
【０００５】本発明のこれらの特徴およびその他の特徴
は、添付図面を参照しての下記説明により、さらによく
理解されるであろう。
【０００６】
【発明の実施の形態】図１Ａ〜図１Ｅは、本発明の第１
実施例に従う熱的に安定な接触構造体を得るための第１
工程を示した図である。図１Ａにおいては、基板１０が
パターンに作成される。図１Ｂにおいては、基板１０の
上にチタン層１１が作成される。図１Ｃにおいては、チ
タン層１１の上に窒化タングステン層（ＷＮx ）１２が
作成される。その後、基板１０とその上に形成された層
（１１および１２）に対し焼鈍し工程が行われる。この
焼鈍し工程の結果、チタン層１１が下の基板と反応して
界面層１１′が形成され、および窒化タングステン層１
２が窒化チタン層（ＴｉＮy ）１２′に転換し、および
層１２′の上にタングステン層１３′が形成される。図
１Ｅにおいては、タングステン層１３の上にタングステ
ンの付加層１４が作成される。
【０００７】図２Ａ〜図２Ｅは、熱的に安定な拡散障壁
体を作成するための第２工程を示した図である。図２Ａ
においては、基板２０がパターンに作成される。図２Ｂ
においては、この基板の上にチタン層２１が作成され
る。図２Ｃにおいては、チタン層２１の上に窒化タング
ステン層（ＷＮp ）２２が作成される。そして窒化タン
グステン層２２の上にタングステン層２３が形成され
る。基板２０とその上に形成された層（２１、２２、２
３）に対し焼鈍しが行われる。この焼鈍し工程の結果、
チタン層２１はチタン・シリコン（ＴｉＳｉq ）層２
１′に転換し、および窒化タングステン層（ＷＮp ）２
２は下にあるチタンと反応して窒化チタン層（Ｔｉ
Ｎr ）２２′が形成され、およびタングステン層２３が
そのまま残る。
【０００８】前記で説明した製造工程において、化学蒸
着工程または物理蒸着工程を用いてチタン沈着段階を実
行することができる。チタン沈着に対する好ましい化学
蒸着工程は、下記の化学工程に基づいている。
【０００９】
【数１】ＴｉＸ4 ＋Ｈ2 → Ｔｉ＋ＨＸ，
【００１０】ここで、Ｘ＝Ｃｌ、Ｂｒ、またはＩであ
る。もし物理蒸着工程が用いられるならば、好ましい方
法はイオン化された金属沈着（ＩＭＰ、ionized metal
deposition）である。ＩＭＰ工程は、従来のスパッタリ
ング法よりもさらによい段階適用範囲を有する。窒化タ
ングステン沈着の場合、好ましい工程は下記の化学工程
に基づく化学蒸着である。
【００１１】
【数２】ＷＦ6 ＋ＮＨ3 ＋Ｈ2 → ＷＮx ＋ＨＦ（熱、
プラズマ、または光により増強される）
【００１２】
【数３】ＷＦ6 ＋Ｎ2 ＋Ｈ2 → ＷＮx ＋ＨＦ（プラズ
マ、または光により増強される）
【００１３】
【数４】Ｗ（ＣＯ）6 ＋ＮＨ3 → ＷＮx ＋ＣＯ＋Ｈ
2 （熱、または光により増強される）
【００１４】Ｘ線回折（ＸＲＤ、x-ray diffraction)技
術またはラザフォード後方散乱スペクトロメトリ（ＲＢ
Ｓ、Rutherford backscattering spectrometry）技術を
用いた検査により、図１Ａ〜図１Ｅおよび図２Ａ〜図２
Ｅについて説明した工程で得られる多重層構造体は熱的
に安定であることが示された。通常の技術を用いて製造
されたＷ／ＴｉＮ／Ｔｉ／Ｓｉ制御サンプルの場合、 8
50℃で10分間の焼鈍しの後、ＸＲＤ技術またはＲＢＳ技
術を用いてＷＳｉs の形成を検出することができる。こ
れと対照区別して、前記で開示された工程では、タング
ステンとシリコン基板との間で相互作用が起こっている
証拠は得られていない。
【００１５】本発明の技術をわずかに異なる形式で実施
することができる。特定の実施例として、チタン層は、
ＴｉＳｉm 層またはＴｉＳｉn ／Ｔｉ層により置き換え
ることができる。それに加えて、チタン層およびチタン
・シリサイド層は、コバルト、ニッケルおよび／または
対応する金属のシリサイドにより置き換えることができ
る。
【００１６】好ましい実施例を具体的に参照して本発明
が説明されたが、本発明の範囲内において、種々の変更
を行うことができることおよび好ましい実施例の元素を
等価な元素で置き換えることが可能であることは、当業
者には理解されるはずである。それに加えて、本発明の
本質的な部分は保ったままで、特定の状況および特定の
材料に適合するように、本発明に開示されている内容に
多くの変更を行うことができる。
【００１７】前記説明から明らかであるように、本発明
の特徴は例示された実施例の細部についてまで限定され
るものではない。したがって、当業者が他の変更実施例
および他の応用実施例を考案することは容易にできるで
あろう。したがって、このような変更実施例および応用
実施例はすべて、本発明の範囲内に包含されるものと理
解されなければならない。
【００１８】以上の説明に関して更に以下の項を開示す
る。 （１） パターンに作成された基板の上にチタンの層を
作成する段階と、前記チタン層の上に窒化タングステン
の層を作成する段階と、前記層を前記基板と一緒に焼鈍
しを行う段階と、を有する、接触構造体のための拡散障
壁層を作成する方法。
【００１９】（２） 第１項記載の方法において、チタ
ンがコバルトおよびニッケルから成る群から選定された
元素により置き換えられる、前記方法。 （３） 第１項記載の方法において、Ｍをチタン、コバ
ルトおよびニッケルから成る群から選定された元素であ
るとして、前記チタン層がＭＳｉx 層またはＭＳｉx ／
Ｍ層により置き換えられる、前記方法。
【００２０】（４） 第１項記載の方法において、Ｘを
塩素、臭素およびヨウ素から成る群から選定された元素
であるとして、前記チタン層が下記の化学工程
【００２１】
【数５】ＴｉＸ4 ＋Ｈ2 → Ｔｉ＋ＨＸ に基づくＣＶＤ工程を用いて作成される、前記方法。
【００２２】（５） 第１項記載の方法において、前記
窒化タングステン層が下記の化学工程の群
【００２３】
【数６】ＷＦ6 ＋ＮＨ3 ＋Ｈ2 → ＷＮx ＋ＨＦ， ＷＦ6 ＋Ｎ2 ＋Ｈ2 → ＷＮx ＋ＨＦ， Ｗ（ＣＯ）6 ＋ＮＨ3 → ＷＮx ＋ＣＯ＋Ｈ2 ． から選定された化学工程に基づくＣＶＤ工程を用いて作
成される、前記方法。
【００２４】（６） 基板の上にチタン層を作成する段
階と、前記チタン層の上に窒化タングステン層を作成す
る段階と、前記窒化タングステン層の上にタングステン
層を作成する段階と、これらの層の作成により得られる
構造体に焼鈍しを行う段階と、を有する、接触構造体を
作成する方法。
【００２５】（７） 第６項記載の方法において、チタ
ンがコバルトおよびニッケルから成る群から選定された
元素により置き換えられる、前記方法。 （８） 第６項記載の方法において、Ｍをチタン、コバ
ルトおよびニッケルから成る群から選定された元素であ
るとして、前記チタン層がＭＳｉx 層またはＭＳｉx ／
Ｍ層の１つにより置き換えられる、前記方法。 （９） 第６項記載の方法において、Ｘを塩素（Ｃ
ｌ）、臭素（Ｂｒ）およびヨウ素（Ｉ）から成る群から
選定された元素であるとして、前記チタン層が下記の化
学工程
【００２６】
【数７】ＴｉＸ4 ＋Ｈ2 → Ｔｉ＋ＨＸ に基づくＣＶＤ工程を用いて作成される、前記方法。
【００２７】（１０） 第６項記載の方法において、前
記窒化タングステン層が下記の化学工程の群
【００２８】
【数８】ＷＦ6 ＋ＮＨ3 ＋Ｈ2 → ＷＮx ＋ＨＦ， ＷＦ6 ＋Ｎ2 ＋Ｈ2 → ＷＮx ＋ＨＦ， Ｗ（ＣＯ）6 ＋ＮＨ3 → ＷＮx ＋ＣＯ＋Ｈ2 ． から選定された化学工程に基づくＣＶＤ工程を用いて作
成される、前記方法。
【００２９】（１１） 接触体のための熱的に安定な拡
散障壁体を得るために、パターンに作成された基板１０
の上にチタンの層１１が作成される。このチタン層１１
の上に窒化タングステンの層１２が作成される。焼鈍し
段階の後、基板１０とタングステン層１３′との間に、
界面層１１′および窒化チタンの層１２′が作成され
る。これらの層により、基板の上に直接に取り付けられ
た窒化チタン層よりも熱的にさらに安定であり、そして
後で行われる高温段階に耐えることができる接触構造体
の形成が可能となる、拡散障壁体が得られる。
【図面の簡単な説明】
【図１】図１Ａ−１Ｅは、本発明の第１実施例に従い、
温度に対して安定な接触拡散障壁体を作成する段階を示
した図。
【図２】図２Ａ−２Ｅは、本発明の第２実施例に従い、
温度に対して安定な接触拡散障壁体を作成する段階を示
した図。
【符号の説明】
１０ 基板 １１ チタン層 １１′ 界面層 １２ 窒化タングステン層 １２′ 窒化チタン層 １３′ タングステン層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 パターンに作成された基板の上にチタン
    の層を作成する段階と、 前記チタン層の上に窒化タングステンの層を作成する段
    階と、 前記層を前記基板と一緒に焼鈍しを行う段階と、を有す
    る、接触構造体のための拡散障壁層を作成する方法。
JP10242061A 1997-08-28 1998-08-27 拡散障壁体を備えた高温度工程に耐えることができる熱的に安定な接触体の製造法 Pending JPH11135455A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/920,303 US5913145A (en) 1997-08-28 1997-08-28 Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures
US920303 1997-08-28

Publications (1)

Publication Number Publication Date
JPH11135455A true JPH11135455A (ja) 1999-05-21

Family

ID=25443540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10242061A Pending JPH11135455A (ja) 1997-08-28 1998-08-27 拡散障壁体を備えた高温度工程に耐えることができる熱的に安定な接触体の製造法

Country Status (3)

Country Link
US (1) US5913145A (ja)
EP (1) EP0899779A3 (ja)
JP (1) JPH11135455A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370126B1 (ko) * 1999-12-28 2003-01-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
WO2005074034A1 (ja) * 2004-01-29 2005-08-11 Tokyo Electron Limited 半導体装置

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI119941B (fi) 1999-10-15 2009-05-15 Asm Int Menetelmä nanolaminaattien valmistamiseksi
FI117944B (fi) 1999-10-15 2007-04-30 Asm Int Menetelmä siirtymämetallinitridiohutkalvojen kasvattamiseksi
FI118158B (sv) 1999-10-15 2007-07-31 Asm Int Förfarande för modifiering av utgångsämneskemikalierna i en ALD-prosess
US6872429B1 (en) 1997-06-30 2005-03-29 Applied Materials, Inc. Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
KR100250480B1 (ko) * 1997-08-30 2000-04-01 김영환 반도체소자의 캐패시터 제조방법
JPH11233451A (ja) * 1997-10-07 1999-08-27 Texas Instr Inc <Ti> 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのｃｖｄに基くプロセス
KR100273989B1 (ko) * 1997-11-25 2001-01-15 윤종용 반도체장치의콘택형성방법
US6376369B1 (en) * 1998-02-12 2002-04-23 Micron Technology, Inc. Robust pressure aluminum fill process
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US6121134A (en) 1998-04-21 2000-09-19 Micron Technology, Inc. High aspect ratio metallization structures and processes for fabricating the same
US6218288B1 (en) 1998-05-11 2001-04-17 Micron Technology, Inc. Multiple step methods for forming conformal layers
US6559050B1 (en) 1998-09-29 2003-05-06 Texas Instruments Incorporated Process for high thermal stable contact formation in manufacturing sub-quarter-micron CMOS devices
US6303972B1 (en) * 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) * 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6080669A (en) * 1999-01-05 2000-06-27 Advanced Micro Devices, Inc. Semiconductor interconnect interface processing by high pressure deposition
US6342417B2 (en) 1999-02-16 2002-01-29 Micron Technology, Inc. Methods of forming materials comprising tungsten and nitrogen
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US7105434B2 (en) 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
EP1221178A1 (en) 1999-10-15 2002-07-10 ASM America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
US6337274B1 (en) 1999-12-06 2002-01-08 Micron Technology, Inc. Methods of forming buried bit line memory circuitry
US6245631B1 (en) * 1999-12-06 2001-06-12 Micron Technology, Inc. Method of forming buried bit line memory circuitry and semiconductor processing method of forming a conductive line
US6274484B1 (en) 2000-03-17 2001-08-14 Taiwan Semiconductor Manufacturing Company Fabrication process for low resistivity tungsten layer with good adhesion to insulator layers
FI109770B (fi) 2001-03-16 2002-10-15 Asm Microchemistry Oy Menetelmä metallinitridiohutkalvojen valmistamiseksi
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
KR101013231B1 (ko) 2001-09-14 2011-02-10 에이에스엠 인터내셔널 엔.브이. 환원펄스를 이용한 원자층증착에 의한 질화금속증착
US7071102B2 (en) * 2004-01-06 2006-07-04 Macronix International Co., Ltd. Method of forming a metal silicide layer on non-planar-topography polysilicon
US7405143B2 (en) 2004-03-25 2008-07-29 Asm International N.V. Method for fabricating a seed layer
US8993055B2 (en) 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
US8268409B2 (en) 2006-10-25 2012-09-18 Asm America, Inc. Plasma-enhanced deposition of metal carbide films
US7595270B2 (en) 2007-01-26 2009-09-29 Asm America, Inc. Passivated stoichiometric metal nitride films
US7598170B2 (en) 2007-01-26 2009-10-06 Asm America, Inc. Plasma-enhanced ALD of tantalum nitride films
US7713874B2 (en) 2007-05-02 2010-05-11 Asm America, Inc. Periodic plasma annealing in an ALD-type process
US7638170B2 (en) 2007-06-21 2009-12-29 Asm International N.V. Low resistivity metal carbonitride thin film deposition by atomic layer deposition
US8017182B2 (en) 2007-06-21 2011-09-13 Asm International N.V. Method for depositing thin films by mixed pulsed CVD and ALD
JP5551681B2 (ja) 2008-04-16 2014-07-16 エーエスエム アメリカ インコーポレイテッド アルミニウム炭化水素化合物を使用する金属炭化物膜の原子層堆積
US7666474B2 (en) 2008-05-07 2010-02-23 Asm America, Inc. Plasma-enhanced pulsed deposition of metal carbide films
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10513772B2 (en) 2009-10-20 2019-12-24 Asm International N.V. Process for passivating dielectric films
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9412602B2 (en) 2013-03-13 2016-08-09 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US8846550B1 (en) 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films
US8841182B1 (en) 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9394609B2 (en) 2014-02-13 2016-07-19 Asm Ip Holding B.V. Atomic layer deposition of aluminum fluoride thin films
US10643925B2 (en) 2014-04-17 2020-05-05 Asm Ip Holding B.V. Fluorine-containing conductive films
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
KR102216575B1 (ko) 2014-10-23 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 티타늄 알루미늄 및 탄탈륨 알루미늄 박막들
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9941425B2 (en) 2015-10-16 2018-04-10 Asm Ip Holdings B.V. Photoactive devices and materials
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102378021B1 (ko) 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US10186420B2 (en) 2016-11-29 2019-01-22 Asm Ip Holding B.V. Formation of silicon-containing thin films
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
CN114875388A (zh) 2017-05-05 2022-08-09 Asm Ip 控股有限公司 用于受控形成含氧薄膜的等离子体增强沉积方法
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US10991573B2 (en) 2017-12-04 2021-04-27 Asm Ip Holding B.V. Uniform deposition of SiOC on dielectric and metal surfaces
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
CN113424300A (zh) 2018-12-14 2021-09-21 朗姆研究公司 在3d nand结构上的原子层沉积
US20230170111A1 (en) * 2021-11-26 2023-06-01 Texas Instruments Incorporated Improved nickel chromium aluminum thin film resistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
JPS62188268A (ja) * 1986-02-01 1987-08-17 Sony Corp 半導体装置
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
JP2600593B2 (ja) * 1993-12-01 1997-04-16 日本電気株式会社 半導体装置およびその製造方法
US5429989A (en) * 1994-02-03 1995-07-04 Motorola, Inc. Process for fabricating a metallization structure in a semiconductor device
JP2586345B2 (ja) * 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US5710070A (en) * 1996-11-08 1998-01-20 Chartered Semiconductor Manufacturing Pte Ltd. Application of titanium nitride and tungsten nitride thin film resistor for thermal ink jet technology

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370126B1 (ko) * 1999-12-28 2003-01-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
WO2005074034A1 (ja) * 2004-01-29 2005-08-11 Tokyo Electron Limited 半導体装置
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
KR100803803B1 (ko) 2004-01-29 2008-02-14 동경 엘렉트론 주식회사 반도체 장치 및 그 제조방법
CN100459148C (zh) * 2004-01-29 2009-02-04 东京毅力科创株式会社 半导体装置

Also Published As

Publication number Publication date
US5913145A (en) 1999-06-15
EP0899779A2 (en) 1999-03-03
EP0899779A3 (en) 2000-01-12

Similar Documents

Publication Publication Date Title
JPH11135455A (ja) 拡散障壁体を備えた高温度工程に耐えることができる熱的に安定な接触体の製造法
CN100501954C (zh) 具有外延的C49-硅化钛（TiSi2）层的半导体装置及其制造方法
JP3179212B2 (ja) 半導体装置の製造方法
JP2845788B2 (ja) コンタクトホールのプラグ形成方法
US6225213B1 (en) Manufacturing method for contact hole
US5591671A (en) Method for interconnecting layers in semiconductor device
JPH0669157A (ja) チタン膜の形成方法
US7749906B2 (en) Using unstable nitrides to form semiconductor structures
JPH1012732A (ja) 半導体装置の製造方法
KR100471408B1 (ko) 반도체 소자의 금속선 패터닝 방법
JP2003203976A (ja) 半導体素子の金属配線形成方法
JPH06349774A (ja) 埋込みプラグの形成方法
US6436823B1 (en) Method for forming a TiN layer on top of a metal silicide layer in a semiconductor structure and structure formed
JPH1056017A (ja) 半導体素子のビットライン及びその製造方法
JPH02308569A (ja) 半導体装置およびその製造方法
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH05129226A (ja) 半導体装置の製造方法
JP2871943B2 (ja) 半導体装置の製造方法
JPH1167686A (ja) 半導体素子の製造方法
JP2000022095A (ja) 半導体素子及びその製造方法
JP3085745B2 (ja) 半導体装置の製造方法
JP2006179645A (ja) 半導体装置及びその製造方法
KR20000043044A (ko) 반도체 소자의 금속 배선 형성 방법
JPH09148328A (ja) 半導体装置の製造方法
JPH05129227A (ja) 半導体装置の製造方法