JPH1065164A - 絶縁ゲイト型半導体装置およびその作製方法 - Google Patents
絶縁ゲイト型半導体装置およびその作製方法Info
- Publication number
- JPH1065164A JPH1065164A JP8232553A JP23255396A JPH1065164A JP H1065164 A JPH1065164 A JP H1065164A JP 8232553 A JP8232553 A JP 8232553A JP 23255396 A JP23255396 A JP 23255396A JP H1065164 A JPH1065164 A JP H1065164A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- semiconductor device
- channel
- channel formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000012535 impurity Substances 0.000 claims abstract description 248
- 230000000694 effects Effects 0.000 claims abstract description 56
- 239000000969 carrier Substances 0.000 claims abstract description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 112
- 238000000034 method Methods 0.000 claims description 41
- 229910052796 boron Inorganic materials 0.000 claims description 24
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 19
- 239000011574 phosphorus Substances 0.000 claims description 19
- 230000005684 electric field Effects 0.000 claims description 16
- 230000007423 decrease Effects 0.000 claims description 12
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 10
- 230000009467 reduction Effects 0.000 claims description 5
- 229910052795 boron group element Inorganic materials 0.000 claims description 4
- 230000014509 gene expression Effects 0.000 claims description 3
- 229910052696 pnictogen Inorganic materials 0.000 claims description 3
- 230000001788 irregular Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 60
- 239000010410 layer Substances 0.000 description 50
- 239000000758 substrate Substances 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000003892 spreading Methods 0.000 description 6
- 230000007480 spreading Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005204 segregation Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005535 acoustic phonon Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- MLYYVTUWGNIJIB-BXKDBHETSA-N cefazolin Chemical compound S1C(C)=NN=C1SCC1=C(C(O)=O)N2C(=O)[C@@H](NC(=O)CN3N=NN=C3)[C@H]2SC1 MLYYVTUWGNIJIB-BXKDBHETSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 短チャネル効果を防止しつつチャネル長の短
い微細な半導体装置を実現する。 【解決手段】 チャネル形成領域１０３に対してチャネ
ル方向（電界方向）と平行に線状パターン形状を有する
不純物領域１０４を形成する。この不純物領域１０４が
ドレイン側空乏層の広がりを抑え、かつ、狭チャネル効
果を起こして短チャネル効果を防止する。また、チャネ
ル形成領域１０３において、不純物領域１０４はエネル
ギー的にキャリアの移動経路を一方向に規定し、キャリ
ア同士の不規則な衝突による散乱を抑制する。
い微細な半導体装置を実現する。 【解決手段】 チャネル形成領域１０３に対してチャネ
ル方向（電界方向）と平行に線状パターン形状を有する
不純物領域１０４を形成する。この不純物領域１０４が
ドレイン側空乏層の広がりを抑え、かつ、狭チャネル効
果を起こして短チャネル効果を防止する。また、チャネ
ル形成領域１０３において、不純物領域１０４はエネル
ギー的にキャリアの移動経路を一方向に規定し、キャリ
ア同士の不規則な衝突による散乱を抑制する。
Description
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
結晶半導体基板、例えば単結晶シリコン基板若しくはＳ
ＯＩ基板（ＳＩＭＯＸなど）を利用して形成された絶縁
ゲイト型半導体装置、特に絶縁ゲイト型電界効果トラン
ジスタ（以後、単にＩＧ−ＦＥＴと略記する）の構成お
よびその作製方法に関する。特に、チャネル長が１μｍ
以下（代表的には0.01〜0.35μｍ）の微細素子を作製す
る場合において効果を発揮する技術である。
結晶半導体基板、例えば単結晶シリコン基板若しくはＳ
ＯＩ基板（ＳＩＭＯＸなど）を利用して形成された絶縁
ゲイト型半導体装置、特に絶縁ゲイト型電界効果トラン
ジスタ（以後、単にＩＧ−ＦＥＴと略記する）の構成お
よびその作製方法に関する。特に、チャネル長が１μｍ
以下（代表的には0.01〜0.35μｍ）の微細素子を作製す
る場合において効果を発揮する技術である。
【０００２】従って、本発明はＩＧ−ＦＥＴを集積化し
て構成されたＩＣ、ＶＬＳＩ、ＵＬＳＩなどの様々な半
導体集積化回路に応用することが可能である。
て構成されたＩＣ、ＶＬＳＩ、ＵＬＳＩなどの様々な半
導体集積化回路に応用することが可能である。
【０００３】
【従来の技術】近年、ＶＬＳＩなどの集積化回路は益々
微細化の一途を辿る傾向にあり、配線の幅も0.18μｍ以
下、さらには 0.1μｍ以下といったディープサブミクロ
ン領域の加工寸法が要求される様になってきている。
微細化の一途を辿る傾向にあり、配線の幅も0.18μｍ以
下、さらには 0.1μｍ以下といったディープサブミクロ
ン領域の加工寸法が要求される様になってきている。
【０００４】これまで半導体素子の微細化はスケーリン
グ則に従って進められてきており、微細化が集積化回路
の特性向上をもたらすことは一般的に知られていた。し
かしながら、サブミクロン領域の微細加工となると単純
にはスケーリング則に従わない問題が生じる様になる。
グ則に従って進められてきており、微細化が集積化回路
の特性向上をもたらすことは一般的に知られていた。し
かしながら、サブミクロン領域の微細加工となると単純
にはスケーリング則に従わない問題が生じる様になる。
【０００５】その様な問題として短チャネル効果という
現象が代表的に知られている。短チャネル効果とは、ゲ
イト電極の線幅が短くなる、即ちチャネル形成領域が短
くなるにつれて、チャネル形成領域の電荷がゲイト電圧
だけでなく、ソース／ドレイン領域の空乏層電荷や電界
および電位分布の影響を大きく受ける様になるために引
き起こされる現象である。
現象が代表的に知られている。短チャネル効果とは、ゲ
イト電極の線幅が短くなる、即ちチャネル形成領域が短
くなるにつれて、チャネル形成領域の電荷がゲイト電圧
だけでなく、ソース／ドレイン領域の空乏層電荷や電界
および電位分布の影響を大きく受ける様になるために引
き起こされる現象である。
【０００６】この様子を簡略化して図３に示す。３０１
はソース領域、３０２はドレイン領域、３０３はチャネ
ル領域、３０４はゲイト電極である。また、３０５で示
される点線はドレイン電圧Ｖｄが小さい時に形成される
空乏層を表している。
はソース領域、３０２はドレイン領域、３０３はチャネ
ル領域、３０４はゲイト電極である。また、３０５で示
される点線はドレイン電圧Ｖｄが小さい時に形成される
空乏層を表している。
【０００７】通常、チャネル領域３０３を流れる電流は
ゲイト電圧Ｖｇのみで制御される。この場合、３０５で
示される様に、チャネル領域３０３近傍の空乏層はチャ
ネルに概略平行となり、均一な電界が形成される。
ゲイト電圧Ｖｇのみで制御される。この場合、３０５で
示される様に、チャネル領域３０３近傍の空乏層はチャ
ネルに概略平行となり、均一な電界が形成される。
【０００８】しかし、ドレイン電圧Ｖｄが高くなると、
ドレイン領域３０２近傍の空乏層がチャネル領域３０
３、ソース領域３０１の方へと広がり、３０６で示され
る実線で表される様に、ドレイン空乏層の電荷や電界が
ソース領域３０１、チャネル領域３０３近傍の空乏層へ
と影響を及ぼす様になる。即ち、オン電流が複雑な電界
分布により変化し、ゲイト電圧Ｖｇのみで制御すること
が困難な状況となるのである。
ドレイン領域３０２近傍の空乏層がチャネル領域３０
３、ソース領域３０１の方へと広がり、３０６で示され
る実線で表される様に、ドレイン空乏層の電荷や電界が
ソース領域３０１、チャネル領域３０３近傍の空乏層へ
と影響を及ぼす様になる。即ち、オン電流が複雑な電界
分布により変化し、ゲイト電圧Ｖｇのみで制御すること
が困難な状況となるのである。
【０００９】ここで、短チャネル効果が生じる場合にお
けるチャネル形成領域周辺のエネルギー状態を図４を用
いて説明する。図４において実線で示す状態図はドレイ
ン電圧が０Ｖの時のソース領域４０１、チャネル形成領
域４０２、ドレイン領域４０３のエネルギーバンド図で
ある。
けるチャネル形成領域周辺のエネルギー状態を図４を用
いて説明する。図４において実線で示す状態図はドレイ
ン電圧が０Ｖの時のソース領域４０１、チャネル形成領
域４０２、ドレイン領域４０３のエネルギーバンド図で
ある。
【００１０】この状態において十分大きいドレイン電圧
Ｖｄが印加されると、図４において点線で示す様な状態
へと変化する。即ち、ドレイン電圧Ｖｄにより形成され
たドレイン領域１０３の空乏層電荷や電界が、ソースお
よびチャネル領域４０１、４０２の空乏層電荷に影響を
与え、エネルギー（電位）状態はソース領域４０１から
ドレイン領域４０３にかけて連続的に変化する様にな
る。
Ｖｄが印加されると、図４において点線で示す様な状態
へと変化する。即ち、ドレイン電圧Ｖｄにより形成され
たドレイン領域１０３の空乏層電荷や電界が、ソースお
よびチャネル領域４０１、４０２の空乏層電荷に影響を
与え、エネルギー（電位）状態はソース領域４０１から
ドレイン領域４０３にかけて連続的に変化する様にな
る。
【００１１】そして、このような短チャネル効果が半導
体素子、例えばＩＧ−ＦＥＴに与える影響としてはしき
い値電圧（Ｖth）の低下やパンチスルー現象がよく知ら
れている。また、パンチスルー現象によってドレイン電
流に対するゲイト電圧の影響が低下するとサブスレッシ
ョルド特性が悪くなることも知られている。
体素子、例えばＩＧ−ＦＥＴに与える影響としてはしき
い値電圧（Ｖth）の低下やパンチスルー現象がよく知ら
れている。また、パンチスルー現象によってドレイン電
流に対するゲイト電圧の影響が低下するとサブスレッシ
ョルド特性が悪くなることも知られている。
【００１２】まず、しきい値電圧の低下はＮチャネル型
ＦＥＴに対してもＰチャネル型ＦＥＴに対しても同様に
見られる現象である。また、この低下の度合いはドレイ
ン電圧に依存するばかりでなく、基板不純物濃度、ソー
ス／ドレイン拡散層深さ、ゲイト酸化膜厚、基板バイア
ス等の様々なパラメータに依存する。
ＦＥＴに対してもＰチャネル型ＦＥＴに対しても同様に
見られる現象である。また、この低下の度合いはドレイ
ン電圧に依存するばかりでなく、基板不純物濃度、ソー
ス／ドレイン拡散層深さ、ゲイト酸化膜厚、基板バイア
ス等の様々なパラメータに依存する。
【００１３】しきい値電圧の低下は消費電力を小さくす
るといった意味では望ましいことであるが、一般的には
集積回路の駆動電圧が小さくなることで周波数特性が高
くならないといったデメリットが問題となってしまう。
るといった意味では望ましいことであるが、一般的には
集積回路の駆動電圧が小さくなることで周波数特性が高
くならないといったデメリットが問題となってしまう。
【００１４】そのため、これまではしきい値電圧を制御
するための手段としてはチャネル形成領域全体に、均一
に一導電性を付与する不純物元素を添加して、その添加
量でもってしきい値電圧を制御するのが一般的であっ
た。しかし、この方法でもやはり短チャネル効果自体を
防ぐことはできず、パンチスルー現象などが発生してし
まっていた。また、添加した不純物がキャリアを散乱さ
せるのでキャリアの移動度を低下させる要因ともなって
いた。
するための手段としてはチャネル形成領域全体に、均一
に一導電性を付与する不純物元素を添加して、その添加
量でもってしきい値電圧を制御するのが一般的であっ
た。しかし、この方法でもやはり短チャネル効果自体を
防ぐことはできず、パンチスルー現象などが発生してし
まっていた。また、添加した不純物がキャリアを散乱さ
せるのでキャリアの移動度を低下させる要因ともなって
いた。
【００１５】また、パンチスルー現象に伴うサブスレッ
ショルド特性の劣化とはサブスレッショルド係数（Ｓ
値）が大きくなる、即ちＦＥＴのスイッチング特性が劣
化することを意味している。ここでサブスレッショルド
特性に及ぼす短チャネル効果の影響を図５に示す。
ショルド特性の劣化とはサブスレッショルド係数（Ｓ
値）が大きくなる、即ちＦＥＴのスイッチング特性が劣
化することを意味している。ここでサブスレッショルド
特性に及ぼす短チャネル効果の影響を図５に示す。
【００１６】図５は横軸にゲイト電圧Ｖｇ、縦軸にドレ
イン電流Ｉｄの対数をとったグラフであり、５０１の領
域における傾き（サブスレッショルド特性）の逆数がＳ
値である。この図５ではチャネル長を徐々に短くした時
の特性の変化を比較しており、矢印の方向に向かってチ
ャネル長は短くなっている。
イン電流Ｉｄの対数をとったグラフであり、５０１の領
域における傾き（サブスレッショルド特性）の逆数がＳ
値である。この図５ではチャネル長を徐々に短くした時
の特性の変化を比較しており、矢印の方向に向かってチ
ャネル長は短くなっている。
【００１７】その結果、チャネル長が短くなるに従って
特性の傾きが小さくなる、即ちＳ値が大きくなる傾向に
あることが確認できる。このことは、チャネル長が短く
なるに従ってＦＥＴのスイッチング特性が劣化すること
を意味する。
特性の傾きが小さくなる、即ちＳ値が大きくなる傾向に
あることが確認できる。このことは、チャネル長が短く
なるに従ってＦＥＴのスイッチング特性が劣化すること
を意味する。
【００１８】以上は半導体素子のチャネル形成領域の長
さが極端の短くなった場合に生じる短チャネル効果の説
明であるが、チャネル形成領域の幅が極端に狭くなった
場合には狭チャネル効果という現象も発生する。
さが極端の短くなった場合に生じる短チャネル効果の説
明であるが、チャネル形成領域の幅が極端に狭くなった
場合には狭チャネル効果という現象も発生する。
【００１９】図６に示すのは、一般的なＩＧ−ＦＥＴを
チャネル方向（ソースとドレインを結ぶ方向）と垂直な
面で分断した断面図である。６０１は単結晶シリコン基
板、６０２は選択酸化法によって形成されたフィールド
酸化膜である。ＶＬＳＩで用いられる個々の半導体素子
は、フィールド酸化膜６０２によって各々分離されてい
る。
チャネル方向（ソースとドレインを結ぶ方向）と垂直な
面で分断した断面図である。６０１は単結晶シリコン基
板、６０２は選択酸化法によって形成されたフィールド
酸化膜である。ＶＬＳＩで用いられる個々の半導体素子
は、フィールド酸化膜６０２によって各々分離されてい
る。
【００２０】また、６０３はゲイト電極であり、ゲイト
電極６０３に電圧を印加することでチャネル領域６０４
が形成される。なお、フィールド酸化膜６０２の下には
不純物領域６０５が配置されており、チャネルストッパ
ーとして機能する。
電極６０３に電圧を印加することでチャネル領域６０４
が形成される。なお、フィールド酸化膜６０２の下には
不純物領域６０５が配置されており、チャネルストッパ
ーとして機能する。
【００２１】狭チャネル効果は、チャネル幅Ｗが狭くな
るに従い、チャネル領域６０４に対してフィールド酸化
膜６０２、不純物領域６０５の食い込み部分（バーズビ
ーク）が大きく影響するようになることによって引き起
こされる。具体的には、しきい値電圧の増加や実効チャ
ネル幅の電源電圧依存性などが挙げられる。
るに従い、チャネル領域６０４に対してフィールド酸化
膜６０２、不純物領域６０５の食い込み部分（バーズビ
ーク）が大きく影響するようになることによって引き起
こされる。具体的には、しきい値電圧の増加や実効チャ
ネル幅の電源電圧依存性などが挙げられる。
【００２２】
【発明が解決しようとする課題】現状の半導体産業にお
いては、極限まで集積化された半導体集積回路が求めら
れており、個々の半導体素子の微細化をどこまで追求で
きるかが鍵となっている。しかし、ディープサブミクロ
ン領域のファインパターンを形成する技術が開発された
としても、前述の様な短チャネル効果の問題が素子の微
細化を阻む致命的な障害となっていた。
いては、極限まで集積化された半導体集積回路が求めら
れており、個々の半導体素子の微細化をどこまで追求で
きるかが鍵となっている。しかし、ディープサブミクロ
ン領域のファインパターンを形成する技術が開発された
としても、前述の様な短チャネル効果の問題が素子の微
細化を阻む致命的な障害となっていた。
【００２３】本発明は上記問題点を鑑みてなされたもの
であり、半導体素子の微細化に伴う短チャネル効果を効
果的に抑制するための技術を開示するものである。そし
て、短チャネル効果によって実現が困難であったディー
プサブミクロン領域の微細素子を形成可能とすることを
課題とする。
であり、半導体素子の微細化に伴う短チャネル効果を効
果的に抑制するための技術を開示するものである。そし
て、短チャネル効果によって実現が困難であったディー
プサブミクロン領域の微細素子を形成可能とすることを
課題とする。
【００２４】
【課題を解決するための手段】本明細書で開示する発明
の構成は、結晶半導体を利用して形成されたソース領
域、ドレイン領域およびチャネル形成領域と、前記チャ
ネル形成領域において人為的かつ局部的に形成された不
純物領域と、前記チャネル形成領域上に形成されたゲイ
ト絶縁膜およびゲイト電極と、を少なくとも有する絶縁
ゲイト型半導体装置において、前記不純物領域はエネル
ギーバンド幅（Ｅｇ）をシフトさせる不純物元素が添加
され、かつ、該不純物領域によりキャリアの移動経路が
規定されることを特徴とする。
の構成は、結晶半導体を利用して形成されたソース領
域、ドレイン領域およびチャネル形成領域と、前記チャ
ネル形成領域において人為的かつ局部的に形成された不
純物領域と、前記チャネル形成領域上に形成されたゲイ
ト絶縁膜およびゲイト電極と、を少なくとも有する絶縁
ゲイト型半導体装置において、前記不純物領域はエネル
ギーバンド幅（Ｅｇ）をシフトさせる不純物元素が添加
され、かつ、該不純物領域によりキャリアの移動経路が
規定されることを特徴とする。
【００２５】また、他の発明の構成は、結晶半導体を利
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域上に形成された
ゲイト絶縁膜およびゲイト電極と、を少なくとも有する
絶縁ゲイト型半導体装置であって、前記チャネル形成領
域はキャリアが移動する領域と、前記ドレイン領域より
前記チャネル形成領域およびソース領域に向かって広が
る空乏層をピニングし、かつ、キャリアの移動経路を規
定するために人為的かつ局部的に形成された不純物領域
と、を有し、前記不純物領域にはエネルギーバンド幅
（Ｅｇ）をシフトさせる不純物元素が添加されているこ
とを特徴とする。
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域上に形成された
ゲイト絶縁膜およびゲイト電極と、を少なくとも有する
絶縁ゲイト型半導体装置であって、前記チャネル形成領
域はキャリアが移動する領域と、前記ドレイン領域より
前記チャネル形成領域およびソース領域に向かって広が
る空乏層をピニングし、かつ、キャリアの移動経路を規
定するために人為的かつ局部的に形成された不純物領域
と、を有し、前記不純物領域にはエネルギーバンド幅
（Ｅｇ）をシフトさせる不純物元素が添加されているこ
とを特徴とする。
【００２６】また、他の発明の構成は、結晶半導体を利
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域上に形成された
ゲイト絶縁膜およびゲイト電極と、を少なくとも有する
絶縁ゲイト型半導体装置であって、前記チャネル形成領
域はキャリアが移動する領域と、前記ドレイン領域より
前記チャネル形成領域およびソース領域に向かって広が
る空乏層をピニングし、かつ、キャリアの移動経路を規
定するために人為的かつ局部的に形成された不純物領域
と、を有し、前記不純物領域にはエネルギーバンド幅
（Ｅｇ）をシフトさせる不純物元素が添加され、前記キ
ャリアが移動する領域においてはキャリアの不純物散乱
を防止する手段若しくはキャリアの格子散乱以外の要因
による移動度低下を防止する手段が施されていることを
特徴とする。
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域上に形成された
ゲイト絶縁膜およびゲイト電極と、を少なくとも有する
絶縁ゲイト型半導体装置であって、前記チャネル形成領
域はキャリアが移動する領域と、前記ドレイン領域より
前記チャネル形成領域およびソース領域に向かって広が
る空乏層をピニングし、かつ、キャリアの移動経路を規
定するために人為的かつ局部的に形成された不純物領域
と、を有し、前記不純物領域にはエネルギーバンド幅
（Ｅｇ）をシフトさせる不純物元素が添加され、前記キ
ャリアが移動する領域においてはキャリアの不純物散乱
を防止する手段若しくはキャリアの格子散乱以外の要因
による移動度低下を防止する手段が施されていることを
特徴とする。
【００２７】また、他の発明の構成は、結晶半導体を利
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域上に形成された
ゲイト絶縁膜およびゲイト電極と、を少なくとも有する
絶縁ゲイト型半導体装置であって、前記チャネル形成領
域はキャリアが移動する領域と、不純物元素の添加によ
り所定のしきい値電圧に制御し、かつ、キャリアの移動
経路を規定するために人為的かつ局部的に形成された不
純物領域と、を有し、前記不純物領域にはエネルギーバ
ンド幅（Ｅｇ）をシフトさせる不純物元素が添加されて
いることを特徴とする。
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域上に形成された
ゲイト絶縁膜およびゲイト電極と、を少なくとも有する
絶縁ゲイト型半導体装置であって、前記チャネル形成領
域はキャリアが移動する領域と、不純物元素の添加によ
り所定のしきい値電圧に制御し、かつ、キャリアの移動
経路を規定するために人為的かつ局部的に形成された不
純物領域と、を有し、前記不純物領域にはエネルギーバ
ンド幅（Ｅｇ）をシフトさせる不純物元素が添加されて
いることを特徴とする。
【００２８】また、他の発明の構成は、結晶半導体を利
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域上に形成された
ゲイト絶縁膜およびゲイト電極と、を少なくとも有する
絶縁ゲイト型半導体装置であって、前記チャネル形成領
域はキャリアが移動する領域と、不純物元素の添加によ
り所定のしきい値電圧に制御し、かつ、キャリアの移動
経路を規定するために人為的かつ局部的に形成された不
純物領域と、を有し、前記不純物領域にはエネルギーバ
ンド幅（Ｅｇ）をシフトさせる不純物元素が添加され、
前記キャリアが移動する領域においてはキャリアの不純
物散乱を防止する手段若しくはキャリアの格子散乱以外
の要因による移動度低下を防止する手段が施されている
ことを特徴とする。
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域上に形成された
ゲイト絶縁膜およびゲイト電極と、を少なくとも有する
絶縁ゲイト型半導体装置であって、前記チャネル形成領
域はキャリアが移動する領域と、不純物元素の添加によ
り所定のしきい値電圧に制御し、かつ、キャリアの移動
経路を規定するために人為的かつ局部的に形成された不
純物領域と、を有し、前記不純物領域にはエネルギーバ
ンド幅（Ｅｇ）をシフトさせる不純物元素が添加され、
前記キャリアが移動する領域においてはキャリアの不純
物散乱を防止する手段若しくはキャリアの格子散乱以外
の要因による移動度低下を防止する手段が施されている
ことを特徴とする。
【００２９】また、他の発明の構成は、結晶半導体を利
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域においてエネル
ギーバンド幅（Ｅｇ）をシフトさせる不純物元素を添加
することにより人為的かつ局部的に形成された不純物領
域と、前記チャネル形成領域上に形成されたゲイト絶縁
膜およびゲイト電極と、を少なくとも有する絶縁ゲイト
型半導体装置において、前記不純物領域は絶縁性を有し
ており、前記不純物領域によりキャリアの移動経路が規
定され、前記チャネル形成領域において前記不純物領域
以外の領域には前記不純物元素が添加されない又は極微
量に添加されていることを特徴とする。
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域と、前記チャネル形成領域においてエネル
ギーバンド幅（Ｅｇ）をシフトさせる不純物元素を添加
することにより人為的かつ局部的に形成された不純物領
域と、前記チャネル形成領域上に形成されたゲイト絶縁
膜およびゲイト電極と、を少なくとも有する絶縁ゲイト
型半導体装置において、前記不純物領域は絶縁性を有し
ており、前記不純物領域によりキャリアの移動経路が規
定され、前記チャネル形成領域において前記不純物領域
以外の領域には前記不純物元素が添加されない又は極微
量に添加されていることを特徴とする。
【００３０】なお、不純物領域以外の領域に不純物元素
が添加されない又は極微量に添加されているとは、チャ
ネルを形成する領域（半導体層）は真性または実質的に
真性な領域であることを意味している。
が添加されない又は極微量に添加されているとは、チャ
ネルを形成する領域（半導体層）は真性または実質的に
真性な領域であることを意味している。
【００３１】なお、本明細書において真性な領域とは、
Ｎ型やＰ型を付与する不純物元素および炭素、窒素、酸
素といった不純物元素を意図的に添加しない領域を指し
ている。また、実質的に真性な領域とは、意図的にＮ型
やＰ型を付与する不純物元素を添加しなくても生ずる導
電型を相殺した領域、又はしきい値制御が可能な範囲に
おいてソースおよびドレイン領域と同一導電型を呈する
領域を指している。
Ｎ型やＰ型を付与する不純物元素および炭素、窒素、酸
素といった不純物元素を意図的に添加しない領域を指し
ている。また、実質的に真性な領域とは、意図的にＮ型
やＰ型を付与する不純物元素を添加しなくても生ずる導
電型を相殺した領域、又はしきい値制御が可能な範囲に
おいてソースおよびドレイン領域と同一導電型を呈する
領域を指している。
【００３２】また、本明細書において真性または実質的
に真性な領域とは、リンまたはボロンの濃度が５×１０
17atms/cm3以下であり、炭素または窒素または酸素の濃
度が２×１０18atms/cm3以下である領域を指す。
に真性な領域とは、リンまたはボロンの濃度が５×１０
17atms/cm3以下であり、炭素または窒素または酸素の濃
度が２×１０18atms/cm3以下である領域を指す。
【００３３】また、本発明において上記不純物元素とし
ては、Ｎチャネル型ＦＥＴに対してはＰ型を付与するア
クセプタとなりうる１３族の元素（代表的にはボロン）
を用いることができる。また、Ｐチャネル型ＦＥＴに対
してはＮ型を付与するドナーとなりうる１５族の元素
（代表的にはリン、砒素）を用いることができる。
ては、Ｎチャネル型ＦＥＴに対してはＰ型を付与するア
クセプタとなりうる１３族の元素（代表的にはボロン）
を用いることができる。また、Ｐチャネル型ＦＥＴに対
してはＮ型を付与するドナーとなりうる１５族の元素
（代表的にはリン、砒素）を用いることができる。
【００３４】また、本明細書中においては結晶半導体と
して単結晶シリコンを代表例とするが、この単結晶シリ
コンとは現在のＶＬＳＩ、ＵＬＳＩレベルで一般的に用
いられている水準の単結晶シリコンは勿論のこと、さら
に高水準の単結晶シリコン（究極的には宇宙空間で作製
された様な理想状態の単結晶シリコン）をも含んでいる
ものとする。
して単結晶シリコンを代表例とするが、この単結晶シリ
コンとは現在のＶＬＳＩ、ＵＬＳＩレベルで一般的に用
いられている水準の単結晶シリコンは勿論のこと、さら
に高水準の単結晶シリコン（究極的には宇宙空間で作製
された様な理想状態の単結晶シリコン）をも含んでいる
ものとする。
【００３５】本発明の主旨は、チャネル形成領域の一端
（例えばソース領域）から他端（例えばドレイン領域）
に向かってチャネル方向（電界方向）と概略平行に人為
的に形成された不純物領域によりドレイン空乏層の広が
りを効果的に抑制し、従来からの問題であったパンチス
ルー現象やそれに伴うサブスレッショルド特性の劣化を
防止することにある。
（例えばソース領域）から他端（例えばドレイン領域）
に向かってチャネル方向（電界方向）と概略平行に人為
的に形成された不純物領域によりドレイン空乏層の広が
りを効果的に抑制し、従来からの問題であったパンチス
ルー現象やそれに伴うサブスレッショルド特性の劣化を
防止することにある。
【００３６】本出願人はあたかもチャネル形成領域に不
純物領域のピンを形成することに似ていることから、本
発明によるＩＧ−ＦＥＴをピニング型トランジスタと呼
んでいる。なお、本明細書中において「ピニング」とは
「抑止」を意味しており、ピニングする」とは「抑止す
る」又は「抑える」という意味で用いている。
純物領域のピンを形成することに似ていることから、本
発明によるＩＧ−ＦＥＴをピニング型トランジスタと呼
んでいる。なお、本明細書中において「ピニング」とは
「抑止」を意味しており、ピニングする」とは「抑止す
る」又は「抑える」という意味で用いている。
【００３７】また、チャネル長の微細化に伴う短チャネ
ル効果に起因する代表的現象であるしきい値電圧の低下
を、人為的に狭チャネル効果を生じさせることで緩和し
てやることも本発明の重要な構成である。
ル効果に起因する代表的現象であるしきい値電圧の低下
を、人為的に狭チャネル効果を生じさせることで緩和し
てやることも本発明の重要な構成である。
【００３８】図１（Ａ）に示すのは一般的なＩＧ−ＦＥ
Ｔのソース領域、ドレイン領域およびチャネル形成領域
を上面から見た時の状態の模式図である。なお、１０１
がソース領域、１０２がドレイン領域、１０３がチャネ
ル形成領域である。
Ｔのソース領域、ドレイン領域およびチャネル形成領域
を上面から見た時の状態の模式図である。なお、１０１
がソース領域、１０２がドレイン領域、１０３がチャネ
ル形成領域である。
【００３９】そして、本発明の特徴はチャネル形成領域
１０３内の一端から他端に向かって（例えば、ソース領
域１０１からドレイン領域１０２に向かって）電界方向
と概略平行に線状パターン形状を有する不純物領域１０
４が形成されている点である。本発明においては、添加
する不純物としてＰチャネル型ＦＥＴに対してはリン
（Ｐ）または砒素（Ａｓ）、Ｎチャネル型ＦＥＴに対し
てはボロン（Ｂ）を用いる。
１０３内の一端から他端に向かって（例えば、ソース領
域１０１からドレイン領域１０２に向かって）電界方向
と概略平行に線状パターン形状を有する不純物領域１０
４が形成されている点である。本発明においては、添加
する不純物としてＰチャネル型ＦＥＴに対してはリン
（Ｐ）または砒素（Ａｓ）、Ｎチャネル型ＦＥＴに対し
てはボロン（Ｂ）を用いる。
【００４０】添加された不純物はチャネル形成領域１０
３内に局部的にエネルギーバンド幅の大きいエネルギー
障壁を形成する。例えば、Ｎチャネル型ＦＥＴに対して
Ｐ型を付与する不純物元素であるボロンを添加した場合
には、図１４（Ａ）で示す状態であったエネルギーバン
ドを図１４（Ｂ）で示す状態とし、フェルミレベル（Ｅ
ｆ）をシフトさせることで障壁ΔＥがさらに大きな障壁
ΔＥ’となる。勿論この場合、フェルミレベルをシフト
させることは結果的にチャネル形成領域のエネルギーバ
ンドをシフトさせることに他ならない。
３内に局部的にエネルギーバンド幅の大きいエネルギー
障壁を形成する。例えば、Ｎチャネル型ＦＥＴに対して
Ｐ型を付与する不純物元素であるボロンを添加した場合
には、図１４（Ａ）で示す状態であったエネルギーバン
ドを図１４（Ｂ）で示す状態とし、フェルミレベル（Ｅ
ｆ）をシフトさせることで障壁ΔＥがさらに大きな障壁
ΔＥ’となる。勿論この場合、フェルミレベルをシフト
させることは結果的にチャネル形成領域のエネルギーバ
ンドをシフトさせることに他ならない。
【００４１】この領域は逆導電性を有し、抵抗値は低い
もののエネルギー的には十分障壁となる。同様にＰチャ
ネル型ＦＥＴに対してリンまたは砒素を添加した場合に
も逆導電性領域が形成されてエネルギー障壁として活用
することができる。
もののエネルギー的には十分障壁となる。同様にＰチャ
ネル型ＦＥＴに対してリンまたは砒素を添加した場合に
も逆導電性領域が形成されてエネルギー障壁として活用
することができる。
【００４２】特に、図１（Ａ）に示す様にドレイン領域
１０２とチャネル形成領域１０３との接合部は最も電界
の変化の激しい領域であるので、この位置に不純物領域
１０４を配置しておくことが望ましい。また、ゲイト電
極による電界がドレイン領域１０２内にもおよぶ場合は
ドレイン領域１０２内に不純物領域１０４を形成するこ
とも可能である。逆にソース領域１０１内には不純物領
域１０４は形成しない方が好ましい。
１０２とチャネル形成領域１０３との接合部は最も電界
の変化の激しい領域であるので、この位置に不純物領域
１０４を配置しておくことが望ましい。また、ゲイト電
極による電界がドレイン領域１０２内にもおよぶ場合は
ドレイン領域１０２内に不純物領域１０４を形成するこ
とも可能である。逆にソース領域１０１内には不純物領
域１０４は形成しない方が好ましい。
【００４３】この様に、炭素、窒素、酸素を用いる場合
においては、どの場合も不純物領域を絶縁性のエネルギ
ー障壁として活用するのでＮチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴとで共通化することができる。このこと
は、本発明をＣＭＯＳ回路に適用した場合に製造工程を
簡略する上で有利であることを意味する。
においては、どの場合も不純物領域を絶縁性のエネルギ
ー障壁として活用するのでＮチャネル型ＴＦＴとＰチャ
ネル型ＴＦＴとで共通化することができる。このこと
は、本発明をＣＭＯＳ回路に適用した場合に製造工程を
簡略する上で有利であることを意味する。
【００４４】また、これらの不純物元素は、母体基板が
シリコンである場合、シリコン原子と強く結合するので
加熱処理などにより再拡散する恐れが少ない。
シリコンである場合、シリコン原子と強く結合するので
加熱処理などにより再拡散する恐れが少ない。
【００４５】また、本発明は 0.2μｍ、さらには0.1 μ
ｍといったディープサブミクロン領域の微細加工を必要
とする微細素子を形成する際に極めて効果的である。従
って、チャネル形成領域の長さ（チャネル長またはソー
ス／ドレイン間距離）も0.01〜1.0 μｍ、代表的には0.
1 〜0.35μｍといった短いものとなるため、不純物領域
はさらに細かいパターンを切らなければならない。
ｍといったディープサブミクロン領域の微細加工を必要
とする微細素子を形成する際に極めて効果的である。従
って、チャネル形成領域の長さ（チャネル長またはソー
ス／ドレイン間距離）も0.01〜1.0 μｍ、代表的には0.
1 〜0.35μｍといった短いものとなるため、不純物領域
はさらに細かいパターンを切らなければならない。
【００４６】例えば、線状パターン状の不純物領域を形
成する際にレジストマスクを利用する場合にはレジスト
マスクに開孔を設けるパターニングは解像度の問題から
通常の露光法を用いることができない。その様な場合に
おいては、パターニングを電子描画法や FIB法を用いて
行うことで微細パターンを実現すれば良い。
成する際にレジストマスクを利用する場合にはレジスト
マスクに開孔を設けるパターニングは解像度の問題から
通常の露光法を用いることができない。その様な場合に
おいては、パターニングを電子描画法や FIB法を用いて
行うことで微細パターンを実現すれば良い。
【００４７】また、この線状パターン状の不純物領域は
パターニングにより人為的に配列して形成されるので、
図１（Ａ）の様な配置だけでなく、任意の様々な配置と
することが可能である。
パターニングにより人為的に配列して形成されるので、
図１（Ａ）の様な配置だけでなく、任意の様々な配置と
することが可能である。
【００４８】次に、図１（Ａ）に示すソース領域／チャ
ネル形成領域／ドレイン領域の構成を有する絶縁ゲイト
型半導体装置（ＩＧ−ＦＥＴ）を駆動させた際に、どの
様にして短チャネル効果が抑制されるかを以下に説明す
る。
ネル形成領域／ドレイン領域の構成を有する絶縁ゲイト
型半導体装置（ＩＧ−ＦＥＴ）を駆動させた際に、どの
様にして短チャネル効果が抑制されるかを以下に説明す
る。
【００４９】まず、図１（Ａ）をＡ−Ａ’で切った断面
図を図１（Ｂ）に示す。１０５はフィールド酸化膜、１
０６はチャネルストッパーである。不純物領域１０４は
ソース領域１０１とドレイン領域１０２とを繋ぐ様にし
て形成されているので、図１（Ｂ）に示した様にＡ−
Ａ’で切った断面では途切れなく不純物領域１０４が現
れる。
図を図１（Ｂ）に示す。１０５はフィールド酸化膜、１
０６はチャネルストッパーである。不純物領域１０４は
ソース領域１０１とドレイン領域１０２とを繋ぐ様にし
て形成されているので、図１（Ｂ）に示した様にＡ−
Ａ’で切った断面では途切れなく不純物領域１０４が現
れる。
【００５０】また、図１（Ａ）をＢ−Ｂ’で切った断面
図を図１（Ｃ）に示す。１０７はフィールド酸化膜であ
る。不純物領域１０４の深さ方向の形状は条件設定によ
って様々なバリエーションを採りうるが、ここでは理想
的に散乱がないものとして棒状に注入された場合を例に
する。
図を図１（Ｃ）に示す。１０７はフィールド酸化膜であ
る。不純物領域１０４の深さ方向の形状は条件設定によ
って様々なバリエーションを採りうるが、ここでは理想
的に散乱がないものとして棒状に注入された場合を例に
する。
【００５１】また、ある不純物領域１０４の幅はｗpi,n
で表され、その間隔はｗpa,mで表される。ここでｎ、ｍ
はチャネル形成領域１０３内において、ｗpi,nがｎ番目
の不純物領域の幅であり、ｗpa,mがｍ番目の不純物領域
の間隔（キャリアの移動するパス）であることを意味し
ている。
で表され、その間隔はｗpa,mで表される。ここでｎ、ｍ
はチャネル形成領域１０３内において、ｗpi,nがｎ番目
の不純物領域の幅であり、ｗpa,mがｍ番目の不純物領域
の間隔（キャリアの移動するパス）であることを意味し
ている。
【００５２】ここまでの説明は単に構造についての説明
であったが、次にその効果についての説明を行う。ま
ず、図１（Ｂ）に示す様な構造を有する半導体装置に対
してゲイト電圧、ドレイン電圧を印加した場合には、図
２（Ａ）に示す様な状態でソース側空乏層２０１、チャ
ネル側空乏層２０２、ドレイン側空乏層２０３が形成さ
れる。即ち、ドレイン側空乏層２０３は不純物領域２０
４が障壁となってソース側への広がりを防止された形と
なる。
であったが、次にその効果についての説明を行う。ま
ず、図１（Ｂ）に示す様な構造を有する半導体装置に対
してゲイト電圧、ドレイン電圧を印加した場合には、図
２（Ａ）に示す様な状態でソース側空乏層２０１、チャ
ネル側空乏層２０２、ドレイン側空乏層２０３が形成さ
れる。即ち、ドレイン側空乏層２０３は不純物領域２０
４が障壁となってソース側への広がりを防止された形と
なる。
【００５３】図１（Ｂ）では判りにくいが不純物領域２
０４は図１（Ａ）に示す様に配置されているので、チャ
ネル形成領域を塞ぐ格子状のフィルターでドレイン側空
乏層の広がりを抑えているというモデルで考えれば理解
しやすい。
０４は図１（Ａ）に示す様に配置されているので、チャ
ネル形成領域を塞ぐ格子状のフィルターでドレイン側空
乏層の広がりを抑えているというモデルで考えれば理解
しやすい。
【００５４】従って、本発明による構造の半導体装置に
おいては、図２（Ａ）に示す様に空乏層が実質的に相互
に干渉することなく分断される。即ち、ソース側空乏層
２０１、チャネル側空乏層２０２が、ドレイン側空乏層
２０３の影響を受けないで分布することになるので、エ
ネルギー状態は図２（Ｂ）に示す状態となる。
おいては、図２（Ａ）に示す様に空乏層が実質的に相互
に干渉することなく分断される。即ち、ソース側空乏層
２０１、チャネル側空乏層２０２が、ドレイン側空乏層
２０３の影響を受けないで分布することになるので、エ
ネルギー状態は図２（Ｂ）に示す状態となる。
【００５５】即ち、図５に示した従来のエネルギー状態
図と異なり、チャネル領域のエネルギー状態は殆どゲイ
ト電圧による電界のみに制御されるので、チャネル領域
に対して概略平行な形状を有する。従って、短チャネル
効果特有のパンチスルー現象の様な問題がなく、ドレイ
ン耐圧の高い半導体装置を作製することができる。
図と異なり、チャネル領域のエネルギー状態は殆どゲイ
ト電圧による電界のみに制御されるので、チャネル領域
に対して概略平行な形状を有する。従って、短チャネル
効果特有のパンチスルー現象の様な問題がなく、ドレイ
ン耐圧の高い半導体装置を作製することができる。
【００５６】さらに、図２（Ａ）に示す様に、本発明に
おいては空乏層の占める体積が、図３に示した様な従来
のものと比べて減少しているため、従来よりも空乏層電
荷が小さく、空乏層容量が小さい特徴がある。ここで、
Ｓ値を導出する式は次式で表される。
おいては空乏層の占める体積が、図３に示した様な従来
のものと比べて減少しているため、従来よりも空乏層電
荷が小さく、空乏層容量が小さい特徴がある。ここで、
Ｓ値を導出する式は次式で表される。
【００５７】
【数３】
【００５８】即ち、前述の様に、図５に示すグラフにお
いて５０１で示される領域における傾きの逆数を表して
いることが判る。また、数３の式は近似的に次式の様に
表すことができる。
いて５０１で示される領域における傾きの逆数を表して
いることが判る。また、数３の式は近似的に次式の様に
表すことができる。
【００５９】
【数４】
【００６０】数４において、ｋはボルツマン定数、Ｔは
絶対温度、ｑは電荷量、Ｃd は空乏層容量、Ｃitは界面
準位の等価容量、Ｃoxはゲイト酸化膜容量である。従っ
て、本発明によれば空乏層容量Ｃd が従来よりも十分小
さくなるので、Ｓ値を85mV/decade 以下（好ましくは70
mV/decade 以下）の小さな値とすることができる、即ち
優れたサブスレッショルド特性を得ることができるので
ある。
絶対温度、ｑは電荷量、Ｃd は空乏層容量、Ｃitは界面
準位の等価容量、Ｃoxはゲイト酸化膜容量である。従っ
て、本発明によれば空乏層容量Ｃd が従来よりも十分小
さくなるので、Ｓ値を85mV/decade 以下（好ましくは70
mV/decade 以下）の小さな値とすることができる、即ち
優れたサブスレッショルド特性を得ることができるので
ある。
【００６１】また、本発明が目指すところは、空乏層容
量Ｃd および界面準位の等価容量Ｃitを０に可能な限り
近づけることである。即ち、Ｃd ＝Ｃit＝０となる理想
状態におけるＳ値（60mV/decade ）に近づけることにあ
る。
量Ｃd および界面準位の等価容量Ｃitを０に可能な限り
近づけることである。即ち、Ｃd ＝Ｃit＝０となる理想
状態におけるＳ値（60mV/decade ）に近づけることにあ
る。
【００６２】また、チャネル形成領域が図１（Ｃ）に示
す構造となっていることは短チャネル効果によるしきい
値電圧の低下を緩和する上で非常に重要である。なぜな
らば、図１（Ｃ）に示す構造が意図的に狭チャネル効果
を生み出すために必要な構成だからである。
す構造となっていることは短チャネル効果によるしきい
値電圧の低下を緩和する上で非常に重要である。なぜな
らば、図１（Ｃ）に示す構造が意図的に狭チャネル効果
を生み出すために必要な構成だからである。
【００６３】例えば、図１（Ｃ）に示す様にある断面に
着目すると、チャネル形成領域の幅Ｗは不純物領域１０
４によって分断され、実質的に狭いチャネル幅ｗpa,mを
持つ複数のチャネル形成領域の集合体と見なすことがで
きる。
着目すると、チャネル形成領域の幅Ｗは不純物領域１０
４によって分断され、実質的に狭いチャネル幅ｗpa,mを
持つ複数のチャネル形成領域の集合体と見なすことがで
きる。
【００６４】即ち、その複数の狭いチャネル幅ｗpa,mを
有する領域において狭チャネル効果が得られるのであ
る。マクロ的に見ると図１（Ａ）に示す様にチャネル形
成領域全体にこの様な狭チャネル効果が得られる領域が
存在するので、全体的にも狭チャネル効果が得られ、し
きい値電圧が増加すると考えられる。
有する領域において狭チャネル効果が得られるのであ
る。マクロ的に見ると図１（Ａ）に示す様にチャネル形
成領域全体にこの様な狭チャネル効果が得られる領域が
存在するので、全体的にも狭チャネル効果が得られ、し
きい値電圧が増加すると考えられる。
【００６５】従って、チャネル長に短くなることで短チ
ャネル効果によってしきい値電圧が低下したとしても、
以上の理由により狭チャネル効果によってしきい値電圧
を意図的に増加させてしきい値制御を行うことができる
ので、結果的にしきい値電圧の変化を緩和することが可
能となる。
ャネル効果によってしきい値電圧が低下したとしても、
以上の理由により狭チャネル効果によってしきい値電圧
を意図的に増加させてしきい値制御を行うことができる
ので、結果的にしきい値電圧の変化を緩和することが可
能となる。
【００６６】また、他の発明の構成は、結晶半導体を利
用してソース領域、ドレイン領域およびチャネル形成領
域とを形成する工程と、前記チャネル形成領域において
人為的かつ局部的に不純物領域を形成する工程と、前記
チャネル形成領域上にゲイト絶縁膜およびゲイト電極と
を形成する工程と、を少なくとも有する絶縁ゲイト型半
導体装置の作製方法において、前記不純物領域にはエネ
ルギーバンド幅（Ｅｇ）をシフトさせる不純物元素が人
為的かつ局部的に添加され、かつ、該不純物領域により
キャリアの移動経路が規定されることを特徴とする。
用してソース領域、ドレイン領域およびチャネル形成領
域とを形成する工程と、前記チャネル形成領域において
人為的かつ局部的に不純物領域を形成する工程と、前記
チャネル形成領域上にゲイト絶縁膜およびゲイト電極と
を形成する工程と、を少なくとも有する絶縁ゲイト型半
導体装置の作製方法において、前記不純物領域にはエネ
ルギーバンド幅（Ｅｇ）をシフトさせる不純物元素が人
為的かつ局部的に添加され、かつ、該不純物領域により
キャリアの移動経路が規定されることを特徴とする。
【００６７】また、他の発明の構成は、結晶半導体を利
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域を形成する工程と、前記チャネル形成領域
上にゲイト絶縁膜およびゲイト電極とを形成する工程
と、を少なくとも有する絶縁ゲイト型半導体装置の作製
方法であって、前記ドレイン領域より前記チャネル形成
領域およびソース領域に向かって広がる空乏層をピニン
グし、かつ、キャリアの移動経路を規定するための不純
物領域を形成するために、前記チャネル形成領域に対し
てエネルギーバンド幅（Ｅｇ）をシフトさせる不純物元
素を人為的かつ局部的に添加する工程を有することを特
徴とする。
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域を形成する工程と、前記チャネル形成領域
上にゲイト絶縁膜およびゲイト電極とを形成する工程
と、を少なくとも有する絶縁ゲイト型半導体装置の作製
方法であって、前記ドレイン領域より前記チャネル形成
領域およびソース領域に向かって広がる空乏層をピニン
グし、かつ、キャリアの移動経路を規定するための不純
物領域を形成するために、前記チャネル形成領域に対し
てエネルギーバンド幅（Ｅｇ）をシフトさせる不純物元
素を人為的かつ局部的に添加する工程を有することを特
徴とする。
【００６８】また、他の発明の構成は、結晶半導体を利
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域を形成する工程と、前記チャネル形成領域
上にゲイト絶縁膜およびゲイト電極とを形成する工程
と、を少なくとも有する絶縁ゲイト型半導体装置の作製
方法であって、不純物元素の添加により所定のしきい値
電圧に制御し、かつ、キャリアの移動経路を規定するた
めの不純物領域を形成するために、前記チャネル形成領
域に対してエネルギーバンド幅（Ｅｇ）をシフトさせる
不純物元素を人為的かつ局部的に添加する工程を有する
ことを特徴とする。
用して形成されたソース領域、ドレイン領域およびチャ
ネル形成領域を形成する工程と、前記チャネル形成領域
上にゲイト絶縁膜およびゲイト電極とを形成する工程
と、を少なくとも有する絶縁ゲイト型半導体装置の作製
方法であって、不純物元素の添加により所定のしきい値
電圧に制御し、かつ、キャリアの移動経路を規定するた
めの不純物領域を形成するために、前記チャネル形成領
域に対してエネルギーバンド幅（Ｅｇ）をシフトさせる
不純物元素を人為的かつ局部的に添加する工程を有する
ことを特徴とする。
【００６９】また、他の発明の構成は、結晶半導体を利
用してソース領域、ドレイン領域およびチャネル形成領
域とを形成する工程と、前記チャネル形成領域において
エネルギーバンド幅（Ｅｇ）をシフトさせる不純物元素
を添加することにより、人為的かつ局部的に不純物領域
を形成する工程と、前記チャネル形成領域上にゲイト絶
縁膜およびゲイト電極とを形成する工程と、を少なくと
も有する絶縁ゲイト型半導体装置の作製方法において、
前記不純物領域は絶縁性を有しており、前記不純物領域
によりキャリアの移動経路が規定され、前記チャネル形
成領域において前記不純物領域以外の領域には前記不純
物元素が添加されない又は極微量に添加されていること
を特徴とする。
用してソース領域、ドレイン領域およびチャネル形成領
域とを形成する工程と、前記チャネル形成領域において
エネルギーバンド幅（Ｅｇ）をシフトさせる不純物元素
を添加することにより、人為的かつ局部的に不純物領域
を形成する工程と、前記チャネル形成領域上にゲイト絶
縁膜およびゲイト電極とを形成する工程と、を少なくと
も有する絶縁ゲイト型半導体装置の作製方法において、
前記不純物領域は絶縁性を有しており、前記不純物領域
によりキャリアの移動経路が規定され、前記チャネル形
成領域において前記不純物領域以外の領域には前記不純
物元素が添加されない又は極微量に添加されていること
を特徴とする。
【００７０】
【発明の実施の形態】図１において、ソース領域１０
１、ドレイン領域１０２とで挟まれた領域がチャネル形
成領域１０３である。本発明は、チャネル形成領域１０
３に対して人為的、かつ、局部的に不純物を添加して不
純物領域１０４を形成する。なお、不純物領域１０４は
チャネル形成領域１０３の一端（例えばソース領域１０
１）から他端（例えばドレイン領域１０２）に向かって
チャネル方向（電界方向）と平行に形成された線状パタ
ーン形状を有している。
１、ドレイン領域１０２とで挟まれた領域がチャネル形
成領域１０３である。本発明は、チャネル形成領域１０
３に対して人為的、かつ、局部的に不純物を添加して不
純物領域１０４を形成する。なお、不純物領域１０４は
チャネル形成領域１０３の一端（例えばソース領域１０
１）から他端（例えばドレイン領域１０２）に向かって
チャネル方向（電界方向）と平行に形成された線状パタ
ーン形状を有している。
【００７１】本発明では不純物領域に添加する不純物と
してＮチャネル型の場合にはボロンが、Ｐチャネル型の
場合にはリンまたは砒素が用いられるため、逆導電型を
有する不純物領域をキャリアが通過することはない。即
ち、不純物領域間にのみチャネル領域が形成され、そこ
をパスとしてキャリアの移動が行われる。
してＮチャネル型の場合にはボロンが、Ｐチャネル型の
場合にはリンまたは砒素が用いられるため、逆導電型を
有する不純物領域をキャリアが通過することはない。即
ち、不純物領域間にのみチャネル領域が形成され、そこ
をパスとしてキャリアの移動が行われる。
【００７２】以上の様な構成とした半導体装置を駆動さ
せた場合、ドレイン領域１０２近傍に形成されるドレイ
ン側空乏層は不純物領域１０４に食い止められて横方向
（チャネル形成領域下）に広がらない。即ち、ソース領
域１０１およびチャネル形成領域１０３近傍のエネルギ
ー状態（電位状態）がドレイン側空乏層に影響されない
ので、それぞれの電界は実質的には独立に形成される。
せた場合、ドレイン領域１０２近傍に形成されるドレイ
ン側空乏層は不純物領域１０４に食い止められて横方向
（チャネル形成領域下）に広がらない。即ち、ソース領
域１０１およびチャネル形成領域１０３近傍のエネルギ
ー状態（電位状態）がドレイン側空乏層に影響されない
ので、それぞれの電界は実質的には独立に形成される。
【００７３】従って、いわゆる短チャネル効果に起因す
るパンチスルー現象やサブスレッショルド特性の劣化が
なく、高いドレイン耐圧を実現することができる。
るパンチスルー現象やサブスレッショルド特性の劣化が
なく、高いドレイン耐圧を実現することができる。
【００７４】また、不純物領域１０４は実質的にチャネ
ル幅を狭くしており、不純物領域１０４同士の間におい
てはいわゆる狭チャネル効果が生じる。従って、短チャ
ネル効果に起因するしきい値電圧の低下を、狭チャネル
効果に起因するしきい値電圧の増加によって緩和もしく
は相殺することが可能である。
ル幅を狭くしており、不純物領域１０４同士の間におい
てはいわゆる狭チャネル効果が生じる。従って、短チャ
ネル効果に起因するしきい値電圧の低下を、狭チャネル
効果に起因するしきい値電圧の増加によって緩和もしく
は相殺することが可能である。
【００７５】さらに、本発明では線状パターン形状を有
する不純物領域１０４が側壁の様な役割を果してキャリ
アの移動する方向を規定するため、キャリア同士の自己
衝突による散乱が低減される。即ち、移動度の向上を期
待できる。
する不純物領域１０４が側壁の様な役割を果してキャリ
アの移動する方向を規定するため、キャリア同士の自己
衝突による散乱が低減される。即ち、移動度の向上を期
待できる。
【００７６】以上の構成でなる本発明について、以下に
記載する実施例でもって詳細な説明を行うこととする。
記載する実施例でもって詳細な説明を行うこととする。
【００７７】
〔実施例１〕本発明を用いて単結晶シリコン（珪素）基
板上に絶縁ゲイト型電界効果トランジスタを形成する例
を図７を用いて説明する。なお、本実施例では説明を簡
略化するためＰ型シリコン基板上に単体のＮチャネル型
ＦＥＴを形成する場合の例を示す。
板上に絶縁ゲイト型電界効果トランジスタを形成する例
を図７を用いて説明する。なお、本実施例では説明を簡
略化するためＰ型シリコン基板上に単体のＮチャネル型
ＦＥＴを形成する場合の例を示す。
【００７８】まず、７０１はＰ型シリコン基板であり、
その上にはパッド酸化膜として酸化珪素膜７０２、さら
にその上には後に選択酸化の際のマスクとして機能する
窒化珪素膜７０３を形成する。酸化珪素膜７０２および
窒化珪素膜７０３の膜厚は500 〜2000Åもあれば良い。
（図７（Ａ））
その上にはパッド酸化膜として酸化珪素膜７０２、さら
にその上には後に選択酸化の際のマスクとして機能する
窒化珪素膜７０３を形成する。酸化珪素膜７０２および
窒化珪素膜７０３の膜厚は500 〜2000Åもあれば良い。
（図７（Ａ））
【００７９】次に、パターニングにより素子形成領域の
みに窒化珪素膜７０３を残し、その状態でＰ型を付与す
る不純物元素のイオン注入を行い、さらにその後、1000
〜1100℃の温度でウェット酸化を行う。
みに窒化珪素膜７０３を残し、その状態でＰ型を付与す
る不純物元素のイオン注入を行い、さらにその後、1000
〜1100℃の温度でウェット酸化を行う。
【００８０】この工程により露出したシリコン表面は選
択的に熱酸化され、図７（Ｂ）に示す様にフィールド酸
化膜７０４が形成される。フィールド酸化膜７０４は素
子同士を絶縁分離する機能を有する。
択的に熱酸化され、図７（Ｂ）に示す様にフィールド酸
化膜７０４が形成される。フィールド酸化膜７０４は素
子同士を絶縁分離する機能を有する。
【００８１】また、前述のイオン注入工程により注入さ
れたＰ型を付与する不純物元素（Ｂ）はフィールド酸化
膜７０４の下にチャネルストッパー７０５を形成する。
これは、フィールド酸化膜７０４下にチャネルが形成さ
れない様にするための領域であり、通常、母体となる基
板（本実施例ではＰ型シリコン基板）と同じ導電性を持
たせる。
れたＰ型を付与する不純物元素（Ｂ）はフィールド酸化
膜７０４の下にチャネルストッパー７０５を形成する。
これは、フィールド酸化膜７０４下にチャネルが形成さ
れない様にするための領域であり、通常、母体となる基
板（本実施例ではＰ型シリコン基板）と同じ導電性を持
たせる。
【００８２】そして、窒化珪素膜７０４、酸化珪素膜
（パッド酸化膜）７０５を除去して図７（Ｂ）に示す状
態が得られる。この様な選択酸化工程に際してはＬＯＣ
ＯＳ法、ＰＬＡＮＯＸ法、Ｉｓｏｐｌａｎａｒ法、ＳＷ
ＡＭＩ法などの様々な選択酸化方法を用いることが可能
である。
（パッド酸化膜）７０５を除去して図７（Ｂ）に示す状
態が得られる。この様な選択酸化工程に際してはＬＯＣ
ＯＳ法、ＰＬＡＮＯＸ法、Ｉｓｏｐｌａｎａｒ法、ＳＷ
ＡＭＩ法などの様々な選択酸化方法を用いることが可能
である。
【００８３】次に、チャネル形成領域７０６に対して逆
導電型を付与するボロンを添加し、空乏層のストッパー
となる不純物領域７０７を形成する。不純物元素を添加
する領域７０７はパターニングにより図示しないレジス
トに開孔を設けて選択的に設計すれば良い。
導電型を付与するボロンを添加し、空乏層のストッパー
となる不純物領域７０７を形成する。不純物元素を添加
する領域７０７はパターニングにより図示しないレジス
トに開孔を設けて選択的に設計すれば良い。
【００８４】なお、不純物領域７０７を線状パターン状
にするためには極めて微細なリソグラフィ技術を必要と
する。そのためには、電子ビームを用いる技術（電子描
画法）やイオンビームを用いる技術（FIB 法) を用いて
線状パターン形状の露光を行えば良い。
にするためには極めて微細なリソグラフィ技術を必要と
する。そのためには、電子ビームを用いる技術（電子描
画法）やイオンビームを用いる技術（FIB 法) を用いて
線状パターン形状の露光を行えば良い。
【００８５】この時、不純物領域７０７同士の間隔ｗp
a,mはそれぞれ揃えることが望ましい。なぜならば、し
きい値電圧のバラツキ（狭チャネル効果のバラツキに起
因する）や発熱のバラツキ（不純物領域間を流れる電流
密度のバラツキに起因する）を生じる恐れがあるからで
ある。
a,mはそれぞれ揃えることが望ましい。なぜならば、し
きい値電圧のバラツキ（狭チャネル効果のバラツキに起
因する）や発熱のバラツキ（不純物領域間を流れる電流
密度のバラツキに起因する）を生じる恐れがあるからで
ある。
【００８６】不純物の添加が終了したら、熱酸化処理を
行い100 〜500 Åの熱酸化膜７０８を形成する。この熱
酸化処理により形成された薄い熱酸化膜７０８はそのま
まゲイト絶縁膜として機能する。
行い100 〜500 Åの熱酸化膜７０８を形成する。この熱
酸化処理により形成された薄い熱酸化膜７０８はそのま
まゲイト絶縁膜として機能する。
【００８７】さらに、チャネル形成領域７０６において
酸化膜７０８上にゲイト電極としてポリシリコン膜７０
９を形成する。ゲイト電極７０９は成膜する段階で予め
不純物元素を添加しておいて導電性を持たせれば良い。
こうして図７（Ｃ）に示す状態が得られる。
酸化膜７０８上にゲイト電極としてポリシリコン膜７０
９を形成する。ゲイト電極７０９は成膜する段階で予め
不純物元素を添加しておいて導電性を持たせれば良い。
こうして図７（Ｃ）に示す状態が得られる。
【００８８】その後、図７（Ｄ）に示す様に、Ｎ型を付
与する不純物元素（ＰまたはＡｓ）を添加し、自己整合
的にソース領域７１０、ドレイン領域７１１を形成す
る。その後、ゲイト電極７０９を覆う様にして窒化珪素
膜を3000Åの厚さに成膜し、エッチバック法を用いてゲ
イト電極７０９の側面のみにサイドウォール７１２を残
存させる。
与する不純物元素（ＰまたはＡｓ）を添加し、自己整合
的にソース領域７１０、ドレイン領域７１１を形成す
る。その後、ゲイト電極７０９を覆う様にして窒化珪素
膜を3000Åの厚さに成膜し、エッチバック法を用いてゲ
イト電極７０９の側面のみにサイドウォール７１２を残
存させる。
【００８９】次に、この状態で全面にスパッタ法により
チタン膜を成膜し、加熱、レーザーアニール、ランプア
ニールなど手段のよるシリサイド形成を行う。この工程
により、ソース領域７１０およびドレイン領域７１１の
表面ならびにゲイト電極７０９の表面にはチタンシリサ
イド７１３〜７１５が形成される。チタンシリサイド７
１３〜７１５は極めて低抵抗であるので、後に形成する
配線とのオーミック接触を確保する上で好ましい。
チタン膜を成膜し、加熱、レーザーアニール、ランプア
ニールなど手段のよるシリサイド形成を行う。この工程
により、ソース領域７１０およびドレイン領域７１１の
表面ならびにゲイト電極７０９の表面にはチタンシリサ
イド７１３〜７１５が形成される。チタンシリサイド７
１３〜７１５は極めて低抵抗であるので、後に形成する
配線とのオーミック接触を確保する上で好ましい。
【００９０】シリサイド形成が終了したら、層間絶縁膜
として窒化珪素膜７１６を成膜し、コンタクトホールを
形成してソース電極７１７、ドレイン電極７１８を形成
する。こうして図７（Ｅ）に示す様な構造のＩＧ−ＦＥ
Ｔが完成する。
として窒化珪素膜７１６を成膜し、コンタクトホールを
形成してソース電極７１７、ドレイン電極７１８を形成
する。こうして図７（Ｅ）に示す様な構造のＩＧ−ＦＥ
Ｔが完成する。
【００９１】本発明ではＩＧ−ＦＥＴのチャネル形成領
域に線状パターン状に不純物領域を形成することに特徴
があるが、線状パターンの形成にはある範囲の条件を満
たす必要がある。そのことについて、図８を用いて以下
に記載する。
域に線状パターン状に不純物領域を形成することに特徴
があるが、線状パターンの形成にはある範囲の条件を満
たす必要がある。そのことについて、図８を用いて以下
に記載する。
【００９２】図８において、８０１はチャネル形成領域
の一部を示している。チャネル幅はＷである。ここで、
チャネル幅Ｗの内、線状パターン８０２が占有している
幅をＷpiと定義する。Ｗpiの値としては例えば10〜100
Åもあれば十分である。また、任意の線状パターン８０
２の幅をＷpi,1、Ｗpi,2、Ｗpi,3・・・Ｗpi,nとする
と、Ｗpiは次式で表される。
の一部を示している。チャネル幅はＷである。ここで、
チャネル幅Ｗの内、線状パターン８０２が占有している
幅をＷpiと定義する。Ｗpiの値としては例えば10〜100
Åもあれば十分である。また、任意の線状パターン８０
２の幅をＷpi,1、Ｗpi,2、Ｗpi,3・・・Ｗpi,nとする
と、Ｗpiは次式で表される。
【００９３】
【数１】
【００９４】但し、本発明の構成を達成するためにはチ
ャネル形成領域の端部以外の領域に、不純物領域が少な
くとも一つ形成されている必要があるのでｎは１以上の
整数である。
ャネル形成領域の端部以外の領域に、不純物領域が少な
くとも一つ形成されている必要があるのでｎは１以上の
整数である。
【００９５】また、チャネル幅Ｗの内、線状パターン間
の領域（電流の流れるパス）８０３が占有している幅を
Ｗpaと定義する。Ｗpaの値としては例えば100 〜3000Å
（代表的には500 〜1500Å）とすることができる。ま
た、任意の線状パターン間の領域８０３をＷpa,1、Ｗp
a,2、Ｗpa,3・・・Ｗpa,mとすると、Ｗpaは次式で表さ
れる。
の領域（電流の流れるパス）８０３が占有している幅を
Ｗpaと定義する。Ｗpaの値としては例えば100 〜3000Å
（代表的には500 〜1500Å）とすることができる。ま
た、任意の線状パターン間の領域８０３をＷpa,1、Ｗp
a,2、Ｗpa,3・・・Ｗpa,mとすると、Ｗpaは次式で表さ
れる。
【００９６】
【数２】
【００９７】但し、前述の様にチャネル形成領域の端部
以外の領域に不純物領域が少なくとも一つ形成されてい
るので、チャネル形成領域は少なくとも２分されてｍは
２以上の整数となる。
以外の領域に不純物領域が少なくとも一つ形成されてい
るので、チャネル形成領域は少なくとも２分されてｍは
２以上の整数となる。
【００９８】即ち、全チャネル幅ＷはＷ＝Ｗpi＋Ｗpa、
かつ、ｎ＋ｍは３以上という関係が成り立っている。そ
して、ＷとＷpi、ＷとＷpaおよびＷpiとＷpaとの関係
は、同時に以下の条件を満たすことが望ましい。 Ｗpi／Ｗ＝0.1 〜0.9 Ｗpa／Ｗ＝0.1 〜0.9 Ｗpi／Ｗpa＝1/9 〜9
かつ、ｎ＋ｍは３以上という関係が成り立っている。そ
して、ＷとＷpi、ＷとＷpaおよびＷpiとＷpaとの関係
は、同時に以下の条件を満たすことが望ましい。 Ｗpi／Ｗ＝0.1 〜0.9 Ｗpa／Ｗ＝0.1 〜0.9 Ｗpi／Ｗpa＝1/9 〜9
【００９９】これらの数式の意味するところは、Ｗpa／
ＷまたはＷpi／Ｗが０または１であってはならないとい
う事である。例えば、Ｗpa／Ｗ＝０（Ｗpi／Ｗ＝１と同
義）の場合、図８（Ｂ）に示す様にチャネル形成領域を
完全に不純物領域で塞いでしまうので電流の流れるパス
が存在しない状態となる。
ＷまたはＷpi／Ｗが０または１であってはならないとい
う事である。例えば、Ｗpa／Ｗ＝０（Ｗpi／Ｗ＝１と同
義）の場合、図８（Ｂ）に示す様にチャネル形成領域を
完全に不純物領域で塞いでしまうので電流の流れるパス
が存在しない状態となる。
【０１００】逆にＷpa／Ｗ＝１（Ｗpi／Ｗ＝０と同義）
の場合、図８（Ｃ）に示す様にチャネル形成領域に不純
物領域が全く存在しないのでドレイン側空乏層の広がり
を抑えることができない。
の場合、図８（Ｃ）に示す様にチャネル形成領域に不純
物領域が全く存在しないのでドレイン側空乏層の広がり
を抑えることができない。
【０１０１】以上の理由により、Ｗpa／ＷおよびＷpi／
Ｗの関係式は0.1 〜0.9 （好ましくは0.2 〜0.8 ）の範
囲に収まり、また、同時にＷpi／Ｗpa＝1/9 〜9 を満た
すことが望ましい。なお、チャネル長をＬとすると、チ
ャネル形成面積はＷ×Ｌで表される。
Ｗの関係式は0.1 〜0.9 （好ましくは0.2 〜0.8 ）の範
囲に収まり、また、同時にＷpi／Ｗpa＝1/9 〜9 を満た
すことが望ましい。なお、チャネル長をＬとすると、チ
ャネル形成面積はＷ×Ｌで表される。
【０１０２】また、本発明において線状パターン形状を
有する不純物領域を図１（Ａ）に示す様に配置すること
はＦＥＴの性能を示す代表的なパラメータである移動度
の向上に対して非常に大きな意味がある。その理由につ
いて以下に説明する。
有する不純物領域を図１（Ａ）に示す様に配置すること
はＦＥＴの性能を示す代表的なパラメータである移動度
の向上に対して非常に大きな意味がある。その理由につ
いて以下に説明する。
【０１０３】移動度は半導体（本実施例ではシリコン基
板）中のキャリアの散乱によって決まるが、シリコン基
板における散乱は格子散乱と不純物散乱とに大別され
る。格子散乱はシリコン基板中の不純物濃度が低く、比
較的高温で支配的であり、不純物散乱は不純物濃度が高
く、比較的低温で支配的である。これらが影響し合って
形成される全体的な移動度μは次式で表される。
板）中のキャリアの散乱によって決まるが、シリコン基
板における散乱は格子散乱と不純物散乱とに大別され
る。格子散乱はシリコン基板中の不純物濃度が低く、比
較的高温で支配的であり、不純物散乱は不純物濃度が高
く、比較的低温で支配的である。これらが影響し合って
形成される全体的な移動度μは次式で表される。
【０１０４】
【数５】
【０１０５】この数５で示される式は、全体的な移動度
μが、格子散乱の影響を受けた場合の移動度μl （ lは
lattice を意味する) の逆数および不純物散乱の影響を
受けた場合の移動度μi （ iはimpurityを意味する) の
逆数の和に反比例することを意味している。
μが、格子散乱の影響を受けた場合の移動度μl （ lは
lattice を意味する) の逆数および不純物散乱の影響を
受けた場合の移動度μi （ iはimpurityを意味する) の
逆数の和に反比例することを意味している。
【０１０６】ここで、格子散乱ではドリフト電界がそれ
ほど強くなければ音響フォノンが重要な役割を果たし、
その時の移動度μl は、次式の様に温度の-3/2乗に比例
する。従って、キャリアの有効質量（ｍ＊）と温度
（Ｔ）で決まってしまう。
ほど強くなければ音響フォノンが重要な役割を果たし、
その時の移動度μl は、次式の様に温度の-3/2乗に比例
する。従って、キャリアの有効質量（ｍ＊）と温度
（Ｔ）で決まってしまう。
【０１０７】
【数６】
【０１０８】また、不純物散乱による移動度μi は、次
式の様に温度の3/2 乗に比例し、イオン化した不純物の
濃度Ｎi に逆比例する。即ち、イオン化した不純物の濃
度Ｎｉを調節することで変化させることができる。
式の様に温度の3/2 乗に比例し、イオン化した不純物の
濃度Ｎi に逆比例する。即ち、イオン化した不純物の濃
度Ｎｉを調節することで変化させることができる。
【０１０９】
【数７】
【０１１０】これらの式によると、従来の様にチャネル
形成領域全体に不純物を添加するチャネルドープでは不
純物散乱の影響を受けて移動度を稼ぐことができない。
しかしながら、本発明では局部的に不純物領域を形成し
ているので、隣接する不純物領域の間（Ｗpaの幅を持つ
領域) には不純物が添加されない。
形成領域全体に不純物を添加するチャネルドープでは不
純物散乱の影響を受けて移動度を稼ぐことができない。
しかしながら、本発明では局部的に不純物領域を形成し
ているので、隣接する不純物領域の間（Ｗpaの幅を持つ
領域) には不純物が添加されない。
【０１１１】即ち、理論的には数７においてイオン化し
た不純物の濃度Ｎi を限りなく０に近づけることを意味
するため、移動度μi は限りなく無限大に近づいていく
ことになる。即ち、数５において１／μi の項を無視す
ることができる程度にまで不純物を減少させることを意
味するので全体の移動度μは限りなく移動度μl に近づ
いていく。
た不純物の濃度Ｎi を限りなく０に近づけることを意味
するため、移動度μi は限りなく無限大に近づいていく
ことになる。即ち、数５において１／μi の項を無視す
ることができる程度にまで不純物を減少させることを意
味するので全体の移動度μは限りなく移動度μl に近づ
いていく。
【０１１２】また、キャリアの有効質量（ｍ＊）を小さ
くすることで移動度μl をさらに大きくすることも理論
的には可能である。これは極低温の領域において、キャ
リア（特に電子の場合）の有効質量が結晶軸の軸方位に
依存して変化する現象を利用することで成しうる。
くすることで移動度μl をさらに大きくすることも理論
的には可能である。これは極低温の領域において、キャ
リア（特に電子の場合）の有効質量が結晶軸の軸方位に
依存して変化する現象を利用することで成しうる。
【０１１３】文献によれば、ソース／ドレイン間を結ぶ
チャネル方向（キャリアの移動する方向）が単結晶シリ
コンの＜１００＞軸方向と一致する様に構成した時、最
小の有効質量を得ることができる。
チャネル方向（キャリアの移動する方向）が単結晶シリ
コンの＜１００＞軸方向と一致する様に構成した時、最
小の有効質量を得ることができる。
【０１１４】例えば、図１６に示す様に、（１００）面
を有する単結晶シリコン基板１６０１上にソース領域１
６０２、チャネル形成領域１６０３、ドレイン領域１６
０４が形成されているとする。この時、チャネル方向１
６０５を［１００］とした場合の様な時がこれに相当す
る。但し、この例は４°Ｋという極低温領域における結
果である。
を有する単結晶シリコン基板１６０１上にソース領域１
６０２、チャネル形成領域１６０３、ドレイン領域１６
０４が形成されているとする。この時、チャネル方向１
６０５を［１００］とした場合の様な時がこれに相当す
る。但し、この例は４°Ｋという極低温領域における結
果である。
【０１１５】また、結晶格子間をうまくキャリアがすり
抜けて行ける様に、チャネル方向および不純物領域７０
７の軸方向（配列方向）と、結晶格子の軸方向とを概略
平行（軸方向のずれを±10°以内に収める）にさせるこ
とが望ましい。単結晶ならばシリコン原子は規則正しく
配列しているので、結晶格子の配列方向と平行に移動す
るキャリアは格子散乱の影響を殆ど受けないで済む。
抜けて行ける様に、チャネル方向および不純物領域７０
７の軸方向（配列方向）と、結晶格子の軸方向とを概略
平行（軸方向のずれを±10°以内に収める）にさせるこ
とが望ましい。単結晶ならばシリコン原子は規則正しく
配列しているので、結晶格子の配列方向と平行に移動す
るキャリアは格子散乱の影響を殆ど受けないで済む。
【０１１６】例えば、単結晶シリコン基板において上記
の様な方向における回転軸を０°とすると、他にも９０
°、１８０°、２７０°の回転軸の場合において同様の
効果を得ることができる。
の様な方向における回転軸を０°とすると、他にも９０
°、１８０°、２７０°の回転軸の場合において同様の
効果を得ることができる。
【０１１７】また、本発明ではＰチャネル型ＦＥＴに対
してＰ（リン）を用いて不純物領域を形成するが、リン
には金属元素をゲッタリングする性質があるため、電流
の流れる経路から散乱の原因となりうる金属元素等を除
去し、不純物領域に固定する効果も有している。
してＰ（リン）を用いて不純物領域を形成するが、リン
には金属元素をゲッタリングする性質があるため、電流
の流れる経路から散乱の原因となりうる金属元素等を除
去し、不純物領域に固定する効果も有している。
【０１１８】以上の様に、チャネル形成領域を移動する
キャリアはチャネル形成領域内に存在する不純物領域以
外の領域を通る。この様子を図１７の模式図を用いて簡
単に説明する。
キャリアはチャネル形成領域内に存在する不純物領域以
外の領域を通る。この様子を図１７の模式図を用いて簡
単に説明する。
【０１１９】図１７（Ａ）において、１７０１で示され
るのはチャネル形成領域である。即ち、図１７（Ａ）は
チャネル形成領域を右斜め上方から見た図である。本発
明を実施したチャネル形成領域は、立体的には図１７
（Ａ）の様に不純物領域１７０２が形成されている。
るのはチャネル形成領域である。即ち、図１７（Ａ）は
チャネル形成領域を右斜め上方から見た図である。本発
明を実施したチャネル形成領域は、立体的には図１７
（Ａ）の様に不純物領域１７０２が形成されている。
【０１２０】図１７（Ａ）に記載された矢印１７０３は
キャリア（電子または正孔）の進行方向を示すものであ
る。図１７（Ａ）に示す様にチャネル形成領域１７０１
内には複数の不純物領域１７０２が配置されており、キ
ャリアはそれら不純物領域１７０２以外の領域を通過す
る。
キャリア（電子または正孔）の進行方向を示すものであ
る。図１７（Ａ）に示す様にチャネル形成領域１７０１
内には複数の不純物領域１７０２が配置されており、キ
ャリアはそれら不純物領域１７０２以外の領域を通過す
る。
【０１２１】キャリアの進行方向をチャネル形成領域１
７０１の上面から見ると図１７（Ｂ）の様に見える。図
１７（Ｂ）は図１７（Ａ）において、ＡＣＥＦで表され
る面を見た図である。この図１７（Ｂ）を見ると、キャ
リアが不純物領域１７０２を避け、不純物散乱のない領
域を移動していることが判る。
７０１の上面から見ると図１７（Ｂ）の様に見える。図
１７（Ｂ）は図１７（Ａ）において、ＡＣＥＦで表され
る面を見た図である。この図１７（Ｂ）を見ると、キャ
リアが不純物領域１７０２を避け、不純物散乱のない領
域を移動していることが判る。
【０１２２】即ち、大部分のキャリアは矢印で示す様
に、不純物領域１７０２の間を通ってソース／ドレイン
間を移動する。勿論、不純物領域を避ける様にしてジグ
ザグに移動する場合も含まれる。
に、不純物領域１７０２の間を通ってソース／ドレイン
間を移動する。勿論、不純物領域を避ける様にしてジグ
ザグに移動する場合も含まれる。
【０１２３】また、図１７（Ｃ）に示すのは、チャネル
形成領域１７０１を側面から見た図である。なお、図１
７（Ｃ）は図１７（Ａ）において、ＡＢＣＤで表される
面を見た図である。また、１７０３で示されるのは矢印
であり、紙面に向かって手前方向に矢先が向いているこ
とを示している。この図からもキャリアが不純物領域１
７０２の間を移動することが判る。
形成領域１７０１を側面から見た図である。なお、図１
７（Ｃ）は図１７（Ａ）において、ＡＢＣＤで表される
面を見た図である。また、１７０３で示されるのは矢印
であり、紙面に向かって手前方向に矢先が向いているこ
とを示している。この図からもキャリアが不純物領域１
７０２の間を移動することが判る。
【０１２４】また、線状パターン形状を有する不純物領
域に挟まれた領域（以後、この領域をレーン領域と呼
ぶ）におけるエネルギー状態（電位状態）を模式的に表
した分布図は図１３（Ａ）の様になっていると考えられ
る。
域に挟まれた領域（以後、この領域をレーン領域と呼
ぶ）におけるエネルギー状態（電位状態）を模式的に表
した分布図は図１３（Ａ）の様になっていると考えられ
る。
【０１２５】図１３（Ａ）において、１３０１、１３０
２で示される領域は不純物領域のエネルギー状態を示し
ており、エネルギー的に高い障壁となっている。そし
て、不純物領域から離れるに従って徐々にエネルギー的
に低い領域１３０３となる。即ち、チャネル領域を移動
するキャリア（ここでは電子を例にとる）は１３０３で
示されるエネルギー状態の低い領域を優先的に移動し、
１３０１、１３０２で示されるエネルギー障壁（不純物
領域）は壁の様な役割を果たす。
２で示される領域は不純物領域のエネルギー状態を示し
ており、エネルギー的に高い障壁となっている。そし
て、不純物領域から離れるに従って徐々にエネルギー的
に低い領域１３０３となる。即ち、チャネル領域を移動
するキャリア（ここでは電子を例にとる）は１３０３で
示されるエネルギー状態の低い領域を優先的に移動し、
１３０１、１３０２で示されるエネルギー障壁（不純物
領域）は壁の様な役割を果たす。
【０１２６】ここで、チャネル領域を移動するキャリア
（電子）のイメージを模式的に図１３（Ｂ）で表す。イ
メージ的には、チャネル領域を移動するキャリア１３０
０は図１３（Ｂ）に表す様にまるで雨樋の中を転がる球
体の様にその方向性が規定され、ソース領域からドレイ
ン領域に向かってほぼ最短距離を移動する。
（電子）のイメージを模式的に図１３（Ｂ）で表す。イ
メージ的には、チャネル領域を移動するキャリア１３０
０は図１３（Ｂ）に表す様にまるで雨樋の中を転がる球
体の様にその方向性が規定され、ソース領域からドレイ
ン領域に向かってほぼ最短距離を移動する。
【０１２７】また、図１３（Ｂ）に示す様に、チャネル
形成領域には図１３（Ａ）に示した様なレーン領域が複
数並列に配置されて構成されているが、１３０１、１３
０２で示される領域を越えることがないため、隣接する
レーン領域との間においてキャリアの移動は行われな
い。
形成領域には図１３（Ａ）に示した様なレーン領域が複
数並列に配置されて構成されているが、１３０１、１３
０２で示される領域を越えることがないため、隣接する
レーン領域との間においてキャリアの移動は行われな
い。
【０１２８】以上の理由によりキャリアが他のキャリア
と衝突する確率は大幅に減少するため、移動度が大幅に
向上する。即ち、本発明の構成は不純物散乱を低減する
のみならず、キャリア同士の自己衝突による散乱をも低
減することで大幅な移動度の向上を実現することができ
る。
と衝突する確率は大幅に減少するため、移動度が大幅に
向上する。即ち、本発明の構成は不純物散乱を低減する
のみならず、キャリア同士の自己衝突による散乱をも低
減することで大幅な移動度の向上を実現することができ
る。
【０１２９】この様に従来においては常に悪影響を及ぼ
すとされてきたエネルギー障壁（グレインバンダリーな
ど）を逆に意図的に形成して利用するという本発明の発
想は非常に新しいものである。
すとされてきたエネルギー障壁（グレインバンダリーな
ど）を逆に意図的に形成して利用するという本発明の発
想は非常に新しいものである。
【０１３０】〔実施例２〕本実施例では、本発明を利用
してＮチャネル型ＦＥＴ（ＮＭＯＳ）とＰチャネル型Ｆ
ＥＴ（ＰＭＯＳ）とを相補的に組み合わせたＣＭＯＳ回
路を構成する場合の例を示す。ＣＭＯＳ回路の作製工程
の詳細についてはここでは省略するが、本発明では実施
例１で説明した様に、ゲイト絶縁膜を形成する前にチャ
ネル形成領域のみにドットパターン状の不純物領域を形
成する。
してＮチャネル型ＦＥＴ（ＮＭＯＳ）とＰチャネル型Ｆ
ＥＴ（ＰＭＯＳ）とを相補的に組み合わせたＣＭＯＳ回
路を構成する場合の例を示す。ＣＭＯＳ回路の作製工程
の詳細についてはここでは省略するが、本発明では実施
例１で説明した様に、ゲイト絶縁膜を形成する前にチャ
ネル形成領域のみにドットパターン状の不純物領域を形
成する。
【０１３１】図１４（Ａ）に本発明を利用した場合にお
けるＣＭＯＳ回路の断面を示す。図１４（Ａ）は一般的
な作製方法で形成されたＣＭＯＳ回路をチャネル方向で
分断した断面図である。
けるＣＭＯＳ回路の断面を示す。図１４（Ａ）は一般的
な作製方法で形成されたＣＭＯＳ回路をチャネル方向で
分断した断面図である。
【０１３２】図１４（Ａ）において、１４０１はＮ型シ
リコン基板、１４０２はｎウェル、１４０３はｐウェル
である。つまり、ｎウェル１４０２上にＰチャネル型Ｆ
ＥＴ（ＰＭＯＳ）、ｐウェル１４０３上にＮチャネル型
ＦＥＴ（ＮＭＯＳ）が形成される。
リコン基板、１４０２はｎウェル、１４０３はｐウェル
である。つまり、ｎウェル１４０２上にＰチャネル型Ｆ
ＥＴ（ＰＭＯＳ）、ｐウェル１４０３上にＮチャネル型
ＦＥＴ（ＮＭＯＳ）が形成される。
【０１３３】ＮＭＯＳおよびＰＭＯＳはそれぞれ選択酸
化法で形成されたフィールド酸化膜１４０４で分離さ
れ、ｐウェル側のフィールド酸化膜の下にはチャネルス
トッパー１４０５が配置される。
化法で形成されたフィールド酸化膜１４０４で分離さ
れ、ｐウェル側のフィールド酸化膜の下にはチャネルス
トッパー１４０５が配置される。
【０１３４】また、ｎウェル１４０２にはＰ型を付与す
る不純物、例えばボロンが添加されてＰＭＯＳのソース
領域１４０６、ドレイン領域１４０７が配置されてい
る。また、ｐウェル１４０３にはＮ型を付与する不純
物、例えばリンや砒素が添加されてＮＭＯＳのドレイン
領域１４０８、ソース領域１４０９が配置されている。
る不純物、例えばボロンが添加されてＰＭＯＳのソース
領域１４０６、ドレイン領域１４０７が配置されてい
る。また、ｐウェル１４０３にはＮ型を付与する不純
物、例えばリンや砒素が添加されてＮＭＯＳのドレイン
領域１４０８、ソース領域１４０９が配置されている。
【０１３５】また、ソース領域１４０６、ドレイン領域
１４０７およびソース領域１４０８、ドレイン領域１４
０９で挟まれたチャネル形成領域には、予めゲイト絶縁
膜１４１０を形成する前にドットパターン状の不純物領
域１４１１、１４１２を形成しておく。
１４０７およびソース領域１４０８、ドレイン領域１４
０９で挟まれたチャネル形成領域には、予めゲイト絶縁
膜１４１０を形成する前にドットパターン状の不純物領
域１４１１、１４１２を形成しておく。
【０１３６】本実施例でゲイト絶縁膜１４１０の形成前
に不純物領域１４１１、１４１２を形成する理由は、ゲ
イト絶縁膜１４１０とチャネル形成領域との界面に損傷
を与えないためであるが、ゲイト絶縁膜１４１０を通し
て不純物を添加する方法をとることも可能である。
に不純物領域１４１１、１４１２を形成する理由は、ゲ
イト絶縁膜１４１０とチャネル形成領域との界面に損傷
を与えないためであるが、ゲイト絶縁膜１４１０を通し
て不純物を添加する方法をとることも可能である。
【０１３７】なお、本実施例では不純物領域１３１１、
１３１２を形成するにあたってＮＭＯＳとＰＭＯＳとで
添加する不純物元素を使い分けなければならない。本実
施例ではＮＭＯＳに対してボロンを用い、ＰＭＯＳに対
してリンを用いる。ＰＭＯＳに添加する不純物元素は砒
素であっても構わない。
１３１２を形成するにあたってＮＭＯＳとＰＭＯＳとで
添加する不純物元素を使い分けなければならない。本実
施例ではＮＭＯＳに対してボロンを用い、ＰＭＯＳに対
してリンを用いる。ＰＭＯＳに添加する不純物元素は砒
素であっても構わない。
【０１３８】また、本実施例の様なＣＭＯＳ回路を構成
する場合、図１３（Ａ）に示す様にドレイン領域１３０
７、１３０８内にも不純物領域１３１１、１３１２がか
かる様に形成しておくことが望ましい。
する場合、図１３（Ａ）に示す様にドレイン領域１３０
７、１３０８内にも不純物領域１３１１、１３１２がか
かる様に形成しておくことが望ましい。
【０１３９】なお、例えば本発明の半導体装置を画素な
どの様にソースとドレインが入れ替わる様な素子に用い
る時はソース領域とドレイン領域の双方にかかる様に不
純物領域を形成すれば良い。
どの様にソースとドレインが入れ替わる様な素子に用い
る時はソース領域とドレイン領域の双方にかかる様に不
純物領域を形成すれば良い。
【０１４０】そして、チャネル形成領域の上に導電性材
料でなるゲイト電極１４１３、１４１４を形成し、それ
を覆う様にして層間絶縁膜１４１５が成膜される。さら
に、層間絶縁膜１４１５にコンタクトホールを形成し
て、ＰＭＯＳのソース電極１４１６、ＰＭＯＳおよびＮ
ＭＯＳの共通ドレイン電極１４１７、ＮＭＯＳのソース
電極１４１８を配置する。
料でなるゲイト電極１４１３、１４１４を形成し、それ
を覆う様にして層間絶縁膜１４１５が成膜される。さら
に、層間絶縁膜１４１５にコンタクトホールを形成し
て、ＰＭＯＳのソース電極１４１６、ＰＭＯＳおよびＮ
ＭＯＳの共通ドレイン電極１４１７、ＮＭＯＳのソース
電極１４１８を配置する。
【０１４１】図１４（Ａ）に示す構造のＣＭＯＳ回路は
本発明により短チャネル効果を問題としないで微細化す
ることができるので、極めて集積度の高い集積化回路を
構成しうる。
本発明により短チャネル効果を問題としないで微細化す
ることができるので、極めて集積度の高い集積化回路を
構成しうる。
【０１４２】また、図１４（Ａ）に示したＣＭＯＳ回路
とバイポーラトランジスタとを組み合わせたＢｉＣＭＯ
Ｓ回路を構成することも可能である。本発明を利用して
形成したＢｉＣＭＯＳ回路の例を図１４（Ｂ）に示す。
とバイポーラトランジスタとを組み合わせたＢｉＣＭＯ
Ｓ回路を構成することも可能である。本発明を利用して
形成したＢｉＣＭＯＳ回路の例を図１４（Ｂ）に示す。
【０１４３】図１４（Ｂ）において、１４１９はＰ型シ
リコン基板であり、１４２０は埋め込みＮ+ 領域、１４
２１はエピタキシャル成長により形成されたｐウェルで
あり、埋め込みＮ+ 領域１４２０上のｐウェル１４２１
はＮ型にドーピングされてコレクタとして機能するｎウ
ェル１４２２となっている。また、１４２３は埋め込み
Ｎ+ 領域１４２０からの取り出し電極となるDeepＮ+ 領
域である。
リコン基板であり、１４２０は埋め込みＮ+ 領域、１４
２１はエピタキシャル成長により形成されたｐウェルで
あり、埋め込みＮ+ 領域１４２０上のｐウェル１４２１
はＮ型にドーピングされてコレクタとして機能するｎウ
ェル１４２２となっている。また、１４２３は埋め込み
Ｎ+ 領域１４２０からの取り出し電極となるDeepＮ+ 領
域である。
【０１４４】１４２４は通常の選択酸化法で形成された
フィールド酸化膜であり、ｐウェル１４２１にはｎ+ 領
域１４２５、ｎウェル領域１４２２にはｐ+ 領域１４２
６が形成されている。なお、バイポーラトランジスタを
構成する側のｎウェル１４２２には活性ベースとなるｐ
- 領域１４２７がまず形成され、次いで外部ベースとな
るｐ+ 領域１４２８、ｎ+ 領域１４２９が配置される。
フィールド酸化膜であり、ｐウェル１４２１にはｎ+ 領
域１４２５、ｎウェル領域１４２２にはｐ+ 領域１４２
６が形成されている。なお、バイポーラトランジスタを
構成する側のｎウェル１４２２には活性ベースとなるｐ
- 領域１４２７がまず形成され、次いで外部ベースとな
るｐ+ 領域１４２８、ｎ+ 領域１４２９が配置される。
【０１４５】なお、ＰＭＯＳ側およびＮＭＯＳ側の両方
には不純物領域１３３０が配置される。不純物領域１３
３０は上記ｎ+ 領域やｐ+ 領域を形成した後に形成して
も良いし、その前であっても良い。勿論、ＮＭＯＳなら
ば１３族の元素（代表的にはボロン）を、ＰＭＯＳなら
ば１５族の元素（代表的にはリンまたは砒素）を用い
る。
には不純物領域１３３０が配置される。不純物領域１３
３０は上記ｎ+ 領域やｐ+ 領域を形成した後に形成して
も良いし、その前であっても良い。勿論、ＮＭＯＳなら
ば１３族の元素（代表的にはボロン）を、ＰＭＯＳなら
ば１５族の元素（代表的にはリンまたは砒素）を用い
る。
【０１４６】そして、ゲイト電極１４３１、層間絶縁膜
１４３２、ソース／ドレイン配線１４３３を配置してＢ
ｉＣＭＯＳ回路を構成する。ＢｉＣＭＯＳ回路はバイポ
ーラトランジスタの高速動作性とＣＭＯＳ回路の低消費
電力性を有効に併用するための回路構成である。
１４３２、ソース／ドレイン配線１４３３を配置してＢ
ｉＣＭＯＳ回路を構成する。ＢｉＣＭＯＳ回路はバイポ
ーラトランジスタの高速動作性とＣＭＯＳ回路の低消費
電力性を有効に併用するための回路構成である。
【０１４７】〔実施例３〕実施例１では不純物領域７０
７の深さ方向の形状を棒状に記載したが、これは注入時
に散乱が全くない場合の様な理想状態であって、実際に
はイオン注入の条件によって様々な形状の不純物領域を
形成することが可能である。
７の深さ方向の形状を棒状に記載したが、これは注入時
に散乱が全くない場合の様な理想状態であって、実際に
はイオン注入の条件によって様々な形状の不純物領域を
形成することが可能である。
【０１４８】この様に深さ方向の形状を他の形状とした
場合のチャネル形成領域の断面を図９に示す。ただし、
図９に示すのチャネル形成領域をチャネル方向と垂直な
面で分断した断面図である。
場合のチャネル形成領域の断面を図９に示す。ただし、
図９に示すのチャネル形成領域をチャネル方向と垂直な
面で分断した断面図である。
【０１４９】例えば、普通、イオン注入法によって添加
された場合には図９（Ａ）に示す様なクサビ状の不純物
領域９０１が形成される。また、逆に図９（Ｂ）に示す
様なシズク状の不純物領域９０２を形成することも可能
である。特に、図９（Ｂ）に示した様な形状とすると、
不純物領域９０２の下部で隣接する不純物領域同士が互
いに接触する状態となる。
された場合には図９（Ａ）に示す様なクサビ状の不純物
領域９０１が形成される。また、逆に図９（Ｂ）に示す
様なシズク状の不純物領域９０２を形成することも可能
である。特に、図９（Ｂ）に示した様な形状とすると、
不純物領域９０２の下部で隣接する不純物領域同士が互
いに接触する状態となる。
【０１５０】この状態では、実質的にチャネル形成領域
がバルク基板と絶縁分離されたＳＯＩ構造と見なせる様
になる。この構造はドレイン側空乏層がチャネル形成領
域の空乏層に影響を与えるのを極めて効果的に抑制する
ことができる。また、チャネル形成領域の空乏層が下方
へ広がるのを防ぐ効果も期待できる。
がバルク基板と絶縁分離されたＳＯＩ構造と見なせる様
になる。この構造はドレイン側空乏層がチャネル形成領
域の空乏層に影響を与えるのを極めて効果的に抑制する
ことができる。また、チャネル形成領域の空乏層が下方
へ広がるのを防ぐ効果も期待できる。
【０１５１】〔実施例４〕実施例１では図１（Ａ）に示
した様にソース／ドレイン間のチャネル方向（電界方
向）に概略平行な線状パターン（不純物領域）を複数配
置する例を示したが、設計パターンを変えることで他の
様々な配置パターンとすることができる。
した様にソース／ドレイン間のチャネル方向（電界方
向）に概略平行な線状パターン（不純物領域）を複数配
置する例を示したが、設計パターンを変えることで他の
様々な配置パターンとすることができる。
【０１５２】例えば、図１０（Ａ）に示す様に、線状パ
ターン１００１をジグザグに配置することも可能であ
る。この場合、実質的に線状パターン１００１がチャネ
ル形成領域を占有する割合Ｗpiが増加するので、ドレイ
ン側空乏層の横方向への広がりを効果的に防止すること
ができる。特に、チャネル長が0.1 μｍ以下となった場
合の様に短チャネル効果の影響が極めて大きくなる様な
ＩＧ−ＦＥＴにおいて非常に効果的な構成である。
ターン１００１をジグザグに配置することも可能であ
る。この場合、実質的に線状パターン１００１がチャネ
ル形成領域を占有する割合Ｗpiが増加するので、ドレイ
ン側空乏層の横方向への広がりを効果的に防止すること
ができる。特に、チャネル長が0.1 μｍ以下となった場
合の様に短チャネル効果の影響が極めて大きくなる様な
ＩＧ−ＦＥＴにおいて非常に効果的な構成である。
【０１５３】ただし、キャリアの移動距離が多少長くな
る分、移動度が低下する可能性もある。しかし、この構
造が効果を発揮するチャネル長0.1 μｍ以下の領域で
は、ソース領域からでたキャリアが一瞬でドレイン領域
に到達するので、実質的には多少移動距離が長くなって
も問題とならないと考えられる。
る分、移動度が低下する可能性もある。しかし、この構
造が効果を発揮するチャネル長0.1 μｍ以下の領域で
は、ソース領域からでたキャリアが一瞬でドレイン領域
に到達するので、実質的には多少移動距離が長くなって
も問題とならないと考えられる。
【０１５４】従って、例えばチャネル長が0.1 μｍ以上
の場合には図１（Ａ）に示した様に線状パターン形状を
有する不純物領域を配置し、チャネル長が0.1 μｍ以下
の場合には図１０（Ａ）に示した様に配置することが望
ましい。
の場合には図１（Ａ）に示した様に線状パターン形状を
有する不純物領域を配置し、チャネル長が0.1 μｍ以下
の場合には図１０（Ａ）に示した様に配置することが望
ましい。
【０１５５】また、図１０（Ｂ）に示す様に、フィッシ
ュボーン形状の線状パターン１００２を配置することも
可能である。この構造もドレイン側空乏層の横方向への
広がりを防止するためには効果的であり、チャネル長が
0.1 μｍ以下である様な微細素子において有効である。
ュボーン形状の線状パターン１００２を配置することも
可能である。この構造もドレイン側空乏層の横方向への
広がりを防止するためには効果的であり、チャネル長が
0.1 μｍ以下である様な微細素子において有効である。
【０１５６】〔実施例５〕本発明は実施例１で示した様
な横形ＩＧ−ＦＥＴだけでなく、さらに様々な構造のＩ
Ｇ−ＦＥＴに対しても適用することができる。例えば、
横形ＩＧ−ＦＥＴには他にもＬＤＤ（オフセット）構造
（図１１（Ａ））、２重ドレイン構造（図１１
（Ｂ））、埋め込みチャネル構造（図１１（Ｃ））、Ｓ
ＯＩ構造（図１１（Ｄ））、ＳＩＭＯＸ構造（図１１
（Ｅ））などがある。
な横形ＩＧ−ＦＥＴだけでなく、さらに様々な構造のＩ
Ｇ−ＦＥＴに対しても適用することができる。例えば、
横形ＩＧ−ＦＥＴには他にもＬＤＤ（オフセット）構造
（図１１（Ａ））、２重ドレイン構造（図１１
（Ｂ））、埋め込みチャネル構造（図１１（Ｃ））、Ｓ
ＯＩ構造（図１１（Ｄ））、ＳＩＭＯＸ構造（図１１
（Ｅ））などがある。
【０１５７】本実施例では、Ｎチャネル型ＦＥＴを例に
とり、上記構造に応用した場合について説明する。な
お、図中のＮ＋、Ｎ−はＮ型導電性の強弱を相対的に示
したもので、Ｎ＋はＮ−よりも強いＮ型導電性を有して
いることを意味している。
とり、上記構造に応用した場合について説明する。な
お、図中のＮ＋、Ｎ−はＮ型導電性の強弱を相対的に示
したもので、Ｎ＋はＮ−よりも強いＮ型導電性を有して
いることを意味している。
【０１５８】図１１（Ａ）はソースまたはドレイン領域
１１０１とチャネル形成領域１１０２との間に低濃度不
純物領域１１０３を配置した構造である。低濃度不純物
領域１１０３が存在する分、ドレイン側空乏層はなだら
かに広がりやすいが、本発明によりその広がりを抑制す
ることができる。
１１０１とチャネル形成領域１１０２との間に低濃度不
純物領域１１０３を配置した構造である。低濃度不純物
領域１１０３が存在する分、ドレイン側空乏層はなだら
かに広がりやすいが、本発明によりその広がりを抑制す
ることができる。
【０１５９】また、図１１（Ｂ）はソースまたはドレイ
ン領域１１０４の側面に0.1 〜0.5μｍ幅の導電性領域
１１０５を形成した構造である。ソースまたはドレイン
領域１１０４と導電性領域１１０５は同じ導電性であ
り、導電性領域１１０５の方が導電性は弱い。例えば、
ソースまたはドレイン領域１１０４をＡｓ（砒素）を注
入して形成し、弱い導電性領域１１０５をＰ（燐）を注
入して形成することで構成することができる。
ン領域１１０４の側面に0.1 〜0.5μｍ幅の導電性領域
１１０５を形成した構造である。ソースまたはドレイン
領域１１０４と導電性領域１１０５は同じ導電性であ
り、導電性領域１１０５の方が導電性は弱い。例えば、
ソースまたはドレイン領域１１０４をＡｓ（砒素）を注
入して形成し、弱い導電性領域１１０５をＰ（燐）を注
入して形成することで構成することができる。
【０１６０】図１１（Ｃ）に示す埋め込みチャネル構造
はＮチャネル型ＦＥＴとＰチャネル型ＦＥＴとでＣＭＯ
Ｓ回路を構成する様な時に結果的に形成される構成であ
る場合が多く、短チャネル効果も影響を受けやすい構造
である。
はＮチャネル型ＦＥＴとＰチャネル型ＦＥＴとでＣＭＯ
Ｓ回路を構成する様な時に結果的に形成される構成であ
る場合が多く、短チャネル効果も影響を受けやすい構造
である。
【０１６１】構造的には、例えばＮチャネル型ＦＥＴに
おいて、チャネル形成領域の界面付近にソース／ドレイ
ン領域１１０６と同一かつ弱い導電性領域１１０７を形
成して構成される。
おいて、チャネル形成領域の界面付近にソース／ドレイ
ン領域１１０６と同一かつ弱い導電性領域１１０７を形
成して構成される。
【０１６２】従って、この導電性領域１１０７の直下に
チャネルが形成されるのであるが、この様な場合におい
ても本発明を実施することで短チャネル効果を抑制し、
パンチスルー現象やしきい値電圧の低下を防止すること
ができる。
チャネルが形成されるのであるが、この様な場合におい
ても本発明を実施することで短チャネル効果を抑制し、
パンチスルー現象やしきい値電圧の低下を防止すること
ができる。
【０１６３】また、ＳＯＩ構造は素子として使用する半
導体層を薄膜化して空乏層を低減する目的も含めて開発
された技術であるからそれ自体短チャネル効果を抑制す
る効果を持っている。例えば、図１１（Ｄ）に示す構造
は一般的にＳＯＳ（silicon-on-sapphire ）構造と呼ば
れ、サファイア基板１１０８上にシリコン単結晶を成長
させて形成される。
導体層を薄膜化して空乏層を低減する目的も含めて開発
された技術であるからそれ自体短チャネル効果を抑制す
る効果を持っている。例えば、図１１（Ｄ）に示す構造
は一般的にＳＯＳ（silicon-on-sapphire ）構造と呼ば
れ、サファイア基板１１０８上にシリコン単結晶を成長
させて形成される。
【０１６４】しかし、１μｍ以下の単結晶シリコン層を
形成するのは困難であり、空乏層の広がりを抑えるにも
限界がある。従って、本発明をＳＯＩ構造に応用すれば
より確実に短チャネル効果を防止することが可能とな
る。
形成するのは困難であり、空乏層の広がりを抑えるにも
限界がある。従って、本発明をＳＯＩ構造に応用すれば
より確実に短チャネル効果を防止することが可能とな
る。
【０１６５】なお、同じＳＯＩ構造の部類に含まれるが
一般的にＳＩＭＯＸ（separation-by-implanted oxyge
n）と呼ばれる基板上にＩＧ−ＦＥＴを形成した例が図
１１（Ｅ）である。この場合、単結晶シリコン基板１１
０９に対して酸素を注入することによって埋め込み酸化
層１１１０を形成する。また、酸素の注入深さを浅くす
ることで極めて薄い単結晶薄膜を形成することができ
る。
一般的にＳＩＭＯＸ（separation-by-implanted oxyge
n）と呼ばれる基板上にＩＧ−ＦＥＴを形成した例が図
１１（Ｅ）である。この場合、単結晶シリコン基板１１
０９に対して酸素を注入することによって埋め込み酸化
層１１１０を形成する。また、酸素の注入深さを浅くす
ることで極めて薄い単結晶薄膜を形成することができ
る。
【０１６６】この様な場合においても、本発明を用いる
ことは可能である。この場合、ドレイン側空乏層がチャ
ネル形成領域へと広がるのを抑止する（ピニングする）
効果を期待することができる。
ことは可能である。この場合、ドレイン側空乏層がチャ
ネル形成領域へと広がるのを抑止する（ピニングする）
効果を期待することができる。
【０１６７】〔実施例６〕本発明においてチャネル形成
領域に不純物領域を形成する手段として、レジストマス
クを用いたパターニングによる方法以外にも、不純物が
歪みに偏析する性質や酸化物に取り込まれる性質などを
利用する方法も可能である。
領域に不純物領域を形成する手段として、レジストマス
クを用いたパターニングによる方法以外にも、不純物が
歪みに偏析する性質や酸化物に取り込まれる性質などを
利用する方法も可能である。
【０１６８】まず、実施例１の手順に従って図７（Ｂ）
と同じ状態を得る。即ち、図１２（Ａ）において、１２
０１はシリコン基板、１２０２はフィールド酸化膜、１
２０３はチャネルストッパーである。なお、図１２はチ
ャネル形成領域をチャネル方向と垂直な面で分断した断
面図である。
と同じ状態を得る。即ち、図１２（Ａ）において、１２
０１はシリコン基板、１２０２はフィールド酸化膜、１
２０３はチャネルストッパーである。なお、図１２はチ
ャネル形成領域をチャネル方向と垂直な面で分断した断
面図である。
【０１６９】この状態において、集束イオンビーム等を
利用してシリコン基板表面の局部的な異方性エッチング
加工を行い、スリット状（溝状）パターン１２０４を所
望の位置に所望の形状で描画する。（図１２（Ａ））
利用してシリコン基板表面の局部的な異方性エッチング
加工を行い、スリット状（溝状）パターン１２０４を所
望の位置に所望の形状で描画する。（図１２（Ａ））
【０１７０】次に、不純物元素（ここではボロンを例に
する）を基板１２０４全面に添加する。この不純物元素
は後にＮチャネル型ＦＥＴの不純物領域を形成するため
のものである。また、注入深さはスリット状パターン１
２０４の深さよりも深いことが望ましい。（図１２
（Ｂ））
する）を基板１２０４全面に添加する。この不純物元素
は後にＮチャネル型ＦＥＴの不純物領域を形成するため
のものである。また、注入深さはスリット状パターン１
２０４の深さよりも深いことが望ましい。（図１２
（Ｂ））
【０１７１】不純物元素の添加が終了したら、次に1000
〜1200℃前後の高温で加熱処理を行う。この加熱処理に
よりスリット状パターン１２０４の側壁には熱酸化膜１
２０５が形成され、スリット状パターン１２０４は埋め
込まれる。従って、この領域は実質的に SiOx で表され
る様な酸化物領域１２０５となる。この場合、加熱処理
を酸化性雰囲気で行うと酸化物領域１２０５の形成速度
が増加するので好ましい。
〜1200℃前後の高温で加熱処理を行う。この加熱処理に
よりスリット状パターン１２０４の側壁には熱酸化膜１
２０５が形成され、スリット状パターン１２０４は埋め
込まれる。従って、この領域は実質的に SiOx で表され
る様な酸化物領域１２０５となる。この場合、加熱処理
を酸化性雰囲気で行うと酸化物領域１２０５の形成速度
が増加するので好ましい。
【０１７２】そして、同時にシリコン基板１２０１全体
に添加されていた不純物元素（ボロン）が酸化物領域１
２０５に取り込まれる。ここで、熱酸化工程により熱酸
化膜／シリコン界面近傍のボロンまたはリン濃度がどの
様な分布を示すかを図１８を用いて説明する。
に添加されていた不純物元素（ボロン）が酸化物領域１
２０５に取り込まれる。ここで、熱酸化工程により熱酸
化膜／シリコン界面近傍のボロンまたはリン濃度がどの
様な分布を示すかを図１８を用いて説明する。
【０１７３】図１７に示す様に、Si中に存在する添加イ
オン（Ｂ、Ｐ）は酸化膜が形成されると再分布する。こ
れは、シリコン（Si）中および熱酸化膜（ SiOx ）中に
おいて添加イオンの溶解度と拡散速度が異なるために起
こる現象である。不純物のSi中における溶解度を [Ｃ]
Siとし、 SiOx 中における溶解度を [Ｃ] SiOxとする
時、平衡偏析係数ｍは次式で定義される。 ｍ＝ [Ｃ] Si／ [Ｃ] SiOx
オン（Ｂ、Ｐ）は酸化膜が形成されると再分布する。こ
れは、シリコン（Si）中および熱酸化膜（ SiOx ）中に
おいて添加イオンの溶解度と拡散速度が異なるために起
こる現象である。不純物のSi中における溶解度を [Ｃ]
Siとし、 SiOx 中における溶解度を [Ｃ] SiOxとする
時、平衡偏析係数ｍは次式で定義される。 ｍ＝ [Ｃ] Si／ [Ｃ] SiOx
【０１７４】この時、Si/SiOx 界面近傍の不純物の偏析
はｍの値に支配される。通常、Si中における不純物の拡
散係数が十分大きいとして、ｍ＜１の場合、Si中の不純
物はSiO2中に取り込まれる（図１８（Ａ））。また、ｍ
＞１の場合、SiO x が不純物を排斥し、その結果として
Si/SiOx 界面近傍の不純物濃度が増大する（図１８
（Ｂ））。
はｍの値に支配される。通常、Si中における不純物の拡
散係数が十分大きいとして、ｍ＜１の場合、Si中の不純
物はSiO2中に取り込まれる（図１８（Ａ））。また、ｍ
＞１の場合、SiO x が不純物を排斥し、その結果として
Si/SiOx 界面近傍の不純物濃度が増大する（図１８
（Ｂ））。
【０１７５】文献値によると、ボロンのｍの値は0.3 程
度であり、リンのｍの値は10程度である。従って、本実
施例における熱酸化工程後のボロンの濃度分布は図１８
（Ａ）の様になり、熱酸化膜中にボロンが取り込まれ、
不純物領域１２０６の側面（Si/SiOx 界面近傍）におけ
るボロン濃度は極めて微量な状態となる。また、逆に形
成された酸化物１２０５中には多量のボロンが含有され
る。
度であり、リンのｍの値は10程度である。従って、本実
施例における熱酸化工程後のボロンの濃度分布は図１８
（Ａ）の様になり、熱酸化膜中にボロンが取り込まれ、
不純物領域１２０６の側面（Si/SiOx 界面近傍）におけ
るボロン濃度は極めて微量な状態となる。また、逆に形
成された酸化物１２０５中には多量のボロンが含有され
る。
【０１７６】この様な熱酸化膜中へのボロンの取込み現
象は既に知られていたが、本発明の様にエネルギー障壁
（不純物領域）を形成するためにこの現象を利用する発
想は全く新しいものである。
象は既に知られていたが、本発明の様にエネルギー障壁
（不純物領域）を形成するためにこの現象を利用する発
想は全く新しいものである。
【０１７７】なお、図１８（Ｂ）に示す様に、不純物元
素としてリンを用いた場合には熱酸化膜とシリコンとの
界面に偏析（パイルアップ）する。この現象もまた、Ｐ
チャネル型ＦＥＴに不純物領域を形成する際に活用する
ことができる。
素としてリンを用いた場合には熱酸化膜とシリコンとの
界面に偏析（パイルアップ）する。この現象もまた、Ｐ
チャネル型ＦＥＴに不純物領域を形成する際に活用する
ことができる。
【０１７８】また、単結晶シリコン基板１２０１に導電
型を付与するためにリンやボロンといった一導電性を付
与する不純物元素が添加されている場合、本実施例の様
な酸化物へのリンまたはボロンの偏析現象を利用するこ
とで大幅な移動度の向上を図ることが可能である。
型を付与するためにリンやボロンといった一導電性を付
与する不純物元素が添加されている場合、本実施例の様
な酸化物へのリンまたはボロンの偏析現象を利用するこ
とで大幅な移動度の向上を図ることが可能である。
【０１７９】なぜならば、本実施例を実施すると不純物
領域（代表的には SiOX で示される酸化物）周辺の不純
物（リンまたはボロン）が不純物領域に収集されてしま
うので、不純物領域間のキャリアが移動する領域におけ
る不純物散乱の影響を極めて少なくすることができるか
らである。
領域（代表的には SiOX で示される酸化物）周辺の不純
物（リンまたはボロン）が不純物領域に収集されてしま
うので、不純物領域間のキャリアが移動する領域におけ
る不純物散乱の影響を極めて少なくすることができるか
らである。
【０１８０】このことは、先にも述べた様に数５におい
てμi が大きくなることに相当するので、全体の移動度
μは理想的にμ＝μl に近づいていく。即ち、実質的に
格子散乱のみで決まる極めて大きな移動度を実現しう
る。
てμi が大きくなることに相当するので、全体の移動度
μは理想的にμ＝μl に近づいていく。即ち、実質的に
格子散乱のみで決まる極めて大きな移動度を実現しう
る。
【０１８１】また、本実施例の様に溝を形成する方法以
外にも、例えば、集束イオンビームの様なマスクレスで
イオン注入を行うことができる装置を用いて、直接単結
晶シリコン基板上に酸素イオンを注入し、加熱処理を行
うことでイオン注入した領域を酸化物領域に変成させる
ことも可能である。集束イオンビーム以外にも電子ビー
ム等を用いても良い。
外にも、例えば、集束イオンビームの様なマスクレスで
イオン注入を行うことができる装置を用いて、直接単結
晶シリコン基板上に酸素イオンを注入し、加熱処理を行
うことでイオン注入した領域を酸化物領域に変成させる
ことも可能である。集束イオンビーム以外にも電子ビー
ム等を用いても良い。
【０１８２】〔実施例７〕本実施例では、本発明を利用
した半導体装置を製品（電子機器）に組み込んだ場合の
一例を示す。ここでは、ノート型パソコンに組み込まれ
たＩＣ回路を例にとって説明する。説明は図１９を用い
て行う。
した半導体装置を製品（電子機器）に組み込んだ場合の
一例を示す。ここでは、ノート型パソコンに組み込まれ
たＩＣ回路を例にとって説明する。説明は図１９を用い
て行う。
【０１８３】図１９において、３００１は本体、３００
２はフタ部、３００３はキーボード、３００４は画像表
示部であり、本体３００１内には様々な集積回路３００
５が組み込まれている。
２はフタ部、３００３はキーボード、３００４は画像表
示部であり、本体３００１内には様々な集積回路３００
５が組み込まれている。
【０１８４】集積回路３００５を取り出してみると、外
部はパッケージ３０１１で覆われて内部の半導体チップ
は樹脂等で保護されている。また、内部の半導体チップ
はリード３０１２によって外部と接続される。通常、目
にする集積回路（ＩＣチップ）３００５は、外目には黒
色のパッケージ３０１１とリード３０１２しか見えない
ので完全にブラックボックスとなっている。
部はパッケージ３０１１で覆われて内部の半導体チップ
は樹脂等で保護されている。また、内部の半導体チップ
はリード３０１２によって外部と接続される。通常、目
にする集積回路（ＩＣチップ）３００５は、外目には黒
色のパッケージ３０１１とリード３０１２しか見えない
ので完全にブラックボックスとなっている。
【０１８５】そのパッケージ３０１１で保護された半導
体チップを取り出して見ると、例えば次の様な構成とな
っている。まず、基板３０１３上には演算部（プロセッ
サー）３０１４とメモリ部３０１５が配置されている。
なお、３０１６は半導体素子とリード３０１２とを接続
するボンディング部である。
体チップを取り出して見ると、例えば次の様な構成とな
っている。まず、基板３０１３上には演算部（プロセッ
サー）３０１４とメモリ部３０１５が配置されている。
なお、３０１６は半導体素子とリード３０１２とを接続
するボンディング部である。
【０１８６】演算部３０１４、メモリ部３０１５はＣＭ
ＯＳ回路、ＢｉＣＭＯＳ回路、ＤＲＡＭ回路、ＳＲＡＭ
回路など、他にも様々な回路を用いて構成さえている。
本実施例で示した図１５の様な構成は、同一基板上に演
算部３０１４とメモリ部３０１５が配置されていること
に特徴がある。
ＯＳ回路、ＢｉＣＭＯＳ回路、ＤＲＡＭ回路、ＳＲＡＭ
回路など、他にも様々な回路を用いて構成さえている。
本実施例で示した図１５の様な構成は、同一基板上に演
算部３０１４とメモリ部３０１５が配置されていること
に特徴がある。
【０１８７】この様に演算部３０１４とメモリ部３０１
５とが隣接した構成とすると、演算部３０１４とメモリ
部３０１５との間のデータのやりとりが非常に高速で行
われる様になるため、動作速度の速い回路を形成するこ
とが可能となる。
５とが隣接した構成とすると、演算部３０１４とメモリ
部３０１５との間のデータのやりとりが非常に高速で行
われる様になるため、動作速度の速い回路を形成するこ
とが可能となる。
【０１８８】また、ワンチップ上に必要な回路を全て集
積化することも可能であるので、製造コストを大幅に低
減することも期待できる。さらには、配置面積を減らす
ことで製品の小型化を図ることもできる。
積化することも可能であるので、製造コストを大幅に低
減することも期待できる。さらには、配置面積を減らす
ことで製品の小型化を図ることもできる。
【０１８９】本発明を利用すれば短チャネル効果を問題
とせずに半導体素子の微細化を行うことができるので、
上記の様なワンチップ化と併用することで半導体電子機
器のさらなる小型化、携帯化が実現できる。
とせずに半導体素子の微細化を行うことができるので、
上記の様なワンチップ化と併用することで半導体電子機
器のさらなる小型化、携帯化が実現できる。
【０１９０】〔実施例８〕本発明は実施例７に示した例
以外にも様々な半導体電子機器に応用することが可能で
ある。なぜならば、本発明による半導体装置の電気特性
は非常に優れたものであり、これを用いて構成したＩＣ
回路は高い周波数特性を実現しうるからである。
以外にも様々な半導体電子機器に応用することが可能で
ある。なぜならば、本発明による半導体装置の電気特性
は非常に優れたものであり、これを用いて構成したＩＣ
回路は高い周波数特性を実現しうるからである。
【０１９１】本発明を利用して形成された半導体素子単
体のデバイス特性は非常に優れたものとなり、Ｎチャネ
ル型ＦＥＴのしきい値電圧Ｖth,nは-0.5〜3.0 Ｖ、Ｐチ
ャネル型ＦＥＴのしきい値電圧Ｖth,pは-3.0〜0.5 Ｖの
範囲で必要とする駆動電圧に合わせて調節できる。ま
た、Ｓ値は60〜85mV/decade 、好ましくは60〜70mV/dec
ade が得られる。
体のデバイス特性は非常に優れたものとなり、Ｎチャネ
ル型ＦＥＴのしきい値電圧Ｖth,nは-0.5〜3.0 Ｖ、Ｐチ
ャネル型ＦＥＴのしきい値電圧Ｖth,pは-3.0〜0.5 Ｖの
範囲で必要とする駆動電圧に合わせて調節できる。ま
た、Ｓ値は60〜85mV/decade 、好ましくは60〜70mV/dec
ade が得られる。
【０１９２】また、実施例１で説明した様な理由により
高い移動度（1000cm2/Vs以上）を得ることができる。移
動度を計算式で求める場合、移動度はチャネル幅Ｗに反
比例するので注意が必要である。本発明を実施する場
合、チャネル形成領域においては不純物領域によって少
なからずチャネル幅が狭くなっているので、実測チャネ
ル幅Ｗpaを代入しなければ実際の移動度は得られない。
高い移動度（1000cm2/Vs以上）を得ることができる。移
動度を計算式で求める場合、移動度はチャネル幅Ｗに反
比例するので注意が必要である。本発明を実施する場
合、チャネル形成領域においては不純物領域によって少
なからずチャネル幅が狭くなっているので、実測チャネ
ル幅Ｗpaを代入しなければ実際の移動度は得られない。
【０１９３】以上の様な優れた電気特性を達しうる本発
明の半導体装置でＩＣ回路を構成すると、極めて良好な
周波数特性を得ることができる。例えば、本発明の半導
体装置を用いて９段のリングオシレータを構成すると、
3.3 Ｖの駆動電圧で２〜１０ＧＨｚの周波数特性を実現
しうる。
明の半導体装置でＩＣ回路を構成すると、極めて良好な
周波数特性を得ることができる。例えば、本発明の半導
体装置を用いて９段のリングオシレータを構成すると、
3.3 Ｖの駆動電圧で２〜１０ＧＨｚの周波数特性を実現
しうる。
【０１９４】例えば、高周波電子機器である携帯電話な
どの様に高い周波数特性を必要とする電子機器に対して
も本発明は有効である。携帯電話の入力部等に用いられ
るＩＣ回路は２ＧＨｚの周波数特性を必要とするのであ
るが、本発明はその様な高周波ＩＣ回路に対しても十分
に対応することができる。
どの様に高い周波数特性を必要とする電子機器に対して
も本発明は有効である。携帯電話の入力部等に用いられ
るＩＣ回路は２ＧＨｚの周波数特性を必要とするのであ
るが、本発明はその様な高周波ＩＣ回路に対しても十分
に対応することができる。
【０１９５】
【発明の効果】本発明を利用することでチャネル長が短
くなった場合に生じる短チャネル効果を防止することが
可能となる。具体的には、まずドレイン側空乏層がソー
ス領域やチャネル形成領域下に広がるのを、チャネル形
成領域に局部的に形成した不純物領域で遮り、チャネル
形成領域のエネルギー（電位）状態にドレイン電圧が影
響しない構成とする。これによりパンチスルー現象やサ
ブスレッショルド特性の劣化を防止することが可能とな
る。また、同時に高いドレイン耐圧を実現することがで
きる。
くなった場合に生じる短チャネル効果を防止することが
可能となる。具体的には、まずドレイン側空乏層がソー
ス領域やチャネル形成領域下に広がるのを、チャネル形
成領域に局部的に形成した不純物領域で遮り、チャネル
形成領域のエネルギー（電位）状態にドレイン電圧が影
響しない構成とする。これによりパンチスルー現象やサ
ブスレッショルド特性の劣化を防止することが可能とな
る。また、同時に高いドレイン耐圧を実現することがで
きる。
【０１９６】また、短チャネル効果の特徴の一つである
しきい値電圧の低下を狭チャネル効果によるしきい値電
圧の増加によって抑制することができる。この狭チャネ
ル効果は、チャネル形成領域に局部的に不純物領域を形
成するという本発明の構成によって人為的に成しうる効
果である。
しきい値電圧の低下を狭チャネル効果によるしきい値電
圧の増加によって抑制することができる。この狭チャネ
ル効果は、チャネル形成領域に局部的に不純物領域を形
成するという本発明の構成によって人為的に成しうる効
果である。
【０１９７】以上の様に、本発明を利用することでチャ
ネル長の短いディープサブミクロン領域における半導体
装置においても、短チャネル効果を引き起こすことなく
動作させることができる。従って、本発明の半導体装置
を利用することで非常に高密度に集積化された集積化回
路を構成することができる。
ネル長の短いディープサブミクロン領域における半導体
装置においても、短チャネル効果を引き起こすことなく
動作させることができる。従って、本発明の半導体装置
を利用することで非常に高密度に集積化された集積化回
路を構成することができる。
【０１９８】また、本発明ではチャネル形成領域にエネ
ルギー的にスリット状のレーン領域を形成することでキ
ャリアの移動方向を規定し、キャリア同士の自己衝突に
よる散乱を低減することが可能である。
ルギー的にスリット状のレーン領域を形成することでキ
ャリアの移動方向を規定し、キャリア同士の自己衝突に
よる散乱を低減することが可能である。
【０１９９】即ち、キャリアの移動度低下を招く原因と
なる不純物散乱、格子散乱、キャリア同士の自己衝突に
よる散乱が大幅に低減され、移動度が大きく向上する。
即ち、ＩＧ−ＦＥＴに代表される半導体装置のより一層
の性能向上が望める。
なる不純物散乱、格子散乱、キャリア同士の自己衝突に
よる散乱が大幅に低減され、移動度が大きく向上する。
即ち、ＩＧ−ＦＥＴに代表される半導体装置のより一層
の性能向上が望める。
【図１】 チャネル形成領域の構成を示す図。
【図２】 チャネル形成領域の構成を示す図。
【図３】 従来の半導体装置を説明するための図。
【図４】 チャネル形成領域のエネルギー状態を示
す図。
す図。
【図５】 従来の半導体装置の特性を説明するため
の図。
の図。
【図６】 従来の半導体装置の構成を示す図。
【図７】 絶縁ゲイト型電界効果トランジスの作製
工程を示す図。
工程を示す図。
【図８】 不純物領域の形成条件を説明するための
図。
図。
【図９】 不純物領域の深さ方向の形状を示す図。
【図１０】 不純物領域の形状および配置を説明する
ための図。
ための図。
【図１１】 絶縁ゲイト型電界効果トランジスの構造
を示す図。
を示す図。
【図１２】 不純物領域の作製工程を示す図。
【図１３】 ソース／ドレイン間のエネルギー状態を
示す図。
示す図。
【図１４】 絶縁ゲイト型電界効果トランジスタの構
造を示す図。
造を示す図。
【図１５】 チャネル形成領域のエネルギー状態を示
す図。
す図。
【図１６】 チャネル形成領域の構成を示す図。
【図１７】 チャネル形成領域の構成を示す図。
【図１８】 不純物の偏析状態を説明するための図。
【図１９】 半導体装置の応用例を示す図。
１０１ ソース領域 １０２ ドレイン領域 １０３ チャネル形成領域 １０４ 不純物領域（線状パターン） １０５ フィールド酸化膜 １０６ チャネルストッパー
Claims (28)
- 【請求項１】結晶半導体を利用して形成されたソース領
域、ドレイン領域およびチャネル形成領域と、前記チャ
ネル形成領域において人為的かつ局部的に形成された不
純物領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
びゲイト電極と、 を少なくとも有する絶縁ゲイト型半導体装置において、 前記不純物領域はエネルギーバンド幅（Ｅｇ）をシフト
させる不純物元素が添加され、かつ、該不純物領域によ
りキャリアの移動経路が規定されることを特徴とする絶
縁ゲイト型半導体装置。 - 【請求項２】結晶半導体を利用して形成されたソース領
域、ドレイン領域およびチャネル形成領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
びゲイト電極と、 を少なくとも有する絶縁ゲイト型半導体装置であって、 前記チャネル形成領域はキャリアが移動する領域と、 前記ドレイン領域より前記チャネル形成領域およびソー
ス領域に向かって広がる空乏層をピニングし、かつ、キ
ャリアの移動経路を規定するために人為的かつ局部的に
形成された不純物領域と、 を有し、 前記不純物領域にはエネルギーバンド幅（Ｅｇ）をシフ
トさせる不純物元素が添加されていることを特徴とする
絶縁ゲイト型半導体装置。 - 【請求項３】結晶半導体を利用して形成されたソース領
域、ドレイン領域およびチャネル形成領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
びゲイト電極と、 を少なくとも有する絶縁ゲイト型半導体装置であって、 前記チャネル形成領域はキャリアが移動する領域と、 前記ドレイン領域より前記チャネル形成領域およびソー
ス領域に向かって広がる空乏層をピニングし、かつ、キ
ャリアの移動経路を規定するために人為的かつ局部的に
形成された不純物領域と、 を有し、 前記不純物領域にはエネルギーバンド幅（Ｅｇ）をシフ
トさせる不純物元素が添加され、 前記キャリアが移動する領域においてはキャリアの不純
物散乱を防止する手段若しくはキャリアの格子散乱以外
の要因による移動度低下を防止する手段が施されている
ことを特徴とする絶縁ゲイト型半導体装置。 - 【請求項４】結晶半導体を利用して形成されたソース領
域、ドレイン領域およびチャネル形成領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
びゲイト電極と、 を少なくとも有する絶縁ゲイト型半導体装置であって、 前記チャネル形成領域はキャリアが移動する領域と、 不純物元素の添加により所定のしきい値電圧に制御し、
かつ、キャリアの移動経路を規定するために人為的かつ
局部的に形成された不純物領域と、 を有し、 前記不純物領域にはエネルギーバンド幅（Ｅｇ）をシフ
トさせる不純物元素が添加されていることを特徴とする
絶縁ゲイト型半導体装置。 - 【請求項５】結晶半導体を利用して形成されたソース領
域、ドレイン領域およびチャネル形成領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
びゲイト電極と、 を少なくとも有する絶縁ゲイト型半導体装置であって、 前記チャネル形成領域はキャリアが移動する領域と、 不純物元素の添加により所定のしきい値電圧に制御し、
かつ、キャリアの移動経路を規定するために人為的かつ
局部的に形成された不純物領域と、 を有し、 前記不純物領域にはエネルギーバンド幅（Ｅｇ）をシフ
トさせる不純物元素が添加され、 前記キャリアが移動する領域においてはキャリアの不純
物散乱を防止する手段若しくはキャリアの格子散乱以外
の要因による移動度低下を防止する手段が施されている
ことを特徴とする絶縁ゲイト型半導体装置。 - 【請求項６】結晶半導体を利用して形成されたソース領
域、ドレイン領域およびチャネル形成領域と、 前記チャネル形成領域においてエネルギーバンド幅（Ｅ
ｇ）をシフトさせる不純物元素を添加することにより人
為的かつ局部的に形成された不純物領域と、 前記チャネル形成領域上に形成されたゲイト絶縁膜およ
びゲイト電極と、 を少なくとも有する絶縁ゲイト型半導体装置において、 前記不純物領域は絶縁性を有しており、 前記不純物領域によりキャリアの移動経路が規定され、 前記チャネル形成領域において前記不純物領域以外の領
域には前記不純物元素が添加されない又は極微量に添加
されていることを特徴とする絶縁ゲイト型半導体装置。 - 【請求項７】請求項１乃至請求項６において、前記チャ
ネル形成領域の幅Ｗに対して前記不純物領域および前記
不純物領域間の幅が占有する割合をそれぞれＷpi、Ｗpa
とする時、前記Ｗ、ＷpiおよびＷpaとの間には、Ｗpi／
Ｗ＝0.1 〜0.9 、Ｗpa／Ｗ＝0.1 〜0.9 、Ｗpi／Ｗpa＝
1/9 〜9 の関係式が成り立つことを特徴とする絶縁ゲイ
ト型半導体装置。 - 【請求項８】請求項１乃至請求項６において、前記チャ
ネル形成領域のチャネル方向に垂直な少なくとも一断面
は、実質的に前記不純物領域により区切られた複数のチ
ャネル形成領域の集合体と見なせることを特徴とする絶
縁ゲイト型半導体装置。 - 【請求項９】請求項１乃至請求項６において、前記チャ
ネル形成領域において駆動時に生じる短チャネル効果に
伴うしきい値電圧の低下は、前記不純物領域を利用する
ことで得られる狭チャネル効果に伴うしきい値電圧の増
加により緩和されることを特徴とする絶縁ゲイト型半導
体装置。 - 【請求項１０】請求項１乃至請求項６において、前記不
純物領域は100 〜3000Åの間隔で配置されることを特徴
とする絶縁ゲイト型半導体装置。 - 【請求項１１】請求項１乃至請求項６において、前記チ
ャネル形成領域内の前記不純物領域以外の領域は真性ま
たは実質的に真性な領域であることを特徴とする絶縁ゲ
イト型半導体装置。 - 【請求項１２】請求項１乃至請求項６において、前記不
純物領域に添加された不純物元素の濃度によってしきい
値電圧が所定の値に制御され、前記チャネル形成領域内
の前記不純物領域以外の領域においてキャリアがソース
／ドレイン領域間を移動するように構成されることを特
徴とする絶縁ゲイト型半導体装置。 - 【請求項１３】請求項１乃至請求項６において、前記結
晶半導体とは単結晶半導体であることを特徴とする絶縁
ゲイト型半導体装置。 - 【請求項１４】請求項１乃至請求項６において、前記不
純物元素とは１３族または１５族の元素であることを特
徴とする絶縁ゲイト型半導体装置。 - 【請求項１５】請求項１４において、前記１３族の元素
とはボロンであり、前記１５族の元素とはリンまたは砒
素であることを特徴とする絶縁ゲイト型半導体装置。 - 【請求項１６】請求項１乃至請求項１２において、前記
不純物領域はソース／ドレイン間に形成される電界方向
と概略平行に形成された線状パターンであることを特徴
とする絶縁ゲイト型半導体装置。 - 【請求項１７】結晶半導体を利用してソース領域、ドレ
イン領域およびチャネル形成領域とを形成する工程と、 前記チャネル形成領域において人為的かつ局部的に不純
物領域を形成する工程と、 前記チャネル形成領域上にゲイト絶縁膜およびゲイト電
極とを形成する工程と、 を少なくとも有する絶縁ゲイト型半導体装置の作製方法
において、 前記不純物領域にはエネルギーバンド幅（Ｅｇ）をシフ
トさせる不純物元素が人為的かつ局部的に添加され、か
つ、該不純物領域によりキャリアの移動経路が規定され
ることを特徴とする絶縁ゲイト型半導体装置の作製方
法。 - 【請求項１８】結晶半導体を利用して形成されたソース
領域、ドレイン領域およびチャネル形成領域を形成する
工程と、 前記チャネル形成領域上にゲイト絶縁膜およびゲイト電
極とを形成する工程と、 を少なくとも有する絶縁ゲイト型半導体装置の作製方法
であって、 前記ドレイン領域より前記チャネル形成領域およびソー
ス領域に向かって広がる空乏層をピニングし、かつ、キ
ャリアの移動経路を規定するための不純物領域を形成す
るために、前記チャネル形成領域に対してエネルギーバ
ンド幅（Ｅｇ）をシフトさせる不純物元素を人為的かつ
局部的に添加する工程を有することを特徴とする絶縁ゲ
イト型半導体装置の作製方法。 - 【請求項１９】結晶半導体を利用して形成されたソース
領域、ドレイン領域およびチャネル形成領域を形成する
工程と、 前記チャネル形成領域上にゲイト絶縁膜およびゲイト電
極とを形成する工程と、 を少なくとも有する絶縁ゲイト型半導体装置の作製方法
であって、 不純物元素の添加により所定のしきい値電圧に制御し、
かつ、キャリアの移動経路を規定するための不純物領域
を形成するために、前記チャネル形成領域に対してエネ
ルギーバンド幅（Ｅｇ）をシフトさせる不純物元素を人
為的かつ局部的に添加する工程を有することを特徴とす
る絶縁ゲイト型半導体装置の作製方法。 - 【請求項２０】結晶半導体を利用してソース領域、ドレ
イン領域およびチャネル形成領域とを形成する工程と、 前記チャネル形成領域においてエネルギーバンド幅（Ｅ
ｇ）をシフトさせる不純物元素を添加することにより、
人為的かつ局部的に不純物領域を形成する工程と、 前記チャネル形成領域上にゲイト絶縁膜およびゲイト電
極とを形成する工程と、 を少なくとも有する絶縁ゲイト型半導体装置の作製方法
において、 前記不純物領域は絶縁性を有しており、 前記不純物領域によりキャリアの移動経路が規定され、 前記チャネル形成領域において前記不純物領域以外の領
域には前記不純物元素が添加されない又は極微量に添加
されていることを特徴とする絶縁ゲイト型半導体装置の
作製方法。 - 【請求項２１】請求項１７乃至請求項２０において、前
記チャネル形成領域内の前記不純物領域以外の領域は真
性または実質的に真性な領域であることを特徴とする絶
縁ゲイト型半導体装置の作製方法。 - 【請求項２２】請求項１７乃至請求項２０において、前
記チャネル形成領域の幅Ｗに対して前記不純物領域およ
び前記不純物領域間の幅が占有する割合をそれぞれＷp
i、Ｗpaとする時、前記Ｗ、ＷpiおよびＷpaとの間に
は、Ｗpi／Ｗ＝0.1 〜0.9 、Ｗpa／Ｗ＝0.1 〜0.9 、Ｗ
pi／Ｗpa＝1/9 〜9 の関係式が成り立つことを特徴とす
る絶縁ゲイト型半導体装置の作製方法。 - 【請求項２３】請求項１７乃至請求項２０において、前
記チャネル形成領域のチャネル方向に垂直な少なくとも
一断面は、実質的に前記不純物領域により区切られた複
数のチャネル形成領域の集合体と見なせることを特徴と
する絶縁ゲイト型半導体装置の作製方法。 - 【請求項２４】請求項１７乃至請求項２０において、前
記不純物領域は100 〜3000Åの間隔で配置されることを
特徴とする絶縁ゲイト型半導体装置の作製方法。 - 【請求項２５】請求項１７乃至請求項２０において、前
記結晶半導体とは単結晶半導体であることを特徴とする
絶縁ゲイト型半導体装置の作製方法。 - 【請求項２６】請求項１７乃至請求項２０において、前
記不純物元素とは１３族または１５族の元素であること
を特徴とする絶縁ゲイト型半導体装置の作製方法。 - 【請求項２７】請求項２６において、前記１３族の元素
とはボロンであり、前記１５族の元素とはリンまたは砒
素であることを特徴とする絶縁ゲイト型半導体装置の作
製方法。 - 【請求項２８】請求項１７乃至請求項２４において、前
記不純物領域はソース／ドレイン間に形成される電界方
向と概略平行に形成された線状パターンであることを特
徴とする絶縁ゲイト型半導体装置の作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23255396A JP3634086B2 (ja) | 1996-08-13 | 1996-08-13 | 絶縁ゲイト型半導体装置の作製方法 |
| TW086110814A TW357386B (en) | 1996-08-13 | 1997-07-29 | Insulating gate-type semiconductor and the manufacturing method |
| US08/907,578 US6653687B1 (en) | 1996-08-13 | 1997-08-08 | Insulated gate semiconductor device |
| GB9717145A GB2316227B (en) | 1996-08-13 | 1997-08-12 | Insulated gate semiconductor device and method of manufacturing the same |
| KR1019970039450A KR100443437B1 (ko) | 1996-08-13 | 1997-08-13 | 절연게이트형반도체장치및그제작방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23255396A JP3634086B2 (ja) | 1996-08-13 | 1996-08-13 | 絶縁ゲイト型半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065164A true JPH1065164A (ja) | 1998-03-06 |
| JP3634086B2 JP3634086B2 (ja) | 2005-03-30 |
Family
ID=16941137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23255396A Expired - Fee Related JP3634086B2 (ja) | 1996-08-13 | 1996-08-13 | 絶縁ゲイト型半導体装置の作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6653687B1 (ja) |
| JP (1) | JP3634086B2 (ja) |
| KR (1) | KR100443437B1 (ja) |
| GB (1) | GB2316227B (ja) |
| TW (1) | TW357386B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535053B2 (en) | 1997-11-18 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3634086B2 (ja) | 1996-08-13 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置の作製方法 |
| JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| TW451284B (en) * | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP4017706B2 (ja) * | 1997-07-14 | 2007-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4236722B2 (ja) | 1998-02-05 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US6420767B1 (en) * | 2000-06-28 | 2002-07-16 | Advanced Micro Devices, Inc. | Capacitively coupled DTMOS on SOI |
| JP3874772B2 (ja) * | 2004-07-21 | 2007-01-31 | 株式会社日立製作所 | 生体関連物質測定装置及び測定方法 |
| WO2007078922A2 (en) | 2005-12-30 | 2007-07-12 | Neurotech Usa Inc. | Micronized device for the delivery of biologically active molecules and methods of use thereof |
| WO2010123994A1 (en) * | 2009-04-23 | 2010-10-28 | Neurotech Usa, Inc. | Cell lines that produce prostaglandin f2 alpha (pgf2a) and uses thereof |
| CA2776748A1 (en) * | 2009-10-08 | 2011-04-14 | Neurotech Usa, Inc. | Use of pedf in an encapsulated cell-based delivery system |
| EP2646007B1 (en) | 2010-12-02 | 2016-12-21 | Neurotech USA, Inc. | Cell lines that secrete anti-angiogenic antibody-scaffolds and soluble receptors and uses thereof |
| JP5897910B2 (ja) | 2011-01-20 | 2016-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2013181424A1 (en) | 2012-05-30 | 2013-12-05 | Neurotech Usa, Inc. | Cryopreserved implantable cell culture devices and uses thereof |
| CA2922483A1 (en) | 2013-09-11 | 2015-03-19 | Neurotech Usa, Inc. | Encapsulated cell therapy cartridge |
| AU2016267579B2 (en) | 2015-05-27 | 2024-02-01 | Neurotech Usa, Inc. | Use of encapsulated cell therapy for treatment of ophthalmic disorders |
| EP3136446A1 (en) | 2015-08-28 | 2017-03-01 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO | Tft device and manufacturing method |
| JP2018098338A (ja) * | 2016-12-13 | 2018-06-21 | ソニーセミコンダクタソリューションズ株式会社 | トンネル電界効果トランジスタ |
| WO2022011081A1 (en) | 2020-07-09 | 2022-01-13 | The United States Of America, As Represented By The Secretary, Department Of Health And Human Services | Cell lines that produce human retinoschisin proteins and uses thereof |
Family Cites Families (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4454524A (en) | 1978-03-06 | 1984-06-12 | Ncr Corporation | Device having implantation for controlling gate parasitic action |
| US4549336A (en) * | 1981-12-28 | 1985-10-29 | Mostek Corporation | Method of making MOS read only memory by specified double implantation |
| US5350940A (en) | 1984-02-02 | 1994-09-27 | Fastran, Inc. | Enhanced mobility metal oxide semiconductor devices |
| US4697198A (en) | 1984-08-22 | 1987-09-29 | Hitachi, Ltd. | MOSFET which reduces the short-channel effect |
| JPS61256769A (ja) | 1985-05-10 | 1986-11-14 | Toshiba Corp | 半導体装置 |
| EP0287658A1 (en) | 1986-10-27 | 1988-10-26 | Hughes Aircraft Company | Striped-channel transistor and method of forming the same |
| US4999682A (en) | 1987-08-14 | 1991-03-12 | Regents Of The University Of Minnesota | Electronic and optoelectronic laser devices utilizing light hole properties |
| US4959697A (en) | 1988-07-20 | 1990-09-25 | Vtc Incorporated | Short channel junction field effect transistor |
| JPH0231464A (ja) | 1988-07-21 | 1990-02-01 | Mitsubishi Electric Corp | 半導体装置 |
| JP2507567B2 (ja) | 1988-11-25 | 1996-06-12 | 三菱電機株式会社 | 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ |
| JPH02159070A (ja) | 1988-12-13 | 1990-06-19 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JPH02196468A (ja) | 1989-01-25 | 1990-08-03 | Nec Corp | 半導体装置 |
| JPH0738447B2 (ja) | 1989-02-02 | 1995-04-26 | 松下電器産業株式会社 | Ｍｏｓ型半導体装置 |
| JP3194941B2 (ja) | 1990-03-19 | 2001-08-06 | 富士通株式会社 | 半導体装置 |
| US5210437A (en) | 1990-04-20 | 1993-05-11 | Kabushiki Kaisha Toshiba | MOS device having a well layer for controlling threshold voltage |
| JPH04206971A (ja) | 1990-11-30 | 1992-07-28 | Sharp Corp | 薄膜半導体装置 |
| JPH04286339A (ja) | 1991-03-15 | 1992-10-12 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US5196367A (en) | 1991-05-08 | 1993-03-23 | Industrial Technology Research Institute | Modified field isolation process with no channel-stop implant encroachment |
| TW222345B (en) | 1992-02-25 | 1994-04-11 | Semicondustor Energy Res Co Ltd | Semiconductor and its manufacturing method |
| JPH05283687A (ja) | 1992-03-31 | 1993-10-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP3301116B2 (ja) | 1992-07-20 | 2002-07-15 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP3456242B2 (ja) | 1993-01-07 | 2003-10-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| US5324960A (en) * | 1993-01-19 | 1994-06-28 | Motorola, Inc. | Dual-transistor structure and method of formation |
| JPH06244103A (ja) | 1993-02-15 | 1994-09-02 | Semiconductor Energy Lab Co Ltd | 半導体の製造方法 |
| JP2848757B2 (ja) | 1993-03-19 | 1999-01-20 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| KR960008735B1 (en) | 1993-04-29 | 1996-06-29 | Samsung Electronics Co Ltd | Mos transistor and the manufacturing method thereof |
| JP2791858B2 (ja) | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| US5426325A (en) | 1993-08-04 | 1995-06-20 | Siliconix Incorporated | Metal crossover in high voltage IC with graduated doping control |
| US5831294A (en) | 1993-09-30 | 1998-11-03 | Sony Corporation | Quantum box structure and carrier conductivity modulating device |
| JP3635683B2 (ja) | 1993-10-28 | 2005-04-06 | ソニー株式会社 | 電界効果トランジスタ |
| JP2759415B2 (ja) | 1993-11-05 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH07226446A (ja) | 1994-02-12 | 1995-08-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3184065B2 (ja) * | 1994-07-25 | 2001-07-09 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置及び電子機器 |
| US5516711A (en) | 1994-12-16 | 1996-05-14 | Mosel Vitelic, Inc. | Method for forming LDD CMOS with oblique implantation |
| US5478763A (en) | 1995-01-19 | 1995-12-26 | United Microelectronics Corporation | High performance field effect transistor and method of manufacture thereof |
| KR0161398B1 (ko) | 1995-03-13 | 1998-12-01 | 김광호 | 고내압 트랜지스터 및 그 제조방법 |
| US5532175A (en) | 1995-04-17 | 1996-07-02 | Motorola, Inc. | Method of adjusting a threshold voltage for a semiconductor device fabricated on a semiconductor on insulator substrate |
| US5661059A (en) | 1995-04-18 | 1997-08-26 | Advanced Micro Devices | Boron penetration to suppress short channel effect in P-channel device |
| US5619053A (en) | 1995-05-31 | 1997-04-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an SOI structure |
| KR970004074A (ko) * | 1995-06-05 | 1997-01-29 | 빈센트 비. 인그라시아 | 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법 |
| US5674788A (en) | 1995-06-06 | 1997-10-07 | Advanced Micro Devices, Inc. | Method of forming high pressure silicon oxynitride gate dielectrics |
| US5675164A (en) | 1995-06-07 | 1997-10-07 | International Business Machines Corporation | High performance multi-mesa field effect transistor |
| US5670389A (en) | 1996-01-11 | 1997-09-23 | Motorola, Inc. | Semiconductor-on-insulator device having a laterally-graded channel region and method of making |
| US5698884A (en) | 1996-02-07 | 1997-12-16 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same |
| JP3522441B2 (ja) | 1996-03-12 | 2004-04-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US5786618A (en) * | 1996-03-21 | 1998-07-28 | United Microelectronics, Corp. | ROM memory cell with non-uniform threshold voltage |
| JP4014677B2 (ja) | 1996-08-13 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| JP3634086B2 (ja) | 1996-08-13 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置の作製方法 |
| JP4059939B2 (ja) | 1996-08-23 | 2008-03-12 | 株式会社半導体エネルギー研究所 | パワーｍｏｓデバイス及びその作製方法 |
| TW304278B (en) | 1996-09-17 | 1997-05-01 | Nat Science Council | The source-drain distributed implantation method |
| US6118148A (en) | 1996-11-04 | 2000-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JPH11233788A (ja) | 1998-02-09 | 1999-08-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1996
- 1996-08-13 JP JP23255396A patent/JP3634086B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-29 TW TW086110814A patent/TW357386B/zh not_active IP Right Cessation
- 1997-08-08 US US08/907,578 patent/US6653687B1/en not_active Expired - Lifetime
- 1997-08-12 GB GB9717145A patent/GB2316227B/en not_active Expired - Fee Related
- 1997-08-13 KR KR1019970039450A patent/KR100443437B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535053B2 (en) | 1997-11-18 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3634086B2 (ja) | 2005-03-30 |
| TW357386B (en) | 1999-05-01 |
| KR100443437B1 (ko) | 2004-10-14 |
| US6653687B1 (en) | 2003-11-25 |
| GB2316227A (en) | 1998-02-18 |
| GB9717145D0 (en) | 1997-10-22 |
| GB2316227B (en) | 2001-11-21 |
| KR19980018785A (ko) | 1998-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4014676B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP4014677B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP4103968B2 (ja) | 絶縁ゲイト型半導体装置 | |
| US8482041B2 (en) | Semiconductor structure and method of fabricating the semiconductor structure | |
| JPH1065164A (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP3949193B2 (ja) | 絶縁ゲイト型半導体装置 | |
| Pal et al. | MOS Fabrication Technology | |
| JP4053102B2 (ja) | 半導体装置およびその作製方法 | |
| JP4896699B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP4628399B2 (ja) | 半導体装置 | |
| JP4563422B2 (ja) | 半導体装置 | |
| JPWO2004070847A1 (ja) | 電界効果トランジスタ及びその製造方法、相補型電界効果トランジスタ | |
| JP4545825B2 (ja) | 半導体装置 | |
| JP4515530B2 (ja) | 半導体装置 | |
| JP4684358B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |