JPH1032249A - 半導体素子の配線形成方法 - Google Patents

半導体素子の配線形成方法

Info

Publication number
JPH1032249A
JPH1032249A JP8355619A JP35561996A JPH1032249A JP H1032249 A JPH1032249 A JP H1032249A JP 8355619 A JP8355619 A JP 8355619A JP 35561996 A JP35561996 A JP 35561996A JP H1032249 A JPH1032249 A JP H1032249A
Authority
JP
Japan
Prior art keywords
metal
film
insulating film
forming
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8355619A
Other languages
English (en)
Other versions
JP2916905B2 (ja
Inventor
Sang-Hoon Park
相 ▲ふん▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH1032249A publication Critical patent/JPH1032249A/ja
Application granted granted Critical
Publication of JP2916905B2 publication Critical patent/JP2916905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 上部配線をマスク形成する際に整列不良が発
生すると、タングステンプラグと前記上部配線が互に電
気的に接続されず、製造された半導体素子の不良発生率
が大きくなる課題があった。 【解決手段】 第１の金属配線１３が上部に形成された
半導体基板の所定領域に所定厚さの第１絶縁膜１２を形
成する工程と、前記第１絶縁膜上に複数の第２絶縁膜１
４パターンを形成する工程と、前記複数の第２絶縁膜パ
ターン間を第１の金属で埋め立てる工程と、前記第１の
金属配線１３上部にある前記第２絶縁膜パターンとその
下部の前記第１絶縁膜１２を触刻して複数のコンタクト
ホールを形成する工程と、前記コンタクトホールを第２
の金属１９で埋め立てる工程と、前記第１の金属や前記
第２の金属のうちの少なくともいずれか一つとコンタク
トされる第２の金属配線を形成する工程とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、特に、下部の配線領域と上部の配線を電気的
に連結する半導体素子の配線形成方法に関する。
【０００２】
【従来の技術】半導体技術の急速な発達と共に半導体装
置の集積度がさらに増加することによって、より微細化
されたパターンが要求されている。このような要求を満
たすためにレイアウト設定時工程余裕度（ｐｒｏｃｅｓ
ｓ ｍａｒｇｉｎ）を最少化させる努力が必要であり、
このような努力により行なわれる回路設計による半導体
装置の製造過程では超微細パターン形成のためにそれぞ
れのコンタクトホールおよび配線間の整列に困難が伴う
ことになる。特に、超微細半導体装置を製造するための
装備中の一つである露光装備において、それぞれのパタ
ーンを誤差なく再現性のあるように整列させるのが非常
に難しいことは周知のことである。
【０００３】図８は、下部配線３と電気的に接触される
上部配線６が形成された半導体素子の断面図である。図
に示すように、所定厚さの層間絶縁膜２、下部配線３、
平坦化用酸化膜４が順次的に上部に形成された半導体基
板１が提供される。平坦化用酸化膜４に下部配線３との
コンタクのためのコンタクトホール（図示しない）を形
成した後に、前記コンタクトホールを埋め立てる金属プ
ラグ５としてはタングステンが主に使用される。その
後、所定の上部パターン６を形成する。
【０００４】
【発明が解決しようとする課題】従来の半導体素子の配
線形成方法は以上のように行なわれていたので、コンタ
クトホールおよびタングステンプラグ形成後に上部配線
をマスク形成する際、整列不良が発生するようになれ
ば、前記タングステンプラグ５と上部配線６が互に電気
的に接続されず電気的な配線接続不良となって素子が動
作しないようになり、この結果、半導体装置の製造時の
不良品発生率が大きくなる課題があった。
【０００５】本発明の目的は、マスク間の誤整列により
所定のコンタクトホールおよび金属配線間に発生する配
線誤りをダミーパターンの採用により防止でき、半導体
素子製造時の不良発生率を小さく出来る半導体素子の配
線形成方法を提供することにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明に係
る半導体素子の配線形成方法は、第１の金属配線が上部
に形成された半導体基板を提供する工程と、前記半導体
基板の所定領域に所定厚さの第１絶縁膜を形成する工程
と、前記第１絶縁膜上に複数の第２絶縁膜パターンを形
成する工程と、前記複数の第２絶縁膜パターンの間の空
間を第１の金属で埋め立てる工程と、前記第１の金属配
線上部にある前記第２絶縁膜パターンとその下部の前記
第１絶縁膜を触刻して複数のコンタクトホールを形成す
る工程と、前記コンタクトホールを第２の金属で埋め立
てる工程と、前記第１の金属や前記第２の金属のうちの
少なくともいずれか一つとコンタクトされる第２の金属
配線を形成する工程とを備えるようにしたものである。
【０００７】請求項２記載の発明に係る半導体素子の配
線形成方法は、第１絶縁膜を平坦化膜により構成するよ
うにしたものである。
【０００８】請求項３記載の発明に係る半導体素子の配
線形成方法は、平坦化膜として、ＢＰＳＧ，ＢＳＧ，Ｐ
ＳＧ，ＳＯＧ膜のうちの一つ以上が選択的に形成される
ようにしたものである。
【０００９】請求項４記載の発明に係る半導体素子の配
線形成方法は、第２絶縁膜パターンを窒化膜により構成
するようにしたものである。
【００１０】請求項５記載の発明に係る半導体素子の配
線形成方法は、第２絶縁膜パターンを、３００乃至８０
０オングストロームの厚さで形成するようにしたもので
ある。
【００１１】請求項６記載の発明に係る半導体素子の配
線形成方法は、第１絶縁膜を平坦化膜で構成し、第２絶
縁膜パターンを窒化膜で構成するようにしたものであ
る。
【００１２】請求項７記載の発明に係る半導体素子の配
線形成方法は、複数の窒化膜パターンの間隔を０．０５
乃至０．２μｍにしたものである。
【００１３】請求項８記載の発明に係る半導体素子の配
線形成方法は、第１の金属をタングステン、チタニウ
ム、タンタリウムおよびモリブテンで構成される転移金
属のグループから選択するようにしたものである。
【００１４】請求項９記載の発明に係る半導体素子の配
線形成方法は、転移金属の膜を５００〜３０００オング
ストロームの厚さ範囲で形成するようにしたものであ
る。
【００１５】請求項１０記載の発明に係る半導体素子の
配線形成方法は、第１絶縁膜が形成された半導体基板上
に所定厚さの第１の金属を蒸着する工程と、第２絶縁膜
パターンの表面が露出されるまで、蒸着された前記第１
の金属を触刻する工程を、第１の金属で埋め立てる工程
が備えるようにしたものである。
【００１６】請求項１１記載の発明に係る半導体素子の
配線形成方法は、第１の金属は、Ｗ，Ｔｉ，Ｔａ，Ｍｏ
で構成される転移金属のグループから選択するようにし
たものである。
【００１７】請求項１２記載の発明に係る半導体素子の
配線形成方法は、第１の金属が化学的−機械的研磨法で
触刻されるようにしたものである。
【００１８】請求項１３記載の発明に係る半導体素子の
配線形成方法は、第２の金属をタングステンにしたもの
である。
【００１９】請求項１４記載の発明に係る半導体素子の
配線形成方法は、第２の金属をチタニウム膜、チタニウ
ム窒化膜およびタングステン膜の３層が積層された構造
にするとともに、各層の厚さをそれぞれ２００〜４００
オングストローム，５００〜７００オングストローム，
６０００〜８０００オングストロームに構成するように
したものである。
【００２０】請求項１５記載の発明に係る半導体素子の
配線形成方法は、第２の金属をチタニウム膜、チタニウ
ム窒化膜およびタングステン膜の３層が積層された構造
にするとともに、各層の厚さをそれぞれ３００オングス
トローム，６００オングストローム，および７，０００
オングストロームにしたものである。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１から図７までは、本発明の一実施の形
態の半導体素子の配線形成方法におけるコンタクトホー
ルの形成過程を示す工程断面図である。
【００２２】以下、図１から図７を参照して本実施の形
態の半導体素子の配線形成方法の各工程について説明す
る。図１に示す工程では、層間絶縁膜１２が上部に所定
厚さで形成された単結晶シリコンの半導体基板１１が提
供される。前記層間絶縁膜１２上に第１の金属膜が所定
厚さ蒸着され、蒸着された前記第１の金属膜のパターニ
ングを通じて第１の金属配線１３が形成される。そし
て、第１の金属配線１３を含む層間絶縁膜１２全面に第
２絶縁膜１４が所定厚さ形成される。前記第２絶縁膜１
４は形成された層の表面を平坦にする平坦化用絶縁膜と
して、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌ
ｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＳＧ（Ｂｏｒｏｓｉｌ
ｉｃａｔｅ Ｇｌａｓｓ）膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ
Ｇｌａｓｓ）膜の内からで一つまたはそれ以上が選択
的に形成され。
【００２３】前記平坦化用絶縁膜が形成された状態で、
第２絶縁膜１４上に窒化膜が３００乃至８００オングス
トロームの厚さ範囲で蒸着され、写真触刻法によりコン
タクトホールが形成された部位とその間に所定幅の窒化
膜パターン１５、１５′を形成する。前記窒化膜パター
ン中で、第１の金属配線１３の上部に置かれた窒化膜パ
ターン１５は第１の金属配線１３間の上部に形成された
窒化膜パターン１５’と０．０５乃至０．２μｍ程度分
離される。
【００２４】図２に示す工程では、前記窒化膜パターン
１５、１５′間を十分に埋め立てできる程度の厚さであ
る、約５００乃至１．０００オングストロームの厚さの
転移金属膜（例えばＷ，Ｔｉ，Ｔａ，Ｍｏ等）１６を蒸
着する。
【００２５】図３に示す工程では、前記窒化膜パターン
１５、１５′の表面が露出されるまでエッチバック（ｅ
ｔｃｈｂａｃｋ）してダミーパターン（ｄｕｍｍｙ ｐ
ａｔｔｅｒｎ）１６′を形成するが、化学および機械的
研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃ
ａｌ Ｐｏｌｉｓｈｉｎｇ）が窒化膜パターン１５、１
５′を露出するために使用されることもある。
【００２６】図４に示す工程では、前記ダミーパターン
１６′と窒化膜パターン１５上に窒化膜パターン１５′
を露出させる感光膜マスクパターン１７が形成される。
そして、露出している窒化膜パターン１５′と平坦化絶
縁膜を非等方性触刻して図５に示すように第１の金属配
線１３の表面を露出させるコンタクトホール１８を形成
する。
【００２７】その後、感光膜マスクパターン１７を除い
た後、前記コンタクトホール１８を含む全面に前記コン
タクトホール１８が十分に埋め立てられる程度にタング
ステン膜が蒸着される。そして、蒸着された前記タング
ステン膜を窒化膜パターン１５、１５′の表面が露出さ
れるまでエッチバックまたは化学および機械的研磨法で
触刻してタングステンプラグ１９を形成する。共に、第
２絶縁膜１４との粘着力（ａｄｈｅｓｉｖｅ ｆｏｒｃ
ｅ）を高くし、タングステンプラグ１９で孔空（ｖｏｉ
ｄｅｓ）の生成を防止するために２００乃至４０００オ
ングストロームのチタニウム（Ｔｉ）膜、５００乃至７
００オングストロームのチタニウム窒化膜（ＴｉＮ），
６０００乃至８０００オングストロームのタングステン
（Ｗ）膜が順次的に形成された３層の積層構造で形成で
きる。好ましくは約３００オングストロームのチタニウ
ム（Ｔｉ）膜、約６００オングストロームのチタニウム
窒化膜（ＴｉＮ），約７０００オングストロームのタン
グステン（Ｗ）膜を順次的に形成する。
【００２８】このようにタングステンプラグ１９が形成
された状態では図６に示すようにタングステンプラグ１
９がダミーパターン１６と電気的に連結された状態で存
在するようになる。
【００２９】図７に示す工程では、複数の第２の金属配
線２０がタングステンプラグ１９の形成された基板上に
形成される。
【００３０】第２の金属配線２０の誤整列が発生しても
第２の金属配線２０と第１の金属配線１３はダミーパタ
ーン１６によって電気的に接続されるので、接続不良は
発生せず素子の動作には問題がなくなる。
【００３１】以上説明したように、本実施の形態の半導
体素子の配線形成方法は、第１の金属配線が上部に形成
された半導体基板を提供する工程と、前記半導体基板の
所定領域に所定厚さの第１絶縁膜を形成する工程と、前
記第１絶縁膜上に複数の第２絶縁膜パターンを形成する
工程と、前記複数の第２絶縁膜パターンの間の空間を第
１の金属で埋め立てる工程と、前記第１の金属配線上部
にある前記第２絶縁膜パターンとその下部の前記第１絶
縁膜を触刻して複数のコンタクトホールを形成する工程
と、前記第１の金属や第２の金属のうちの少なくともい
ずれか一つとコンタクトされる第２の金属配線を形成す
る工程とを備えることを特徴とする。
【００３２】また、前記第１絶縁膜を平坦化膜にしたこ
とを特徴とする。そして、前記平坦化膜としては、ＢＰ
ＳＧ，ＢＳＧ，ＰＳＧ，ＳＯＧ膜のうちの一つ以上が選
択的に形成され、前記第２絶縁膜パターンは、窒化膜で
あることを特徴とする。
【００３３】また、前記第２絶縁膜パターンは、３００
オングストロームから８００オングストロームの厚さで
形成されることを特徴とする。
【００３４】また、前記第１絶縁膜は平坦化膜であり、
第２絶縁膜パターンは窒化膜であることを特徴とする。
また前記複数の窒化膜パターンの間隔は０．０５から
０．２μｍであることを特徴とする。
【００３５】また、前記第１の金属は、タングステン、
チタニウム、タンタリウムおよびモリブテンで構成され
る転移金属のグループから選択されることを特徴とす
る。
【００３６】また、前記転移金属の膜は、５００〜３０
００オングストロームの厚さ範囲で形成されることを特
徴とする。
【００３７】また、前記第１の金属で埋め立てる工程
は、前記第１絶縁膜が形成された半導体基板上に所定厚
さの第１の金属を蒸着する工程と、前記第２絶縁膜パタ
ーンの表面が露出されるまで、蒸着された前記第１の金
属を触刻する工程を備えたことを特徴とする。
【００３８】また、前記第１の金属は、Ｗ，Ｔｉ，Ｔ
ａ，Ｍｏで構成される転移金属のグループから選択さ
れ、前記第１の金属は、化学的−機械的研磨法で触刻さ
れることを特徴とする。
【００３９】また、前記第２の金属は、タングステンで
あることを特徴とする。
【００４０】また、前記第２の金属は、チタニウム膜、
チタニウム窒化膜およびタングステン膜の３層が積層さ
れた構造を有し、各層の厚さはそれぞれ２００〜４００
オングストローム，５００〜７００オングストローム，
６０００〜８０００オングストロームであることを特徴
とする。
【００４１】また、前記第２の金属は、チタニウム膜、
チタニウム窒化膜およびタングステン膜の３層が積層さ
れた構造を有し、各層の厚さはそれぞれ３００オングス
トローム，６００オングストローム，および７０００オ
ングストロームであることを特徴とする。
【００４２】従って、本実施の形態の半導体素子の配線
形成方法によれば、コンタクトホールの周辺にコンタク
トホールと電気的に接続可能なダミーパターンを形成さ
せることによって、誤整列が発生しても多層配線間の電
気的な接続誤りを予防でき、半導体装置の製造において
不良品の発生率を小さく出来る効果がある。
【００４３】
【発明の効果】この発明の半導体素子の配線形成方法に
よれば、第１の金属配線が上部に形成された半導体基板
を提供する工程と、前記半導体基板の所定領域に所定厚
さの第１絶縁膜を形成する工程と、前記第１絶縁膜上に
複数の第２絶縁膜パターンを形成する工程と、前記複数
の第２絶縁膜パターンの間の空間を第１の金属で埋め立
てる工程と、前記第１の金属配線上部にある前記第２絶
縁膜パターンとその下部の前記第１絶縁膜を触刻して複
数のコンタクトホールを形成する工程と、前記コンタク
トホールを第２の金属で埋め立てる工程と、前記第１の
金属や前記第２の金属のうちの少なくともいずれか一つ
とコンタクトされる第２の金属配線を形成する工程とを
備えるようにしたので、マスク間の誤整列が発生した場
合でも、コンタクトホールおよび金属配線間の電気的な
接続誤りの発生を生じ難くすることが出来、半導体素子
製造時の不良発生率を小さく出来る効果がある。
【図面の簡単な説明】
【図１】 本発明の一実施の形態の半導体素子の配線形
成方法におけるコンタクトホールの形成過程を示す工程
断面図である。
【図２】 本発明の一実施の形態の半導体素子の配線形
成方法におけるコンタクトホールの形成過程を示す工程
断面図である。
【図３】 本発明の一実施の形態の半導体素子の配線形
成方法におけるコンタクトホールの形成過程を示す工程
断面図である。
【図４】 本発明の一実施の形態の半導体素子の配線形
成方法におけるコンタクトホールの形成過程を示す工程
断面図である。
【図５】 本発明の一実施の形態の半導体素子の配線形
成方法におけるコンタクトホールの形成過程を示す工程
断面図である。
【図６】 本発明の一実施の形態の半導体素子の配線形
成方法におけるコンタクトホールの形成過程を示す工程
断面図である。
【図７】 本発明の一実施の形態の半導体素子の配線形
成方法におけるコンタクトホールの形成過程を示す工程
断面図である。
【図８】 従来の半導体素子の配線形成方法を説明する
ための半導体素子の断面図である。
【符号の説明】
１１ 半導体基板 １２ 層間絶縁膜 １３ 第１の金属配線 １４ 第２絶縁膜 １５、１５′窒化膜パターン １６ 転移金属膜 １６′ダミーパターン １７ 感光膜マスクパターン １８ コンタクトホール １９ タングステンプラグ ２０ 第２の金属配線

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 第１の金属配線が上部に形成された半導
    体基板を提供する工程と、 前記半導体基板の所定領域に所定厚さの第１絶縁膜を形
    成する工程と、 前記第１絶縁膜上に複数の第２絶縁膜パターンを形成す
    る工程と、 前記複数の第２絶縁膜パターンの間の空間を第１の金属
    で埋め立てる工程と、 前記第１の金属配線上部にある前記第２絶縁膜パターン
    とその下部の前記第１絶縁膜を触刻して複数のコンタク
    トホールを形成する工程と、 前記コンタクトホールを第２の金属で埋め立てる工程
    と、 前記第１の金属や前記第２の金属のうちの少なくともい
    ずれか一つとコンタクトされる第２の金属配線を形成す
    る工程とを備えた半導体素子の配線形成方法。
  2. 【請求項２】 前記第１絶縁膜は、平坦化膜であること
    を特徴とする請求項１記載の半導体素子の配線形成方
    法。
  3. 【請求項３】 前記平坦化膜として、ＢＰＳＧ，ＢＳ
    Ｇ，ＰＳＧ，ＳＯＧ膜のうちの一つ以上が選択的に形成
    されることを特徴とする請求項２記載の半導体素子の配
    線形成方法。
  4. 【請求項４】 前記第２絶縁膜パターンは、窒化膜であ
    ることを特徴とする請求項１記載の半導体素子の配線形
    成方法。
  5. 【請求項５】 前記第２絶縁膜パターンは、３００乃至
    ８００オングストロームの厚さで形成されることを特徴
    とする請求項４記載の半導体素子の配線形成方法。
  6. 【請求項６】 前記第１絶縁膜は平坦化膜であり、第２
    絶縁膜パターンは窒化膜であることを特徴とする請求項
    １記載の半導体素子の配線形成方法。
  7. 【請求項７】 前記複数の窒化膜パターンの間隔は０．
    ０５乃至０．２μｍであることを特徴とする請求項１記
    載の半導体素子の配線形成方法。
  8. 【請求項８】 前記第１の金属は、タングステン、チタ
    ニウム、タンタリウムおよびモリブテンで構成される転
    移金属のグループから選択されることを特徴とする請求
    項１記載の半導体素子の配線形成方法。
  9. 【請求項９】 前記転移金属の膜は、５００〜３０００
    オングストロームの厚さ範囲で形成されることを特徴と
    する請求項８記載の半導体素子の配線形成方法。
  10. 【請求項１０】 前記第１の金属で埋め立てる工程は、
    前記第１絶縁膜が形成された半導体基板上に所定厚さの
    第１の金属を蒸着する工程と、 前記第２絶縁膜パターンの表面が露出されるまで、蒸着
    された前記第１の金属を触刻する工程を備えたことを特
    徴とする請求項１記載の半導体素子の配線形成方法。
  11. 【請求項１１】 前記第１の金属は、Ｗ，Ｔｉ，Ｔａ，
    Ｍｏで構成される転移金属のグループから選択されるこ
    とを特徴とする請求項１０記載の半導体素子の配線形成
    方法。
  12. 【請求項１２】 前記第１の金属は、化学的−機械的研
    磨法で触刻されることを特徴とする請求項１０記載の半
    導体素子の配線形成方法。
  13. 【請求項１３】 前記第２の金属は、タングステンであ
    ることを特徴とする請求項１記載の半導体素子の配線形
    成方法。
  14. 【請求項１４】 前記第２の金属は、チタニウム膜、チ
    タニウム窒化膜およびタングステン膜の３層が積層され
    た構造を有し、各層の厚さはそれぞれ２００〜４００オ
    ングストローム，５００〜７００オングストローム，６
    ０００〜８０００オングストロームであることを特徴と
    する請求項１記載の半導体素子の配線形成方法。
  15. 【請求項１５】 前記第２の金属は、チタニウム膜、チ
    タニウム窒化膜およびタングステン膜の３層が積層され
    た構造を有し、各層の厚さはそれぞれ３００オングスト
    ローム，６００オングストローム，および７０００オン
    グストロームであることを特徴とする請求項１記載の半
    導体素子の配線形成方法。
JP8355619A 1995-12-30 1996-12-24 半導体素子の配線形成方法 Expired - Fee Related JP2916905B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P69499 1995-12-30
KR1019950069499A KR0185298B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 콘택홀 매립용 플러그 형성방법

Publications (2)

Publication Number Publication Date
JPH1032249A true JPH1032249A (ja) 1998-02-03
JP2916905B2 JP2916905B2 (ja) 1999-07-05

Family

ID=19448485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8355619A Expired - Fee Related JP2916905B2 (ja) 1995-12-30 1996-12-24 半導体素子の配線形成方法

Country Status (5)

Country Link
US (1) US5759914A (ja)
JP (1) JP2916905B2 (ja)
KR (1) KR0185298B1 (ja)
DE (1) DE19653614C2 (ja)
GB (1) GB2309824B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347082B1 (ko) * 1998-11-17 2002-08-03 닛본 덴기 가부시끼가이샤 반도체장치의 배선구조
JP2005019988A (ja) * 2003-06-25 2005-01-20 Samsung Electronics Co Ltd 半導体装置及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822969B2 (ja) * 1996-01-29 1998-11-11 日本電気株式会社 集積回路マスクパターンの検証方法
DE69709870T2 (de) * 1996-07-18 2002-08-22 Advanced Micro Devices Inc Verwendung einer ätzstopschicht in einer integrierten schaltung für die herstellung von versetzt angeordneten leiterbahnen
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer
US6245664B1 (en) * 1998-01-05 2001-06-12 Texas Instruments Incorporated Method and system of interconnecting conductive elements in an integrated circuit
US6221759B1 (en) * 1998-06-19 2001-04-24 Philips Electronics North America Corp. Method for forming aligned vias under trenches in a dual damascene process
JP3428905B2 (ja) * 1998-06-30 2003-07-22 ティーディーケイ株式会社 金属膜形成方法及び薄膜磁気ヘッドのポール形成方法
DE10027932C2 (de) * 2000-05-31 2003-10-02 Infineon Technologies Ag Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements
JP4553461B2 (ja) * 2000-08-23 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置、その設計方法および設計装置
KR100368973B1 (ko) * 2000-12-29 2003-01-24 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
KR100421280B1 (ko) * 2001-12-04 2004-03-09 주식회사 하이닉스반도체 반도체 소자의 다층 금속 배선 형성 방법
KR100434511B1 (ko) * 2002-08-12 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법
KR100688761B1 (ko) * 2002-12-30 2007-02-28 동부일렉트로닉스 주식회사 반도체의 금속배선 형성방법
KR100780610B1 (ko) * 2003-11-28 2007-11-29 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100655427B1 (ko) * 2004-07-14 2006-12-08 삼성전자주식회사 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법
KR100675303B1 (ko) * 2006-01-23 2007-01-29 삼성전자주식회사 자기정렬 콘택을 갖는 반도체소자 및 그 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670091A (en) * 1984-08-23 1987-06-02 Fairchild Semiconductor Corporation Process for forming vias on integrated circuits
EP0175604B1 (en) * 1984-08-23 1989-07-19 Fairchild Semiconductor Corporation A process for forming vias on integrated circuits
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347082B1 (ko) * 1998-11-17 2002-08-03 닛본 덴기 가부시끼가이샤 반도체장치의 배선구조
JP2005019988A (ja) * 2003-06-25 2005-01-20 Samsung Electronics Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
GB2309824A (en) 1997-08-06
GB2309824B (en) 2000-08-09
GB9626978D0 (en) 1997-02-12
US5759914A (en) 1998-06-02
JP2916905B2 (ja) 1999-07-05
DE19653614C2 (de) 2001-10-11
KR0185298B1 (ko) 1999-04-15
DE19653614A1 (de) 1997-07-03

Similar Documents

Publication Publication Date Title
JP2916905B2 (ja) 半導体素子の配線形成方法
US6103629A (en) Self-aligned interconnect using high selectivity metal pillars and a via exclusion mask
JP3186040B2 (ja) 半導体装置の製造方法
KR20040061817A (ko) 반도체소자의 금속배선 형성방법
JP2773074B2 (ja) 半導体素子の金属配線形成方法
KR100197128B1 (ko) 반도체 소자의 콘택홀 매립용 플러그 형성방법
KR100230730B1 (ko) 반도체 소자의 다층금속배선 제조방법
KR100548548B1 (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
JPH0837181A (ja) 半導体装置及びその製造方法
JP2001203159A (ja) 半導体素子のオーバーレイバーニヤ形成方法
US7884476B2 (en) Semiconductor device
JPH05347360A (ja) 多層配線構造およびその製造方法
JP2969109B1 (ja) 二重波型模様プロセスを使用した半導体装置の製造方法
KR100725086B1 (ko) 다층 배선 형성 공정에서의 패드층 형성방법
KR100313604B1 (ko) 반도체장치의 절연층 평탄화 방법
JP3225289B2 (ja) 半導体素子の金属配線形成方法
KR100395907B1 (ko) 반도체소자의 배선 형성방법
JP3028279B2 (ja) 半導体素子のビアコンタクト形成方法
KR100524917B1 (ko) 반도체 소자의 금속 배선간 절연막 및 그 형성방법
KR100203299B1 (ko) 반도체 소자의 금속배선 형성방법
JP2001185613A (ja) 半導体装置およびその製造方法
KR20020086098A (ko) 다층 배선의 콘택 구조 및 그 형성 방법
JP2000077524A (ja) パターン形成方法
KR20010057681A (ko) 반도체 소자의 비아 홀 형성 방법
JPH0430450A (ja) 多層配線の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

LAPS Cancellation because of no payment of annual fees
R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350