KR100347082B1 - 반도체장치의 배선구조 - Google Patents

반도체장치의 배선구조 Download PDF

Info

Publication number
KR100347082B1
KR100347082B1 KR1019990050889A KR19990050889A KR100347082B1 KR 100347082 B1 KR100347082 B1 KR 100347082B1 KR 1019990050889 A KR1019990050889 A KR 1019990050889A KR 19990050889 A KR19990050889 A KR 19990050889A KR 100347082 B1 KR100347082 B1 KR 100347082B1
Authority
KR
South Korea
Prior art keywords
wiring
layer
insulating film
interlayer insulating
semiconductor device
Prior art date
Application number
KR1019990050889A
Other languages
English (en)
Other versions
KR20000035508A (ko
Inventor
이즈미가쓰야
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20000035508A publication Critical patent/KR20000035508A/ko
Application granted granted Critical
Publication of KR100347082B1 publication Critical patent/KR100347082B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

반도체기판과, 서브젝트배선(14)을 포함하는 복수개의 배선(14,16,18)과, 인접하는 배선들사이에 배치된 복수개의 층간절연막(20,22)과, 서브젝트배선(14)의 소정의 부분에 대응하는 반도체장치의 표면상에 형성된 볼록부 또는 오목부를 구비하는 반도체장치의 배선구조가 제공된다. 서브젝트배선(14)상에 불량이 발생하는 경우에, 이 오목부 또는 볼록부가 서브젝트배선(14)에 접속되어 있기 때문에, 반도체장치의 표면상의 대응하는 오목부 또는 볼록부를 측정함으로써 불량을 검출하여 신속한 검사가 가능하다.

Description

반도체장치의 배선구조{Interconnect structure of semiconductor device}
본 발명은 반도체장치의 배선구조에 관한 것으로서, 보다 상세하게는, 전자빔검사장치를 사용하여 반도체장치의 배선구조를 검사할 경우에, 용이하게 관측될 수 있는 반도체장치의 배선구조에 관한 것이다.
반도체장치가 미세화 및 고집적화됨에 따라, 배선을 포함하는 반도체장치의 소자도 미세화되고 복잡화되기 때문에, 소자의 검사도 점점 어려워지고 있다. 검사기술에 따라서, 검사중에 반도체장치가 동작되고, 여기에서, 반도체장치소자의 비파괴적 검사가 수행된다.
전자빔검사장치(이하, EB테스터로 기재)가, 동작상태에서 반도체장치소자의 비파괴적검사를 위해 통상적으로 사용되고 있다.
EB 테스터는, 동작상태에서 반도체장치의 측정위치상에 전자빔을 조사하였을 때, 측정위치에서 발생하는 이차전자의 양이 측정위치의 전위에 비례하는 원리를 이용한다. 비접촉검사장치로서 알려진 EB테스터에 있어서, 진공중에서 검사되는 반도체장치의 배선상으로 전자빔이 조사되어, 조사된 부분으로부터 발생되는 이차전자의 에너지레벨에 의해 배선의 전위 또는 전압이 측정된다. 이 EB테스터는 반도체장치의 내부를 검사하기 위하여 자주 사용된다.
예컨대, MOSFET에 국소적인 손상 또는 파괴가 발생하는 경우에, 그 손상되거나 파괴된 부분에 전류가 집중되어 광자(photon)를 발생하고, EB테스터를 사용하여 광자를 검지함으로써 손상되거나 파괴된 부분이 특정화될 수 있다.
EB테스터는, 이차전자량을 대응하는 전압으로 변환한 다음, 반도체장치의 측정위치로부터 방출된 수 전자볼트만큼 낮은 운동에너지를 갖는 이차전자량을 측정한다. 통상적으로, EB테스터는 이차전자상관측기능과 파형측정기능을 가진다.
이차전자상관측기능은, 반도체장치의 측정위치에 연속빔을 조사하면서 실시간상을 관측하는 기능과, 일차전자빔을 조사하면서 스트로브스코프상을 관측하는 기능을 가진다. 파형측정기능에 있어서, 이차전자의 방출을 위해 반도체장치의 측정위치에 가변위상을 갖는 펄스빔을 조사하고, 스펙트로미터와의 귀환루프를 사용하여 각 위상을 측정함으로써 파형이 구해진다.
이 관측에서, EB테스터에 의해 얻어진 이차전자의 고전위영역은 스크린상의 어두운 측으로 표시되고, 저전위영역은 밝은 측으로 표시되며, 고전위영역이 하이레벨로서 표시된다. 이 측정에서, EB테스터로 관측하는 동안 반도체장치의 표면에 요철이 있는 경우에는, 조사된 일차전자가 난반사되기 때문에, 요철을 반영한 이차전자상이 얻어진다.
반도체장치가 미세화 및 고집적화됨에 따라, 반도체장치의 배선구조는, 일반적으로, 도 1a 및 도 1b에 도시된 바와 같이 다층배선으로 되어 있다.
도 1a 및 도 1b에 도시된 배선구조(11)는 기초절연막(12)상에 형성되고 측정대상이 되는 제 1 층 서브젝트배선(14)을 포함한다. 또한, 이 배선구조(11)는, 배선(14)과 평행하게 연장되는 다른 제1일층배선들(14-1,14-2,14-3,14-4), 제 1 층 서브젝트배선(14)위에 형성되고 제 1 층 서브젝트배선(14)과 수직하게 연장된 제 2 층배선(16), 그리고 제 1 층 서브젝트배선(14)의 바로 위에 연장되고 제 1 층 서브젝트배선(14)보다 큰 폭을 갖는 제 3 층배선(18)을 포함한다.
제 1 층 서브젝트배선(14)과 제 2 층배선(16)의 사이에는 제 1 층간절연막(20)이 형성된다. 제 2 층배선(16)과 제 3 층배선(18)의 사이에는, 제 2 층간절연막(22)이 형성되고, 제 3 층배선(18)상에는 보호막(24)이 형성된다.
EB테스터에서는, 일반적으로, 전자빔이 측정위치에 직접 조사된다. 이런 점에서, EB테스터를 이용하여 상술한 배선구조(11)내의 제 1 층 서브젝트배선(14)을 관측하는 경우에, 제 1 층 서브젝트배선(14)의 전위 또는 불량위치를 특정화할 수 없다는 문제점이 발생한다.
그 첫 번째 이유는 다음과 같다. 도 1b에 도시된 바와 같이, 다층배선구조에서 큰 배선폭을 갖는 제 3 층배선(18)이 제 1 층 서브젝트배선(14)상에 형성되기 때문에, EB테스터로부터 제 1 층 서브젝트배선(14)으로의 전자빔조사가 제 3 층배선(l8)에 의해 방해가 된다. 따라서, 제 1 층 서브젝트배선(14)의 전위가 정확하게 측정될 수 없다.
제 3 층배선(l8)의 폭이 넓지 않은 경우에도, 이차전자빔이 제 1 층 서브젝트배선(14)으로부터 비롯된 것인지 또는 제 3 층배선(l8)으로부터 비롯된 것인지의 판정이 곤란해지기 때문에, 넓은 폭을 갖는 제 3 층배선(18)의 경우에서와 마찬가지로 제 1 층 서브젝트배선(14)의 정확한 측정이 수행될 수 없다.
두 번째 이유는 다음과 같다. EB테스터를 사용한 측정에서, 층간절연막 아래의 배선경로는 층간절연막의 요철을 이용하여 모니터된다. 그러나, 본 반도체장치에서는, 일반적으로, 다층구조의 배선상의 층간절연막은 연마되어 평탄화된다. 이는 층간절연막에 의해 덮여진 배선을 EB테스터를 사용하여 효과적으로 관측하는 것을 곤란하게 한다.
세 번째 이유는 다음과 같다. 다른 제 1 층 서브젝트배선(l4-2)이 고전위이고, 제 l 층 서브젝트배선(14)과 다른 제 1 층 서브배선(14-l,14-3,14-4)이 저전위인 경우에, 다른 제 1 층 서브젝트배선(l4-2)의 전위는 밝은 측으로 표시되고, 제 l 층 서브젝트배선(14)과 다른 제 1 층배선(14-l,14-3,14-4)은 어두운 측으로 표시된다. 평탄화된 표면은 저전위배선을 관측하기 곤란하게 하기 때문에, 밝은 측이 제 l 층 서브젝트배선(14)과 다른 제 1 층배선(14-l,14-2,14-3,14-4)중 어디에서 비록된 것인지 특정화하기가 곤란하다.
상술한 바와 같이, 본 발명의 목적은, EB테스터에 의한 관측을 용이하게 하고 위치특정을 용이하게 하는 구성을 갖는 반도체장치의 배선구조를 제공하는 데 있다.
도 1a는 종래 반도체장치의 배선구조를 나타내는 평면도이고, 도 1b는 도 1a의 A-A선을 따른 수직단면도이다.
도 2a는 제 1 실시예에 따른 반도체장치의 배선구조를 나타내는 평면도이고, 도 2b는 도 2a의 B-B선을 따른 수직단면도이며, 도 2c는 도 2b의 반도체장치의 수정예를 나타내는 수직단면도이다.
도 3a는 제 2 실시예에 따른 반도체장치의 배선구조를 나타내는 평면도이고, 도 3b는 도 3a의 C-C선을 따른 수직단면도이며, 도 3c는 도 3b의 반도체장치의 수정예를 나타내는 수직단면도이다.
도 4a는 제 3 실시예에 따른 반도체장치의 배선구조를 나타내는 평면도이고, 도 4b는 도 4a의 D-D선을 따른 수직단면도이며, 도 4c는 도 4b의 반도체장치의 수정예를 나타내는 수직단면도이다.
도 5a는 제 4 실시예에 따른 반도체장치의 배선구조를 나타내는 평면도이고, 도 5b는 도 5a의 E-E선을 따른 수직단면도이다.
도 6a는 제 5 실시예에 따른 반도체장치의 배선구조를 나타내는 평면도이고, 도 6b는 도 6a의 F-F선을 따른 수직단면도이며, 도 6c는 도 6b의 반도체장치의 수정예를 나타내는 수직단면도이다.
※도면의 주요부분에 대한 부호의 설명
10,40,90,120,130 : 각 실시예의 배선구조
10a,40a,90a,120a,130a : 각 실시예의 배선구조의 수정예
12,42 : 기초절연막 14,44 : 제 1 층 서브젝트배선
16,46 : 제 2 층배선 18,48 : 제 3 층배선
20,54 : 제 1 층간절연막 22,56 : 제 2 층간절연막
24,62 : 보호막 26,64,92,140 : 더미배선부
28,66,94,150 : 검사패드 30 : 연장부
32,68,70,72,100,102 : 릴레이패드
34,74,76,78,80,104,106,108,110,205 : 플러그
50 : 제 4 층배선 52 : 제 5 층배선
58 : 제 3 층간절연막 60 : 제 4 층간절연막
96,98 : 확장단부 204 : 볼록부
206,207,208 : 오목부
본 발명에 따른 반도체장치는, 반도체기판, 상기 반도체기판상에 형성되고 상부배선층을 구비하는 복수개의 배선층과, 인접한 상기 두게의 배선층사이에 각각 배치된 복수개의 층간절연막과, 상기 상부배선층상에 형성되고, 적어도 하나의 상기 배선층의 배선에 대응하는 부분의 실질적으로 바로 위에 각각 배치된 복수개의 볼록부 및 오목부를 갖는 상부절연막을 구비한다.
여기에서 사용된 중계부(extension)는 연장부, 플러그, 그리고 릴레이패드를 포함한다.
본 발명의 상술한 및 여타의 목적, 특징, 그리고 장점은 하기의 설명으로부터 분명해질 것이다.
본 발명에서 사용되는 용어인 "서브젝트배선"은 전위측정의 대상이 되는 배선을 의미한다. 이하 설명되는 실시예들에서, 서브젝트배선은 하층배선으로서 배치되고, 서브젝트배선으로부터 최상층배선까지의 배선수는 제한되지 않는다. 예컨대, 배선의 수가 5라면, 서브젝트배선은 제 1 층배선 또는 제 4 층배선일 수 있다. 서브젝트배선의 재질은 제한되지 않고, 알루미늄금속, 구리금속, 알루미늄합금, 구리합금, 그리고 폴리실리콘이 사용될 수 있다.
제 1 실시예
도 2a 및 도 2b에 도시된 제 1 실시예의 배선구조(10)는, 기초절연막(12), 기초절연막(12)위에 형성된 제 1 층 서브젝트배선(14), 제 1 층 서브젝트배선(14)위에 형성되고 제 1 층 서브젝트배선(14)과 수직하게 연장된 제 2 층배선(16), 그리고 제 1 층 서브젝트배선(14)의 바로 위로 연장되고 제 1 층 서브젝트배선(14)보다 큰 폭을 갖는 제 3 층배선(18)을 포함한다.
제 1 층 서브젝트배선(14)와 제 2 층배선(16)사이에는 제 1 층간절연막(20)이 형성된다. 제 2 층배선(16)과 제 3 층배선(18)사이에는 제 2 층간절연막(22)이 형성되고, 제 3 층배선(18)과 제 2 층간절연막(22)상에는 보호막(24)이 형성된다.
제 1 실시예의 배선구조(10)에서 제 1 층 서브젝트배선(14)이 EB테스터에 의해 측정되는 경우에도, 제 1 층 서브젝트배선(14)이 제 3 층배선(18)에 의해 덮여지기 때문에, 전자빔이 효과적으로 조사될 수 없고 제 3 층배선(18)은 이차빔이 EB테스터로 도달하는 것을 방해한다.
이러한 단점을 극복하기 위해서, 도 2a 및 도 2b에 도시된 바와 같은 실시예의 배선구조(10)에서는, 제 1 층 서브젝트배선(14)에 연결된 더미배선부(26)이 제 1 및 제 2 층간절연막(20,22)을 관통한다. 제 1 층 서브젝트배선(14)의 검사부로서, 제 2 층간절연막(22)상에 검사패드(28)가 제공되고, 이는 제 3 층배선(18)과 분리되어 위치한다.
도 2a에 도시된 바와 같이, 더미배선부(26)는, 검사패드(28)의 바로 아래에 배치되고 제 1 층 서브젝트배선(14)으로부터 뻗어나와 연장된 연장부(30)와, 연장부(30) 바로 위의 제 1 층간절연막(20)상에 형성된 릴레이패드(32)를 포함한다. 릴레이패드(32)의 크기는 플러그와 접속될 수 있는 정도이면 가능하다. 릴레이패드는 임의로 배치되고 기초층간절연막상에 형성된 저배선밀도를 갖는 영역에 형성된다. 이는 각 층들의 각 배선에 적합한 레이아웃을 제공한다.
릴레이패드(32)는 제 1 층간절연막(20)을 관통하는 제 1 플러그(34)를 통해 연장부(30)와 접속된다. 검사패드(28)는 제 2 층간절연막(22)을 관통하는 제 2 플러그(36)를 통해 릴레이패드(32)와 접속된다.
연장부(30)는, 제 1 층 서브젝트배선(14)와 동일한 재질, 예컨대 알루미늄합금으로 형성되고, 동일한 배선형성단계에서 형성되고, 릴레이패드(32)는 제 2 층배선(16)과 동일하게, 그리고 검사패드(28)는 제 3 층배선(18)과 동일하게 형성된다.
제 1 실시예의 배선구조(10)에 따르면, 종래의 반도체장치에서 거의 수행될 수 없었던 제 1 층 서브젝트배선(14)의 전위 또는 전압측정이, EB테스터로 보호막(24)의 요철을 모니터하여 검사패드(28)를 관측함으로써 수행될 수 있다.
수정된 더미배선부(26a)을 갖는 도 2c에 도시된 제 1 실시예의 수정된 구조(10a)에 있어서, 검사패드(28)와 연장부(30)는, 릴레이패드를 형성하지 않고 제 1 층간절연막(20)과 제 2 층간절연막(22)을 관통하는 플러그(200)에 의해 서로 접속될 수 있다. 또한, 이 구조(10a)에서, 릴레이패드를 갖는 구조와 동일한 기능을 갖는 배선구조가 얻어질 수 있다.
제 2 실시예
도 3a 및 도 3b에 도시된 제 2 실시예의 배선구조(40)는, 기초절연막(42), 기초절연막(42)위에 형성된 제 1 층 서브젝트배선(44), 제 1 층 서브젝트배선(44)위에 형성되고 제 1 층 서브젝트배선(44)과 수직하게 연장된 제 2 층배선(46), 제 1 층 서브젝트배선(44)과 평행하게 연장되고 제 1 층 서브젝트배선(44)의 바로 위로 연장되지 않는 제 3 층배선(48), 제 2 층배선(46)과 평행하게 연장된 제 4 층배선(50), 그리고 제 3 층배선(48)과 평행하게 연장된 제 5 층배선(52)을 포함한다.
제 1, 2, 3, 4 층간절연막(54,56,58,60)은 대응하여 인접하는 배선들사이에 형성되고, 제 5 층배선(52)상에는 보호막(62)이 형성된다.
제 2 실시예의 배선구조(40)내의 제 1 층 서브젝트배선(44)이 EB테스터로 관측되는 경우에도, 제 1 층 서브젝트배선(44)이 제 1 층간절연막(54)내로 깊게 연장되기 때문에, 제 1 층 서브젝트배선(44)의 존재는 보호막(62)과 제 1 층간절연막(54)의 요철을 모니터함으로써 검출될 수 없다. 따라서, 전자빔이 조사될 수 없다.
이러한 단점을 극복하기 위해서, 도 3a 및 도 3b에 도시된 바와 같은 제 2 실시예의 배선구조(40)에서는, 제 1 층 서브젝트배선(44)에 연결된 더미배선부(64)이 제 1 내지 제 4 층간절연막(54,56,58,60)을 관통한다. 제 1 층 서브젝트배선(44)의 검사부로서, 제 1 층 서브젝트배선(44) 바로 위의 제 4 층간절연막(60)상에 검사패드(66)가 존재한다.
도 3b에 도시된 바와 같이, 더미배선부(64)은 제 1 층 서브젝트배선(44) 바로 위의 제 1 층간절연막(54)상에 형성된 제 1 릴레이패드(68)와, 제 1 릴레이패드(68) 바로 위의 제 2 층간절연막(56)상에 형성된 제 2 릴레이패드(70)와, 그리고 제 2 릴레이패드(70) 바로 위의 제 3 층간절연막(58)상에 형성된 제 3 릴레이패드(72)를 구비한다.
제 1 층 서브젝트배선(44), 제 1, 제 2 및 제 3 릴레이패드(68,70,72)는 플러그(74,76,78,80)에 의해 바로 위의 제 1, 제 2 및 제 3 릴레이패드(68,70,72) 및 검사패드(66)에 각각 접속된다.
제 1, 제 2 및 제 3 릴레이패드(68,70,72) 및 검사패드(66)는 각각, 제 2 층배선(46), 제 3 층배선(48), 제 4 층배선(50), 그리고 제 5 층배선(52)과 동일한 배선재료 예컨대 알루미늄합금으로 형성되고, 이들은 동일한 배선형성단계들에서 형성된다.
제 2 실시예의 배선구조(40)에 따르면, 수행될 수 없었던 제 1 층 서브젝트배선(44)의 전위 또는 전압측정이, EB테스터를 사용하여 검사패드(66)를 관측함으로써 수행될 수 있다.
수정된 더미배선부(64a)을 갖는 도 3c에 도시된 제 2 실시예의 수정된 구조(40a)에 있어서, 검사패드(66)와 제 1 층 서브젝트배선(44)은, 릴레이패드를 형성하지 않고 제 1 층간절연막(54)과 제 2 층간절연막(56), 제 3 층간절연막(58), 그리고 제 4 층간절연막(60)을 관통하는 플러그(201)에 의해 서로 접속될 수 있다. 또한, 이 구조(40a)에서, 릴레이패드를 갖는 구조와 유사한 기능을 갖는 배선구조가 얻어질 수 있다.
제 3 실시예
배선구조가 제 1 실시예와 유사한 제 1 층 서브젝트배선(14), 제 2 층배선(16), 그리고 제 3 층배선(18)을 구비하더라도, 제 1 실시예가 적용될 수 없는 경우가 있다. 그 경우는 제 2 및 제 3 배선의 배선밀도가 높고 제 1 실시예의 더미배선부가 상기 배선구조에 대응하는 소정의 위치에 형성될 수 없는 경우이다. 특히, 배선의 층수가 많은 경우에, 제 1 및 제 2 실시예의 더미배선부(26,64)을 형성하기가 곤란하다.
제 1 및 제 2 실시예의 배선구조가 적용될 수 없는 경우에도 제 3 실시예의 배선구조가 적합하게 적용될 수 있다.
도 4a 및 도 4b에 도시된 제 3 실시예의 배선구조(90)는, 기초절연막(12), 기초절연막(12)위에 형성된 제 1 층 서브젝트배선(14), 제 1 층 서브젝트배선(14)위에 형성되고 제 1 층 서브젝트배선(14)과 수직하게 연장된 제 2 층배선(16), 그리고 제 1 층 서브젝트배선(14)의 바로 위로 연장되고 제 1 층 서브젝트배선(14)보다 큰 폭을 갖는 제 3 층배선(18)을 포함한다.
제 1 층 서브젝트배선(14)와 제 2 층배선(16)사이에는 제 1 층간절연막(20)이 형성된다. 제 2 층배선(16)과 제 3 층배선(18)사이에는 제 2 층간절연막(22)이 형성되고, 제 3 층배선(18)상에는 보호막(24)이 형성된다.
제 1 실시예와 유사하게 제 3 실시예의 배선구조(90)에서는, EB테스터를 사용하여 제 1 층 서브젝트배선(14)를 관측하기가 곤란하기 때문에, 제 1 및 제 2의 제 1 층간절연막(20,22)을 관통하는 더미배선부(92)이 제 1 층 서브젝트배선(14)의 일부분을 제 2 층간절연막(22)상으로 끌어올린다. 제 1 층 서브젝트배선(14)의 검사부로서, 제 2 층간절연막(22)상에 긴 검사배선(94)이 배치되고, 이는 제 3 층배선(18)과 분리된다.
더미배선부(92)은 제 1 층 서브젝트배선(14)을 적소의 위치에서 분할되고, 분할된 제 1 층 서브젝트배선들(14)의 양 대향부분은 동일한 수평방향에 대해 직각으로 구부러져, 2개의 확장단부(96,98)를 형성하고, 이들는 제 2 층간절연막(22)상의 긴 검사배선(94)에 접속된다.
도 4b에 도시된 바와 같이, 더미배선부(92)은 제 1 층 서브젝트배선(14)의 각 확장단부(96,98) 바로 위의 제 1 층간절연막(20)상에 형성된 릴레이패드(100,102)를 포함한다. 이 릴레이패드(100,102)는, 각각 두 개의 제 1 플러그(104,106)를 통해서 제 1 층 서브젝트배선(14)의 각 확장단부(96,98)에 연결된다. 긴 검사배선(94)은, 각각 제 2 층간절연막(22)을 관통하는 두 개의 제 2 플러그(108,110)를 통해 릴레이패드(100,102)에 연결된다.
릴레이패드(100,102)는, 제 2 층배선(16)과 동일한 배선재질, 예컨대 알루미늄합금으로 형성될 수 있고, 동일한 배선형성단계에서 동시에 형성될 수 있으며. 긴 검사배선(94)과 제 3 층배선(18)도 마찬가지이다.
제 3 실시예의 배선구조(90)에 따르면, 수행될 수 없었던 제 1 층 서브젝트배선(14)의 전위 또는 전압측정이, EB테스터를 사용하여 보호막(24)의 요철을 모니터하여 긴 검사배선(94)을 관측함으로써 수행될 수 있다.
수정된 더미배선부(92a)을 갖는 도 4c에 도시된 제 3 실시예의 수정된 구조(90a)에 있어서, 긴 검사배선(96)과 확장단부(96,98)는, 릴레이패드를 형성하지 않고, 제 1 층간절연막(20)과 제 2 층간절연막(22)을 관통하는 두 개의 플러그(202,203)에 의해 서로 접속될 수 있다. 또한, 이 구조(90a)에서, 릴레이패드를 갖는 구조와 유사한 기능을 갖는 배선구조가 얻어질 수 있다.
제 4 실시예
평행한 제 1 층배선(l4,14-1,14-2,14-3,14-4)은 도 1에 도시된 바와 같이 EB테스터로 관측할 때, 상기 5개의 제 1 층배선의 바로 위에는 배선이 존재하지 않는 반도체장치의 특정한 배선구조로 밀집하여 형성될 수 있다. 상기 5개의 제 1 층배선중에서 밝게 표시되는 하나이상의 배선이 관측될 수 있더라도, 표면의 요철이 없는 것이 어둡게 표시된 배선을 볼 수 없게 하기 때문에, 상기 5개중에서 어느 것이 밝게 표시되는 지를 확인하는 것이 곤란하다.
제 4 실시예는 상술한 문제점에 대응하는 배선구조이다.
도 5a 및 도 5b에 도시된 제 4 실시예의 배선구조(120)는, 기초절연막(42), 기초절연막(42)상에 형성된 제 1 층 서브젝트배선(44), 제 1 층 서브젝트배선(14)에 평행하게 연장된 제 1 층배선(44-1,44-2,44-3,44-4), 제 1 층 서브젝트배선(44)상에 형성되고 제 1 층 서브젝트배선(44)에 평행하게 연장된 제 2 층배선(46), 제 1 층 서브젝트배선(44)에 평행하게 연장된 제 3 층배선(48), 제 2 층배선(46)에 평행하게 연장된 제 4 층배선(50), 그리고 제 3 층배선(48)에 평행하게 연장된 제 5 층배선(52)을 포함한다.
대응 인접배선들 사이에는 제 1, 제 2, 제 3, 그리고 제 4 층간절연막(54,56,58,60)이 형성되고, 제 4 층간절연막(60)상에는 제 1 층배선(44,44-1,44-2,44-3,44-4)에 대응하는 볼록부(204,204-1,204-2,204-3,204-4)가 형성된다. 제 5 층간절연막(52)상에는 보호막(62)이 형성된다.
제 4 층간절연막(60)상의 볼록부형성은 반도체기판 또는 보호막(62)의 표면상에 제 1 층배선(44,44-1,44-2,44-3,44-4)에 대응하는 볼록부(206,206-1,206-2,206-3,206-4)를 형성한다.
EB테스터로 관측할 때, 반도체장치의 표면상의 볼록부(206,206-1,206-2,206-3,206-4)에 의해 제 1 층배선(44,44-1,44-2,44-3,44-4)의 위치가 인식될 수 있기 때문에, 5개의 제 1 층배선중의 어느하나가 밝게 표시되는 경우에, 어느 배선이 밝게 표시되는 지가 용이하게 확인될 수 있다.
제 5 실시예
제 5 실시예의 배선구조는 하층배선의 전위가 측정되기 어려운 문제점이 발생하는 경우에 대응할 수 있다. 이 문제점은, 제 4 실시예에서, 관측되는 하층배선으로부터 방출되는 이차전자의 수가 복수의 층간절연막을 통과한 후에 감소되어, 과도하게 적은 수가 반도체장치의 표면에 도달할 때 발생한다.
도 6a 및 도 6b에 도시된 바와 같이, 제 5 실시예의 배선구조(130)는 도 5a 및 도 5b의 배선구조에 추가하여 더미배선부(140,140-1,140-2,140-3,140-4)을 포함한다. 더미배선부(140,140-1,140-2,140-3,140-4)은 제 1, 제 2, 제 3, 그리고 제 4 층간절연막(54,56,58,60)을 관통하여 제 1 층배선(44,44-1,44-2,44-3,44-4)에 각각 연결된다. 이의 검사부로서, 검사패드(150,150-1,150-2,150-3,150-4)가 제 1 층배선(44,44-1,44-2,44-3,44-4)의 바로 위에 형성된다.
더미배선부(140,140-1,140-2,140-3,140-4)은 제 1 층배선(44,44-1,44-2,44-3,44-4)의 바로 위에 제 1 릴레이패드(68,68-1,68-2,68-3,68-4)를 각각 포함한다.
제 1 층배선(44,44-1,44-2,44-3,44-4)은 제 1 플러그(74,74-1,74-2,74-3,74-4)를 통해 제 1 릴레이패드(68,68-1,68-2,68-3,68-4)에 각각 연결된다. 제 1 릴레이패드(68,68-1,68-2,68-3,68-4)는 제 2 릴레이패드(80,80-1,80-2,80-3,80-4)를 통해 검사패드(150,150-1,150-2,150-3,150-4)에 각각 연결된다.
제 1 릴레이패드(68,68-1,68-2,68-3,68-4)와 검사패드(150,150-1,150-2,150-3,150-4)는, 예컨대 제 2 층배선(46)과 제 3 층배선(48)과 동일한 배선재료, 예컨대 알루미늄합금으로 형성될 수 있고, 동일한 배선형성단계들에서 동시에 형성될 수 있다.
제 5 실시예의 배선구조(130)에서, 제 4 층간절연막(60)상에 제 1 층배선(44,44-1,44-2,44-3,44-4)에 대응하는 오목부(207,207-1,207-2,207-3,207-4)가 각각 형성되기 때문에, 반도체장치 또는 보호막(62)의 표면상에 제 1 층배선(44,44-1,44-2,44-3,44-4)에 대응하는 또 다른 오목부(208,208-1,208-2,208-3,208-4)가 형성된다. 반도체장치의 표면상에 형성된 오목부는 제 4 실시예의 반도체장치의 표면에 형성된 볼록부와 유사한 기능, 즉 서브젝트배선을 용이하게 특정화하는 기능을 갖는다.
제 1 층배선(44,44-1,44-2,44-3,44-4)이 반도체장치의 표면부근의 검사패드(150,150-1,150-2,150-3,150-4)로 시프트되어 제 4 실시예와 비교하여 층간절연막내의 이차전자수의 감소가 저하되기 때문에, 제 5 실시예의 배선구조(130)는, EB테스터로 관측할 때, 관측되는 서브젝트배선의 전위를 용이하게 판별하는 효과를 가진다.
도 6c에 도시된 바와 같이, 검사패드(150,150-1,150-2,150-3,150-4)와 제 1 층배선(44,44-1,44-2,44-3,44-4)은, 릴레이패드를 형성하지 않고 제 1 층간절연막(54)과 제 2 층간절연막(56)을 관통하는 플러그(205,205-1,205-2,205-3,205-4)에 의해 서로 접속될 수 있다. 또한, 이 구조(130a)에서, 릴레이패드를 갖는 구조와 유사한 기능을 갖는 배선구조가 얻어질 수 있다.
제 5 실시예에서, 검사패드가 상층으로 시프트될 수 있고, 제 1 층 서브젝트배선을 검사패드로 연결하는 구조가 제 1 및 제 3 실시예와 같이 변경될 수 있다.
상술한 실시예들은 특정한 수의 배선을 갖는 구조에 관해서 설명하였지만, 그 수는 이에 한정되지 않고 배선의 배치도 상술한 실시예들에 한정되지 않는다.
상술한 실시예들은 단지 예를들어 설명한 것이기 때문에, 본 발명은 상술한 실시예들에 한정되지 않으며, 당업자에게는 본 발명의 범위내에서 다양한 변경과 수정이 가능하다.
본 발명의 반도체장치의 배선구조에 따르면, 서브젝트배선에 대응하는 오목부 또는 볼록부가 반도체장치의 표면상에 형성되기 때문에, 오목부의 위치 또는 볼록부의 위치를 EB테스터로 측정함으로써 서브젝트배선의 위치가 용이하게 특정화될 수 있다.
따라서, 동작중의 반도체장치의 배선상태가 EB테스터에 의해 용이하게 그리고 비파괴적으로 관측될 수 있기 때문에, 반도체장치의 불량위치가 신속하게 검출될 수 있다.

Claims (8)

  1. 반도체기판과, 상기 반도체기판상에 형성되고 상부배선층을 포함하는 복수개의 배선층과, 인접하는 두 개의 상기 배선층사이에 각각 배치된 복수개의 층간절연막과, 상기 상부배선층상에 배치된 상부절연막을 구비하고;
    상기 상부절연막은, 상기 배선층들중의 하나의 대응 배선의 부분의 실질적으로 바로 위에 각각 배치된 복수개의 볼록 또는 오목부를 가지며;
    상기 복수개의 볼록 또는 오목부를 제외한 이외의 영역이 평탄한 것을 특징으로 하는 반도체장치.
  2. 반도체기판과, 상기 반도체기판상에 형성되고 상부배선층을 포함하는 복수개의 배선층과, 인접하는 두 개의 상기 배선층사이에 각각 배치된 복수개의 층간절연막과, 상기 상부배선층상에 배치된 상부절연막을 구비하고;
    복수개의 더미배선부는 그 각각이 상기 배선층들 중의 대응배선을 위해 배치되고, 각각의 상기 더미배선부는, 상기 대응 배선 위에 있는 상기 층간절연막 위에 배치된 검사패드와, 상기 검사패드를 상기 대응배선과 연결하는 중계부(extension)를 포함하며;
    상기 검사패드를 구비함으로써, 반도체장치의 평탄한 표면에서 하층배선의 소정부분에 대응하는 볼록 또는 오목부를 독립적으로 마련되며;
    상기 하층배선과 상기 검사패드를 전기적으로 접속하기 위해서, 각 층간절연막을 관통하여 하층배선과 검사패드를 접속하는 것을 특징으로 하는 반도체장치.
  3. 제 2 항에 있어서, 상기 상부절연막은, 실질적으로 상기 검사패드의 바로 위에 배치된 볼록 또는 오목부를 갖는 것을 특징으로 하는 반도체장치.
  4. 제 2 항에 있어서, 상기 검사패드와 상기 상부배선층은 공통층으로 형성되는 것을 특징으로 하는 반도체장치.
  5. 제 2 항에 있어서, 상기 중계부는 상기 층간절연막들중 하나상에 배치되고 상기 검사패드와 상기 대응배선사이에 배치된 릴레이패드를 포함하는 것을 특징으로 하는 반도체장치.
  6. 제 5 항에 있어서, 상기 대응배선과 공통층으로 형성되는 연장부를 추가로 포함하는 것을 특징으로 하는 반도체장치.
  7. 반도체기판과, 상기 반도체기판상에 형성되고 상부배선층을 포함하는 복수개의 배선층과, 인접하는 두 개의 상기 배선층사이에 각각 배치된 복수개의 층간절연막과, 상기 상부배선층상에 배치된 상부절연막을 구비하고;
    복수개의 더미배선부는 그 각각이 상기 배선층들중의 대응배선에 접속된 중계부를 가지며, 각각의 상기 더미배선부는, 상기 상부절연막에 인접한 상기 층간절연막들중의 하나 위에 배치되며;
    상기 상부절연막은 상기 더미배선부에 대응하는 위치에 오목부를 포함하는 것을 특징으로 하는 반도체장치.
  8. 제 7 항에 있어서, 상기 중계부는 상기 층간절연막들중의 하나 위에 배치된 릴레이패드를 포함하는 것을 특징으로 하는 반도체장치.
KR1019990050889A 1998-11-17 1999-11-16 반도체장치의 배선구조 KR100347082B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32691398A JP3230667B2 (ja) 1998-11-17 1998-11-17 半導体装置の配線構造
JP10-326913 1998-11-17

Publications (2)

Publication Number Publication Date
KR20000035508A KR20000035508A (ko) 2000-06-26
KR100347082B1 true KR100347082B1 (ko) 2002-08-03

Family

ID=18193162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990050889A KR100347082B1 (ko) 1998-11-17 1999-11-16 반도체장치의 배선구조

Country Status (3)

Country Link
US (1) US6323556B2 (ko)
JP (1) JP3230667B2 (ko)
KR (1) KR100347082B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472232B2 (ja) * 2002-06-03 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4426166B2 (ja) 2002-11-01 2010-03-03 ユー・エム・シー・ジャパン株式会社 半導体装置の設計方法、半導体装置設計用プログラム、及び半導体装置
WO2007102214A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 半導体装置及びその製造方法
US7902613B1 (en) * 2008-01-28 2011-03-08 Cadence Design Systems, Inc. Self-alignment for semiconductor patterns
JP2012138456A (ja) * 2010-12-27 2012-07-19 Fujitsu Ltd 配線構造、半導体装置及び不良箇所特定方法
JP7134902B2 (ja) * 2019-03-05 2022-09-12 キオクシア株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267295A (ja) * 1992-03-17 1993-10-15 Nec Corp 半導体装置
JPH1032249A (ja) * 1995-12-30 1998-02-03 Hyundai Electron Ind Co Ltd 半導体素子の配線形成方法
JPH10189770A (ja) * 1996-12-25 1998-07-21 Nec Corp 半導体装置
JPH10199882A (ja) * 1997-01-13 1998-07-31 Nec Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136684B1 (en) * 1993-06-01 1998-04-29 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
JPH097373A (ja) * 1995-06-20 1997-01-10 Oki Electric Ind Co Ltd 半導体記憶装置
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
TW388912B (en) * 1996-04-22 2000-05-01 Toshiba Corp Semiconductor device and method of manufacturing the same
US5801093A (en) * 1996-06-13 1998-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Process for creating vias using pillar technology
TW377495B (en) * 1996-10-04 1999-12-21 Hitachi Ltd Method of manufacturing semiconductor memory cells and the same apparatus
JPH113984A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 半導体集積回路装置
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
TW416575U (en) * 1998-06-03 2000-12-21 United Integrated Circuits Corp Bonding pad structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267295A (ja) * 1992-03-17 1993-10-15 Nec Corp 半導体装置
JPH1032249A (ja) * 1995-12-30 1998-02-03 Hyundai Electron Ind Co Ltd 半導体素子の配線形成方法
JPH10189770A (ja) * 1996-12-25 1998-07-21 Nec Corp 半導体装置
JPH10199882A (ja) * 1997-01-13 1998-07-31 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US6323556B2 (en) 2001-11-27
US20010011775A1 (en) 2001-08-09
JP3230667B2 (ja) 2001-11-19
JP2000150599A (ja) 2000-05-30
KR20000035508A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
US6949765B2 (en) Padless structure design for easy identification of bridging defects in lines by passive voltage contrast
US6351516B1 (en) Detection of voids in semiconductor wafer processing
TWI754151B (zh) 晶圓級測試方法及其測試結構
CN105118798B (zh) 电迁移测试结构及测试方法
US7385686B2 (en) Method and apparatus for inspecting semiconductor device
Aton et al. Testing integrated circuit microstructures using charging‐induced voltage contrast
KR100347082B1 (ko) 반도체장치의 배선구조
JPH10318949A (ja) 検査装置および半導体検査方法
US6204075B1 (en) Method of detecting defects in a wiring process
KR0168423B1 (ko) 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치
JP3011173B2 (ja) 半導体装置のホール開口検査方法とそのための装置
CN109698138B (zh) 半导体失效定位测试单元及其失效定位方法
US7592623B2 (en) Semiconductor device including wiring connection testing structure
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
CN108831843B (zh) 漏电测试方法
US5448650A (en) Thin-film latent open optical detection with template-based feature extraction
JPH05144901A (ja) 微細パターンを有するデバイスの不良箇所検出方法
JP4727943B2 (ja) 検査回路およびそれを用いた検査方法、ならびに当該検査回路を含む半導体装置
JPS6041726Y2 (ja) 半導体集積回路装置
EP0237406A2 (en) Electron beam testing of semiconductor wafers
JP2006222207A (ja) 配線パターン及びその検査方法
US6774648B1 (en) Apparatus and methods for optically detecting defects in voltage contrast test structures
JPS592181B2 (ja) パタ−ン検査方法
JP2917948B2 (ja) Lsi短絡不良検出方法
Mahant‐Shetti et al. Microstructure isolation testing using a scanning electron microscope

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee