JP2000150599A - 半導体装置の配線構造 - Google Patents

半導体装置の配線構造

Info

Publication number
JP2000150599A
JP2000150599A JP10326913A JP32691398A JP2000150599A JP 2000150599 A JP2000150599 A JP 2000150599A JP 10326913 A JP10326913 A JP 10326913A JP 32691398 A JP32691398 A JP 32691398A JP 2000150599 A JP2000150599 A JP 2000150599A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
interlayer insulating
insulating film
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10326913A
Other languages
English (en)
Other versions
JP3230667B2 (ja
Inventor
Katsuya Izumi
勝也 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32691398A priority Critical patent/JP3230667B2/ja
Priority to KR1019990050889A priority patent/KR100347082B1/ko
Priority to US09/440,710 priority patent/US6323556B2/en
Publication of JP2000150599A publication Critical patent/JP2000150599A/ja
Application granted granted Critical
Publication of JP3230667B2 publication Critical patent/JP3230667B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 ＥＢテスタによる観測が容易な構成を備え
た、半導体装置の配線構造を提供する。 【解決手段】 本半導体装置の配線構造は、それぞれ層
間絶縁膜２０、２２を介して形成された複数層の配線１
４、１６、１８を有する。本配線構造は、最上層の配線
１８の下地層である最上の層間絶縁膜２２上に独立して
設けられた検査配線パッド２８と、下層配線１４と検査
配線パッド２８とを電気的に接続するために、層間絶縁
膜２０上にそれぞれ設けられた中継配線パッド３２、及
び、各層間絶縁膜２０、２２を貫通し、下層配線１４と
中継配線パッド３２とを、中継配線パッド３２と検査配
線パッド２８とをそれぞれ接続するコンタクト３４、３
６とを備えている。本配線構造では、電子ビーム検査装
置により検査配線パッド２８を介して下層配線１４を波
形観測することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の配線
構造等に関し、更に詳細には、電子ビーム検査装置によ
り半導体装置の配線構造を観測する際、観測し易い構造
の半導体装置の配線構造等に関するものである。
【０００２】
【従来の技術】半導体装置の微細化及び高集積化に伴
い、半導体装置の配線を含む各部位も微細化し、かつ複
雑化しているために、半導体装置の各部位の検査も益々
難しくなっている。また、検査の種類によっては、半導
体装置を動作させ、動作中の各部位の状態を非破壊的に
検査することが必要である。動作中の半導体装置の各部
位を非破壊的に検査する装置として、従来から、電子ビ
ーム検査装置（以下、簡単にＥＢテスタと略称する）が
使用されている。
【０００３】ＥＢテスタは、動作中の被検半導体装置の
測定箇所に電子ビームを照射したときに発生する二次電
子の照射元への到達量が測定箇所の電位に比例すること
を利用して、真空中で被検半導体装置の配線に電子ビー
ムを照射し、その部分から発生する二次電子のエネルギ
ー変化から配線の電位、ないし電圧を測定する非接触型
の検査装置であって、半導体装置の内部診断のために多
用されるようになっている。例えば、ＭＯＳＦＥＴに局
所的な損傷、ないし破壊が発生した際には、その破壊箇
所に電流が集中し、フォトンが発生するので、これをＥ
Ｂテスタにより検知して、破壊箇所を特定することがで
きる。
【０００４】ＥＢテスタは、被検半導体装置の測定箇所
から放出された数ｅＶの低運動エネルギーを持つ二次電
子量を電圧に変換して測定しており、通常、二次電子像
観測機能と波形測定機能とを有する。二次電子像観測機
能は、被検半導体装置の測定箇所に連続ビームを照射し
てリアルタイム像を観測する機能と、一次電子ビームを
照射してストロボ像を観測する機能とがあり、波形測定
機能は、被検半導体装置の測定箇所に可変位相のパルス
ビームを照射して、二次電子を放出させ、スペクトロメ
ータとの帰還ループを用いて、各位相の電圧を測定する
ことにより波形を求める機能である。ＥＢテスタにより
得た二次電子の像では、高電位領域を暗く、低電位領域
を明るく表示し、波形では、高電位側が上側に表示され
る。また、ＥＢテスタによる観測時に、被検半導体装置
の表面に凹凸があると、照射した１次電子が乱反射され
るので、凹凸に対応した２次電子の像が得られる。
【０００５】
【発明が解決しようとする課題】ところで、半導体装置
の微細化及び高集積化と共に、半導体装置の配線構造
は、図７に示すように、多層配線構造になっている。図
７（ａ）は配線構造の平面図、図７（ｂ）は図７（ａ）
の矢視IV−IVでの配線構造の断面図である。半導体装置
の配線構造１１は、図７に示すように、下地絶縁膜１２
上に形成された第１層の配線１４と、第１層の配線１４
と平行に隣接して延在する第１層の配線１４−１、１４
−２、１４−３、１４−４と第１層の配線１４に直交す
る方向に延在する第２層の配線１６と、第１層の配線１
４の真上に延在し、第１層の配線１４より配線幅の広い
第３層の配線１８とから構成されている。第１層の配線
１４と第２層の配線１６との間には第１層間絶縁膜２０
が、第２層の配線１６と第３層の配線１８との間には、
第２層間絶縁膜２２がそれぞれ形成され、第３層の配線
１８上には保護膜２４が成膜されている。
【０００６】しかし、ＥＢテスタは、被測定箇所に電子
ビームを直接照射する必要があるので、ＥＢテスタによ
り上述の配線構造１１の第１層の配線１４を観測しよう
とすると、次のような理由から、ＥＢテスタによって第
１層の配線１４の電位、従って不具合箇所を特定するこ
とが難しいという問題がある。
【０００７】第１の理由は、多層配線構造では、配線幅
の広い第３層の配線１８が、図７に示すように、層間絶
縁膜を介して第１層の配線１４上に位置する場合、第１
層の配線１４が第３層の配線１８の陰に隠れて、ＥＢテ
スタから電子ビームを第１層の配線１４に照射すること
が、第３層の配線１８に邪魔されて難しく、第１層の配
線１４の電位を観測することができないということであ
る。また、第３層の配線１８が幅広でなくても、二次電
子ビームが第１層の配線１４のものか、第３層の配線１
８のものか判断が難しく、幅広の場合と同様に、第１層
の配線１４の電位を観測ができない。
【０００８】また、第２の理由は、ＥＢテスタの観測で
は、層間絶縁膜の凹凸を利用して層間絶縁膜下の配線経
路をＥＢテスタで追跡しているが、多層配線構造では、
多層配線構造の形成に際して、配線上の層間絶縁膜を平
坦化しているために、層間絶縁膜下の配線をＥＢテスタ
で追跡することが難しいということである。
【０００９】また、第３の理由は、以下の通りである。
いま、第１層の配線１４−２が高電位で、第１層の配線
１４、１４−１、１４−３、１４−４が低電位であると
する。第１層の配線１４−２の電位が明るく表示され、
第１層の配線１４、１４−１、１４−３、１４−４の電
位が暗く表示される。表面が平坦なので、低電位の第１
層の配線が見えないので、明るく表示されている配線
が、第１層の配線１４、１４−１、１４−２、１４−
３、１４−４のうちのどれであるかを特定するのが難し
い。
【００１０】本発明の目的は、ＥＢテスタによる観測及
び位置の特定が容易な構成を備えた、半導体装置の配線
構造を提供し、動作中の半導体装置の配線構造を非破壊
的に検査するには最適な検査装置であるＥＢテスタによ
り半導体装置の配線構造を観測する際、観測し易いよう
にすることである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の配線構造（第１の発明と
言う）は、それぞれ層間絶縁膜を介して形成された複数
層の配線を有する半導体装置の配線構造において、半導
体装置の表面の、下層の配線の所望の部分に対応した位
置に、凹部又は凸部を設け、電子ビーム検査装置により
下層配線を観測できるようにしたことを特徴としてい
る。
【００１２】また、本発明に係る別の半導体装置の配線
構造（第２の発明と言う）は、それぞれ層間絶縁膜を介
して形成された複数層の配線を有する半導体装置の配線
構造において、最上層の配線の下地層である最上の層間
絶縁膜上に独立して設けられた検査配線パッドと、下層
配線と検査配線パッドとを電気的に接続するために、各
層間絶縁膜を貫通し、下層配線と検査配線パッドとを接
続するコンタクトとを備えることによって、半導体装置
の表面の、下層の配線の所望の部分に対応した位置に、
凸部を設け、電子ビーム検査装置により下層配線を観測
できるようにしたことを特徴としている。本発明では、
下層配線の検査用ダミーとして検査配線パッドを最上段
の層間絶縁膜上に形成することにより、電子ビーム検査
装置により検査配線パッドを介して下層配線を観測する
ことができる。
【００１３】本発明に係る別の半導体装置の配線構造
（第３の発明と言う）は、それぞれ層間絶縁膜を介して
形成された複数層の配線を有する半導体装置の配線構造
において、所定位置で分断されている下層配線と、最上
層の配線の下地層である最上の層間絶縁膜上に独立して
設けられた検査冗長配線と、分断された下層配線を検査
冗長配線を介して電気的に接続するために、各層間絶縁
膜を貫通し、下層配線と検査冗長配線とを接続するコン
タクトとを備えることによって、半導体装置の表面の、
下層の配線の所望の部分に対応した位置に、凸部を設
け、電子ビーム検査装置により下層配線を観測できるよ
うにしたことを特徴としている。本発明では、下層配線
の検査用ダミーとして独立の検査冗長配線を最上段の層
間絶縁膜上に形成することにより、電子ビーム検査装置
により検査冗長配線を介して下層配線を観測することが
できる。第２の発明は、配線構造が多層の配線により構
成されているために、第１の発明の検査配線パッド及び
中継配線パッドを形成する余地が少ない場合等に、好適
であって、自在に下層配線を適所に引き回して、そこで
分断し、検査ダミー配線を形成することにより、本発明
の目的を達成することができる。
【００１４】半導体装置の配線構造の各層の配線は、層
間絶縁膜の上下の配線の長手方向が相互に交差するよう
に配線されているので、第２の発明に係る半導体装置の
配線構造では、実際には、検査ダミー配線は、下層配線
の長手方向に交差する方向よりは寧ろ、下層配線の長手
方向に沿って設けられている。
【００１５】上述の発明で、下層配線は、被測定対象の
配線を意味し、下層配線から最上層の配線までの配線層
数には制約はない。例えば、配線層数が５層のとき、下
層配線が第１層の配線でも、第４層の配線でも良い。ま
た、下層配線の配線材料には制約は無く、例えばＡｌ金
属単独、Ｃｕ金属単独、Ａｌ合金、Ｃｕ合金、及びポリ
シリコンのいずれでも良い。また、中継配線パッドの大
きさは、コンタクトと接続できる大きさであれば良く、
また、検査配線パッド又は検査ダミー配線の大きさはＥ
Ｂテスタによる観測ができる大きさであれば良い。
【００１６】各中継配線パッドの配置は自由であって、
その中継パッドの下地層間絶縁膜上に形成された配線の
配線密度の小さい領域に形成されている。これにより、
各層の配線のレイアウトに支障を来さないようにしてい
る。尚、第２の発明では、同じ層間絶縁膜上の中継配線
パッドが相互に接触しないように、大きさ及び配置を決
める。また、本発明の半導体装置の配線構造では、各層
間絶縁膜は平坦化処理が施され、各層間絶縁膜の上面は
平坦な面になっていても、電子ビーム検査装置により制
約無く下層配線を観測することができる。
【００１７】本発明の好適な実施態様では、各中継パッ
ドは、中継配線パッドが形成されている層間絶縁膜上の
配線と同じ配線材料で形成されており、また検査配線パ
ッド又は検査ダミー配線は、最上層の配線と同じ配線材
料で形成されている。これにより、各層の配線と同じ配
線形成工程で、中継配線パッド及び検査配線パッド又は
検査ダミー配線を形成することができる。
【００１８】また、本発明に係る更に別の半導体装置の
配線構造は、最上層の配線の下地層である、最上の層間
絶縁膜に凹部又は凸部を設けることによって、半導体装
置の表面の、下層の配線の所望の部分に対応した位置
に、凹部又は凸部を設け、電子ビーム検査装置により下
層配線を観測できるようにしたことを特徴としている。
【００１９】また、本発明に係る半導体装置の配線構造
の形成方法は、中継配線パッドが形成されている層間絶
縁膜上の配線の形成工程で、層間絶縁膜上の配線と同時
に各中継配線パッドを形成し、最上層の配線の形成工程
で、最上層の配線と同時に、検査配線パッド又は検査冗
長配線を形成することを特徴としている。
【００２０】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例１ 本実施形態例は、第２の発明に係る半導体装置の配線構
造の実施形態の一例であって、図１は本実施形態例の半
導体装置の配線構造の平面図であり、図２（ａ）及び
（ｂ）は、それぞれ、図１に示した半導体装置の配線構
造の矢視Ｉ−Ｉでの断面図である。本実施形態例の配線
構造１０は、図１に示すように、下地絶縁膜１２上に形
成された第１層の配線１４と、第１層の配線１４に直交
する方向に延在する第２層の配線１６と、第１層の配線
１４の真上に延在し、第１層の配線１４より配線幅の広
い第３層の配線１８とから構成されている。第１層の配
線１４と第２層の配線１６との間には第１層間絶縁膜２
０が、第２層の配線１６と第３層の配線１８との間に
は、第２層間絶縁膜２２がそれぞれ形成され、第３層の
配線１８上には保護膜２４が成膜されている。
【００２１】本実施形態例の配線構造１０では、第１層
の配線１４をＥＢテスタで観測しようとしても、第１層
の配線１４が第３層の配線１８の下に隠れているので、
電子ビームを照射することができないし、また二次電子
ビームも第３層の配線１８に衝突してＥＢテスタに到達
しない。そこで、本実施形態例の配線構造１０では、図
１に示すように、第１層の配線１４と導通するダミー配
線部２６が、第１及び第２層間絶縁膜２０、２２を貫通
して形成され、第１層の配線１４の被検部として、第２
層間絶縁膜２２上で第３層の配線１８を邪魔しない位置
に検査配線パッド２８を備えている。
【００２２】ダミー配線部２６は、第１層の配線１４か
ら分岐、延長して、検査配線パッド２８の真下に設けら
れた冗長部３０と、冗長部３０の真上で第１層間絶縁膜
２０上に設けられた中継配線パッド３２とを備えてい
る。中継配線パッド３２は第１層間絶縁膜２０を貫通す
る第１コンタクト３４により冗長部３０に接続され、検
査配線パッド２８は第２層間絶縁膜２２を貫通する第２
コンタクト３６により中継配線パッド３２に接続されて
いる。
【００２３】冗長部３０は第１層の配線１４と、中継配
線パッド３２は第２層の配線１６と、検査配線パッド２
８は第３層の配線１８とそれぞれ同じ配線材料、例えば
Ａｌ合金で同じ配線工程で一緒に形成される。
【００２４】本実施形態例の配線構造１０では、ＥＢテ
スタによって保護膜２４の凹凸を追跡して検査配線パッ
ド２８を観測することにより、従来の配線構造では測定
が困難であった第１層の配線１４の電位、電圧を測定す
ることができる。なお、図２（ｂ）に示すように、中継
配線パッドを設けずに、第１層間絶縁膜２０、及び第２
層間絶縁膜２２を貫通するコンタクト２００により、検
査配線パッド２８と冗長部３０とを持続することも可能
であり、この構成においても、中継パッドを設けた場合
と同じ機能を有する配線構造を得ることができる。
【００２５】実施形態例２ 本実施形態例は、第３の発明に係る半導体装置の配線構
造の実施形態の別の例であって、図３は本実施形態例の
半導体装置の配線構造の平面図であり、図４（ａ）及び
（ｂ）は、それぞれ、図３に示した半導体装置の配線構
造の矢視II−IIでの断面図である。本実施形態例の配線
構造４０は、図２に示すように、下地絶縁膜４２上に形
成された第１層の配線４４と、第１層の配線４４に直交
する方向に延在する第２層の配線４６と、第１層の配線
４４の真上でなく側方を第１層の配線４４と平行に延在
する第３層の配線４８と、第２層の配線４６と平行に延
在する第４層の配線５０と、第３層の配線４８と平行に
延在する第５層の配線５２とから構成されている。各配
線との間には、第１、第２、第３、及び第４層間絶縁膜
５４、５６、５８、６０が、それぞれ形成され、第５層
の配線５２上には保護膜６２が成膜されている。
【００２６】本実施形態例の配線構造４０では、第１層
の配線４４をＥＢテスタで観測しようとしても、第１層
の配線４４が深部に延在しているので、保護膜６２、第
１層間絶縁膜５４等の凹凸を追跡して第１層の配線４４
の所在を検出することができない。従って、電子ビーム
を照射することができない。そこで、本実施形態例の配
線構造４０では、図２に示すように、第１層の配線４４
と導通するダミー配線部６４が、第１から第４層間絶縁
膜５４〜６０を貫通して形成され、第１層の配線４４の
被検部として、第１層の配線４４の真上に検査配線パッ
ド６６を備えている。
【００２７】ダミー配線部６４は、第１層の配線４４の
真上で第１層間絶縁膜５４上に設けられた第１中継配線
パッド６８と、第１中継配線パッド６８の真上で第２層
間絶縁膜５６上に設けられた第２中継配線パッド７０
と、第２中継配線パッド７０の真上で第３層間絶縁膜５
８上に設けられた第３中継配線パッド７２とを備えてい
る。第１層の配線４４、第１、第２、及び第３中継配線
パッド６８、７０、及び７２は、その上の第１、第２、
及び第３中継配線パッド６８、７０、７２、及び検査配
線パッド６６に、それぞれ、コンタクト７４、７６、７
８、及び８０によって接続されている。
【００２８】中継配線パッド６８、７０、７２及び検査
配線パッド６６は、それぞれ、第２層の配線４６、第３
層の配線４８、第４層の配線５０及び第５層の配線５２
とそれぞれ同じ配線材料、例えばＡｌ合金で、同じ配線
工程で一緒に形成されている。
【００２９】本実施形態例の配線構造４０では、ＥＢテ
スタによって検査配線パッド６６を観測することによ
り、従来の配線構造では測定できなかった第１層の配線
４４の電位、電圧を測定することができる。なお、図４
（ｂ）に示すように、中継配線パッドを設けずに、第１
層間絶縁膜５４、第２層間絶縁膜５６、第３層間絶縁膜
５８、及び第４層間絶縁膜６０を貫通するコンタクト２
０１により、検査配線パッド６６と第１層の配線４４と
を接続することも可能であり、この構成においても中継
配線パッドを設けた場合と同じ機能を有する配線構造を
得ることができる。
【００３０】実施形態例３ 本実施形態例は、第４の発明に係る半導体装置の配線構
造の実施形態の一例であって、図５は本実施形態例の半
導体装置の配線構造の平面図、及び図６（ａ）は図５に
示した半導体装置の配線構造の矢視III −III での断面
図である。半導体装置の配線構造の中には、仮に実施形
態例１と同様に第１層の配線１４、第２層の配線１６及
び第３層の配線１８を有する配線構造であっても、実施
形態例１を適用できないような場合がある。例えば、第
２層の配線及び第３層の配線の配線密度が高く、実施形
態例１のダミー配線部２６を適所に形成できない場合が
それに相当する。特に、配線層の層数が多い場合には、
実施形態例１のダミー配線部２６のようなダミー配線
部、或いは実施形態例２のダミー配線部６４のようなダ
ミー配線部を形成することが難しいことが多い。本実施
形態例の配線構造９０は、上述のように、実施形態例１
及び２を適用できない場合の配線構造である。
【００３１】本実施形態例の配線構造９０は、図３に示
すように、下地絶縁膜１２上に形成された第１層の配線
１４と、第１層の配線１４に直交する方向に延在する第
２層の配線１６と、第１層の配線１４の真上に延在し、
第１層の配線１４より配線幅の広い第３層の配線１８と
から構成されている。第１層の配線１４と第２層の配線
１６との間には第１層間絶縁膜２０が、第２層の配線１
６と第３層の配線１８との間には、第２層間絶縁膜２２
がそれぞれ形成され、第３層の配線１８上には保護膜２
４が成膜されている。
【００３２】本実施形態例の配線構造９０では、実施形
態例１と同様に、第１層の配線１４をＥＢテスタで観測
することが難しいので、図３に示すように、第１層の配
線１４を部分的に第２層間絶縁膜２２上に引き上げるダ
ミー配線部９２が、第１及び第２層間絶縁膜２０、２２
を貫通して形成され、第１層の配線１４の被検部とし
て、第２層間絶縁膜２２上で第３層の配線１８を邪魔し
ない位置に検査冗長配線９４を備えている。
【００３３】ダミー配線部９２は、第１層の配線１４を
適所で分断して、かつ側方に延長して形成された２個の
端部９６、９８を第２層間絶縁膜２２上で検査冗長配線
９４に接続する冗長構造になっている。ダミー配線部９
２は、図３に示すように、第１層の配線１４の各端部９
６、９８の真上の第１層間絶縁膜２０上にそれぞれ設け
られた中継配線パッド１００、１０２とを備えている。
中継配線パッド１００、１０２は、第１層間絶縁膜２０
を貫通する２本の第１コンタクト１０４、１０６によ
り、それぞれ、第１層の配線１４の端部９６、９８に接
続され、検査冗長配線９４は、第２層間絶縁膜２２を貫
通する２本の第２コンタクト１０８、１１０により、そ
れぞれ、中継配線パッド１００、１０２に接続されてい
る。
【００３４】中継配線パッド１００、１０２は第２層の
配線１６と、検査冗長配線９４は第３層の配線１８とそ
れぞれ同じ配線材料、例えばＡｌ合金で、同じ配線工程
で一緒に形成される。
【００３５】本実施形態例の配線構造９０では、ＥＢテ
スタによって保護膜２４の凹凸を追跡して検査冗長配線
９４を観測することにより、従来の配線構造では測定で
きなかった第１層の配線１４の電位、電圧を測定するこ
とができる。なお、図６（ｂ）に示すように、中継配線
パッドを設けずに、第１層間絶縁膜２０及び第２層間絶
縁膜２２絶縁膜６０を貫通する２本のコンタクト２０
２、２０３により、検査冗長配線９４と第１層の配線１
４の端部９６、９８とを接続することも可能であり、こ
の構成においても中継配線パッドを設けた場合と同じ機
能を有する配線構造を得ることができる。
【００３６】実施形態例４ 本実施形態例は、第１の発明に係る半導体装置の配線構
造の実施形態の一例であって、図８は本実施形態例の半
導体装置の配線構造の平面図であり、図９は、図８に示
した半導体装置の配線構造の矢視Ｖ−Ｖでの断面図であ
る。半導体装置の配線構造の中には、図７に示す第１層
の配線１４、１４−１、１４−２、１４−３、１４−４
のように配線が密集して平行して形成されている場合が
ある。この場合には、ＥＢテスタを用いての観測時に、
上記５本の配線の直上に配線がなく、上記５本の配線の
どれかが明るく表示されているのが観測できたとして
も、表面の凹凸がないために、暗く表示されている配線
は見えないので、上記５本の配線のうちのどれが明るく
表示されているのかを特定するのが難しい。
【００３７】本実施形態例は上述した問題に対応する配
線構造である。本実施形態例の配線構造１２０は、図８
に示すように、下地層間膜４２上に生成された第１層の
配線４４と、第１層の配線４４と平行に隣接して延在す
る第１層の配線４４−１、４４−２、４４−３、４４−
４と、第１層の配線４４と直交する方向に延在する第２
層の配線４６と、第１層の配線４４と平行に延在する第
３層の配線４８と、第２層の配線４６と平行に延在する
第４層の配線５０と、第３層の配線４８と平行に延在す
る第５層の配線５２とから構成されている。各配線との
間には、第１、第２、第３、及び第４層間絶縁膜５４、
５６、５８、６０がそれぞれ形成され、第４層間絶縁膜
６０には第１層の配線４４、４４−１、４４−２、４４
−３、４４−４に対応する凸部２０４、２０４−１、２
０４−２、２０４−３、２０４−４がそれぞれ設けられ
ている。第５層の配線５２上には保護膜６２が成膜され
ている。
【００３８】本実施形態例の配線構造１２０では、第４
層間絶縁膜６０に第１層の配線４４、４４−１、４４−
２、４４−３、４４−４に対応する凸部２０４、２０４
−１、２０４−２、２０４−３、２０４−４が設けられ
ているので、半導体装置の表面には第１層の配線４４、
４４−１、４４−２、４４−３、４４−４に対応する凸
部２０６、２０６−１、２０６−２、２０６−３、２０
６−４がそれぞれ形成される。
【００３９】ＥＢテスタを用いての観測時に、半導体装
置の表面の凸部２０６、２０６−１、２０６−２、２０
６−３、２０６−４により第１層の配線４４、４４−
１、４４−２、４４−３、４４−４の位置を認識できる
ので、第１層の配線４４、４４−１、４４−２、４４−
３、４４−４のうちのいずれか１本が明るく表示されて
いるときに、どの配線が明るく表示されているのかを容
易に特定することができる。
【００４０】実施形態例５ 本実施形態例は、第１の発明に係る半導体装置の配線構
造の実施形態の一例であって、図１０は本実施形態例の
半導体装置の配線構造の平面図であり、図１１及び図１
２は、図１０に示した半導体装置の配線構造の矢視Ｖ−
Ｖでの断面図である。本実施形態例は、実施形態例４に
おいて、観測対象の下層の配線が放出する２次電子の数
が複数の層間絶縁膜を通過する際に減衰して、半導体装
置の表面に到達するときには非常に少なくなってしま
い、下層の配線の電位状態を２次電子強度で判別しがた
い、という問題が生じたときに対応できる配線構造であ
る。
【００４１】本実施形態例の配線構造１３０は、図１０
に示すように、配線構造１２０（図８参照）にダミー配
線部１４０、１４０−１、１４０−２、１４０−３、１
４０−４を設けたものであり、第１層の配線４４、４４
−１、４４−２、４４−３、４４−４とそれぞれ導通す
るダミー配線部１４０、１４０−１、１４０−２、１４
０−３、１４０−４が、第１、第２、第３、及び第４層
間絶縁膜５４、５６、５８、６０を貫通して形成され、
第１層の配線４４、４４−１、４４−２、４４−３、４
４−４の被検部として、第１層の配線４４、４４−１、
４４−２、４４−３、４４−４の真上に検査配線パッド
１５０、１５０−１、１５０−２、１５０−３、１５０
−４をそれぞれ備えている。
【００４２】ダミー配線部１４０、１４０−１、１４０
−２、１４０−３、１４０−４は、第１層の配線４４、
４４−１、４４−２、４４−３、４４−４の真上で第１
層間絶縁膜５４上にそれぞれ設けられた第１中継配線パ
ッド６８、６８−１、６８−２、６８−３、６８−４を
備えている。第１層の配線４４、４４−１、４４−２、
４４−３、４４−４及び第１中継配線パッド６８、６８
−１、６８−２、６８−３、６８−４はその上の第１中
継配線パッド６８、６８−１、６８−２、６８−３、６
８−４及び検査配線パッド１５０、１５０−１、１５０
−２、１５０−３、１５０−４にそれぞれ、コンタクト
７４、７４−１、７４−２、７４−３、７４−４、８
０、８０−１、８０２、８０−３、８０−４によって接
続されている。
【００４３】第１中継配線パッド６８、６８−１、６８
−２、６８−３、６８−４及び検査配線パッド１５０、
１５０−１、１５０−２、１５０−３、１５０−４は第
２層の配線４６、第３層の配線４８とそれぞれ同じ配線
材料、例えばＡｌ合金で同じ配線工程で一緒に形成され
ている。また、本実施形態例の配線構造１３０は、第４
層間絶縁膜６０に第１層の配線４４、４４−１、４４−
２、４４−３、４４−４に対応する凹部２０７、２０７
−１、２０７−２、２０７−３、２０７−４が設けられ
ているので、半導体装置の表面には第１層の配線４４、
４４−１、４４−２、４４−３、４４−４に対応する凹
部２０８、２０８−１、２０８−２、２０８−３、２０
８−４がそれぞれ形成される。半導体装置の表面に形成
された凹部は、実施形態例４において半導体装置の表面
に形成された凸部と同じ機能、すなわち下層配線の特定
を容易にするという機能を有する。
【００４４】本実施形態例の配線構造１３０では、ＥＢ
テスタを用いての観測時に、観測対象の第１層の配線４
４、４４−１、４４−２、４４−３、４４−４の被検部
を半導体装置の表面に近い検査配線パッド１５０、１５
０−１、１５０−２、１５０−３、１５０−４にしてい
るので、層間絶縁膜中で減衰する２次電子数が実施形態
例４と比較して減るので、観測対象の下層の配線の電位
状態を判別しやすいという効果がある。
【００４５】なお、図１２に示すように、中継配線パッ
ドを設けずに、第１層間絶縁膜５４及び第２層間絶縁膜
５６を貫通するコンタクト２０５、２０５−１、２０５
−２、２０５−３、２０５−４により、検査配線パッド
１５０、１５０−１、１５０−２、１５０−３、１５０
−４と第１層の配線４４、４４−１、４４−２、４４−
３、４４−４とをそれぞれ接続することも可能であり、
この構成においても中継配線パッドを設けた場合と同じ
機能を有する配線構造を得ることができる。また、本実
施形態例において、検査配線パッドをさらに上の層に持
ってくることも可能であり、さらに、検査配線パッドへ
の引き出し方法についても、実施形態例１や実施形態例
３のような引き出し方を適用することも可能である。
【００４６】上述の実施形態例では、特定の配線層数の
配線構造を例にして説明したが、配線層の数は、これに
限らず任意であって、また、配線の配置も上述の実施形
態例の例に限らない。
【００４７】
【発明の効果】本発明によれば、下層配線と導通し、か
つ最上の層間絶縁膜上に形成された検査配線パッド、又
は下層配線を部分的に最上の層間絶縁膜上に引き上げた
検査ダミー配線を下層配線の被検部として備えているの
で、ＥＢテスタにより検査配線パッド又は検査ダミー配
線を介して下層配線を確実に安定して観測することがで
きる。また、本発明によれば、下層配線に対応する凹部
又は凸部を半導体装置の表面に設けているので、ＥＢテ
スタを用いての観測時に、下層配線の位置の特定が容易
になるという特徴を有している。よって、本発明に係る
配線構造を備える半導体装置であれば、半導体装置の動
作中に電子ビーム検査装置により非破壊的に配線の動作
状況を容易に観測することができ、不具合箇所を迅速に
検出することができる。
【図面の簡単な説明】
【図１】実施形態例１の半導体装置の配線構造の平面図
である。
【図２】図２（ａ）及び（ｂ）は、それぞれ、図１に示
した半導体装置の配線構造の矢視Ｉ−Ｉでの断面図であ
る。
【図３】実施形態例２の半導体装置の配線構造の平面図
である。
【図４】図４（ａ）及び（ｂ）は、それぞれ、図３に示
した半導体装置の配線構造の矢視II−IIでの断面図であ
る。
【図５】実施形態例３の半導体装置の配線構造の平面図
である。
【図６】図６（ａ）及び（ｂ）は、それぞれ、図５に示
した半導体装置の配線構造の矢視III −III での断面図
である。
【図７】図７（ａ）は課題を説明するための半導体装置
の配線構造の一例の平面図、であり図７（ｂ）は図７
（ａ）に示した半導体装置の配線構造の矢視IV−IVでの
断面図である。
【図８】実施形態例４の半導体装置の配線構造の平面図
である。
【図９】図８に示した半導体装置の配線構造の矢視Ｖ−
Ｖでの断面図である。
【図１０】実施形態例５の半導体装置の配線構造の平面
図である。
【図１１】図１０に示した半導体装置の配線構造の矢視
IV−IVでの断面図である。
【図１２】図１０に示した半導体装置の別の配線構造の
矢視IV−IVでの断面図である。
【符号の説明】
１０ 実施形態例１の配線構造 １０ａ 実施形態例１の配線構造の別の例 １２ 下地絶縁膜 １４ 第１層の配線 １６ 第２層の配線 １８ 第３層の配線 ２０ 第１層間絶縁膜 ２２ 第２層間絶縁膜 ２４ 保護膜 ２６ ダミー配線部 ２６ａ ダミー配線部 ２８ 検査配線パッド ３０ 冗長部 ３２ 中継配線パッド ３４ 第１コンタクト ３６ 第２コンタクト ４０ 実施形態例２の配線構造 ４０ａ 実施形態例２の配線構造の別の例 ４２ 下地絶縁膜 ４４ 第１層の配線 ４６ 第２層の配線 ４８ 第３層の配線 ５０ 第４層の配線 ５２ 第５層の配線 ５４、５６、５８、６０ 第１、第２、第３、第４層間
絶縁膜 ６２ 保護膜 ６４ ダミー配線部 ６４ａ ダミー配線部 ６６ 検査配線パッド ６８、７０、７２ 第１、第２、第３中継配線パッド ７４、７６、７８、８０ コンタクト ９０ 実施形態例３の配線構造 ９０ａ 実施形態例３の配線構造の別例 ９２ ダミー配線部 ９２ａ ダミー配線部 ９４ 検査ダミー配線 ９６、９８ 第１層の配線の２個の端部 １００、１０２ 中継配線パッド １０４、１０６ 第１のコンタクト １０８、１１０ 第２のコンタクト １２０ 実施形態例４の配線構造 ２０４、２０６ 凸部 １３０ 実施形態例５の配線構造 １３０ａ 実施形態例５の配線構造の別の例 １４０、１４０−１ ダミー配線部 １４０ａ、１４０−１ａ ダミー配線部 １５０ 検査配線パッド ２０５ コンタクト ２０８ 凹部

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 それぞれ層間絶縁膜を介して形成された
    複数層の配線を有する半導体装置の配線構造において、 半導体装置の表面の、下層の配線の所望の部分に対応し
    た位置に、凹部又は凸部を設け、電子ビーム検査装置に
    より下層配線を観測できるようにしたことを特徴とする
    半導体装置の配線構造。
  2. 【請求項２】 それぞれ層間絶縁膜を介して形成された
    複数層の配線を有する半導体装置の配線構造において、 最上層の配線の下地層である最上の層間絶縁膜上に独立
    して設けられた検査配線パッドと、 下層配線と検査配線パッドとを電気的に接続するため
    に、各層間絶縁膜を貫通し、下層配線と検査配線パッド
    とを接続するコンタクトとを備えることによって、半導
    体装置の表面の、下層の配線の所望の部分に対応した位
    置に、凸部を設け、電子ビーム検査装置により下層配線
    を観測できるようにしたことを特徴とする半導体装置の
    配線構造。
  3. 【請求項３】 各層間絶縁膜上に中継配線パッドを設
    け、前記下層配線と前記検査配線パッドとを中継配線パ
    ッドを介して電気的に接続することを特徴とする請求項
    ２に記載の半導体装置の配線構造。
  4. 【請求項４】 それぞれ層間絶縁膜を介して形成された
    複数層の配線を有する半導体装置の配線構造において、 所定位置で分断されている下層配線と、 最上層の配線の下地層である最上の層間絶縁膜上に独立
    して設けられた検査冗長配線と、 分断された下層配線を検査冗長配線を介して電気的に接
    続するために、各層間絶縁膜を貫通し、下層配線と検査
    冗長配線とを接続するコンタクトとを備えることによっ
    て、半導体装置の表面の、下層の配線の所望の部分に対
    応した位置に、凸部を設け、電子ビーム検査装置により
    下層配線を観測できるようにしたことを特徴とする半導
    体装置の配線構造。
  5. 【請求項５】 前記検査冗長配線は、前記下層配線の長
    手方向に沿って設けられていることを特徴とする請求項
    ４に記載の半導体装置の配線構造。
  6. 【請求項６】 各層間絶縁膜上に中継配線パッドを設
    け、前記分断された下層配線と前記検査冗長配線とを中
    継配線パッドを介して電気的に接続することを特徴とす
    る請求項４又は５に記載の半導体装置の配線構造。
  7. 【請求項７】 検査配線パッド又は検査冗長配線は、最
    上層の配線の配線密度の低い領域に設けられていること
    を特徴とする請求項２から請求項６のうちのいずれか１
    項に記載の半導体装置の配線構造。
  8. 【請求項８】 各中継配線パッドは、その中継配線パッ
    ドの下地層間絶縁膜上に形成された配線の配線密度の低
    い領域に形成され、検査配線パッド又は検査冗長配線
    は、最上層の配線の配線密度の低い領域に設けられてい
    ることを特徴とする請求項３又は６に記載の半導体装置
    の配線構造。
  9. 【請求項９】 検査配線パッド又は検査冗長配線は、最
    上層の配線と同じ配線材料であることを特徴とする請求
    項２から請求項８のうちのいずれか１項に記載の半導体
    装置の配線構造。
  10. 【請求項１０】 各中継配線パッドは、中継配線パッド
    が形成されている層間絶縁膜上の配線と同じ配線材料で
    あり、検査配線パッド又は検査冗長配線は、最上層の配
    線と同じ配線材料であることを特徴とする請求項３、請
    求項６、及び請求項８のうちいずれか１項に記載の半導
    体装置の配線構造。
  11. 【請求項１１】 各層間絶縁膜は平坦化処理が施され、
    各層間絶縁膜の上面は、平坦な面になっていることを特
    徴とする請求項２から請求項１０のうちのいずれか１項
    に記載の半導体装置の配線構造。
  12. 【請求項１２】 それぞれ層間絶縁膜を介して形成され
    た複数層の配線を有する半導体装置の配線構造におい
    て、 最上層の配線の下地層である、最上の層間絶縁膜に凹部
    又は凸部を設けることによって、半導体装置の表面の、
    下層の配線の所望の部分に対応した位置に、凹部又は凸
    部を設け、電子ビーム検査装置により下層配線を観測で
    きるようにしたことを特徴とする半導体装置の配線構
    造。
  13. 【請求項１３】 前記最上層の配線と前記下層配線との
    間にある、中間層配線の下地層である、中間層の層間絶
    縁膜上に、独立して設けられた検査配線パッドと、 前記下層配線と前記検査配線パッドとを電気的に接続す
    るために、前記下層配線と前記検査配線パッドの間の各
    層間絶縁膜を貫通し、下層配線と検査配線パッドとを接
    続するコンタクトと、 を備えたことを特徴とする請求項１２に記載の半導体装
    置の配線構造。
  14. 【請求項１４】 前記下層配線と前記検査配線パッドの
    間の各層間絶縁膜上に、中継配線パッドを設け、前記下
    層配線と前記検査配線パッドとを中継配線パッドを介し
    て電気的に接続することを特徴とする請求項１３に記載
    の半導体装置の配線構造。
  15. 【請求項１５】 所定位置で分断されている下層配線
    と、 最上層の配線と下層配線との間にある、中間層配線の下
    地層である、中間層の層間絶縁膜上に、独立して設けら
    れた検査冗長配線と、 分断された下層配線を検査冗長配線を介して電気的に接
    続するために、前記下層配線と前記検査冗長配線の間の
    各層間絶縁膜を貫通し、下層配線と検査冗長配線とを接
    続するコンタクトとを備えたことを特徴とする請求項１
    ２に記載の半導体装置の配線構造。
  16. 【請求項１６】 前記検査冗長配線は前記下層配線の長
    手方向に沿って設けられていることを特徴とする請求項
    １５に記載の半導体装置の配線構造。
  17. 【請求項１７】 前記下層配線と前記検査冗長配線との
    間の各層間絶縁膜上に中継配線パッドを設け、前記分断
    された下層配線の一方又は他方と前記検査冗長配線とを
    中継配線パッドを介して電気的に接続することを特徴と
    する請求項１５又は１６に記載の半導体装置の配線構
    造。
  18. 【請求項１８】 検査配線パッド又は検査冗長配線は、
    検査配線パッド又は検査冗長配線の下地層間絶縁膜上に
    形成された配線の配線密度の低い領域に形成されている
    ことを特徴とする請求項１３から請求項１７のうちのい
    ずれか１項に記載の半導体装置の配線構造。
  19. 【請求項１９】 各中継配線パッドは、その中継配線パ
    ッドの下地層間絶縁膜上に形成された配線の配線密度の
    低い領域に形成され、検査配線パッド又は検査冗長配線
    は、検査配線パッド又は検査冗長配線の下地層間絶縁膜
    上に最上層の配線の配線密度の低い領域に形成されてい
    ることを特徴とする請求項１４又は１７に記載の半導体
    装置の配線構造。
  20. 【請求項２０】 検査配線パッド又は検査冗長配線は、
    検査配線パッド又は検査冗長配線の下地層間絶縁膜上に
    形成された配線と同じ配線材料であることを特徴とする
    請求項１３から請求項１９のうちのいずれか１項に記載
    の半導体装置の配線構造。
  21. 【請求項２１】 各中継配線パッドは、中継配線パッド
    が形成されている層間絶縁膜上の配線と同じ配線材料で
    あり、検査配線パッド又は検査冗長配線は、検査配線パ
    ッド又は検査冗長配線の下地層間絶縁膜上に形成された
    配線と同じ配線材料であることを特徴とする請求項１
    ４、請求項１７、及び請求項１９のうちのいずれか１項
    に記載の半導体装置の配線構造。
  22. 【請求項２２】 各層間絶縁膜は、平坦化処理が施さ
    れ、各層間絶縁膜の上面は、前記凹部又は凸部を除いて
    平坦な面になっていることを特徴とする請求項１２から
    請求項２１のうちのいずれか１項に記載の半導体装置の
    配線構造。
  23. 【請求項２３】 請求項２から請求項１１のうちのいず
    れか１項に記載の半導体装置の配線構造の形成方法であ
    って、 最上層の配線の形成工程で、最上層の配線と同時に、検
    査配線パッド又は検査冗長配線を形成することを特徴と
    する半導体装置の配線構造の形成方法。
  24. 【請求項２４】 請求項３、請求項６、請求項８、及び
    請求項１０のうちのいずれか１項に記載の半導体装置の
    配線構造の形成方法であって、 中継配線パッドが形成されている層間絶縁膜上の配線の
    形成工程で、層間絶縁膜上の配線と同時に各中継配線パ
    ッドを形成し、最上層の配線の形成工程で、最上層の配
    線と同時に、検査配線パッド又は検査冗長配線を形成す
    ることを特徴とする半導体装置の配線構造の形成方法。
  25. 【請求項２５】 それぞれ層間絶縁膜を介して形成され
    た複数層の配線を有する半導体装置の配線構造の形成方
    法において、 最上層の配線の下地層である、最上の層間絶縁膜の所望
    の位置をエッチングし、凹部を形成することによって、
    半導体装置の表面の、下層の配線の所望の部分に対応し
    た位置に、凹部を形成し、電子ビーム検査装置により下
    層配線を観測できるようにしたことを特徴とする半導体
    装置の配線構造の形成方法。
  26. 【請求項２６】 請求項１３から請求項２２のうちのい
    ずれか１項に記載の半導体装置の配線構造の形成方法で
    あって、 検査配線パッド又は検査冗長配線の下地層間絶縁膜上に
    形成された配線の形成工程で、前記配線と同時に、検査
    配線パッド又は検査冗長配線を形成することを特徴とす
    る半導体装置の配線構造の形成方法。
  27. 【請求項２７】 請求項１４、請求項１７、請求項１
    ９、及び請求項２１のうちのいずれか１項に記載の半導
    体装置の配線構造の形成方法であって、 中継配線パッドが形成されている層間絶縁膜上の配線の
    形成工程で、層間絶縁膜上の配線と同時に各中継配線パ
    ッドを形成し、検査配線パッド又は検査冗長配線の下地
    層間絶縁膜上に形成された配線の形成工程で、前記配線
    と同時に、検査配線パッド又は検査冗長配線を形成する
    ことを特徴とする半導体装置の配線構造の形成方法。
  28. 【請求項２８】 請求項１から請求項２２のうちのいず
    れか１項に記載の半導体装置の配線構造を電子ビーム検
    査装置により非破壊的に検査する方法であって、 下層配線の位置を、前記凹凸により特定することを特徴
    とする半導体装置の配線構造の非破壊的検査方法。
  29. 【請求項２９】 請求項２から請求項１１、及び請求項
    １３から請求項２２のうちのいずれか１項に記載の半導
    体装置の配線構造を非破壊的に検査する方法であって、 下層配線の被測定箇所として、検査配線パッド又は検査
    冗長配線を、電子ビーム検査装置により測定することを
    特徴とする半導体装置の配線構造の非破壊的検査方法。
JP32691398A 1998-11-17 1998-11-17 半導体装置の配線構造 Expired - Fee Related JP3230667B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP32691398A JP3230667B2 (ja) 1998-11-17 1998-11-17 半導体装置の配線構造
KR1019990050889A KR100347082B1 (ko) 1998-11-17 1999-11-16 반도체장치의 배선구조
US09/440,710 US6323556B2 (en) 1998-11-17 1999-11-16 Interconnect structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32691398A JP3230667B2 (ja) 1998-11-17 1998-11-17 半導体装置の配線構造

Publications (2)

Publication Number Publication Date
JP2000150599A true JP2000150599A (ja) 2000-05-30
JP3230667B2 JP3230667B2 (ja) 2001-11-19

Family

ID=18193162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32691398A Expired - Fee Related JP3230667B2 (ja) 1998-11-17 1998-11-17 半導体装置の配線構造

Country Status (3)

Country Link
US (1) US6323556B2 (ja)
JP (1) JP3230667B2 (ja)
KR (1) KR100347082B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102214A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 半導体装置及びその製造方法
US7924042B2 (en) 2002-11-01 2011-04-12 Umc Japan Semiconductor device, and design method, inspection method, and design program therefor
JP2012138456A (ja) * 2010-12-27 2012-07-19 Fujitsu Ltd 配線構造、半導体装置及び不良箇所特定方法
JP2020145279A (ja) * 2019-03-05 2020-09-10 キオクシア株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472232B2 (ja) * 2002-06-03 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US8198188B1 (en) * 2008-01-28 2012-06-12 Cadence Design Systems, Inc. Self-aligned VIAS for semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267295A (ja) * 1992-03-17 1993-10-15 Nec Corp 半導体装置
KR0136684B1 (en) * 1993-06-01 1998-04-29 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
JPH097373A (ja) * 1995-06-20 1997-01-10 Oki Electric Ind Co Ltd 半導体記憶装置
KR0185298B1 (ko) * 1995-12-30 1999-04-15 김주용 반도체 소자의 콘택홀 매립용 플러그 형성방법
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
TW388912B (en) * 1996-04-22 2000-05-01 Toshiba Corp Semiconductor device and method of manufacturing the same
US5801093A (en) * 1996-06-13 1998-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Process for creating vias using pillar technology
TW377495B (en) * 1996-10-04 1999-12-21 Hitachi Ltd Method of manufacturing semiconductor memory cells and the same apparatus
JP2923912B2 (ja) * 1996-12-25 1999-07-26 日本電気株式会社 半導体装置
JPH10199882A (ja) * 1997-01-13 1998-07-31 Nec Corp 半導体装置
JPH113984A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 半導体集積回路装置
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
TW416575U (en) * 1998-06-03 2000-12-21 United Integrated Circuits Corp Bonding pad structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924042B2 (en) 2002-11-01 2011-04-12 Umc Japan Semiconductor device, and design method, inspection method, and design program therefor
WO2007102214A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 半導体装置及びその製造方法
JPWO2007102214A1 (ja) * 2006-03-08 2009-07-23 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US8148798B2 (en) 2006-03-08 2012-04-03 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
JP5141550B2 (ja) * 2006-03-08 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2012138456A (ja) * 2010-12-27 2012-07-19 Fujitsu Ltd 配線構造、半導体装置及び不良箇所特定方法
JP2020145279A (ja) * 2019-03-05 2020-09-10 キオクシア株式会社 半導体装置
JP7134902B2 (ja) 2019-03-05 2022-09-12 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
KR100347082B1 (ko) 2002-08-03
US6323556B2 (en) 2001-11-27
JP3230667B2 (ja) 2001-11-19
KR20000035508A (ko) 2000-06-26
US20010011775A1 (en) 2001-08-09

Similar Documents

Publication Publication Date Title
US5159752A (en) Scanning electron microscope based parametric testing method and apparatus
TWI334933B (en) Hole inspection apparatus and hole inspection method using the same
US5017863A (en) Electro-emissive laser stimulated test
JP7159312B2 (ja) 半導体検査装置
JPH10318949A (ja) 検査装置および半導体検査方法
CN110838479A (zh) 测试结构、失效分析定位方法及失效分析方法
KR0168423B1 (ko) 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치
JP3230667B2 (ja) 半導体装置の配線構造
JP3011173B2 (ja) 半導体装置のホール開口検査方法とそのための装置
US5053699A (en) Scanning electron microscope based parametric testing method and apparatus
JP2002368049A (ja) 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
JPS6041726Y2 (ja) 半導体集積回路装置
JP4727943B2 (ja) 検査回路およびそれを用いた検査方法、ならびに当該検査回路を含む半導体装置
JPH05144901A (ja) 微細パターンを有するデバイスの不良箇所検出方法
JPS592181B2 (ja) パタ−ン検査方法
JP2012138456A (ja) 配線構造、半導体装置及び不良箇所特定方法
Jacobs et al. Fault isolation approaches for nanoscale TSV interconnects in 3D heterogenous integration
JP2590772B2 (ja) Ｉｃチップ用故障断面観察方法およびその装置
KR100531957B1 (ko) 전/후면 겸용 불량 위치 검출 장치 및 방법
JPS63122136A (ja) 集積回路
JPH0574890A (ja) 半導体装置の故障解析方法
JP2917948B2 (ja) Ｌｓｉ短絡不良検出方法
JP3652170B2 (ja) 非破壊検査方法
JPS61220350A (ja) 絶縁性薄膜のピンホ−ル検査方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees