JPH10126427A - 圧縮されないディジタルデータの伝送機能を有するディジタルインタフェース装置 - Google Patents
圧縮されないディジタルデータの伝送機能を有するディジタルインタフェース装置Info
- Publication number
- JPH10126427A JPH10126427A JP9234799A JP23479997A JPH10126427A JP H10126427 A JPH10126427 A JP H10126427A JP 9234799 A JP9234799 A JP 9234799A JP 23479997 A JP23479997 A JP 23479997A JP H10126427 A JPH10126427 A JP H10126427A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- control unit
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40117—Interconnection of audio or video/imaging devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
- Television Signal Processing For Recording (AREA)
- Details Of Television Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 混励振線形予測音声コーダの強化フィルタ又
はコードブック励振線形予測音声コーダのポストフィル
タ用の２つのフィルタを含むフィルタリング方法。 【解決手段】 第１のフィルタ６２は、Ｐを予測値、α
及びβを倍率、ｚを伝達関数の変換表示に使う単位遅延
演算子の逆数、ｓｉｇ−ｐｒｏｂを信号確率推定値とし
て、 ｛１−Ｐ（ｚ／（β×ｓｉｇ−ｐｒｏｂ））｝／｛１−
Ｐ（ｚ／（α×ｓｉｇ−ｐｒｏｂ））｝なる伝達関数を
持ち、第２のフィルタ６５は、μを倍率として、１−μ
ｚ−１×ｓｉｇ−ｐｒｏｂの伝達関数を持つ。ｓｉｇ−
ｐｒｏｂは、現在フレームの信号のパワーと雑音パワー
の長期的な推定値との信号確率推定器６３に於ける比較
に基づく信号確率値である。信号のパワーが雑音パワー
に３０ｄＢを加えた値より大きい時，ｓｉｇ−ｐｒｏｂ
の値は１であり、このパワーが雑音パワーに１２ｄＢを
加えた値より小の時，ｓｉｇ−ｐｒｏｂは０である。
はコードブック励振線形予測音声コーダのポストフィル
タ用の２つのフィルタを含むフィルタリング方法。 【解決手段】 第１のフィルタ６２は、Ｐを予測値、α
及びβを倍率、ｚを伝達関数の変換表示に使う単位遅延
演算子の逆数、ｓｉｇ−ｐｒｏｂを信号確率推定値とし
て、 ｛１−Ｐ（ｚ／（β×ｓｉｇ−ｐｒｏｂ））｝／｛１−
Ｐ（ｚ／（α×ｓｉｇ−ｐｒｏｂ））｝なる伝達関数を
持ち、第２のフィルタ６５は、μを倍率として、１−μ
ｚ−１×ｓｉｇ−ｐｒｏｂの伝達関数を持つ。ｓｉｇ−
ｐｒｏｂは、現在フレームの信号のパワーと雑音パワー
の長期的な推定値との信号確率推定器６３に於ける比較
に基づく信号確率値である。信号のパワーが雑音パワー
に３０ｄＢを加えた値より大きい時，ｓｉｇ−ｐｒｏｂ
の値は１であり、このパワーが雑音パワーに１２ｄＢを
加えた値より小の時，ｓｉｇ−ｐｒｏｂは０である。
Description
【０００１】
【発明の属する技術分野】本発明はディジタルインタフ
ェース装置に係り、さらに詳しくは圧縮されないディジ
タルデータの伝送機能を有するディジタルインタフェー
ス装置に関する。
ェース装置に係り、さらに詳しくは圧縮されないディジ
タルデータの伝送機能を有するディジタルインタフェー
ス装置に関する。
【０００２】
【従来の技術】情報通信分野の発展につれ映像機器間に
データインタフェースが活発になされている。ＳＤ(Sta
ndard Definition) 規格のディジタル、ＶＣＲは圧縮さ
れた映像データ、オーディオデータ及びサブコードデー
タをＩＥＥＥ１３９４シリアルバスを通して伝送するよ
う規定されている。ディジタル−ＶＣＲまたはディジタ
ル−カムコーダなどのようなディジタル映像機器１，２
間のデータインタフェースを図１に基づき説明する。
データインタフェースが活発になされている。ＳＤ(Sta
ndard Definition) 規格のディジタル、ＶＣＲは圧縮さ
れた映像データ、オーディオデータ及びサブコードデー
タをＩＥＥＥ１３９４シリアルバスを通して伝送するよ
う規定されている。ディジタル−ＶＣＲまたはディジタ
ル−カムコーダなどのようなディジタル映像機器１，２
間のデータインタフェースを図１に基づき説明する。
【０００３】図１において、ディジタル映像機器１，２
は互いに同一な構成を有する。まず、第１ディジタル映
像機器１を第２ディジタル映像機器２の画像入力装置と
して使用する場合のデータ伝送動作は次の通りである。
第１ディジタル映像機器１のカメラ１１を通して撮像さ
れた映像信号や入力端子１９を通して入力される映像信
号はソースデータ処理部１２に入力される。ソースデー
タ処理部１２は入力される映像信号をＳＤ規格による圧
縮過程を通して圧縮する。ソースデータ処理部１２によ
り圧縮されたデータは第２ディジタル映像機器２に伝送
されるためにディジタルインタフェース回路１７に印加
される。
は互いに同一な構成を有する。まず、第１ディジタル映
像機器１を第２ディジタル映像機器２の画像入力装置と
して使用する場合のデータ伝送動作は次の通りである。
第１ディジタル映像機器１のカメラ１１を通して撮像さ
れた映像信号や入力端子１９を通して入力される映像信
号はソースデータ処理部１２に入力される。ソースデー
タ処理部１２は入力される映像信号をＳＤ規格による圧
縮過程を通して圧縮する。ソースデータ処理部１２によ
り圧縮されたデータは第２ディジタル映像機器２に伝送
されるためにディジタルインタフェース回路１７に印加
される。
【０００４】図２は従来のディジタルインタフェース回
路の構成図である。ディジタル映像機器１，２のディジ
タルインタフェース回路１７，２７は相等しい構成を有
する。ここでは特に第１ディジタル映像機器１のディジ
タルインタフェース回路１７に例えて説明する。図２に
おいて、入／出力制御部１０１は前記ソースデータ処理
部１２から印加されるデータを伝送するデータとして受
信する。伝送タイミング制御部１０２は伝送されるデー
タに同期するフレーム信号を外部から受信する。伝送タ
イミング制御部１０２は受信されたフレーム信号を用い
て書き込みタイミング信号を発生する。この書き込みタ
イミング信号は伝送ＦＩＦＯメモリ１０３にデータを書
き込むための制御信号として使われる。伝送タイミング
制御部１０２から書き込みタイミング信号が印加されれ
ば、この時点から伝送ＦＩＦＯメモリ１０３には入／出
力制御部１０１からの伝送データが外部から供給される
伝送システムクロックＴ ＳＹＳ ＣＬＫに合わせて記
録される。伝送ＦＩＦＯメモリ１０３に記録された伝送
データは制御部１０４の所望の伝送時間に制御部１０４
に出力される。このため、伝送タイミング制御部１０２
はフレーム信号を用いて読み出しタイミング信号を発生
する。制御部１０４はクロックＣＬＫを発生して伝送Ｆ
ＩＦＯメモリ１０３に供給する。伝送タイミング制御部
１０２から読み出しタイミング信号が印加されれば制御
部１０４から供給されるクロックＣＬＫに合わせて伝送
ＦＩＦＯメモリ１０３に記録された伝送データが読み取
られる。伝送タイミング制御部１０２は受信されたフレ
ーム信号を制御部１０４に供給する。制御部１０４は伝
送ＦＩＦＯメモリ１０３から読み取られる伝送データに
循環重複符号及びヘッダを付加する。ヘッダには受信側
からフレーム信号を復旧できるように伝送タイミング制
御部１０２から供給されるフレーム信号に関する情報
と、送信チャンネル番号などの情報が載せられる。制御
部１０４は付加情報の載せられた伝送データをデータ送
／受信部１０５に出力する。データ送／受信部１０５は
制御部１０４から出力される伝送データを伝送チャンネ
ルに出力できる電気的な信号として形成させる。そし
て、電気的な信号をＩＥＥＥ１３９４シリアルバスの伝
送チャンネルを通して第２ディジタル映像機器２に伝送
する。
路の構成図である。ディジタル映像機器１，２のディジ
タルインタフェース回路１７，２７は相等しい構成を有
する。ここでは特に第１ディジタル映像機器１のディジ
タルインタフェース回路１７に例えて説明する。図２に
おいて、入／出力制御部１０１は前記ソースデータ処理
部１２から印加されるデータを伝送するデータとして受
信する。伝送タイミング制御部１０２は伝送されるデー
タに同期するフレーム信号を外部から受信する。伝送タ
イミング制御部１０２は受信されたフレーム信号を用い
て書き込みタイミング信号を発生する。この書き込みタ
イミング信号は伝送ＦＩＦＯメモリ１０３にデータを書
き込むための制御信号として使われる。伝送タイミング
制御部１０２から書き込みタイミング信号が印加されれ
ば、この時点から伝送ＦＩＦＯメモリ１０３には入／出
力制御部１０１からの伝送データが外部から供給される
伝送システムクロックＴ ＳＹＳ ＣＬＫに合わせて記
録される。伝送ＦＩＦＯメモリ１０３に記録された伝送
データは制御部１０４の所望の伝送時間に制御部１０４
に出力される。このため、伝送タイミング制御部１０２
はフレーム信号を用いて読み出しタイミング信号を発生
する。制御部１０４はクロックＣＬＫを発生して伝送Ｆ
ＩＦＯメモリ１０３に供給する。伝送タイミング制御部
１０２から読み出しタイミング信号が印加されれば制御
部１０４から供給されるクロックＣＬＫに合わせて伝送
ＦＩＦＯメモリ１０３に記録された伝送データが読み取
られる。伝送タイミング制御部１０２は受信されたフレ
ーム信号を制御部１０４に供給する。制御部１０４は伝
送ＦＩＦＯメモリ１０３から読み取られる伝送データに
循環重複符号及びヘッダを付加する。ヘッダには受信側
からフレーム信号を復旧できるように伝送タイミング制
御部１０２から供給されるフレーム信号に関する情報
と、送信チャンネル番号などの情報が載せられる。制御
部１０４は付加情報の載せられた伝送データをデータ送
／受信部１０５に出力する。データ送／受信部１０５は
制御部１０４から出力される伝送データを伝送チャンネ
ルに出力できる電気的な信号として形成させる。そし
て、電気的な信号をＩＥＥＥ１３９４シリアルバスの伝
送チャンネルを通して第２ディジタル映像機器２に伝送
する。
【０００５】第１ディジタル映像機器１の記録媒体１４
から再生される信号を第２ディジタル映像機器２のモニ
ター２６上で見られるようにデータを伝送する動作は次
の通りである。記録媒体１４から読み出されたデータは
チャネルデータ処理部１３に入力され既に設定された増
幅率ほど増幅される。チャネルデータ処理部１３は増幅
されたデータから情報データを検出し、記録の際付加さ
れたエラー訂正符号を用いて情報データのエラーを訂正
する。チャネルデータ処理部１３によりエラー訂正され
たデータはディジタルインタフェース回路１７に印加さ
れ前述した通り第２ディジタル映像機器２に伝送され
る。
から再生される信号を第２ディジタル映像機器２のモニ
ター２６上で見られるようにデータを伝送する動作は次
の通りである。記録媒体１４から読み出されたデータは
チャネルデータ処理部１３に入力され既に設定された増
幅率ほど増幅される。チャネルデータ処理部１３は増幅
されたデータから情報データを検出し、記録の際付加さ
れたエラー訂正符号を用いて情報データのエラーを訂正
する。チャネルデータ処理部１３によりエラー訂正され
たデータはディジタルインタフェース回路１７に印加さ
れ前述した通り第２ディジタル映像機器２に伝送され
る。
【０００６】第２ディジタル映像機器２のディジタルイ
ンタフェース回路２７からデータが伝送される場合、デ
ィジタルインタフェース回路１７は前述したデータ伝送
動作の逆過程を通して伝送されるデータを受信する。こ
の場合、受信データを受信ＦＩＦＯメモリ１０７に記録
する時は制御部１０４から供給されるクロックＣＬＫを
用い、受信ＦＩＦＯメモリ１０７から受信データを読み
出す時は受信システムクロックＲ ＳＹＳ ＣＬＫを使
用する。
ンタフェース回路２７からデータが伝送される場合、デ
ィジタルインタフェース回路１７は前述したデータ伝送
動作の逆過程を通して伝送されるデータを受信する。こ
の場合、受信データを受信ＦＩＦＯメモリ１０７に記録
する時は制御部１０４から供給されるクロックＣＬＫを
用い、受信ＦＩＦＯメモリ１０７から受信データを読み
出す時は受信システムクロックＲ ＳＹＳ ＣＬＫを使
用する。
【０００７】ここで、受信システムクロックＲ ＳＹＳ
ＣＬＫはフレーム信号を受信するＰＬＬ１８により生
成される。ディジタルインタフェース回路１７により受
信されたデータが第２ディジタル映像機器２のカメラ２
１または入力端子２９からの信号の場合、受信されたデ
ータはチャンネルデータ処理部１３に印加される。チャ
ンネルデータ処理部１３は受信データにエラー訂正符号
を付加し、２４／２５変調する。変調された信号は記録
媒体１４に記録される。一方、受信データが第２ディジ
タル映像機器２の記録媒体２４から読み出された信号の
場合、受信されたデータはソースデータ処理部１２に印
加される。ソースデータ処理部１２は受信データを伸長
する。伸長されたデータはＤ／Ａ変換部１５によりディ
ジタル／アナログ変換され、アナログ変換された信号は
モニター１６上に顕示される。
ＣＬＫはフレーム信号を受信するＰＬＬ１８により生
成される。ディジタルインタフェース回路１７により受
信されたデータが第２ディジタル映像機器２のカメラ２
１または入力端子２９からの信号の場合、受信されたデ
ータはチャンネルデータ処理部１３に印加される。チャ
ンネルデータ処理部１３は受信データにエラー訂正符号
を付加し、２４／２５変調する。変調された信号は記録
媒体１４に記録される。一方、受信データが第２ディジ
タル映像機器２の記録媒体２４から読み出された信号の
場合、受信されたデータはソースデータ処理部１２に印
加される。ソースデータ処理部１２は受信データを伸長
する。伸長されたデータはＤ／Ａ変換部１５によりディ
ジタル／アナログ変換され、アナログ変換された信号は
モニター１６上に顕示される。
【０００８】このようなディジタルインタフェース回路
はディジタル−ＶＣＲ間のデータインタフェースに係
り、最近のマルチメディア時代に合わせてディジタル−
ＶＣＲをコンピュータに連結して使用しようとする場
合、伝送するデータが圧縮された状態なのでコンピュー
タで使用できない問題点があった。コンピュータがかか
る圧縮されたデータを使用できるためには圧縮されたデ
ータを伸長する回路を追加したりソフトウェア的にデー
タを伸長すべきである。しかし、前者の場合、追加費用
がかかり、後者の場合は実時間的にデータを処理できな
い問題点があった。
はディジタル−ＶＣＲ間のデータインタフェースに係
り、最近のマルチメディア時代に合わせてディジタル−
ＶＣＲをコンピュータに連結して使用しようとする場
合、伝送するデータが圧縮された状態なのでコンピュー
タで使用できない問題点があった。コンピュータがかか
る圧縮されたデータを使用できるためには圧縮されたデ
ータを伸長する回路を追加したりソフトウェア的にデー
タを伸長すべきである。しかし、前者の場合、追加費用
がかかり、後者の場合は実時間的にデータを処理できな
い問題点があった。
【０００９】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されたもので、その目的はＩＥ
ＥＥ１３９４シリアルバスを通して圧縮されないディジ
タルデータを伝送することによりディジタル−ＶＣＲと
コンピュータの互換を可能にするディジタルインタフェ
ース装置を提供することである。
点を解決するために案出されたもので、その目的はＩＥ
ＥＥ１３９４シリアルバスを通して圧縮されないディジ
タルデータを伝送することによりディジタル−ＶＣＲと
コンピュータの互換を可能にするディジタルインタフェ
ース装置を提供することである。
【００１０】
【課題を解決するための手段】前述した目的を達成する
ために本発明によるＩＥＥＥ１３９４シリアルバスを通
してディジタルデータを送／受信するディジタルインタ
フェース装置は、外部からのモード信号に応じて二つの
相異なる周波数を有する第１及び第２クロックのうち一
つを選択させるクロック選択信号、及び外部からのフレ
ーム信号を用いてタイミング信号を発生する伝送タイミ
ング制御部と、前記伝送タイミング制御部から供給され
るタイミング信号により前記クロック選択信号が指定す
るクロックに合わせて伝送するデータを記録し、第３ク
ロックに合わせて記録されたデータを出力する伝送メモ
リと、第３クロックを発生し、前記伝送メモリから出力
されるデータに付加情報を加えて前記ＩＥＥＥ１３９４
シリアルバスに伝送し、前記ＩＥＥＥ１３９４シリアル
バスを通して伝送されるデータを受信し、受信されたデ
ータに付加された情報からフレーム信号を復旧する制御
手段と、外部からのモード信号に応じて前記第１及び第
２クロックのうち一つを選択させるクロック選択信号及
び前記制御手段により復旧されたフレーム信号を用いて
タイミング信号を発生する受信タイミング制御部と、前
記受信タイミング制御部から供給されるタイミング信号
により前記制御手段から供給される第３クロックに合わ
せて前記制御手段から出力されるデータを記録し、記録
されたデータを前記受信タイミング制御部により発生さ
れた前記クロック選択信号が指定するクロックに合わせ
て外部に出力する受信メモリとを含む。
ために本発明によるＩＥＥＥ１３９４シリアルバスを通
してディジタルデータを送／受信するディジタルインタ
フェース装置は、外部からのモード信号に応じて二つの
相異なる周波数を有する第１及び第２クロックのうち一
つを選択させるクロック選択信号、及び外部からのフレ
ーム信号を用いてタイミング信号を発生する伝送タイミ
ング制御部と、前記伝送タイミング制御部から供給され
るタイミング信号により前記クロック選択信号が指定す
るクロックに合わせて伝送するデータを記録し、第３ク
ロックに合わせて記録されたデータを出力する伝送メモ
リと、第３クロックを発生し、前記伝送メモリから出力
されるデータに付加情報を加えて前記ＩＥＥＥ１３９４
シリアルバスに伝送し、前記ＩＥＥＥ１３９４シリアル
バスを通して伝送されるデータを受信し、受信されたデ
ータに付加された情報からフレーム信号を復旧する制御
手段と、外部からのモード信号に応じて前記第１及び第
２クロックのうち一つを選択させるクロック選択信号及
び前記制御手段により復旧されたフレーム信号を用いて
タイミング信号を発生する受信タイミング制御部と、前
記受信タイミング制御部から供給されるタイミング信号
により前記制御手段から供給される第３クロックに合わ
せて前記制御手段から出力されるデータを記録し、記録
されたデータを前記受信タイミング制御部により発生さ
れた前記クロック選択信号が指定するクロックに合わせ
て外部に出力する受信メモリとを含む。
【００１１】
【発明の実施の形態】以下、添付した図３及び図４を参
照して本発明の望ましい一実施例を詳述する。図３はデ
ィジタル映像機器３とコンピュータ４が本発明の望まし
い実施例によるディジタルインタフェース回路を通して
連結された構成を示す。ディジタル映像機器３は図１の
一般のディジタル映像機器１，２の構成を全て含む。こ
こに、図３のディジタル映像機器３はソースデータ処理
部３２とチャンネルデータ処理部３３との間に伝送され
る圧縮されたデータＭＯＤＥ０，カメラ３１または入力
端子３９を通して入力される圧縮されないデータＭＯＤ
Ｅ１及びソースデータ処理部３２から出力される圧縮さ
れないデータＭＯＤＥ２のうち一つを選択してディジタ
ルインタフェース回路３７に伝達するためのスイッチＳ
Ｗをさらに含む。
照して本発明の望ましい一実施例を詳述する。図３はデ
ィジタル映像機器３とコンピュータ４が本発明の望まし
い実施例によるディジタルインタフェース回路を通して
連結された構成を示す。ディジタル映像機器３は図１の
一般のディジタル映像機器１，２の構成を全て含む。こ
こに、図３のディジタル映像機器３はソースデータ処理
部３２とチャンネルデータ処理部３３との間に伝送され
る圧縮されたデータＭＯＤＥ０，カメラ３１または入力
端子３９を通して入力される圧縮されないデータＭＯＤ
Ｅ１及びソースデータ処理部３２から出力される圧縮さ
れないデータＭＯＤＥ２のうち一つを選択してディジタ
ルインタフェース回路３７に伝達するためのスイッチＳ
Ｗをさらに含む。
【００１２】スイッチＳＷは所望の目的に応じてディジ
タル映像機器３とコンピュータ４を連結して使用するユ
ーザーにより連結状態が決定される。例えばディジタル
映像機器３がディジタル−カムコーダの場合、ディジタ
ル−カムコーダをコンピュータ４の画像入力装置として
使える。この場合、スイッチＳＷの移動接触子はユーザ
ーの決定によりデータＭＯＤＥ１のための固定接触子に
連結され、カメラ３１を通して撮像された映像信号また
は入力端子３９を通して入力される映像信号をディジタ
ルインタフェース回路３７に伝達する。ディジタル映像
機器３がディジタル−ＶＣＲの場合、コンピュータ４を
ディジタル−ＶＣＲの画像出力装置として使用できる。
この場合、スイッチＳＷの移動接触子はユーザーの決定
によりデータＭＯＤＥ２のための固定接触子に連結さ
れ、ソースデータ処理部３２から出力されるデータをデ
ィジタルインタフェース回路３７に伝達する。上記の場
合において、カメラ３１を通して撮像された映像信号、
入力端子３９を通して入力される映像信号及びソースデ
ータ処理部３２から出力される信号は全て13.5ＭＨｚの
サンプリング周波数を用いてサンプリングされたＣＣＩ
Ｒ６０１フォーマットの圧縮されないデータである。か
かる圧縮されないデータを伝送する動作を図４に基づき
説明する。
タル映像機器３とコンピュータ４を連結して使用するユ
ーザーにより連結状態が決定される。例えばディジタル
映像機器３がディジタル−カムコーダの場合、ディジタ
ル−カムコーダをコンピュータ４の画像入力装置として
使える。この場合、スイッチＳＷの移動接触子はユーザ
ーの決定によりデータＭＯＤＥ１のための固定接触子に
連結され、カメラ３１を通して撮像された映像信号また
は入力端子３９を通して入力される映像信号をディジタ
ルインタフェース回路３７に伝達する。ディジタル映像
機器３がディジタル−ＶＣＲの場合、コンピュータ４を
ディジタル−ＶＣＲの画像出力装置として使用できる。
この場合、スイッチＳＷの移動接触子はユーザーの決定
によりデータＭＯＤＥ２のための固定接触子に連結さ
れ、ソースデータ処理部３２から出力されるデータをデ
ィジタルインタフェース回路３７に伝達する。上記の場
合において、カメラ３１を通して撮像された映像信号、
入力端子３９を通して入力される映像信号及びソースデ
ータ処理部３２から出力される信号は全て13.5ＭＨｚの
サンプリング周波数を用いてサンプリングされたＣＣＩ
Ｒ６０１フォーマットの圧縮されないデータである。か
かる圧縮されないデータを伝送する動作を図４に基づき
説明する。
【００１３】図４に示した構成を有するディジタルイン
タフェース回路３７の入／出力制御部２０１は前述した
圧縮されないデータを伝送データとして受信する。伝送
タイミング制御部２０２は伝送データに同期するフレー
ム信号、伝送システムクロックＴ ＳＹＳ ＣＬＫ及び
13.5ＭＨｚの周波数を有するクロックを受信する。伝送
タイミング制御部２０２は外部から印加されるモード信
号に応じて13.5ＭＨｚのクロックを選択させるクロック
選択信号を発生して伝送ＦＩＦＯメモリ２０３に供給す
る。また、伝送タイミング制御部２０２は受信されたフ
レーム信号を用いて書き込みタイミング信号を発生す
る。この書き込みタイミング信号に応じて伝送ＦＩＦＯ
メモリ２０３には入／出力制御部２０１からの伝送デー
タが13.5ＭＨｚのクロックに合わせて記録される。ここ
で、伝送ＦＩＦＯメモリ２０３に記録される圧縮されな
いデータは圧縮されたデータに比べて多量のデータ量を
有する。従って、伝送ＦＩＦＯメモリ２０３は図２の装
置の伝送ＦＩＦＯメモリに比べて大容量を有する。伝送
タイミング制御部２０２から読み出しタイミング信号が
印加されれば、伝送ＦＩＦＯメモリ２０３に記録された
伝送データは制御部２０４から供給されるクロックＣＬ
Ｋに合わせて読み取られる。一方、伝送タイミング制御
部２０２はフレーム信号を制御部２０４に供給し、制御
部２０４は伝送ＦＩＦＯメモリ２０３から読み取られた
データに循環重複符号及びヘッダを付加してデータ送／
受信部２０５に出力する。データ送／受信部２０５は制
御部２０４から出力される伝送データをＩＥＥＥ１３９
４シリアルバスを通して伝送する。ＩＥＥＥ１３９４シ
リアルバスを通して圧縮されたデータを伝送する場合、
ＩＥＥＥ１３９４の規格により１００Ｍｂｉｔ／ｓｅｃ
の速度で伝送するが、相対的に多いデータ量の圧縮され
ないデータを伝送するためには圧縮されたデータを伝送
する時より伝送速度が早くなければならない。従って、
圧縮されないデータは伝送チャンネルを通してＣＣＩＲ
６０１フォーマットにより約２００Ｍｂｉｔ／ｓｅｃの
速度で伝送される。
タフェース回路３７の入／出力制御部２０１は前述した
圧縮されないデータを伝送データとして受信する。伝送
タイミング制御部２０２は伝送データに同期するフレー
ム信号、伝送システムクロックＴ ＳＹＳ ＣＬＫ及び
13.5ＭＨｚの周波数を有するクロックを受信する。伝送
タイミング制御部２０２は外部から印加されるモード信
号に応じて13.5ＭＨｚのクロックを選択させるクロック
選択信号を発生して伝送ＦＩＦＯメモリ２０３に供給す
る。また、伝送タイミング制御部２０２は受信されたフ
レーム信号を用いて書き込みタイミング信号を発生す
る。この書き込みタイミング信号に応じて伝送ＦＩＦＯ
メモリ２０３には入／出力制御部２０１からの伝送デー
タが13.5ＭＨｚのクロックに合わせて記録される。ここ
で、伝送ＦＩＦＯメモリ２０３に記録される圧縮されな
いデータは圧縮されたデータに比べて多量のデータ量を
有する。従って、伝送ＦＩＦＯメモリ２０３は図２の装
置の伝送ＦＩＦＯメモリに比べて大容量を有する。伝送
タイミング制御部２０２から読み出しタイミング信号が
印加されれば、伝送ＦＩＦＯメモリ２０３に記録された
伝送データは制御部２０４から供給されるクロックＣＬ
Ｋに合わせて読み取られる。一方、伝送タイミング制御
部２０２はフレーム信号を制御部２０４に供給し、制御
部２０４は伝送ＦＩＦＯメモリ２０３から読み取られた
データに循環重複符号及びヘッダを付加してデータ送／
受信部２０５に出力する。データ送／受信部２０５は制
御部２０４から出力される伝送データをＩＥＥＥ１３９
４シリアルバスを通して伝送する。ＩＥＥＥ１３９４シ
リアルバスを通して圧縮されたデータを伝送する場合、
ＩＥＥＥ１３９４の規格により１００Ｍｂｉｔ／ｓｅｃ
の速度で伝送するが、相対的に多いデータ量の圧縮され
ないデータを伝送するためには圧縮されたデータを伝送
する時より伝送速度が早くなければならない。従って、
圧縮されないデータは伝送チャンネルを通してＣＣＩＲ
６０１フォーマットにより約２００Ｍｂｉｔ／ｓｅｃの
速度で伝送される。
【００１４】ディジタル映像機器３から前述したように
圧縮されないデータが伝送されれば、図４のような構成
を有するコンピュータ４のディジタルインタフェース回
路４７はディジタル映像機器３のディジタルインタフェ
ース回路３７から伝送されたデータを受信する。ディジ
タルインタフェース回路４７のデータ送／受信部２０５
は伝送されて来るデータを受信して制御部２０４に出力
する。制御部２０４はデータ送／受信部２０５から出力
される受信データから伝送する際付加された付加情報を
分離し、フレーム信号を復旧して受信タイミング制御部
２０６に供給する。受信タイミング制御部２０６からの
書き込みタイミング信号に応じて、制御部２０４により
付加情報が分離された受信データが制御部２０４から供
給するクロックＣＬＫに合わせて受信ＦＩＦＯ２０７に
記録される。そして、モード信号に応じてクロック選択
信号を発生する受信タイミング制御部２０６の制御によ
り受信ＦＩＦＯメモリ２０７に記録されたデータが13.5
ＭＨｚのクロックに合わせて読み取られる。ここで、Ｐ
ＬＬ４８はフレーム信号に応じてシステムクロック及び
13.5ＭＨｚのクロックのうち一つを生成してディジタル
インタフェース回路４７に供給する。
圧縮されないデータが伝送されれば、図４のような構成
を有するコンピュータ４のディジタルインタフェース回
路４７はディジタル映像機器３のディジタルインタフェ
ース回路３７から伝送されたデータを受信する。ディジ
タルインタフェース回路４７のデータ送／受信部２０５
は伝送されて来るデータを受信して制御部２０４に出力
する。制御部２０４はデータ送／受信部２０５から出力
される受信データから伝送する際付加された付加情報を
分離し、フレーム信号を復旧して受信タイミング制御部
２０６に供給する。受信タイミング制御部２０６からの
書き込みタイミング信号に応じて、制御部２０４により
付加情報が分離された受信データが制御部２０４から供
給するクロックＣＬＫに合わせて受信ＦＩＦＯ２０７に
記録される。そして、モード信号に応じてクロック選択
信号を発生する受信タイミング制御部２０６の制御によ
り受信ＦＩＦＯメモリ２０７に記録されたデータが13.5
ＭＨｚのクロックに合わせて読み取られる。ここで、Ｐ
ＬＬ４８はフレーム信号に応じてシステムクロック及び
13.5ＭＨｚのクロックのうち一つを生成してディジタル
インタフェース回路４７に供給する。
【００１５】ディジタルインタフェース回路４７を通し
て受信されたデータはコンピュータ４のディジタルカラ
ー変換器４３に印加される。ディジタルカラー変換器４
３は受信されたデータをコンピュータで使用できる色信
号Ｒ，Ｇ，Ｂに変換する。ＤＭＡ制御部４２はディジタ
ルインタフェース回路４７から供給されるフレーム信号
から同期信号を発生する。ＤＭＡ制御部４２は同期信号
をディジタルカラー変換器４３に供給して受信されるＣ
ＣＩＲ６０１フォーマットのデータと色信号との間に同
期を合わせる。また、ＤＭＡ制御部４２はディジタルカ
ラー変換器４３からの色信号をビデオＲＡＭ４４に記録
するためのアドレス値を発生してビデオＲＡＭ４４に供
給する。ディジタルカラー変換器４３から出力される色
信号はＤＭＡ制御部４２が発生するアドレス値が指定す
るビデオＲＡＭ４４の位置に記録される。ビデオＲＡＭ
４４に記録された信号はグラフィックカード４５を通し
てモニター４６上に顕示される。
て受信されたデータはコンピュータ４のディジタルカラ
ー変換器４３に印加される。ディジタルカラー変換器４
３は受信されたデータをコンピュータで使用できる色信
号Ｒ，Ｇ，Ｂに変換する。ＤＭＡ制御部４２はディジタ
ルインタフェース回路４７から供給されるフレーム信号
から同期信号を発生する。ＤＭＡ制御部４２は同期信号
をディジタルカラー変換器４３に供給して受信されるＣ
ＣＩＲ６０１フォーマットのデータと色信号との間に同
期を合わせる。また、ＤＭＡ制御部４２はディジタルカ
ラー変換器４３からの色信号をビデオＲＡＭ４４に記録
するためのアドレス値を発生してビデオＲＡＭ４４に供
給する。ディジタルカラー変換器４３から出力される色
信号はＤＭＡ制御部４２が発生するアドレス値が指定す
るビデオＲＡＭ４４の位置に記録される。ビデオＲＡＭ
４４に記録された信号はグラフィックカード４５を通し
てモニター４６上に顕示される。
【００１６】一方、図３に示されたスイッチＳＷの移動
接触子をデータＭＯＤＥ０のための固定接触子に連結さ
せる場合はディジタルインタフェース回路３７が圧縮さ
れたデータを伝送する場合であって、この際伝送ＦＩＦ
Ｏメモリ２０３に伝送データを記録するクロックとして
は伝送システムクロックが選択され、受信ＦＩＦＯメモ
リ２０７から受信データを読み出すクロックとしては受
信システムクロックが選択される。
接触子をデータＭＯＤＥ０のための固定接触子に連結さ
せる場合はディジタルインタフェース回路３７が圧縮さ
れたデータを伝送する場合であって、この際伝送ＦＩＦ
Ｏメモリ２０３に伝送データを記録するクロックとして
は伝送システムクロックが選択され、受信ＦＩＦＯメモ
リ２０７から受信データを読み出すクロックとしては受
信システムクロックが選択される。
【００１７】コンピュータ４はディジタル映像機器３か
ら伝送されるデータの数フレームを獲得(capture) して
ファイルとして貯蔵しうる。前述したコンピュータ４に
備えられるディジタルインタフェース回路とディジタル
カラー変換器及びＤＭＡ制御部はスロット上に追加でき
るボードで具現してコンピュータ内のビデオＲＡＭとグ
ラフィックカードを用いる形式で構成しうる。
ら伝送されるデータの数フレームを獲得(capture) して
ファイルとして貯蔵しうる。前述したコンピュータ４に
備えられるディジタルインタフェース回路とディジタル
カラー変換器及びＤＭＡ制御部はスロット上に追加でき
るボードで具現してコンピュータ内のビデオＲＡＭとグ
ラフィックカードを用いる形式で構成しうる。
【００１８】また、前述した本発明の実施例ではコンピ
ュータに伝送するデータがＣＣＩＲ６０１フォーマット
にサンプリングされたデータであったが、これは他の圧
縮されないデータを伝送することもできる。この場合、
コンピュータのディジタルカラー変換器がＣＣＩＲ６０
１フォーマットの色信号に変換するように構成されてい
れば、このディジタルカラー変換器の入力端子に受信さ
れる信号をＣＣＩＲ６０１フォーマットに変換させる回
路を備える。
ュータに伝送するデータがＣＣＩＲ６０１フォーマット
にサンプリングされたデータであったが、これは他の圧
縮されないデータを伝送することもできる。この場合、
コンピュータのディジタルカラー変換器がＣＣＩＲ６０
１フォーマットの色信号に変換するように構成されてい
れば、このディジタルカラー変換器の入力端子に受信さ
れる信号をＣＣＩＲ６０１フォーマットに変換させる回
路を備える。
【００１９】
【発明の効果】以上述べたように、本発明による圧縮さ
れないディジタルデータの伝送機能を有するディジタル
インタフェース装置はディジタル−ＶＣＲまたはディジ
タル−カムコーダとコンピュータとの間にデータインタ
フェースを可能にする。
れないディジタルデータの伝送機能を有するディジタル
インタフェース装置はディジタル−ＶＣＲまたはディジ
タル−カムコーダとコンピュータとの間にデータインタ
フェースを可能にする。
【図１】従来のディジタルインタフェース回路によるデ
ィジタル映像機器の連結状態を示す図である。
ィジタル映像機器の連結状態を示す図である。
【図２】従来のディジタルインタフェース回路を示した
詳細構成図である。
詳細構成図である。
【図３】本発明の一実施例によるディジタルインタフェ
ース回路によるディジタル映像機器とコンピュータの連
結状態を示す図である。
ース回路によるディジタル映像機器とコンピュータの連
結状態を示す図である。
【図４】本発明によるディジタルインタフェース回路を
示した詳細回路図である。
示した詳細回路図である。
３ ディジタル映像機器 ４ コンピュータ ３７，４１ ディジタルインタフェース回路
Claims (5)
- 【請求項１】 ＩＥＥＥ１３９４シリアルバスを通して
ディジタルデータを送／受信するディジタルインタフェ
ース装置において、 外部からのモード信号に応じて二つの相異なる周波数を
有する第１及び第２クロックのうち一つを選択させるク
ロック選択信号、及び外部からのフレーム信号を用いて
タイミング信号を発生する伝送タイミング制御部と、 前記伝送タイミング制御部から供給されるタイミング信
号により前記クロック選択信号が指定するクロックに合
わせて伝送するデータを記録し、第３クロックに合わせ
て記録されたデータを出力する伝送メモリと、 第３クロックを発生し、前記伝送メモリから出力される
データに付加情報を加えて前記ＩＥＥＥ１３９４シリア
ルバスに伝送し、前記ＩＥＥＥ１３９４シリアルバスを
通して伝送されるデータを受信し、受信されたデータに
付加された情報からフレーム信号を復旧する制御手段
と、 外部からのモード信号に応じて前記第１及び第２クロッ
クのうち一つを選択させるクロック選択信号及び前記制
御手段により復旧されたフレーム信号を用いてタイミン
グ信号を発生する受信タイミング制御部と、 前記受信タイミング制御部から供給されるタイミング信
号により前記制御手段から供給される第３クロックに合
わせて前記制御手段から出力されるデータを記録し、記
録されたデータを前記受信タイミング制御部により発生
された前記クロック選択信号が指定するクロックに合わ
せて外部に出力する受信メモリとを含むディジタルイン
タフェース装置。 - 【請求項２】 前記伝送タイミング制御部及び受信タイ
ミング制御部のうちいずれか一つは前記モード信号が圧
縮されたデータに対することであることを示す場合は前
記第１クロックを選択させ、圧縮されないデータに対す
るものであることを示す場合は前記第２クロックを選択
させるクロック選択信号を発生することを特徴とする請
求項１に記載のディジタルインタフェース装置。 - 【請求項３】 前記圧縮されたデータはＣＣＩＲ６０１
フォーマットにサンプリングされるデータであることを
特徴とする請求項２に記載のディジタルインタフェース
装置。 - 【請求項４】 前記第１クロックはシステムで使われる
クロックであり、第２クロックは13.5ＭＨｚの周波数を
有するクロックであることを特徴とする請求項３に記載
のディジタルインタフェース装置。 - 【請求項５】 ディジタル−ＶＣＲ及びディジタルカム
コーダのうちいずれか一つとコンピュータとの間のデー
タインタフェースのためのものであることを特徴とする
請求項１に記載のディジタルインタフェース装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960037899A KR0178766B1 (ko) | 1996-09-02 | 1996-09-02 | 압축되지 않은 디지탈데이타의 전송기능을 갖는 디지탈 인터페이스 장치 |
| KR37899/1996 | 1996-09-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10126427A true JPH10126427A (ja) | 1998-05-15 |
| JP2950800B2 JP2950800B2 (ja) | 1999-09-20 |
Family
ID=19472539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9234799A Expired - Fee Related JP2950800B2 (ja) | 1996-09-02 | 1997-08-29 | 圧縮されないディジタルデータの伝送機能を有するディジタルインタフェース装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5915130A (ja) |
| JP (1) | JP2950800B2 (ja) |
| KR (1) | KR0178766B1 (ja) |
| CN (1) | CN1082314C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978803B2 (en) | 2005-08-25 | 2011-07-12 | Fujitsu Semiconductor Limited | Semiconductor device |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040057548A1 (en) * | 1994-03-18 | 2004-03-25 | Silicon Integrated System Corp. | Quasi-synchronous multi-stage event synchronization apparatus |
| JPH10336571A (ja) * | 1997-06-03 | 1998-12-18 | Brother Ind Ltd | 映像信号取込装置 |
| JP3487768B2 (ja) * | 1997-10-15 | 2004-01-19 | シャープ株式会社 | 信号伝送装置 |
| JP3592547B2 (ja) | 1998-09-04 | 2004-11-24 | 株式会社ルネサステクノロジ | 情報処理装置および信号転送方法 |
| US6665807B1 (en) * | 1998-09-04 | 2003-12-16 | Hitachi, Ltd. | Information processing apparatus |
| JP3994555B2 (ja) * | 1998-11-18 | 2007-10-24 | ソニー株式会社 | データ処理回路およびデータ伝送システム |
| SG146434A1 (en) * | 2000-11-29 | 2008-10-30 | British Telecomm | Transmitting and receiving real-time data |
| CN1557072A (zh) * | 2001-09-21 | 2004-12-22 | ���˹���Ѷ��� | 使用缓冲器大小计算用于拥塞控制的传输速率的数据通信方法和系统 |
| EP1449331B1 (en) * | 2001-11-30 | 2007-09-19 | British Telecommunications Public Limited Company | Data transmission |
| AU2003216817A1 (en) * | 2002-03-27 | 2003-10-13 | British Telecommunications Public Limited Company | Data structure for data streaming system |
| EP1359722A1 (en) * | 2002-03-27 | 2003-11-05 | BRITISH TELECOMMUNICATIONS public limited company | Data streaming system and method |
| US7949777B2 (en) * | 2002-11-01 | 2011-05-24 | Avid Technology, Inc. | Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal |
| GB0306296D0 (en) * | 2003-03-19 | 2003-04-23 | British Telecomm | Data transmission |
| US20040255338A1 (en) * | 2003-06-13 | 2004-12-16 | Apple Computer, Inc. | Interface for sending synchronized audio and video data |
| CN1802623B (zh) * | 2003-06-13 | 2010-05-26 | 苹果公司 | 用于传送同步音频和视频数据的装置及方法 |
| WO2010068019A2 (en) * | 2008-12-08 | 2010-06-17 | Electronics And Telecommunications Research Institute | Apparatus and method for synchronizing timing clock between transmission signal and reception signal |
| JP5321189B2 (ja) * | 2009-03-27 | 2013-10-23 | ソニー株式会社 | メモリ制御装置 |
| JP5802727B2 (ja) * | 2013-11-11 | 2015-10-28 | 東芝テリー株式会社 | 同期式カメラ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479119A (en) * | 1980-07-16 | 1984-10-23 | Ricoh Company, Ltd. | CRT Display device |
| US4378572A (en) * | 1981-01-29 | 1983-03-29 | Professional Products, Inc. | Camera interface |
| US4686698A (en) * | 1985-04-08 | 1987-08-11 | Datapoint Corporation | Workstation for interfacing with a video conferencing network |
| US5483659A (en) * | 1987-09-14 | 1996-01-09 | Yamamura; Kimio | Apparatus for controlling a signal processing system to operate in high and low speed modes |
| US5237648A (en) * | 1990-06-08 | 1993-08-17 | Apple Computer, Inc. | Apparatus and method for editing a video recording by selecting and displaying video clips |
| US5381542A (en) * | 1991-07-29 | 1995-01-10 | Unisys Corporation | System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources |
| US5424733A (en) * | 1993-02-17 | 1995-06-13 | Zenith Electronics Corp. | Parallel path variable length decoding for video signals |
| US5490247A (en) * | 1993-11-24 | 1996-02-06 | Intel Corporation | Video subsystem for computer-based conferencing system |
| US5701514A (en) * | 1994-04-01 | 1997-12-23 | International Business Machines Corporation | System providing user definable selection of different data transmission modes of drivers of an I/O controller transmitting to peripherals with different data transmission rate |
-
1996
- 1996-09-02 KR KR1019960037899A patent/KR0178766B1/ko not_active IP Right Cessation
-
1997
- 1997-08-29 JP JP9234799A patent/JP2950800B2/ja not_active Expired - Fee Related
- 1997-09-02 US US08/921,617 patent/US5915130A/en not_active Expired - Fee Related
- 1997-09-02 CN CN97114125A patent/CN1082314C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7978803B2 (en) | 2005-08-25 | 2011-07-12 | Fujitsu Semiconductor Limited | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5915130A (en) | 1999-06-22 |
| KR19980019692A (ko) | 1998-06-25 |
| CN1189048A (zh) | 1998-07-29 |
| KR0178766B1 (ko) | 1999-05-15 |
| CN1082314C (zh) | 2002-04-03 |
| JP2950800B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950800B2 (ja) | 圧縮されないディジタルデータの伝送機能を有するディジタルインタフェース装置 | |
| EP0353757B1 (en) | Information transmission system with record/reproducing device | |
| JP3203659B2 (ja) | 記録装置および再生装置および変換装置 | |
| JP3492152B2 (ja) | 無線送信装置 | |
| US6037989A (en) | Still image transmitting device | |
| US5825511A (en) | Image pickup apparatus | |
| JPH10117302A (ja) | ビデオカメラ及び通信システム | |
| JPH09298746A (ja) | 映像データ送信装置、映像データ受信装置、および、映像データ送信・受信システム | |
| JP2000261759A (ja) | 信号記録再生装置 | |
| JP3137798B2 (ja) | ディジタル信号処理装置 | |
| JP3484928B2 (ja) | 映像信号記録再生装置 | |
| JP2855621B2 (ja) | ディジタル情報処理装置 | |
| KR200164760Y1 (ko) | 범용직렬버스를이용한화상회의용영상출력장치 | |
| JP2002016878A (ja) | 再生装置 | |
| JP3293600B2 (ja) | ディジタル情報記録再生装置、受信記録再生装置及びその方法 | |
| JP2000260123A (ja) | 信号記録再生装置 | |
| JP2001007884A (ja) | ディジタルデータ処理装置及び方法 | |
| JPH0690432A (ja) | 映像信号の蓄積装置 | |
| JPH09186969A (ja) | 磁気記録再生装置 | |
| JPH07274112A (ja) | ディジタル情報再生装置 | |
| JPH0568232A (ja) | 電子スチルカメラ | |
| JPH0837672A (ja) | カラーコンポーネントビデオ信号方式変換装置 | |
| JP2002084500A (ja) | 記録装置 | |
| JP2002032960A (ja) | 信号処理装置、信号処理システム、信号処理方法、及び記憶媒体 | |
| JPH07231314A (ja) | 多段接続伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |