JP2950800B2 - 圧縮されないディジタルデータの伝送機能を有するディジタルインタフェース装置 - Google Patents
圧縮されないディジタルデータの伝送機能を有するディジタルインタフェース装置Info
- Publication number
- JP2950800B2 JP2950800B2 JP9234799A JP23479997A JP2950800B2 JP 2950800 B2 JP2950800 B2 JP 2950800B2 JP 9234799 A JP9234799 A JP 9234799A JP 23479997 A JP23479997 A JP 23479997A JP 2950800 B2 JP2950800 B2 JP 2950800B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- control unit
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40117—Interconnection of audio or video/imaging devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
- Details Of Television Systems (AREA)
- Small-Scale Networks (AREA)
- Television Signal Processing For Recording (AREA)
Description
ェース装置に係り、さらに詳しくは圧縮されないディジ
タルデータの伝送機能を有するディジタルインタフェー
ス装置に関する。
データインタフェースが活発になされている。SD(Sta
ndard Definition) 規格のディジタル、VCRは圧縮さ
れた映像データ、オーディオデータ及びサブコードデー
タをIEEE1394シリアルバスを通して伝送するよ
う規定されている。ディジタル−VCRまたはディジタ
ル−カムコーダなどのようなディジタル映像機器1,2
間のデータインタフェースを図1に基づき説明する。
は互いに同一な構成を有する。まず、第1ディジタル映
像機器1を第2ディジタル映像機器2の画像入力装置と
して使用する場合のデータ伝送動作は次の通りである。
第1ディジタル映像機器1のカメラ11を通して撮像さ
れた映像信号や入力端子19を通して入力される映像信
号はソースデータ処理部12に入力される。ソースデー
タ処理部12は入力される映像信号をSD規格による圧
縮過程を通して圧縮する。ソースデータ処理部12によ
り圧縮されたデータは第2ディジタル映像機器2に伝送
されるためにディジタルインタフェース回路17に印加
される。
路の構成図である。ディジタル映像機器1,2のディジ
タルインタフェース回路17,27は相等しい構成を有
する。ここでは特に第1ディジタル映像機器1のディジ
タルインタフェース回路17に例えて説明する。図2に
おいて、入/出力制御部101は前記ソースデータ処理
部12から印加されるデータを伝送するデータとして受
信する。伝送タイミング制御部102は伝送されるデー
タに同期するフレーム信号を外部から受信する。伝送タ
イミング制御部102は受信されたフレーム信号を用い
て書き込みタイミング信号を発生する。この書き込みタ
イミング信号は伝送FIFOメモリ103にデータを書
き込むための制御信号として使われる。伝送タイミング
制御部102から書き込みタイミング信号が印加されれ
ば、この時点から伝送FIFOメモリ103には入/出
力制御部101からの伝送データが外部から供給される
伝送システムクロックT SYS CLKに合わせて記
録される。伝送FIFOメモリ103に記録された伝送
データは制御部104の所望の伝送時間に制御部104
に出力される。このため、伝送タイミング制御部102
はフレーム信号を用いて読み出しタイミング信号を発生
する。制御部104はクロックCLKを発生して伝送F
IFOメモリ103に供給する。伝送タイミング制御部
102から読み出しタイミング信号が印加されれば制御
部104から供給されるクロックCLKに合わせて伝送
FIFOメモリ103に記録された伝送データが読み取
られる。伝送タイミング制御部102は受信されたフレ
ーム信号を制御部104に供給する。制御部104は伝
送FIFOメモリ103から読み取られる伝送データに
循環重複符号及びヘッダを付加する。ヘッダには受信側
からフレーム信号を復旧できるように伝送タイミング制
御部102から供給されるフレーム信号に関する情報
と、送信チャンネル番号などの情報が載せられる。制御
部104は付加情報の載せられた伝送データをデータ送
/受信部105に出力する。データ送/受信部105は
制御部104から出力される伝送データを伝送チャンネ
ルに出力できる電気的な信号として形成させる。そし
て、電気的な信号をIEEE1394シリアルバスの伝
送チャンネルを通して第2ディジタル映像機器2に伝送
する。
から再生される信号を第2ディジタル映像機器2のモニ
ター26上で見られるようにデータを伝送する動作は次
の通りである。記録媒体14から読み出されたデータは
チャネルデータ処理部13に入力され既に設定された増
幅率ほど増幅される。チャネルデータ処理部13は増幅
されたデータから情報データを検出し、記録の際付加さ
れたエラー訂正符号を用いて情報データのエラーを訂正
する。チャネルデータ処理部13によりエラー訂正され
たデータはディジタルインタフェース回路17に印加さ
れ前述した通り第2ディジタル映像機器2に伝送され
る。
ンタフェース回路27からデータが伝送される場合、デ
ィジタルインタフェース回路17は前述したデータ伝送
動作の逆過程を通して伝送されるデータを受信する。こ
の場合、受信データを受信FIFOメモリ107に記録
する時は制御部104から供給されるクロックCLKを
用い、受信FIFOメモリ107から受信データを読み
出す時は受信システムクロックR SYS CLKを使
用する。
CLKはフレーム信号を受信するPLL18により生
成される。ディジタルインタフェース回路17により受
信されたデータが第2ディジタル映像機器2のカメラ2
1または入力端子29からの信号の場合、受信されたデ
ータはチャンネルデータ処理部13に印加される。チャ
ンネルデータ処理部13は受信データにエラー訂正符号
を付加し、24/25変調する。変調された信号は記録
媒体14に記録される。一方、受信データが第2ディジ
タル映像機器2の記録媒体24から読み出された信号の
場合、受信されたデータはソースデータ処理部12に印
加される。ソースデータ処理部12は受信データを伸長
する。伸長されたデータはD/A変換部15によりディ
ジタル/アナログ変換され、アナログ変換された信号は
モニター16上に顕示される。
はディジタル−VCR間のデータインタフェースに係
り、最近のマルチメディア時代に合わせてディジタル−
VCRをコンピュータに連結して使用しようとする場
合、伝送するデータが圧縮された状態なのでコンピュー
タで使用できない問題点があった。コンピュータがかか
る圧縮されたデータを使用できるためには圧縮されたデ
ータを伸長する回路を追加したりソフトウェア的にデー
タを伸長すべきである。しかし、前者の場合、追加費用
がかかり、後者の場合は実時間的にデータを処理できな
い問題点があった。
点を解決するために案出されたもので、その目的はIE
EE1394シリアルバスを通して圧縮されないディジ
タルデータを伝送することによりディジタル−VCRと
コンピュータの互換を可能にするディジタルインタフェ
ース装置を提供することである。
ために本発明によるIEEE1394シリアルバスを通
してディジタルデータを送/受信するディジタルインタ
フェース装置は、外部からのモード信号に応じて二つの
相異なる周波数を有する第1及び第2クロックのうち一
つを選択させるクロック選択信号、及び外部からのフレ
ーム信号を用いてタイミング信号を発生する伝送タイミ
ング制御部と、前記伝送タイミング制御部から供給され
るタイミング信号により前記クロック選択信号が指定す
るクロックに合わせて伝送するデータを記録し、第3ク
ロックに合わせて記録されたデータを出力する伝送メモ
リと、第3クロックを発生し、前記伝送メモリから出力
されるデータに付加情報を加えて前記IEEE1394
シリアルバスに伝送し、前記IEEE1394シリアル
バスを通して伝送されるデータを受信し、受信されたデ
ータに付加された情報からフレーム信号を復旧する制御
手段と、外部からのモード信号に応じて前記第1及び第
2クロックのうち一つを選択させるクロック選択信号及
び前記制御手段により復旧されたフレーム信号を用いて
タイミング信号を発生する受信タイミング制御部と、前
記受信タイミング制御部から供給されるタイミング信号
により前記制御手段から供給される第3クロックに合わ
せて前記制御手段から出力されるデータを記録し、記録
されたデータを前記受信タイミング制御部により発生さ
れた前記クロック選択信号が指定するクロックに合わせ
て外部に出力する受信メモリとを含む。
照して本発明の望ましい一実施例を詳述する。図3はデ
ィジタル映像機器3とコンピュータ4が本発明の望まし
い実施例によるディジタルインタフェース回路を通して
連結された構成を示す。ディジタル映像機器3は図1の
一般のディジタル映像機器1,2の構成を全て含む。こ
こに、図3のディジタル映像機器3はソースデータ処理
部32とチャンネルデータ処理部33との間に伝送され
る圧縮されたデータMODE0,カメラ31または入力
端子39を通して入力される圧縮されないデータMOD
E1及びソースデータ処理部32から出力される圧縮さ
れないデータMODE2のうち一つを選択してディジタ
ルインタフェース回路37に伝達するためのスイッチS
Wをさらに含む。
タル映像機器3とコンピュータ4を連結して使用するユ
ーザーにより連結状態が決定される。例えばディジタル
映像機器3がディジタル−カムコーダの場合、ディジタ
ル−カムコーダをコンピュータ4の画像入力装置として
使える。この場合、スイッチSWの移動接触子はユーザ
ーの決定によりデータMODE1のための固定接触子に
連結され、カメラ31を通して撮像された映像信号また
は入力端子39を通して入力される映像信号をディジタ
ルインタフェース回路37に伝達する。ディジタル映像
機器3がディジタル−VCRの場合、コンピュータ4を
ディジタル−VCRの画像出力装置として使用できる。
この場合、スイッチSWの移動接触子はユーザーの決定
によりデータMODE2のための固定接触子に連結さ
れ、ソースデータ処理部32から出力されるデータをデ
ィジタルインタフェース回路37に伝達する。上記の場
合において、カメラ31を通して撮像された映像信号、
入力端子39を通して入力される映像信号及びソースデ
ータ処理部32から出力される信号は全て13.5MHzの
サンプリング周波数を用いてサンプリングされたCCI
R601フォーマットの圧縮されないデータである。か
かる圧縮されないデータを伝送する動作を図4に基づき
説明する。
タフェース回路37の入/出力制御部201は前述した
圧縮されないデータを伝送データとして受信する。伝送
タイミング制御部202は伝送データに同期するフレー
ム信号、伝送システムクロックT SYS CLK及び
13.5MHzの周波数を有するクロックを受信する。伝送
タイミング制御部202は外部から印加されるモード信
号に応じて13.5MHzのクロックを選択させるクロック
選択信号を発生して伝送FIFOメモリ203に供給す
る。また、伝送タイミング制御部202は受信されたフ
レーム信号を用いて書き込みタイミング信号を発生す
る。この書き込みタイミング信号に応じて伝送FIFO
メモリ203には入/出力制御部201からの伝送デー
タが13.5MHzのクロックに合わせて記録される。ここ
で、伝送FIFOメモリ203に記録される圧縮されな
いデータは圧縮されたデータに比べて多量のデータ量を
有する。従って、伝送FIFOメモリ203は図2の装
置の伝送FIFOメモリに比べて大容量を有する。伝送
タイミング制御部202から読み出しタイミング信号が
印加されれば、伝送FIFOメモリ203に記録された
伝送データは制御部204から供給されるクロックCL
Kに合わせて読み取られる。一方、伝送タイミング制御
部202はフレーム信号を制御部204に供給し、制御
部204は伝送FIFOメモリ203から読み取られた
データに循環重複符号及びヘッダを付加してデータ送/
受信部205に出力する。データ送/受信部205は制
御部204から出力される伝送データをIEEE139
4シリアルバスを通して伝送する。IEEE1394シ
リアルバスを通して圧縮されたデータを伝送する場合、
IEEE1394の規格により100Mbit/sec
の速度で伝送するが、相対的に多いデータ量の圧縮され
ないデータを伝送するためには圧縮されたデータを伝送
する時より伝送速度が早くなければならない。従って、
圧縮されないデータは伝送チャンネルを通してCCIR
601フォーマットにより約200Mbit/secの
速度で伝送される。
圧縮されないデータが伝送されれば、図4のような構成
を有するコンピュータ4のディジタルインタフェース回
路47はディジタル映像機器3のディジタルインタフェ
ース回路37から伝送されたデータを受信する。ディジ
タルインタフェース回路47のデータ送/受信部205
は伝送されて来るデータを受信して制御部204に出力
する。制御部204はデータ送/受信部205から出力
される受信データから伝送する際付加された付加情報を
分離し、フレーム信号を復旧して受信タイミング制御部
206に供給する。受信タイミング制御部206からの
書き込みタイミング信号に応じて、制御部204により
付加情報が分離された受信データが制御部204から供
給するクロックCLKに合わせて受信FIFO207に
記録される。そして、モード信号に応じてクロック選択
信号を発生する受信タイミング制御部206の制御によ
り受信FIFOメモリ207に記録されたデータが13.5
MHzのクロックに合わせて読み取られる。ここで、P
LL48はフレーム信号に応じてシステムクロック及び
13.5MHzのクロックのうち一つを生成してディジタル
インタフェース回路47に供給する。
て受信されたデータはコンピュータ4のディジタルカラ
ー変換器43に印加される。ディジタルカラー変換器4
3は受信されたデータをコンピュータで使用できる色信
号R,G,Bに変換する。DMA制御部42はディジタ
ルインタフェース回路47から供給されるフレーム信号
から同期信号を発生する。DMA制御部42は同期信号
をディジタルカラー変換器43に供給して受信されるC
CIR601フォーマットのデータと色信号との間に同
期を合わせる。また、DMA制御部42はディジタルカ
ラー変換器43からの色信号をビデオRAM44に記録
するためのアドレス値を発生してビデオRAM44に供
給する。ディジタルカラー変換器43から出力される色
信号はDMA制御部42が発生するアドレス値が指定す
るビデオRAM44の位置に記録される。ビデオRAM
44に記録された信号はグラフィックカード45を通し
てモニター46上に顕示される。
接触子をデータMODE0のための固定接触子に連結さ
せる場合はディジタルインタフェース回路37が圧縮さ
れたデータを伝送する場合であって、この際伝送FIF
Oメモリ203に伝送データを記録するクロックとして
は伝送システムクロックが選択され、受信FIFOメモ
リ207から受信データを読み出すクロックとしては受
信システムクロックが選択される。
ら伝送されるデータの数フレームを獲得(capture) して
ファイルとして貯蔵しうる。前述したコンピュータ4に
備えられるディジタルインタフェース回路とディジタル
カラー変換器及びDMA制御部はスロット上に追加でき
るボードで具現してコンピュータ内のビデオRAMとグ
ラフィックカードを用いる形式で構成しうる。
ュータに伝送するデータがCCIR601フォーマット
にサンプリングされたデータであったが、これは他の圧
縮されないデータを伝送することもできる。この場合、
コンピュータのディジタルカラー変換器がCCIR60
1フォーマットの色信号に変換するように構成されてい
れば、このディジタルカラー変換器の入力端子に受信さ
れる信号をCCIR601フォーマットに変換させる回
路を備える。
れないディジタルデータの伝送機能を有するディジタル
インタフェース装置はディジタル−VCRまたはディジ
タル−カムコーダとコンピュータとの間にデータインタ
フェースを可能にする。
ィジタル映像機器の連結状態を示す図である。
詳細構成図である。
ース回路によるディジタル映像機器とコンピュータの連
結状態を示す図である。
示した詳細回路図である。
Claims (5)
- 【請求項1】 IEEE1394シリアルバスを通して
ディジタルデータを送/受信するディジタルインタフェ
ース装置において、 外部からのモード信号に応じて二つの相異なる周波数を
有する第1及び第2クロックのうち一つを選択させるク
ロック選択信号、及び外部からのフレーム信号を用いて
タイミング信号を発生する伝送タイミング制御部と、 前記伝送タイミング制御部から供給されるタイミング信
号により前記クロック選択信号が指定するクロックに合
わせて伝送するデータを記録し、第3クロックに合わせ
て記録されたデータを出力する伝送メモリと、 第3クロックを発生し、前記伝送メモリから出力される
データに付加情報を加えて前記IEEE1394シリア
ルバスに伝送し、前記IEEE1394シリアルバスを
通して伝送されるデータを受信し、受信されたデータに
付加された情報からフレーム信号を復旧する制御手段
と、 外部からのモード信号に応じて前記第1及び第2クロッ
クのうち一つを選択させるクロック選択信号及び前記制
御手段により復旧されたフレーム信号を用いてタイミン
グ信号を発生する受信タイミング制御部と、 前記受信タイミング制御部から供給されるタイミング信
号により前記制御手段から供給される第3クロックに合
わせて前記制御手段から出力されるデータを記録し、記
録されたデータを前記受信タイミング制御部により発生
された前記クロック選択信号が指定するクロックに合わ
せて外部に出力する受信メモリとを含むディジタルイン
タフェース装置。 - 【請求項2】 前記伝送タイミング制御部及び受信タイ
ミング制御部のうちいずれか一つは前記モード信号が圧
縮されたデータに対することであることを示す場合は前
記第1クロックを選択させ、圧縮されないデータに対す
るものであることを示す場合は前記第2クロックを選択
させるクロック選択信号を発生することを特徴とする請
求項1に記載のディジタルインタフェース装置。 - 【請求項3】 前記圧縮されたデータはCCIR601
フォーマットにサンプリングされるデータであることを
特徴とする請求項2に記載のディジタルインタフェース
装置。 - 【請求項4】 前記第1クロックはシステムで使われる
クロックであり、第2クロックは13.5MHzの周波数を
有するクロックであることを特徴とする請求項3に記載
のディジタルインタフェース装置。 - 【請求項5】 ディジタル−VCR及びディジタルカム
コーダのうちいずれか一つとコンピュータとの間のデー
タインタフェースのためのものであることを特徴とする
請求項1に記載のディジタルインタフェース装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960037899A KR0178766B1 (ko) | 1996-09-02 | 1996-09-02 | 압축되지 않은 디지탈데이타의 전송기능을 갖는 디지탈 인터페이스 장치 |
KR37899/1996 | 1996-09-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10126427A JPH10126427A (ja) | 1998-05-15 |
JP2950800B2 true JP2950800B2 (ja) | 1999-09-20 |
Family
ID=19472539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9234799A Expired - Fee Related JP2950800B2 (ja) | 1996-09-02 | 1997-08-29 | 圧縮されないディジタルデータの伝送機能を有するディジタルインタフェース装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5915130A (ja) |
JP (1) | JP2950800B2 (ja) |
KR (1) | KR0178766B1 (ja) |
CN (1) | CN1082314C (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040057548A1 (en) * | 1994-03-18 | 2004-03-25 | Silicon Integrated System Corp. | Quasi-synchronous multi-stage event synchronization apparatus |
JPH10336571A (ja) * | 1997-06-03 | 1998-12-18 | Brother Ind Ltd | 映像信号取込装置 |
JP3487768B2 (ja) * | 1997-10-15 | 2004-01-19 | シャープ株式会社 | 信号伝送装置 |
JP3592547B2 (ja) | 1998-09-04 | 2004-11-24 | 株式会社ルネサステクノロジ | 情報処理装置および信号転送方法 |
US6665807B1 (en) * | 1998-09-04 | 2003-12-16 | Hitachi, Ltd. | Information processing apparatus |
JP3994555B2 (ja) * | 1998-11-18 | 2007-10-24 | ソニー株式会社 | データ処理回路およびデータ伝送システム |
CN100420250C (zh) * | 2000-11-29 | 2008-09-17 | 英国电讯有限公司 | 通信设备操作方法、数据呈现方法和设备 |
EP1428357A1 (en) * | 2001-09-21 | 2004-06-16 | British Telecommunications Public Limited Company | Data communications method and system using receiving buffer size to calculate transmission rate for congestion control |
WO2003049373A1 (en) * | 2001-11-30 | 2003-06-12 | British Telecommunications Public Limited Company | Data transmission |
CN100471266C (zh) * | 2002-03-27 | 2009-03-18 | 英国电讯有限公司 | 用于存储流式传输系统的数据源的方法 |
EP1359722A1 (en) * | 2002-03-27 | 2003-11-05 | BRITISH TELECOMMUNICATIONS public limited company | Data streaming system and method |
US7949777B2 (en) * | 2002-11-01 | 2011-05-24 | Avid Technology, Inc. | Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal |
GB0306296D0 (en) * | 2003-03-19 | 2003-04-23 | British Telecomm | Data transmission |
US20040255338A1 (en) | 2003-06-13 | 2004-12-16 | Apple Computer, Inc. | Interface for sending synchronized audio and video data |
CN100379285C (zh) * | 2003-06-13 | 2008-04-02 | 苹果电脑公司 | 垂直消隐信号的合成装置和方法 |
JP4276647B2 (ja) | 2005-08-25 | 2009-06-10 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
WO2010068019A2 (en) * | 2008-12-08 | 2010-06-17 | Electronics And Telecommunications Research Institute | Apparatus and method for synchronizing timing clock between transmission signal and reception signal |
JP5321189B2 (ja) * | 2009-03-27 | 2013-10-23 | ソニー株式会社 | メモリ制御装置 |
JP5802727B2 (ja) * | 2013-11-11 | 2015-10-28 | 東芝テリー株式会社 | 同期式カメラ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4479119A (en) * | 1980-07-16 | 1984-10-23 | Ricoh Company, Ltd. | CRT Display device |
US4378572A (en) * | 1981-01-29 | 1983-03-29 | Professional Products, Inc. | Camera interface |
US4686698A (en) * | 1985-04-08 | 1987-08-11 | Datapoint Corporation | Workstation for interfacing with a video conferencing network |
US5483659A (en) * | 1987-09-14 | 1996-01-09 | Yamamura; Kimio | Apparatus for controlling a signal processing system to operate in high and low speed modes |
US5237648A (en) * | 1990-06-08 | 1993-08-17 | Apple Computer, Inc. | Apparatus and method for editing a video recording by selecting and displaying video clips |
US5381542A (en) * | 1991-07-29 | 1995-01-10 | Unisys Corporation | System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources |
US5424733A (en) * | 1993-02-17 | 1995-06-13 | Zenith Electronics Corp. | Parallel path variable length decoding for video signals |
US5490247A (en) * | 1993-11-24 | 1996-02-06 | Intel Corporation | Video subsystem for computer-based conferencing system |
US5701514A (en) * | 1994-04-01 | 1997-12-23 | International Business Machines Corporation | System providing user definable selection of different data transmission modes of drivers of an I/O controller transmitting to peripherals with different data transmission rate |
-
1996
- 1996-09-02 KR KR1019960037899A patent/KR0178766B1/ko not_active IP Right Cessation
-
1997
- 1997-08-29 JP JP9234799A patent/JP2950800B2/ja not_active Expired - Fee Related
- 1997-09-02 US US08/921,617 patent/US5915130A/en not_active Expired - Fee Related
- 1997-09-02 CN CN97114125A patent/CN1082314C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1082314C (zh) | 2002-04-03 |
KR19980019692A (ko) | 1998-06-25 |
US5915130A (en) | 1999-06-22 |
CN1189048A (zh) | 1998-07-29 |
KR0178766B1 (ko) | 1999-05-15 |
JPH10126427A (ja) | 1998-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2950800B2 (ja) | 圧縮されないディジタルデータの伝送機能を有するディジタルインタフェース装置 | |
EP0353757B1 (en) | Information transmission system with record/reproducing device | |
JP3203659B2 (ja) | 記録装置および再生装置および変換装置 | |
US6330695B1 (en) | Data communications apparatus, data communications method, program for coding information data contained in computer readable medium | |
US6037989A (en) | Still image transmitting device | |
US5825511A (en) | Image pickup apparatus | |
US5220465A (en) | Circuit and method for reproducing a luminance signal compatibly between different video systems | |
JPH10117302A (ja) | ビデオカメラ及び通信システム | |
JP3283049B2 (ja) | 画像データ伝送システム,送信装置および受信装置ならびにそれらの動作方法 | |
JPH06152922A (ja) | 画像送信装置 | |
KR200164760Y1 (ko) | 범용직렬버스를이용한화상회의용영상출력장치 | |
JPH09298746A (ja) | 映像データ送信装置、映像データ受信装置、および、映像データ送信・受信システム | |
JP2000261759A (ja) | 信号記録再生装置 | |
JP3137798B2 (ja) | ディジタル信号処理装置 | |
JP2002016878A (ja) | 再生装置 | |
JP3484928B2 (ja) | 映像信号記録再生装置 | |
JP3293600B2 (ja) | ディジタル情報記録再生装置、受信記録再生装置及びその方法 | |
JP2000260123A (ja) | 信号記録再生装置 | |
JP3306808B1 (ja) | 電子スチルカメラ | |
JPH0690432A (ja) | 映像信号の蓄積装置 | |
JP2001007884A (ja) | ディジタルデータ処理装置及び方法 | |
JPH07203352A (ja) | 電子スチルカメラ | |
JPH09186969A (ja) | 磁気記録再生装置 | |
JPH0568232A (ja) | 電子スチルカメラ | |
JPH0837672A (ja) | カラーコンポーネントビデオ信号方式変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |