JPH10116212A

JPH10116212A - 選択的にイネーブル可能な監視タイマ回路

Info

Publication number: JPH10116212A
Application number: JP9244917A
Authority: JP
Inventors: John Stolan; ストラーンジョン
Original assignee: United Technologies Corp
Current assignee: Raytheon Technologies Corp
Priority date: 1996-09-12
Filing date: 1997-09-10
Publication date: 1998-05-06
Also published as: EP0831399A3; US5864663A; EP0831399A2

Abstract

(57)【要約】【課題】選択的にイネーブル可能な監視タイマ回路を
提供する。【解決手段】監視タイマ回路は、マイクロプロセッサ
のリセットパルスとして機能するオーバーフロー信号を
備えたサイクリックカウンタを有している。このタイマ
回路は、上記オーバーフロー信号を選択的に変更して、
上記マイクロプロセッサのin situプログラミングを可
能とする特徴を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サ制御回路に関し、より詳細にはマイクロプロセッサ動
作を制御するための監視(watchdog)タイマ回路に関する
ものである。

【０００２】

【従来の技術】マイクロプロセッサの動作をモニタし、
それらの誤動作をリセットするため、監視回路を使用す
ることが知られている。上述の監視回路は、マイクロプ
ロセッサが誤動作した後、指示された仕方で動作を再開
するために、マイクロプロセッサを所定の基準ポイント
に確実に戻させるために必要なリセット信号を与えるも
のである。

【０００３】通常動作の間に生じ、処置が必要なマイク
ロプロセッサの誤動作は、これらに限定されるものでは
ないが、典型的には以下の３つの原因により生じるもの
を挙げることができる。第１番目は、外部電磁気的妨害
（EMI;external electromagnetic interference）であ
り、これはマイクロプロセッサに供給される電力を小刻
みに変動させ、上記マイクロプロセッサに、予測できな
い結果を発生させることになる。第２番目は、宇宙にお
いて観測されるような外部からの放射線であり、これは
同様に誤作動を生じさせる単一事象反転(SEU)を引き起
こす。これらの情報は、ランダムな間隔の誤動作を生じ
させ、又は長時間にわたる連続した誤動作を生じさせる
ことにもなる。第３番目は、予期せぬソフトウエアバグ
によって引き起こされるものである。従って、離散的な
割り込みが生じている場合にマイクロプロセッサをリセ
ットするばかりではなく、継続的な割り込みが生じてい
る場合にも連続してマイクロプロセッサをリセットする
必要が生じる。

【０００４】さらに、上記リセットは、危険な結果、又
は致命的な結果を招かないよう、マイクロプロセッサが
誤作動した直後に行う必要がある。これに加えて、電力
がこのようなマイクロプロセッサに最初に供給される場
合に、上記マイクロプロセットは、定められていない動
作下に置かれる場合もある。従って、初期化の際のリセ
ット、すなわちパワーオンリセットはまた、上記マイク
ロプロセッサが指示された動作モードを確実に最初から
開始するのに必要とされる。従って、下記特性を備えた
監視タイマ回路を設けることが望まれている。すなわ
ち、この様な監視タイマ回路は、ノーマル動作状態に戻
るために、上記マイクロプロセッサを繰り返し連続的に
リセットすること、上記マイクロプロセッサが確実に迅
速にリセットされるよう、クイックレスポンスウインド
ウを設けること、電気的パワーを最初に加えた後、上記
マイクロプロセッサに対し、パワーオンリセット(POR:p
ower on reset)を行うことである。

【０００５】従来技術では、上記特徴を一つの監視タイ
マ回路中にどのように組み合わせるか、については開示
してはいない。例えば、ヤンガー(Younger)は、米国特
許第５，３４１，４９７号において、マイクロプロセッ
サの異常動作状態を検出する回路を開示している。この
回路は、アラームがトリップする点まで、特定回のリセ
ットを行い、連続的に上記マイクロプロセッサをリセッ
トさせるものである。ヤンガーはさらに、誤動作状態が
生じた場合に、リセットを発生させるような限定的なウ
インドウ特性を提供している。しかしながら、ヤンガー
は、POR特性を付与する方法については開示してはいな
い。同様にして、ファン等（Huang)は、米国特許第４，
６２７，０６０号において、限定的なレスポンスウイン
ドウと、POR特性と、を備えた監視タイマ回路を開示し
ているが、これには連続的リセット特性は設けられてい
ない。

【０００６】単一のデバイス中に上記３つの特徴を盛り
込むことについては、従来技術の監視回路タイマでは可
能ではない。これはまた、現在の技術状況においても、
これら全ての特徴が配置されると、これらのいずれかを
選択的に動作させないようにするものではなかった。現
時点における監視回路は、システムにパワーが供給され
ている限り、それらのマイクロプロセッサリセット入力
に優先させて制御を一定に持続させようとする。また、
上記マイクロプロセッサリセット入力が実行された場合
に、上記マイクロプロセッサリセット入力をアクセスす
ることについては、マイクロプロセッサ側の任意的な機
能であり、例えば、リセットに応じてマイクロプロセッ
サを再プログラミングして、別タスクを実行させるよう
な場合もあるためである。

【０００７】この様な制限があるので、再プログラミン
グは、典型的には配線板から上記マイクロプロセッサ及
びそれに付属する監視回路を物理的に取り外し、市販の
プログラミングデバイスを用いて行われている。このプ
ログラミングデバイスは、上記監視回路から影響を与え
られずに、上記マイクロプロセッサリセットへとアクセ
スされる。

【０００８】しかしながら、配線板から取り外してプロ
グラミングするのは、時間を要し、労力がかかる等多く
の理由から問題がある。マイクロプロセッサは、典型的
には、すべての集積回路（IC）中で最も大きなものであ
り、従って、すべてのICの中でも最も入出力（I/O）ピ
ンが多い。上記I/Oピンはデリケートなので、その損傷
を避けるために注意深い取り扱いが必要とされる。ま
た、マイクロプロセッサは、上記配線板内の小さなホー
ルに上記I/Oピンを配置させて、上記ピンをソルダリン
グして回路に固定するのである。ここでも再度、上記デ
リケートなI/Oピンは、着脱操作によって損傷を受ける
ことにもなる。

【０００９】上記マイクロプロセッサと、配線板と、そ
れ以外の回路部品は、また、ソルダリングに必要とされ
る熱源による固定、取り外しの際に損傷を受けてしま
う。従って、はんだは、狭く集中させた熱源によって、
上記ピンから除去してやる必要がある。上記マイクロプ
ロセッサは、数百のI/Oピンを有しているので、それぞ
れのピンからはんだを注意深く取り除くのは労力を要す
る。加えて、ＩＣは、静電気放電を受け易く、その結果
損傷することになる。従って、上記チップは、上述した
熱的損傷及び電気的損傷の可能性をできるだけ低減させ
て取り扱うことが望まれている。

【００１０】

【発明が解決しようとする課題】従って、マイクロプロ
セッサリセットインプットから取り外しすることがで
き、上記マイクロプロセッサを取り外しせずに、その場
で（in situ）プログラミングできるようにマイクロプ
ロセッサを遠隔アクセスすることを可能とする監視タイ
マが必要とされていた。

【００１１】

【課題を解決するための手段】従って、本発明の目的
は、連続リセット、クイックレスポンスウインドウを備
え、パワーオンリセットの各特徴を併せ持つ、改善され
た監視タイマ回路を提供することを目的とする。さら
に、本発明の特徴は、選択的にこれらの特徴をディスエ
ーブルできる特徴を備え、上記マイクロプロセッサのin
situプログラミングのために、ユーザが外部からリセ
ット入力にアクセスすることができる改善された監視タ
イマを提供することを目的とする。

【００１２】従って、本発明に従えば、上記目的を達成
するために、タイマによって与えられるパルスをカウン
トするための、オーバーフロービットを備えたサイクル
カウンタを有する改善された監視タイマ回路が提供でき
る。上記カウンタは、上記マイクロプロセッサからの周
期的なコマンド信号に応じて、交互に出力カウンタを増
加又は減少させる。このコマンド信号を与えるべき上記
マイクロプロセッサが誤動作すると、上記カウンタにオ
ーバーフロービットが設定され、このオーバーフロービ
ットによって、上記マイクロプロセッサは、リセットさ
れることとなる。上記マイクロプロセッサが、上記コマ
ンド信号を与えるのに失敗し続ける限り、上記カウンタ
がその最大カウントを通過してサイクルするので、連続
的にオーバーフロービットの設定が行われ、上記マイク
ロプロセッサは、連続的にリセットされることとなる。
上記カウンタの上記オーバーフロービットは、また、上
記マイクロプロセッサのパワーが加えられた際にもセッ
トされ、これが上記マイクロプロセッサのパワーオンリ
セットとなるようにされている。

【００１３】上記カウンタの大きさ及び上記タイマの周
波数は、リセットパルスの間の間隔が、上記リセットを
解除するために必要とされるに適切な時間を、上記マイ
クロプロセッサに充分に与えるだけ長く、かつ、上記マ
イクロプロセッサが、誤動作状態に入った後に迅速にリ
セットするように短くなるように設定するように選択さ
れる。これを本願明細書においては、クイックレスポン
スウインドウと呼ぶ。

【００１４】さらに、本発明に従えば、上記装置は、選
択的に電気的接合を上記カウンタのオーバーフロービッ
ト（“ノーマルリセット”）と、上記マイクロプロセッ
サの外部リセット信号の間において行わせるようになっ
たマルチプレクサを有していて、上記マイクロプロセッ
サのin situプログラミングを可能としている。

【００１５】本発明の上記目的及びその他の目的、特徴
及び効果については、添付する図面をもってする本発明
の最適な実施態様についての説明を行うことによって明
らかとなろう。

【００１６】

【発明の実施の形態】図１は、マイクロプロセッサ１２
制御のための、本発明による監視タイマ回路１０の簡略
化したシステムブロックダイアグラムを示す。本実施例
では、上記マイクロプロセッサ１２は、インテル87C51-
16である。しかしながら、本発明は、当業者に自明な別
のマイクロプロセッサであっても適用することができ
る。上記マイクロプロセッサ１２の上記入出力ライン
は、システム機能へと引かれている概略的な矢印１３に
よって示されている。上記システム機能は、上記監視回
路１０には用いられないので、本願ではこれ以上の記載
は行わない。

【００１７】タイマ１４は、カウンタ１８へとライン１
６にシリアルタイミングパルスを送っている。上記カウ
ンタ１８は、連続的にレジスタに記録されて、その時点
でのカウントを増加又は減少させる。この際その周波数
は、タイマ１４から供給されるタイミングパルスの周波
数とされている。上記マイクロプロセッサ１２によって
カウント上限値又はカウント下限値に達するのが制限さ
れない限り、上記カウンタ１８は、そのオーバーフロー
ビットにパルスを送り、その内部レジスタをリセット
し、上記カウント上限値、下限値のいずれかまでカウン
トをし始める。

【００１８】通常の動作では、上記マイクロプロセッサ
１２は、ライン２０により、上記カウンタ１８の上記レ
ジスタに記録されているワードの最上位ビット(MSB:mos
t significant bit)をモニタすることによって、上記カ
ウンタ１８がオーバーフローしないようにしている。よ
り詳細には後述するが、上記MSBステータスに基づき上
記マイクロプロセッサ１２は、周期的に上記カウンタ１
８に対し、そのカウント方向を変更するようにライン２
２を通じて周期的に指示を与える。通常ではこの様にし
て、上記マイクロプロセッサ１２は、上記カウンタ１８
がカウントの上限又は下限に達するのを防止し、マルチ
プレクサ２６へとライン２４を通してオーバーフロー信
号が送られるのを防止している。

【００１９】上記MSBをモニタし、最下位ビットをモニ
タしない理由は、上記MSBが低い状態から高い状態へと
進行して行くにつれ、その時点でのカウントは、上記カ
ウンタのカウンタ上限値とカウンタ下限値の間の値とな
るためである。このために、上記マイクロプロセッサ１
２は、次回にどのカウンティング限界を超えたかに関係
なくするように、オーバーフローを避けるための等しい
カウント数を有している。

【００２０】本発明においては、ユーザモードセレクト
信号２８は、ライン３０を通じてマルチプレクサ２６へ
とオペレータによって与えられる。上記セレクト信号２
８は、２つの状態を有している。そのうちの一つは、通
常モードで上記監視タイマ回路を動作させるためのノー
マルモードであり、もう一つは、後述するようにプログ
ラミングモードである。上記マルチプレクサ２６は、上
記カウンタオーバーフロービットへとライン２４によっ
て、さらにライン３４によってノーマルモードクロック
３２へと、それぞれライン３６及びライン３８によって
上記マイクロプロセッサ１２へと連結されている。上記
ユーザモードセレクト信号２８が、上記プログラミング
モードについて選択されると、上記マルチプレクサ２６
は、上記カウンタオーバーフロービット及び上記マイク
ロプロセッサからのノーマルクロック信号の連結を外
し、これらの代わりにライン４２のプログラミングリセ
ット信号４０及びライン４６のプログラミングクロック
信号４４へと置き換える。このようにして、上記プログ
ラミングリセット信号４０及びプログラミングクロック
信号４４は、上記マルチプレクサ２６を通過し、それぞ
れライン３６及びライン３８を通して上記マイクロプロ
セッサ１２へと導入される。

【００２１】図２は、図１の監視タイマ１０の詳細図で
ある。上記タイマ１４は、周知のタイプのタイマであ
り、このタイマデバイス４８としては、例えばシグネテ
ィックス(Signetics)555タイマ（モデル555/BCA(MIL)）
を挙げることができる。このタイマ１４には、さらに、
外部抵抗と外部コンデンサ、それぞれ４９Ａ〜４９Ｄが
備えらており、これらは、２５０マイクロセカンド（μ
ｓ）周期（４KHz）の連続タイミングパルスをライン５
０、バッファ５１及びライン５２を通して上記カウンタ
１８へと与えるように構成されている。上記バッファ５
１は、シュミットトリガ(Schmitt trigger)と言った周
知のデバイスであり、このデバイスとしては、例えばナ
ショナルセミコンダクタ社のモデル54AC14を挙げること
ができる。このデバイスは、上記カウンタ１８への適切
な入力駆動レベルを確保するために用いられている。当
業界において良く知られているタイミングパルストレイ
ンを発生させる等価な構成も本願において用いることが
できる。

【００２２】上記タイミングパルスは、上記カウンタ１
８に導入され、さらに、その後にその内部レジスタに記
録された上記カウントを増加又は減少させるようになっ
ている。本願における最良の実施態様では、このカウン
タ１８は４ビットのナショナルセミコンダクタ社製の54
AC169とされている。４ビットカウンタなので、上記カ
ウンタ１８は、上記マイクロプロセッサ１２がオーバー
フロー条件となるまでには、１６カウント、すなわち４
ｍｓの最大許容レスポンスウインドウが構成される（こ
の４ｍｓは、上記２５０μｓに１６を乗算して得られ
る）。これは、PORの間に行われるものであり、この場
合には上記カウンタは、オーバーフローする前に全サイ
クルをカウントし、上記マイクロプロセッサ１２をリセ
ットすることになる。

【００２３】しかしながら、ノーマル動作では、上記カ
ウンタ１８は、状態を変化させるべき上記MSBを１０進
数の“８”（又は２進数では“１０００”）付近の値に
設定し、このため上記カウンタ１８は、上記マイクロプ
ロセッサ１２が、オーバーフロー条件となる前のおよそ
カウント８、すなわち２ｍｓのレスポンスウインドウと
なるようにするように設定されている（これは、上記２
５０μｓのタイミングパルスに８を乗算することによっ
て得られる）。

【００２４】上記マイクロプロセッサ１２は、上記カウ
ンタ１８に記録されたワードのMSBのステータスに応じ
て、その時点におけるカウント方向を選択する。上記MS
Bが、ロジックハイにある場合には、上記マイクロプロ
セッサ１２は、カウントダウン信号（ロジックゼロ）
を、上記MSBがロジックローになるまでライン２２を通
して上記カウンタ１８へと送る。上記MSBがロジックハ
イでない場合には、上記マイクロプロセッサ１２は、カ
ウントアップ信号（ロジックハイ）を上記MSBが設定さ
れるまで上記カウンタへと送る。上記MSB信号は、上記
マイクロプロセッサ１２へとライン５３、バッファ５４
（これはまた、上記マイクロプロセッサ１２への適切な
入力駆動レベルを確保するため、シュミットトリガ54AC
14とされている）及びライン５５をを介して送られる。

【００２５】本実施例では、上記カウントアップ及びカ
ウントダウン信号は、上記MSBとは逆方向のカウントを
設定するように設定される。また、上記マイクロプロセ
ッサ１２は、１ｍｓ毎、すなわち１６MHzシステムノー
マルクロック３２の１６，０００クロックパルス毎に上
記MSBステータスをチェックするようにプログラムされ
ている。従って、上記マイクロプロセッサ１２は、本実
施例の上記MSBをノーマル動作では、上記カウンタ１８
のオーバーフローを上記間隔２ｍｓの半分の時点でチェ
ックするようにプログラムされている。本願中で説明し
たタイミング間隔を変更することの他にも、上記カウン
ト方向変更信号を発生させるための種々の等価なもので
あっても本願においては用いることができる。

【００２６】上記監視タイマ回路１０が、ノーマルモー
ドで動作している場合には、上記マルチプレクサ２６
（ナショナルセミコンダクタ社54AC157又はこれと等価
なもの）は、ライン５６、バッファ５７（これもまた、
上記マイクロプロセッサ１２への適切な入力駆動レベル
を確保するため、シュミットトリガ54AC14とされてい
る）及びライン５８を通して上記マイクロプロセッサ１
２のリセット入力に直接上記オーバーフロー信号を送
る。上記ノーマルモードは、上記モード選択信号２８が
ロジックゼロになっている場合に実行される。上記ノー
マルモードクロック信号３２は、１６MHzCTSモデルCTX1
16発振器又はこれと等価なものによって与えられてお
り、これはまた、ノーマルモードの間中、ライン５９か
ら上記マイクロプロセッサ１２のクロック入力(CLK IN)
へと上記マルチプレクサ２６を通して直接送られてい
る。

【００２７】しかしながら、上記プログラムモード選択
信号２８が、ロジックハイにセットされると、これは、
上記監視タイマ回路１０が上記プログラミングモードと
なっていることを示すので、プログラミングリセット信
号４０は、ライン４２を通ってマルチプレクサ２６へと
送られ、その後上記ライン５６、上記バッファ５７及び
上記ライン５８を通して、上記マイクロプロセッサ１２
のリセット入力へと送られる。プログラムクロック信号
４４と同様に、87C51-16のプログラミングのため、製造
業者によって要求されている５MHzクロック信号は、上
記ノーマルクロック３２のかわりに上記マルチプレクサ
２６を通してライン５９から上記マイクロプロセッサ１
２のクロック入力へと送られる。

【００２８】上述のロジック構成は、本実施例で用いら
れる上記マイクロプロセッサに利用できるＣＭＯＳ論理
デバイスである54ACファミリーについてのものである。
クロック３２は、本実施例ではＴＴＬデバイスとされて
いるが、外部プルアップ抵抗を用いず、又はさらなる変
更を加えることなく、上記54AC論理デバイスによっても
十分に駆動することができる。これと等価な論理ファミ
リー及びデバイスは、ホストマイクロプロセッサの規格
に合致するものであれば、本願中で上述したものと交換
することが可能であり、このことは当業者によれば明白
であろう。

【００２９】図３は、図１の上記マイクロプロセッサ１
２のカウンタチェックプログラムを示したフローダイア
グラムである。上記マイクロプロセッサ１２は、まずカ
ウンタチェックプログラムを実行させ、これがエントリ
ブロック６０で示されている。次の動作順序は、上記カ
ウンタ１８の上記MSBがロジックハイ（１）となってい
るか否かを決定するものであり、これが、ブロック６１
の判断によって示されている。上記MSBがロジックハイ
となっていない場合には（ＮＯ）、上記マイクロプロセ
ッサ１２は、上記カウンタ１８へとカウントアップ信号
を送るが、これが動作ブロック６２で示されている。そ
の後、上記マイクロプロセッサ１２は、イクジット（Ｅ
ＸＩＴ）ブロック６３で示されているように上記カウン
タチェックプログラムを出ることとなる。上記MSBがロ
ジックハイとなっている場合には（ＹＥＳ）、上記マイ
クロプロセッサ１２は、上記カウンタ１８にカウントダ
ウン信号を送り、これが動作ブロック６４に示されてい
る。この後、上記マイクロプロセッサ１２は、上記イク
ジットブロック６３で示されているように、上記カウン
タチェックプログラムを出ることとなる。上記プロセス
は、その後も１ｍｓ毎に繰り返されている。

【００３０】図４は、図１の監視タイマ回路１０の動作
フローを示したタイミングダイアグラムである。図４
（ａ）は、上記タイマ１４によって発生された２５０ｍ
ｓタイミングパルスであるタイミングパルス信号６６を
示している。図４（ｂ）は、上記カウンタ１８に記録さ
れたワードの最上位ビットMSB６８を示した図である。
この値は、ハイにセットされている場合には、１０進数
の“８”に相当する。図４（ｃ）は、上記カウンタ１８
に記録されたワードの第２の最上位ビットである第２の
MSB７０を示している。これは、ハイに設定されていれ
ば１０進数で“４”に相当する。図４（ｄ）は、第３の
MSB７２を示している。上記カウンタ１８に記録されて
いるワードのこの第３の最上位ビットは、ハイに設定さ
れている場合には１０進数である“２”に相当する。図
４（ｅ）は、最下位ビット（LSB）７４を示している。
上記カウンタ１８に記録されているワードの最下位ビッ
トは、ハイになっている場合には１０進数の“１”に相
当する。さらに、図４（ｆ）は、上記カウンタ１８のオ
ーバーフローリセット信号７６を示している。この場合
には、ロジックハイパルスは、リセット指示を行う。最
後に、図４（ｇ）は、上記カウンタ１８のカウント方向
を示す。この場合、ロジックハイ信号は、カウントアッ
プ信号に対応し、ロジックローは、カウントダウンコマ
ンドに対応する。

【００３１】図４の種々の図面に従って、各タイミング
における基準ポイントは、およそ文字Ａ〜Ｉで示されて
いる。ｔ＝０では、上記カウンタ１８のその時点でのカ
ウントは、１０進数の“７”であり、これは、カウント
方向７８で示されているように増加する。ポイントＡで
は、マイクロプロセッサ１２は、上記MSB６８がセット
され、上記カウント方向７８がカウントダウン方向へと
変更されたことを検出する。ポイントＢでは、上記カウ
ントは、１０進数の“７”まで減少し、MSB６８は、も
はやハイレベルではなくなる。

【００３２】ポイントＣでは、上記マイクロプロセッサ
１２は、上記MSB６８がもはやハイレベルでないことを
検出して、上記カウント方向７８をカウントアップ方向
へと変更する。ポイントＤでは、ポイントＣでのカウン
ト変更の効果が現れ、上記MSB６８をハイレベルとす
る。ポイントＤの直後に、誤動作が発生すると、増加方
向に上記カウント方向７８が固定されてしまうので、上
記マイクロプロセッサは、上記カウント方向７８を変更
できなくなる。上記カウンタ１８は、ポイントＥまでそ
の時点のカウントを増加させ続け、このポイントＥで
は、最大許容カウント限界（１０進数で“１５”）を通
過し、上記オーバーフローリセット信号７６が、ハイレ
ベルとなり、上記マイクロプロセッサ１２はリセットさ
れる。

【００３３】上記カウンタ１８は、ゼロからポイントＦ
までその後増加し続け、このポイントＦでは、上記カウ
ントは、１０進数の“８”とされ、上記MSB６８は、再
度ハイにセットされる。ポイントＧでは、マイクロプロ
セッサ１２は、MSB６８がハイレベルにあり、従って上
記カウント方向７８を下げる方向として、上記カウンタ
にカウントダウンを行わせる。ポイントＨでは、上記MS
B６８は、ローレベルになり、ポイントＩでは、上記マ
イクロプロセッサ１２は、上記MSB６８がもはやハイレ
ベルではないので、上記カウント方向７８の変更を決定
する。上述したプロセスは、その後別のエラー条件下発
生するまで繰り返し続けられる。

【００３４】これまで本発明は、最良の実施態様に基づ
いて説明を行ってきたが、当業者によれば、実施例での
開示に形態及び詳細にわたって、本発明の趣旨又は範囲
内において種々の変更、除外及び付加を行うことができ
ることは、当業者によれば明らかであろう。

【図面の簡単な説明】

【図１】図１は、本発明の監視タイマの実施例を示した
簡略化した概略図である。

【図２】図２は、図１の監視タイマの詳細図である。

【図３】図３は、図１の監視タイマの動作における動作
ステップを示したフローダイアグラムである。

【図４】図４は、図１の実施例の動作フローを示すタイ
ミングダイアグラムである。

【符号の説明】

１０…監視タイマ回路１２…マイクロプロセッサ１４…タイマ１８…カウンタ２６…マルチプレクサ２８…ユーザモードセレクト３２…ノーマルモードクロック４０…プログラムリセット４４…プログラミングクロック

Claims

【特許請求の範囲】

【請求項１】マイクロプロセッサをモニタし、誤動作
が検出された場合に前記マイクロプロセッサをリセット
し、さらに前記マイクロプロセッサのその場でのプログ
ラミングを可能とする監視タイマ回路であって、該回路
は、所定周波数のタイミングパルスを発生させるタイマと、前記マイクロプロセッサのリセットパルスとして機能す
るオーバーフロービットを備え、前記タイマのパルスに
応じて、記録されたカウントを増減させる型のサイクリ
ックカウンタと、前記カウンタの前記オーバーフロー信号を、外部プログ
ラミングリセット信号に切換えて、前記マイクロプロセ
ッサを取り外しせずに、前記マイクロプロセッサのプロ
グラミングを可能とするスイッチ手段と、を有すること
を特徴とする監視タイマ回路。
【請求項２】前記タイマは、電気パワーが加えられた
時に連続的にタイミングパルスを与え、前記カウンタは
連続的に前記タイミングパルスに応じてカウントを続け
るようにされていて、前記マイクロプロセッサが誤動作モードにある場合に前
記カウンタは、繰り返しオーバーフローさせることで、
前記マイクロプロセッサがパワーを加えた後のイニシャ
ライズ中に誤動作状態となった際のパワーオンリセット
を構成し、前記マイクロプロセッサが誤動作状態にある
限り、連続的リセットを行うようにされていることを特
徴とする請求項１に記載の監視タイマ回路。
【請求項３】前記タイマの周波数と、前記カウンタの
カウント容量は、前記カウンタによる前記オーバーフロ
ー発生以前の間隔が、前記マイクロプロセッサがその動
作状態を変更させるための時間間隔よりも長くされ、上
記オーバーフロー信号が発生するまでの時間は、前記マ
イクロプロセッサが、誤動作状態に入った瞬間からクイ
ックレスポンスするに足るだけの短さとなるような組合
せで選択されていることを特徴とする請求項１に記載の
監視タイマ回路。
【請求項４】前記カウンタは、さらにカウント上限値
と、カウンタ下限値とを、有していて、前記カウント上
限値、カウント下限値のどちらかを超えると前記オーバ
ーフロー信号を発生させることを特徴とする請求項１に
記載の監視タイマ回路。
【請求項５】前記マイクロプロセッサは、前記カウン
タのカウントに応じて前記カウンタのカウント方向を反
転させるコマンド信号を与えて、前記カウンタが前記オ
ーバーフロー信号を発生しないようにするプログラムを
有していることを特徴とする請求項４に記載の監視タイ
マ回路。
【請求項６】前記マイクロプロセッサの前記コマンド
信号は、前記カウンタのカウントの最上位ビットに応答
して与えられるようになっていることを特徴とする請求
項５に記載の監視タイマ回路。