DE10203807C1 - Verfahren und Schaltungsanordnung zum Überwachen der Funktion eines Prozessors - Google Patents

Verfahren und Schaltungsanordnung zum Überwachen der Funktion eines Prozessors

Info

Publication number
DE10203807C1
DE10203807C1 DE10203807A DE10203807A DE10203807C1 DE 10203807 C1 DE10203807 C1 DE 10203807C1 DE 10203807 A DE10203807 A DE 10203807A DE 10203807 A DE10203807 A DE 10203807A DE 10203807 C1 DE10203807 C1 DE 10203807C1
Authority
DE
Germany
Prior art keywords
counter
processor
reset
pin
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10203807A
Other languages
English (en)
Inventor
Axel Mueller
Uwe Zimmermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10203807A priority Critical patent/DE10203807C1/de
Priority to FR0300986A priority patent/FR2835330A1/fr
Priority to KR10-2003-0006108A priority patent/KR20030066389A/ko
Priority to US10/355,525 priority patent/US7080281B2/en
Application granted granted Critical
Publication of DE10203807C1 publication Critical patent/DE10203807C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]

Abstract

Aufgrund eines Taktsignals, das von einem Oszillator (3) erzeugt wird, verändert ein Zähler (2) seine Zählvariable (C). Bleibt das vom Prozessor (1) im Normalbetrieb intermittierend ausgesandte Rücksetzsignal (CT¶1¶) aus, so erreicht die Zählvariable (C) einen ersten Grenzwert (C¶gr1¶). Der Zähler (2) sendet daraufhin ein Interrupt-Signal (IR) an den Prozessor (1). Bleibt das Rücksetzsignal (CT) auch daraufhin aus und die Zählvariable (C) erreicht einen zweiten Grenzwert (C¶gr2¶), so sendet der Zähler (2) ein Hardware-Reset-Signal (HWR) an den Prozessor (1) aus. Mit diesem oder infolge dieses Signals (HWR) wird auch der Zähler (2) zurückgesetzt, d. h. die Zählvariable (C) auf einen vorbestimmten Startwert (C¶START¶) gesetzt. So wird bei Ausbleiben des Rücksetzsignals (CT¶1¶) des Prozessors (1) periodisch ein Interrupt-Signal (IR) und ein Hardware-Reset-Signal (HWR) ausgesandt.

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsan­ ordnung zum Überwachen der Funktion eines Prozessors, insbe­ sondere einer Hardware-Watchdog-Schaltung in einem Kraftfahr­ zeug.
Aus der Patentschrift DE 43 29 872 C2 ist eine Überwachungs­ schaltung für Mikroprozessoren bekannt, bei der eine Überwa­ chungsschaltung von dem zu überwachenden Prozessor im Normal­ betrieb regelmäßig mittels eines Triggersignals zurückgesetzt wird. Befindet sich der Prozessor in einem Stromsparmodus, so sendet die Überwachungseinheit ein Interrupt-Signal an den Prozessor. Reagiert der Prozessor aufgrund eines Fehlverhal­ tens auf dieses Interrupt-Signal nicht, so wird von der Über­ wachungsschaltung ein Reset-Impuls erzeugt.
Eine bekannte Einrichtung (DE 32 43 760 C2) zur Funktions­ überwachung eines Prozessors weist einen Zähler mit einem se­ paraten Taktoszillator auf. Der Zähler besitzt einen Rück­ setzeingang, der durch ein von dem überwachten Prozessor in periodischen Zeitabständen ausgesandtes Rücksetzsignal zu­ rückgesetzt wird. Bleibt das Rücksetzsignal aus, so gibt der Zähler in Abhängigkeit von der Zeitdauer des Ausbleibens ei­ nes Signals eine "gestufte Reaktion" ab, d. h. zunächst wird ein Signal ausgesandt, das einen Software-Interrupt setzt. Führt dies nicht zu einem Neustart des Programms, so folgt nach einer voreingestellten Zeitdauer ein Signal, das einen Hardware-Reset des Prozessors auslöst. Der Prozessor wird da­ durch, wie nach dem Einschalten der Energieversorgung, neu gestartet. Sendet der Prozessor auch daraufhin kein Rücksetz­ signal an den Zähler, so wird in einer dritten und letzten Stufe der Prozessor inaktiv geschaltet und/oder ein Alarm ausgelöst.
Ein Nachteil der bekannten Einrichtung ist es, dass der Pro­ zessor jeweils nur ein Aufforderungssignal, einen Software- Interrupt zu setzen und einen Hardware-Reset auszuführen, er­ hält. Ist der Prozessor zu diesem Zeitpunkt aufgrund einer temporären Störung nicht in der Lage einen Neustart durchzu­ führen, so bleibt das System inaktiv und der Prozessor muss zur Wiederinbetriebnahme von der Stromversorgung getrennt werden.
Eine solche temporäre Störung kann beispielsweise durch ein elektromagnetisches Störsignal ausgelöst werden. Nach Abklin­ gen der Störung würde der Prozessor nach einem erneuten Hard­ ware-Resetsignal problemlos neu starten. Bei der bekannten Einrichtung folgt hier aber kein weiteres Hardware-Reset- Signal, der Prozessor bleibt inaktiv.
Zum Anderen ist es durch den bei der bekannten Einrichtung bevorzugten nicht abschaltbaren Interrupt ("non maskable in­ terrupt") nicht möglich, den Prozessor in einem Stromsparmo­ dus zu betreiben. Der Prozessor müsste den Zähler vor Ver­ streichen der ersten, meist kurzen Zeitdauer zurücksetzen, andernfalls würde der Prozessor durch das Setzen des Soft­ ware-Interrupts wieder "geweckt" werden. Folglich ergibt sich nur eine minimale Stromeinsparung.
Aufgabe der Erfindung ist es, ein Verfahren und eine Schal­ tungsanordnung zu schaffen, die einen Prozessor überwachen und die Ausfallsicherheit des Prozessors erhöhen.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und eine Vorrichtung mit den Merkmalen des Patentanspruchs 4 gelöst.
Zur Lösung der Aufgabe der Erfindung wird ein Zähler zur Ü­ berwachung des Mikroprozessors eingesetzt. Aufgrund eines Taktsignals, das von einem Taktgeber erzeugt wird, inkremen­ tiert der Zähler eine Zählvariable. Der Wert der Zählvariab­ len wird vom Zähler binär ausgegeben.
Im Normalbetrieb sendet der Prozessor in vorbestimmten Ab­ ständen ein Rücksetzsignal an den Zähler aus. Der Zähler setzt daraufhin die Zählvariable auf einen vorbestimmten Startwert zurück.
Bleibt das Rücksetzsignal aus, so erreicht die Zählvariable einen ersten Grenzwert. Der Zähler sendet daraufhin ein In­ terrupt-Signal an den Prozessor. Bleibt das Rücksetzsignal auch daraufhin aus und der Zähler erreicht einen zweiten Grenzwert, so sendet der Zähler ein Hardware-Reset-Signal an den Prozessor. Mit demselben Hardware-Reset-Signal oder einem Folgesignal des Hardware-Reset-Signals wird auch der Zähler zurückgesetzt und der Zählvariable ein vorbestimmter Start­ wert zugewiesen.
Diese Programmschritte werden solange durchlaufen, bis der Normalbetrieb des Prozessors wieder hergestellt ist und der Prozessor zumindest ein Rücksetzsignal an den Zähler aussen­ det.
Durch das wiederholte Aussenden des Interrupt-Signals und des Hardware-Reset-Signals an den Prozessor wird im Gegensatz zu der bekannten Einrichtung mehrmals ein Versuch unternommen, die Betriebsstörung des Prozessors zu beseitigen. Bei einer temporären Störung wird das System nach Abklingen der Störung neu gestartet und ist dann wieder funktionsfähig. Die Aus­ fallsicherheit des Prozessors wird somit erhöht.
Vorteilhafte Ausgestaltung der Erfindung sind in den Unteran­ sprüchen angegeben.
Ein Ausführungsbeispiel wird im Folgenden anhand der schema­ tischen Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zum Überwachen der Funktion eines Prozessors,
Fig. 2 ein die Funktion der Schaltungsanordnung aus Fig. 1 beschreibendes Zeitdiagramm, und
Fig. 3 ein Ablaufdiagramm, das die Schritte zum Überwachen und Zurücksetzen eines Prozessors wiedergibt.
Eine erfindungsgemäße Schaltungsanordnung zum Überwachen der Funktion eines Prozessors 1 ist in Fig. 1 dargestellt. Sie weist einen zu überwachenden Mikroprozessor 1 und einen Zäh­ ler 2 mit einem zusätzlichen Oszillator 3 auf. In diesem Aus­ führungsbeispiel sind der Zähler 2 und der Oszillator 3 in einem Bauelement, z. B. einem MC14060B der Firma Motorola, in­ tegriert. Der Zähler 2 ist über Anschlusspin 8 mit Masse und über Pin 16 mit dem positiven Pol der Versorgungsspannung verbunden. Weiter ist Pin 16 über einen Entstörkondensator C3 mit Masse verbunden.
Die Taktfrequenz des internen Oszillators 3 wird durch eine externe Beschaltung des Oszillators 3 mit einem Kondensator C1 und zwei Widerständen R1 und R2 festgelegt. Aus der Be­ schaltung von PIN 9, 10 und 11 des Oszillators 3 mit den Wi­ derständen R1 = 120 kΩ und R2 = 56 kΩ und dem Kondensator C1 = 2 µF ergibt sich eine Frequenz des Taktsignals von 3,88 kHz. Mit diesem Taktsignal wird der Zähler 2 getaktet.
Der Zähler 2 verfügt über einen Rücksetzeingang Pin 12, der über einen Hochpass 7 mit einem Ausgang CT-Out des Prozessors 1 und über ein Logikelement 5 und einen Tiefpass 6 mit einem Ausgang Pin 2 des Zählers 2 verbunden ist. Läuft ein auf dem Prozessor 1 ausgeführtes Programm ordnungsgemäß ab, so sendet der Prozessor 1 in periodischen Zeitabständen über den Aus­ gang CT-Out ein Rücksetzsignal CT1 an den Zähler 2, wodurch die Zählvariable C auf einen vorbestimmten Startwert CSTART zu­ rückgesetzt wird. Der Rücksetzeingang Pin 12 ist über einen Widerstand R12 mit Masse verbunden. Auf diese Weise wird dem Rücksetzeingang Pin 12 ein definiertes Potenzial zugewiesen und so ein unbeabsichtigtes Zurücksetzen des Zählers 2 ver­ hindert.
Der Zähler 2 gibt den Wert der Zählvariablen C in einem binä­ ren Zahlenformat an seinen Ausgängen Pin 1 bis Pin 7 und Pin 13 bis Pin 15 aus. Dabei stellt Pin 7 das "Least Significant Bit" und Pin 3 das "Most Significant Bit" dar.
Die Spannungspegel an den Ausgängen sind wie folgt den Binär­ zahlen "0" und "1" zugeordnet:
"0" entspricht dem Low-Pegel: 0 V < U < 0,05 V
"1" entspricht dem High-Pegel: 4,95 V < U < 5 V
Ein Ausgang Pin 6 des Zählers 2 ist mit einem Interrupt- Eingang IR-In des Prozessors 1 verbunden. Der Ausgang Pin 6 wird vom Low-Pegel auf den High-Pegel geschaltet, sobald ein erster Grenzwert erreicht wird. Die durch das Umschalten vom Low-Pegel zum High-Pegel entstehende Flanke am Interrupt- Eingang IR-In wird vom Prozessor 1 als Interrupt-Signal IR interpretiert. Dieses Interrupt-Signal IR hat einen Neustart des Programms oder einen Sprung an eine vorgegebene Stelle im Programm zur Folge. Die Reaktion auf das Interrupt-Signal IR ist vom Programm abhängig.
Über einen Widerstand R3 ist der Interrupt-Eingang IR-In des Prozessors 1 mit Masse verbunden. Da folglich, solange der Ausgang Pin 6 des Zählers 2 nicht auf einem definierten Pegel liegt, ein Low-Pegel am Interrupt-Eingang IR-In des Prozes­ sors 1 anliegt, wird ein Auslösen eines Interrupts durch ei­ nen undefiniertes Potenzial am Interrupt-Eingang IR-In ver­ hindert.
Ein Ausgang Pin 2 des Zählers 2 ist über die Widerstände R4 und R5 und einen Inverter 4 mit einem Reset-Eingang RESET-In des Prozessors 1 verbunden. Der Inverter 4 weist einen Transistor T0 und Widerstände R5, R8 und R9 auf. Auch hier wird dem Reset- Eingang RESET-In, durch die Verbindung mit dem positiven Pol der Versorgungsspannung über einen Widerstand R9, ein defi­ niertes Potenzial zugewiesen (abhängig vom Schaltzustand von T0).
Bei Erreichen eines zweiten Grenzwertes CGR2 schaltet der Zäh­ ler 2 den Ausgang Pin 2 vom Low-Pegel auf den High-Pegel um. Dadurch liegt der High-Pegel an der Basis des Transitors T0 an, wodurch der Transistor T0 durchschaltet. Am Kollektor des Transistors T0 liegt nun Low-Pegel an. Der Reset-Eingang RESET-In des Prozessors 1 liegt daraufhin auf Low-Pegel.
Da der Hardware-Reset im Gegensatz zum Interrupt nicht von einer Schaltflanke ausgelöst wird, sondern der Low-Pegel eine bestimmte Zeitdauer anliegen muss, ist der Ausgang Pin 2 und ein Ausgang Pin 7 des Zählers 2 über ein Gatter 5, das eine logische Funktion ausführt, mit dem Rücksetzeingang Pin 12 des Zählers 2 verbunden.
Das Gatter 5 weist zwei Transistoren T1 und T2 und mehrere Widerstände R6, R7, R10 und R11 auf. Das Gatter 5 führt eine logische UND-Verknüpfung der beiden Zählerausgänge Pin 2 und Pin 7 durch, d. h. wenn beide Ausgänge Pin 2 und Pin 7 High- Pegel aufweisen, so wird der Rücksetzeingang Pin 12 des Zäh­ lers 2 auf High-Pegel gesetzt. Dadurch wird die Zählvariable C auf den vorbestimmten Startwert CSTART zurückgesetzt und auch der zweite Ausgang Pin 2 des Zählers 2 wieder auf Low- Pegel gesetzt. Dadurch liegt am Reset-Eingang RESET-In des Prozessors 1 ein Signal in invertierter Form an, dessen Puls­ breite durch die Wahl des Ausgangs Pin 7 bestimmt ist.
Der Prozessor 1 führt daraufhin, solange keine Störung dies verhindert, einen Hardware-Reset durch, d. h. der Prozessor 1 wird in den Zustand nach dem Einschalten der Energieversor­ gung zurückgesetzt und startet neu.
Eine Diode D1 verhindert, dass das Rücksetzsignal CT1 des Pro­ zessors 1 einen Hardware-Reset auslöst.
Weiter weist die dargestellte Schaltungsanordnung in der Ver­ bindung zwischen dem Ausgang Pin 2 und dem Reset-Eingang RESET-In des Prozessors 1 einen Tiefpass 6 auf. Dieser aus einem Widerstand R4 und einem Kondensator C2 bestehende Tief­ pass 6 filtert aus der Signalflanke, die beim Umschalten von Low-Pegel auf High-Pegel entsteht die hochfrequenten Anteile heraus.
Ein aus einem Kondensator C4 und einem Widerstand R13 gebilde­ ter Hochpass 7 filtert die niederfrequenten Anteile aus dem Rücksetzsignal CT1 des Prozessors 1 heraus.
Der Hochpass 7 kann alternativ durch eine Diode D1 ersetzt werden, die ein Aussenden des vom Zähler 2 generierten Rück­ setz-Signals an den Prozessor 1 verhindert.
In Fig. 2 ist ein Zeitdiagramm dargestellt, das die Funktion der oben beschriebenen Schaltungsanordnung erläutert.
Die Wahl der Ausgänge des Zählers 2 bestimmt die Zeitdauer, nach der die jeweiligen Grenzwerte Cgr1 und Cgr2 erreicht wer­ den. Im Ausführungsbeispiel wird der erste Grenzwert Cgr1 nach 16,5 ms erreicht und der Ausgang Pin 6 auf High-Pegel ge­ setzt. Die Spannung Upin6 am Ausgang Pin 6 weist somit eine Rechteckimpulsdauer von 33 ms auf. Der zweite Grenzwert Cgr2 wird nach 1055 ms erreicht. Die Spannung Upin2 am Ausgang Pin 2 wird auf High-Pegel geschaltet. Die Spannung Upin7 am Ausgang Pin 7 des Zählers 2 weist eine Rechteckimpulsdauer von 2,1 ms auf.
Durch die logische UND-Verknüpfung des Ausgangs Pin 2 und des Ausgangs Pin 7 wird nach (1055 + 4,2) ms ein Rücksetzsignal CT2 erzeugt, hier dargestellt als Spannung UT1C am Kollektor des Transistors T1. Durch das Rücksetzsignal CT2 wird die Zählvariable C auf den Startwert zurückgesetzt. Am Reset- Eingang RESET-In des Prozessors 1 liegt so ein über den In­ verter 4 invertiertes Rechteck-Signal mit einer Impulsbreite von 4,2 ms an.
Anhand von Fig. 3 wird ein Verfahren zum Überwachen der Funktion eines Prozessors 1 erläutert.
In Schritt 301 wird der Zählvariablen C der definierte Start­ wert CSTART, hier Null, zugewiesen, d. h. der Zähler 2 wird zu­ rückgesetzt.
Im darauf folgenden Schritt 302 wird der Wert der Zählvariab­ le C um einen vorbestimmten Wert, hier beispielsweise Eins, inkrementiert. Wichtig ist bei diesem Schritt, dass sich die Zählvariable C pro Taktsignal um den vorbestimmten Wert ver­ ändert.
In Schritt 303 wird die Zählvariable C mit dem ersten Grenz­ wert Cgr1 verglichen. Ist ihr Wert ungleich dem ersten Grenz­ wert Cgr1, so wird in Schritt 305 die Zählvariable C mit dem zweiten Grenzwert Cgr2 verglichen.
Fällt auch dieser Vergleich negativ aus, so wird in Schritt 307 überprüft, ob ein Rücksetzsignal CT1 vom Prozessor 1 vor­ liegt.
Liegt kein Rücksetzsignal CT1 vor, so wird zu Schritt 302 zu­ rückgesprungen und die Zählvariable C wieder um den vorbe­ stimmten Wert inkrementiert.
Fällt der in Schritt 303 durchgeführte Vergleich positiv aus und die Zählvariable C entspricht dem ersten Grenzwert Cgr1, so wird nach Schritt 304 verzweigt und ein Interrupt-Signal IR an den Prozessor 1 ausgesandt. Anschließend wird wieder zu Schritt 302 zurückgesprungen.
Ist die Zählvariable C gleich dem zweiten Grenzwert Cgr2, so wird nach Schritt 306 verzweigt. Der Zähler 2 sendet dort ein Reset-Signal HWR an den Prozessor 1 aus und springt an den Programmanfang (Schritt 301) zurück, wo das Verfahren erneut startet.
Die Verfahrensschritte (301 bis 307) werden so oft durchlau­ fen, bis der Prozessor 1 ein Rücksetzsignal CT1 an den Zähler 2 sendet.
In einer möglichen Ausführungsvariante kann durch ein Ab­ schalten des Interrupt-Eingangs IR-In der Stromverbrauch der Schaltungsanordnung verringert werden. Das Abschalten kann sowohl durch eine Schalteinheit in der Verbindung zwischen dem Ausgang Pin 6 des Zählers 2 und dem Interrupt-Eingang IR- In des Prozessors 1 oder durch das Programm (sog. "maskable Interrupt"), das auf dem Prozessor 1 abläuft, erfolgen.
Der Prozessor 1 kann so in einen Energiesparmodus geschaltet werden und muss den Zähler 2 nur noch vor Erreichen des zwei­ ten Grenzwerts Cgr2 zurücksetzen oder er wird vom Zähler 2 nach Erreichen des zweiten Grenzwerts Cgr2 durch ein Hardware- Reset-Signal HWR "geweckt".
Die Schaltung dient als Hardware-Watchdog-Schaltung, z. B. zur Überwachung der Funktion eines Prozessors 1 in einem Kraft­ fahrzeug.

Claims (9)

1. Verfahren zum Überwachen der Funktion eines Prozessors, das die folgenden Verfahrensschritte aufweist:
  • - eine Zählvariable (C) eines Zählers (2) wird durch ein Taktsignal, das von einem Taktgeber (3) erzeugt wird, um einen vorbestimmten Wert verändert,
  • - die Zählvariable (C) wird bei ordnungsgemäßem Programmab­ lauf des Prozessors (1) in intermittierenden Zeitabständen durch ein Rücksetzsignal (CT1) des Prozessors (1) auf ei­ nen vorbestimmten Startwert (CSTART) zurückgesetzt,
  • - erreicht die Zählvariable (C) einen ersten Grenzwert (Cgr1), so wird über einen ersten Ausgang (Pin 6) des Zählers (2) ein Interrupt-Signal (IR) an einen Interrupt-Eingang (IR- In) des Prozessors (1) ausgesandt,
  • - erreicht die Zählvariable (C) einen zweiten Grenzwert (Cgr2), so wird über einen zweiten Ausgang (Pin 2) des Zäh­ lers (2) ein Hardware-Reset-Signal (HWR) an den Hardware- Reset-Eingang (RESET-In) des Prozessors (1) ausgesandt, und
  • - bei oder nach Aussenden des Hardware-Reset-Signals (HWR) wird der Zähler (2) zurückgesetzt und somit der Zählvari­ ablen (C) ein vorbestimmter Startwert (CSTART) zugewiesen.
2. Verfahren nach Anspruch 1, wobei die Zählvariable (C) pro Taktsignal um ein vorbestimmtes Inkrement oder ein vorbe­ stimmtes Dekrement verändert wird.
3. Verfahren nach den Ansprüchen 1 oder 2, wobei der Prozessor (1) einen Stromsparmodus aufweist, wobei der Interrupt- Eingang (IR-IN) abschaltbar ist.
4. Schaltungsanordnung zum Durchführen eines Verfahrens zum Überwachen der Funktion eines Prozessors,
die einen Prozessor (1) mit zumindest zwei Eingängen, einem Interrupt-Eingang (IR-In) und einem Hardware-Reset-Eingang (RESET-In), und zumindest einem Ausgang (CT-Out) aufweist,
die einen Zähler (2) mit zumindest zwei Ausgängen (Pin 2 und Pin 6) und einem Rücksetzeingang (Pin 12) aufweist, wobei der Zähler (2) vom Taktsignal eines Taktgebers (3) getaktet wird,
wobei ein erster Ausgang (Pin 6) des Zählers (2) mit dem Interrupt-Eingang (IR-In) des Prozessors (1), ein zweiter Ausgang (Pin 2) des Zählers (2) mit dem Hardware-Reset- Eingang (RESET-In) des Prozessors (1) und der Rücksetzein­ gang (Pin 12) mit dem Ausgang (CT-Out) des Prozessors (1) elektrisch verbunden ist, wodurch der Zähler (2) bei ord­ nungsgemäßem Programmablauf in intermittierenden Zeitab­ ständen durch ein Rücksetzsignal (CT1) des Prozessors (1) auf einen vorbestimmten Startwert (CSTART) zurückgesetzt wird,
wobei der Zähler (2) beim Erreichen eines ersten Grenzwer­ tes (Cgr1) das Potenzial des ersten Ausgangs (Pin 6) verän­ dert und so ein Interrupt-Signal (IR) an den Prozessor (1) sendet, der nach Eintreffen des Interrupt-Signals (IR) ei­ nen Neustart des Programms durchführt oder an eine vorge­ gebene Stelle des Programms springt,
wobei der Zähler (2) beim Erreichen eines zweiten Grenzwer­ tes (Cgr2) das Potenzial des zweiten Ausgangs (Pin 2) ver­ ändert und so ein Hardware-Reset-Signal (HWR) an den Pro­ zessor (1) sendet, der daraufhin einen Hardware-Reset durchführt,
wobei die Schaltungsanordnung eine Schalteinheit (5) auf­ weist, die durch eine Potenzialänderung am Rücksetzeingang (Pin 12) den Zähler (2) auf einen vorbestimmten Startwert (CSTART) zurücksetzt und die Schaltungsanordnung somit, solange das Rücksetzsignal (CT1) des Prozessors (1) aus­ bleibt, periodisch das Interrupt-Signal (IR) und das Hard­ ware-Reset-Signal (HWR) an den Prozessor (1) sendet, und
bei der der zweite Ausgang (Pin 2) des Zählers (2) mit dem Rücksetzeingang (Pin 12) des Zählers (2) elektrisch verbunden ist.
5. Schaltungsanordnung nach Anspruch 4, bei der der zweite Ausgang (Pin 2) und ein dritter Ausgang (Pin 7) des Zählers (2) über ein Gatter (4), das eine logische Verknüp­ fung ausführt, mit dem Rücksetzeingang (Pin 12) des Zählers (2) verbunden sind.
6. Schaltungsanordnung nach den Ansprüchen 4 oder 5, bei der der Prozessor (1) oder zumindest eine elektrische Verbindung zwischen einem Ausgang (Pin 6) des Zählers (2) und einem Ein­ gang (IR-In) des Prozessors (1) zumindest eine Schalteinheit zum Abschalten der Eingänge bzw. Trennen der elektrischen Verbindungen zwischen Zähler (2) und Prozessor (1) aufweist.
7. Schaltungsanordnung nach einem der Anspüche 4 bis 6, bei der zwischen zumindest einem Ausgang (Pin 2) und einem Ein­ gang (RESET-In) des Prozessors (1) zumindest ein Tiefpass (6) angeordnet ist.
8. Schaltungsanordnung nach einem der Ansprüche 4 bis 7, bei der die elektrische Verbindung zwischen zumindest einem Aus­ gang (Pin 2) und dem Eingang (RESET-In) des Prozessors (1) zumindest einen Inver­ ter (4) aufweist.
9. Schaltungsanordnung nach einem der Ansprüche 4 bis 8, bei der der Zähler (2) einen integrierten Oszillator (3) auf­ weist.
DE10203807A 2002-01-31 2002-01-31 Verfahren und Schaltungsanordnung zum Überwachen der Funktion eines Prozessors Expired - Fee Related DE10203807C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10203807A DE10203807C1 (de) 2002-01-31 2002-01-31 Verfahren und Schaltungsanordnung zum Überwachen der Funktion eines Prozessors
FR0300986A FR2835330A1 (fr) 2002-01-31 2003-01-29 Procede et agencement de circuit permettant de surveiller le fonctionnement d'un processeur
KR10-2003-0006108A KR20030066389A (ko) 2002-01-31 2003-01-30 프로세서의 동작을 감시하기 위한 방법 및 회로 장치
US10/355,525 US7080281B2 (en) 2002-01-31 2003-01-31 Method and circuit arrangement for monitoring the operation of a processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10203807A DE10203807C1 (de) 2002-01-31 2002-01-31 Verfahren und Schaltungsanordnung zum Überwachen der Funktion eines Prozessors

Publications (1)

Publication Number Publication Date
DE10203807C1 true DE10203807C1 (de) 2003-07-31

Family

ID=7713469

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10203807A Expired - Fee Related DE10203807C1 (de) 2002-01-31 2002-01-31 Verfahren und Schaltungsanordnung zum Überwachen der Funktion eines Prozessors

Country Status (4)

Country Link
US (1) US7080281B2 (de)
KR (1) KR20030066389A (de)
DE (1) DE10203807C1 (de)
FR (1) FR2835330A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014213922B4 (de) * 2014-07-17 2020-02-20 Continental Automotive Gmbh Fahrzeug-Infotainmentsystem
CN112311957B (zh) * 2019-07-29 2022-07-19 浙江宇视科技有限公司 一种复位方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3243760C2 (de) * 1982-11-26 1989-04-27 Brown, Boveri & Cie Ag, 6800 Mannheim Einrichtung zur Funktionsüberwachung eines Prozessors
DE4329872C2 (de) * 1993-09-03 1998-01-22 Siemens Ag Überwachungsschaltung für Mikroprozessoren

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3342209A1 (de) 1982-11-26 1985-05-30 Brown, Boveri & Cie Ag, 6800 Mannheim Anordnung zur ueberwachung der funktion eines prozessors
US4654821A (en) * 1984-09-26 1987-03-31 Q-Com, Inc, Automatic restart apparatus for a processing system
US4689766A (en) * 1984-11-16 1987-08-25 Zenith Electronics Corporation System for resetting the operation of a signal processing device upon the failure of accessng a predetermined memory location within a predetermined time interval
US5123018A (en) * 1989-12-05 1992-06-16 Digital Appliance Controls, Inc. Micropressor monitoring and resetting circuit
US6134655A (en) * 1992-05-13 2000-10-17 Comverge Technologies, Inc. Method and apparatus for initializing a microprocessor to insure fault-free operation
US5426776A (en) * 1993-11-30 1995-06-20 Honeywell Inc. Microprocessor watchdog circuit
US5864663A (en) * 1996-09-12 1999-01-26 United Technologies Corporation Selectively enabled watchdog timer circuit
DE19712375A1 (de) * 1997-03-25 1998-10-01 Bosch Gmbh Robert Watchdog-Schaltung
DE19734421C2 (de) * 1997-08-08 1999-06-17 Siemens Ag Schaltung zur Erzeugung eines Rücksetz-Signals
WO2001024006A1 (en) * 1999-09-27 2001-04-05 Zf Linux Devices, Inc. Embedded computer system and method with dual watchdog timer
DE10056408C1 (de) * 2000-11-14 2002-03-07 Bosch Gmbh Robert Vorrichtung zur Überwachung eines Prozessors
JP2002189614A (ja) * 2000-12-22 2002-07-05 Nec Microsystems Ltd ウォッチドッグタイマとそれを内蔵したマイクロコンピュータ及びマイクロコンピュータの暴走防止制御方法
US6738934B2 (en) * 2001-01-29 2004-05-18 General Electric Company On-chip watchdog circuit
JP3616367B2 (ja) * 2001-10-24 2005-02-02 三菱電機株式会社 電子制御装置
FR2844892B1 (fr) * 2002-09-24 2005-05-27 St Microelectronics Sa Horloge de surveillance de microcontroleur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3243760C2 (de) * 1982-11-26 1989-04-27 Brown, Boveri & Cie Ag, 6800 Mannheim Einrichtung zur Funktionsüberwachung eines Prozessors
DE4329872C2 (de) * 1993-09-03 1998-01-22 Siemens Ag Überwachungsschaltung für Mikroprozessoren

Also Published As

Publication number Publication date
US20030149868A1 (en) 2003-08-07
KR20030066389A (ko) 2003-08-09
FR2835330A1 (fr) 2003-08-01
US7080281B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
DE69627589T2 (de) Unterspannungsdetektion für mikrocontroller
DE3421584A1 (de) Ruecksetzschaltung fuer mikroprozessoren
EP0163670B1 (de) Vorrichtung zur überwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren
DE3209965A1 (de) Steuereinrichtung fuer fahrzeuge
DE10049441A1 (de) Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems
EP0502854B1 (de) Schaltungsanordnung zur frequenzversorgung einer rechenschaltung
WO2012097775A1 (de) Schaltungsanordnung mit überwachungseinrichtung
DE112019003419T5 (de) Ausfallsichere taktüberwachung mit fehlereinspeisung
DE19819495A1 (de) Spannungsüberwachungsvorrichtung und -Verfahren mit Hysteresecharakteristik
EP0134050B1 (de) Schaltungsanordnung zum Betrieb von Hochdruckgasentladungslampen
DE102008024193A1 (de) System mit konfigurierbaren Funktionseinheiten und Verfahren
DE10203807C1 (de) Verfahren und Schaltungsanordnung zum Überwachen der Funktion eines Prozessors
DE3214006C2 (de)
DE4329872C2 (de) Überwachungsschaltung für Mikroprozessoren
WO2001079948A1 (de) System und verfahren zur überwachung einer einrichtung zum messen, steuern und regeln
WO1998000782A1 (de) Vorrichtung zum betreiben von zwei funktionsmässig parallelgeschalteten prozessoren
DE3336640A1 (de) Elektrische steueranordnung mit netz-ein-reset-schaltung
DE19626869C2 (de) Schaltungsanordnung mit mindestens einem digitalen Schaltkreis und einem Überwachungsschaltkreis
DE102020108341A1 (de) Überwachungsschaltung und Verfahren zur Funktionsüberwachung
EP1627456A1 (de) Verfahren und anordnung zur überwachung einer leistungsendstufe
DE102022116987B3 (de) Schaltungsanordnung und Verfahren zur Betriebszustandssteuerung eines Schaltkreises
DE19812971C2 (de) Mikrocontroller
DE112011102725T5 (de) Detektionsvorrichtung
WO2010043448A1 (de) Verfahren und vorrichtung zum testen eines rechnerkerns in einer mindestens zwei rechnerkerne aufweisenden recheneinheit
EP0564836B1 (de) Schaltung zur Überwachung von mindestens einem Rechenbaustein

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

8339 Ceased/non-payment of the annual fee