DE19626869C2 - Schaltungsanordnung mit mindestens einem digitalen Schaltkreis und einem Überwachungsschaltkreis - Google Patents
Schaltungsanordnung mit mindestens einem digitalen Schaltkreis und einem ÜberwachungsschaltkreisInfo
- Publication number
- DE19626869C2 DE19626869C2 DE1996126869 DE19626869A DE19626869C2 DE 19626869 C2 DE19626869 C2 DE 19626869C2 DE 1996126869 DE1996126869 DE 1996126869 DE 19626869 A DE19626869 A DE 19626869A DE 19626869 C2 DE19626869 C2 DE 19626869C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- monitoring
- reset
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G15/00—Time-pieces comprising means to be operated at preselected times or after preselected time intervals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des
Patentanspruchs 1.
Eine derartige Schaltungsanordnung ist aus der DE 43 29 872 A1 bekannt. Diese
Schaltungsanordnung weist einen digitalen Schaltkreis, beispielsweise einen
Prozessor auf, der außer in einem "normalen" Betriebsmodus (Normalmodus,
beispielsweise zur Wahrnehmung von Überwachungsaufgaben) aus Gründen
der Stromersparnis in einem Ruhemodus betrieben und quasi "abgeschaltet"
werden kann. Die Umschaltung zwischen den Betriebsmodi Normalmodus und
Ruhemodus wird dabei durch das Zusammenwirken des digitalen Schaltkreises
und einer als "Watchdogschaltung" mit einer Zählerstufe, einem Differenzier
glied und peripheren Logikbauelementen ausgeführten Überwachungs
schaltung realisiert: der Übergang vom Normalmodus zum Ruhemodus wird
durch einen intern im digitalen Schaltkreis erzeugten Steuerbefehl initiiert;
der Übergang vom Ruhemodus zum Normalmodus - der Weckvorgang bzw.
das "Aufwecken" - wird nach Ablauf einer in der Überwachungsschaltung
festgelegten Weck-Überwachungszeit durch ein von einem Ausgangsanschluß
der Überwachungsschaltung auf einen Interrupt-Eingangsanschluß des digita
len Schaltkreises ausgegebenes Interruptsignal initiiert. Im Falle eines störungs
freien Betriebs wird das Interruptsignal vom digitalen Schaltkreis mit einem an
die Überwachungsschaltung abgegebenen Triggersignal quittiert. Bleibt das
Interruptsignal infolge eines Fehlverhaltens des digitalen Schaltkreises bis zum
Ablauf einer vorgegebenen Überwachungszeit unbeantwortet, wird von der
Überwachungsschaltung das Rücksetzen des digitalen Schaltkreises initiiert.
Nachteilig hierbei ist jedoch, daß der Stromverbrauch des digitalen Schalt
kreises aufgrund des in kurzen Zeitintervallen zu wiederholenden Weck
vorgangs groß ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung nach
dem Oberbegriff des Patentanspruchs 1 anzugeben, die einen geringen Strom
verbrauch aufweist und mit geringem Schaltungs- und Kostenaufwand her
stellbar ist.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen des
Patentanspruchs 1 gelöst.
Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung ergeben sich
aus den Unteransprüchen.
Die Umschaltung des digitalen Schaltkreises der Schaltungsanordnung bzw. der
digitalen Schaltkreise der Schaltungsanordnung vom Ruhemodus zum Normal
modus (der Aufweckvorgang) wird mittels einer als integrierter Schaltkreis
ausgebildeten Überwachungsschaltung vorgenommen; dieser Überwachungs
schaltkreis weist einen separaten Weck-Anschluß(pin) auf, der mit einem der
Interrupt-Eingangsanschlüsse des digitalen Schaltkreises verbunden ist und
diesen mit einem Wecksignal beaufschlagen kann.
Von einem Zeitglied des Überwachungsschaltkreises werden Überwachungs
zeiten mit unterschiedlicher Zeitdauer (d. h. unterschiedlich lange Zeitinter
valle) definiert, die zur Steuerung des zeitlichen Ablaufs in den verschiedenen
Betriebsmodi (Normalmodus, Ruhemodus) dienen: beim Erreichen einer ersten
Überwachungszeit wird das Wecksignal generiert und mit diesem ein Inter
rupt-Eingangsanschluß des digitalen Schaltkreises beaufschlagt, beim Erreichen
einer dem Normalmodus zugeordneten zweiten Überwachungszeit (mit
kürzerer Zeitdauer als die erste Überwachungszeit) und beim Erreichen einer
dem Ruhemodus zugeordneten dritten Überwachungszeit (mit längerer
Zeitdauer als die erste Überwachungszeit) wird ein Rücksetzsignal generiert
und mit diesem der Rücksetz-Eingangsanschluß des digitalen Schaltkreises
beaufschlagt; weiterhin wird von einem Ausgangsanschluß des digitalen
Schaltkreises in vorgegebenen Zeitabständen ein Zeitglied-Rücksetzsignal
erzeugt, mit dem ein Rücksetz-Eingangsanschluß des Überwachungsschaltkrei
ses beaufschlagt und hierdurch das Zeitglied zurückgesetzt wird, wobei die
Zeitabstände für dieses Zeitglied-Rücksetzsignal im Normalmodus und im
Ruhemodus unterschiedlich lang und jeweils kürzer als die korrespondieren
den, vom Zeitglied definierten Überwachungszeiten gewählt werden. Der
Überwachungsschaltkreis kann bsp. ein Umschaltglied aufweisen, durch das die
zur Generierung eines Rücksetzsignals vorgegebenen Überwachungszeiten
einem Rücksetz-Ausgangsanschluß des Überwachungsschaltkreises zugeführt
werden. Die Vorgabe des Zeittakts für das Zeitglied kann bsp. mittels eines
Oszillators erfolgen, der bsp. mittels eines RC-Glieds angesteuert wird. Das
Zeitglied des Überwachungsschaltkreises kann bsp. als Zählerglied ausgebildet
sein, das die unterschiedlichen Überwachungszeiten mittels unterschiedlicher
Zählerstände (Zählerendwerte) generiert.
Die Vorteile der Schaltungsanordnung liegen darin, daß
- - ein geringer Stromverbrauch gegeben ist, da die digitalen Schaltkreise im Ruhemodus komplett abschaltbar sind und eine einfache Überwachungs schaltung mit einer geringen Anzahl an Schaltungskomponenten vorliegt,
- - aufgrund der geringen Anzahl an Schaltungskomponenten der Über wachungsschaltung auch ein geringer Platzbedarf und geringe Kosten vorhanden sind,
- - ein vollständiges Rücksetzen der digitalen Schaltkreise beim Weckvorgang vermieden wird und nur im Fehlerfall erfolgt (beim Ausbleiben des Zeitglied-Rücksetzsignals.
Die vorgestellte Schaltungsanordnung und die zeitliche Ablaufsteuerung in
den verschiedenen Betriebsmodi soll im folgenden anhand der Zeichnung
erläutert werden. Hierbei zeigen:
Fig. 1 ein Prinzipschaltbild der Schaltungsanordnung,
Fig. 2 ein Prinzipschaltbild des Überwachungsschaltkreises der Schaltungsan
ordnung,
Fig. 3 Spannungs-Zeit-Diagramme verschiedener Signale an den Anschlußpins
des Überwachungsschaltkreises während des Normalmodus,
Fig. 4 Spannungs-Zeit-Diagramme verschiedener Signale an den Anschlußpins
des Überwachungsschaltkreises während des Ruhemodus,
Fig. 5 Spannungs-Zeit-Diagramme verschiedener Signale an den Anschlußpins
des Überwachungsschaltkreises beim Übergang vom Normalmodus zum
Ruhemodus.
Gemäß der Fig. 1 besteht die Schaltungsanordnung im wesentlichen aus der
als Überwachungsschaltkreis ÜS ausgebildeten Überwachungsschaltung und
der als digitaler Signalprozessor DS ausgebildeten Digitalschaltung.
Der Überwachungsschaltkreis ÜS weist 8 Anschlußpins P1-P8 auf (P1: Rücksetz-
Ausgangsanschluß, P2: Weck-Ausgangsanschluß, P3: Modus-Eingangsanschluß,
P4: Bezugspotentialanschluß, P5: Zeitgliedrücksetzanschluß, P6: Oszillatoran
schluß, P8: Versorgungsspannungsanschluß). Am Oszillatoranschluß P6 ist ein RC-
Glied (Widerstand R, Kondensator C) zur Vorgabe des Zeittakts für ein im Über
wachungsschaltkreis ÜS angeordnetes Zeitglied angeschlossen.
Der Signalprozessor DS weist mehrere Anschlußpins auf, von denen in der Fig.
1 die Anschlußpins AP1 bis AP8 dargestellt sind (AP1: Rücksetz-Eingangsan
schluß, AP2: Interrupt-Eingangsanschluß, AP4: Bezugspotentialanschluß, AP5:
Modus-Ausgangsanschluß, AP6: Rücksetz-Ausgangsanschluß, AP8: Versorgungs
spannungsanschluß, AP3, AP7: Oszillatoranschlüsse).
Die Bezugspotentialanschlüsse P4 des Überwachungsschaltkreises ÜS und AP4
des Signalprozessors DS sind mit dem Bezugspotential GND der
Schaltungsanordnung verbunden, die Versorgungsspannungsanschlüsse P8 des
Überwachungsschaltkreises ÜS und AP8 des Signalprozessors DS mit der
Versorgungsspannung Vs der Schaltungsanordnung. Vom Rücksetz-
Ausgangsanschluß P1 des Überwachungsschaltkreises ÜS wird ein
Rücksetzsignal (Resetsignal) DRS an den Rücksetz-Eingangsanschluß AP1 des
Signalprozessors DS abgegeben, vom Weck-Ausgangsanschluß P2 des
Überwachungsschaltkreises ÜS ein Wecksignal WS an den Interrupt-
Eingangsanschluß AP2 des Signalprozessors DS, vom Modus-Ausgangsanschluß
AP5 des Signalprozessors DS ein Modussignal MS an den Modus-
Eingangsanschluß P3 des Überwachungsschaltkreises ÜS und vom Rücksetz-
Ausgangsanschluß AP6 des Signalprozessors DS ein Zeitgliedrücksetzsignal ZRS
an den Zeitgliedrücksetzanschluß PS des Überwachungsschaltkreises ÜS.
Gemäß dem Prinzipschaltbild der Fig. 2 des Überwachungsschaltkreises ÜS
weist der Überwachungsschaltkreis ÜS ein als Zählerglied ausgebildetes
Zeitglied ZG, ein Umschaltglied UG, ein Spannungsüberwachungsglied VC, ein
impulserzeugungsglied IG sowie ein Oszillatorglied OSZ auf.
Mittels des am Oszillatoranschluß P6 angeschlossenen externen RC-Glieds
(beispielsweise mit einem Widerstand R von 100 kΩ und einem Kondensator C
von 1 µF) wird der Zeittakt für das Oszillatorglied OSZ vorgegeben
(beispielsweise 0,1 s, d. h. 10 Hz), mit dem über den Takteingang TEZ das
Zählerglied ZG beaufschlagt (inkrementiert) wird. Der
Zeitgliedrücksetzanschluß P5 ist mit dem (bsp. als Impuls- oder Flankeneingang
ausgebildeten) Rücksetzeingang REZ des Zählerglieds ZG verbunden, der erste
Zählerausgang ZA1 des Zählerglieds ZG Mit dem Weck-Ausgangsanschluß P2
und der zweite Zählerausgang ZA2 sowie der dritte Zählerausgang ZA3 über
das vom am Modus-Eingangsanschluß P3 anliegenden Modussignal MS
angesteuerte Umschaltglied UG und das Impulserzeugungsglied IG mit dem
Rücksetz-Ausgangsanschluß P1. Das Spannungskontrollglied VC dient zur
Überwachung der Versorgungsspannung Vs, das impulserzeugungsglied IG zur
Erzeugung geeigneter Ausgangspulse am Rücksetz-Ausganganschluß P1. An den
Zählerausgängen ZA1 bis ZA3 werden beim Erreichen vorgegebener
Zählerendwerte Ausgangssignale an den Weck-Ausgangsanschluß P2
(Zählerausgang ZA1) bzw. den Rücksetz-Ausgangsanschluß P1 (Zählerausgänge
ZA2, ZA3) abgegeben; hierbei werden die bestimmten Überwachungszeiten
ÜZ1, ÜZ2, ÜZ3 entsprechenden Zählerendwerte an den Zählerausgängen ZA1,
ZA2, ZA3 so vorgegeben, daß der Zählerendwert am Zählerausgang ZA3 (die
Überwachungszeit ÜZ3 des Ruhemodus) größer als der Zählerendwert am
Zählerausgang ZA1 (die Weck-Überwachungszeit ÜZ1) ist und der
Zählerendwert am Zählerausgang ZA1 (die Weck-Überwachungszeit ÜZ1) größer
als der Zählerendwert am Zählerausgang ZA2 (die Überwachungszeit ÜZ2 des
Normalmodus).
Gemäß dem Spannungs-Zeit-Diagramm der Fig. 3 für den Normalmodus wird
die Schaltungsanordnung durch Anlegen der Versorgungsspannung Vs zum
Zeitpunkt t0 aktiviert; nach dem Einschaltvorgang (Zeitpunkt t0) wird zum
Zeitpunkt t1 durch das Modussignal MS (HIGH-Pegel, beispielsweise 5 V) am
Modus-Ausgangsanschluß AP5 des Signalprozessors DS der Zählerausgang ZA2
des Überwachungsschaltkreises ÜS aktiviert und hierdurch die Überwachungs
zeit ÜZ2 des Normalmodus (beispielsweise 50 ms) vorgegeben. Vom Rücksetz-
Ausgangsanschluß AP6 des Signalprozessors DS wird zum Zeitpunkt t2 ein
Zeitgliedrücksetzsignal ZRS an den Zeitgliedrücksetzanschluß PS des
Überwachungsschaltkreises ÜS abgegeben und hierdurch das Zählglied ZG vor
Erreichen des am Zählerausgang ZA2 anstehenden Zählerendwerts zurück
gesetzt (d. h. vor Erreichen der Überwachungszeit ÜZ2 des Normalmodus);
dieser Vorgang wird in regelmäßigen Abständen im Zeitintervall zwischen den
Zeitpunkten t2 und t3 wiederholt. Ab dem Zeitpunkt t3 wird vom
Signalprozessor DS kein Zeitgliedrücksetzsignal ZRS mehr abgegeben
(beispielsweise infolge des Auftretens eines Fehlers) und hierdurch beim
Erreichen des Zählerendwerts am Zählerausgang ZA2 (d. h. nach Ablauf der
Überwachungszeit ÜZ2 des Normalmodus) zum Zeitpunkt t4 ein Daten-
Rücksetzsignal DRS am Rücksetz-Ausgangsanschluß P1 des Über
wachungsschaltkreises ÜS erzeugt; infolgedessen wird der Rücksetz-Eingangsan
schluß AP1 des Signalprozessors DS zwischen den Zeitpunkten t4 und t5 mit
diesem Datenrücksetzsignal DRS beaufschlagt und hierdurch in seinen Anfangs
zustand zurückgesetzt (RESET). Zum Zeitpunkt t6 wird vom Modus-
Ausgangsanschluß AP5 des Signalprozessors DS wiederum der Normalmodus
vorgegeben und mittels des am Modus-Eingangsanschluß P3 des
Überwachungsschaltkreises ÜS anliegenden Modussignals MS die
Überwachungszeit ÜZ2 des Normalmodus für das Zählerglied ZG vorgegeben.
Gemäß dem Spannungs-Zeit-Diagramm der Fig. 4 wird die
Schaltungsanordnung durch Anlegen der Versorgungsspannung VS zum
Zeitpunkt t0 aktiviert; nach dem Einschaltvorgang (Zeitpunkt t0) wird zum
Zeitpunkt t1 durch das Modussignal MS (HIGH-Pegel, beispielsweise 5 V) am
Modus-Ausgangsanschluß AP5 des Signalprozessors DS der Zählerausgang ZA2
des Überwachungsschaltkreises ÜS aktiviert und hierdurch die Überwachungs
zeit ÜZ2 des Normalmodus (beispielsweise 50 ms) vorgegeben. Zum
Zeitpunkt t2 wird (vor Erreichen der Überwachungszeit ÜZ2 des Normalmodus)
ein Zeitgliedrücksetzsignal ZRS vom Rücksetz-Ausgangsanschluß AP6 des
Signalprozessors DS erzeugt, mit diesem der Zeitgliedrücksetzanschluß PS des
Überwachungsschaltkreises ÜS beaufschlagt und hierdurch das Zählerglied ZG
zurückgesetzt; dieser Vorgang wird im Zeitintervall zwischen den Zeitpunkten
t2 und t3 in regelmäßigen Abständen jeweils vor Erreichen des am
Zählerausgang ZA3 anstehenden Zählerendwerts wiederholt (d. h. vor Erreichen
der Überwachungszeit ÜZ3). Zum Zeitpunkt t3 wird für den Signalprozessor DS
der Ruhemodus vorgegeben (beispielsweise durch einen internen
Steuerbefehl des Signalprozessors DS) und hierdurch am Modus-
Ausgangsanschluß AP5 ein entsprechendes Modussignal MS ausgegeben (LOW-
Pegel, beispielsweise 0 V); mit diesem Modussignal MS wird der Modus-
Eingangsanschluß P3 des Überwachungsschaltkreises ÜS beaufschlagt und der
Zählerausgang ZA3 des Überwachungsschaltkreises ÜS aktiviert (d. h. mit dem
Rücksetz-Ausgangsanschluß P1 verbunden) und hierdurch der Zählerendwert
am Zählerausgang ZA3 bzw. die Überwachungszeit ÜZ3 des Ruhemodus (bsp.
20 s) vorgegeben; d. h. durch Generierung des Modussignals MS wird von der
vom Zählerausgang ZA2 gebildeten "kurzen" Überwachungszeit ÜZ2 des
Normalmodus zur vom Zählerausgang ZA3 gebildeten "langen"
Überwachungszeit ÜZ3 des Ruhemodus umgeschaltet. Gleichzeitig wird ab dem
Zeitpunkt t3 das Zeitgliedrücksetzsignal ZRS nicht mehr generiert und
hierdurch nach Ablauf der dem am Zählerausgang ZA1 anstehenden
Zählerendwert entsprechenden Weck-Überwachungszeit ÜZ1 zum Zeitpunkt t31
am Weck-Ausgangsanschluß P2 des Überwachungsschaltkreises ÜS ein
Wecksignal WS erzeugt und mit diesem der Interrupt-Eingangsanschluß AP2 des
Signalprozessors DS beaufschlagt; hierdurch wird der Signalprozessor DS
"aufgeweckt", das heißt kurzzeitig vom Ruhemodus in den Normalmodus
versetzt. Da jedoch der Signalprozessor DS kein Zeitgliedrücksetzsignal ZRS
generiert (bsp. infolge eines Fehlers), wird nach Ablauf der Überwachungszeit
ÜZ3 des Ruhemodus (d. h. spätestens beim Erreichen des am Zählerausgang ZA3
anstehenden Zählerendwerts) zum Zeitpunkt t4 ein Datenrücksetzsignal DRS am
Rücksetz-Ausgangsanschluß P1 des Überwachungsschaltkreises ÜS generiert
und mit diesem (analog wie anhand der Fig. 3 beschrieben) der
Signalprozessor DS beaufschlagt und in seinen Anfangszustand zurückgesetzt
(RESET). Zum Zeitpunkt t5 ist der Rücksetzvorgang des Signalprozessors DS
abgeschlossen, der Signalprozessor DS wird wieder aktiviert und geht mit dem
Modussignal MS in den Normalmodus über.
Gemäß dem Spannungs-Zeit-Diagramm der Fig. 5 wird nach dem Einschalt
vorgang zum Zeitpunkt t0 durch Anlegen der Versorgungsspannung Vs zum
Zeitpunkt t1 durch einen internen Steuerbefehl im Signalprozessor DS eine
Modusumschaltung vom Normalmodus zum Ruhemodus vorgenommen:
mittels des am Modus-Ausgangsanschluß AP5 des Signalprozessors DS anliegen
den Modussignals MS wird der Ruhemodus angewählt und hierdurch der am
Zählerausgang ZA3 anstehende Zählerendwert bzw. die Überwachungszeit ÜZ3
des Ruhemodus aktiviert. Beim Erreichen des am Zählerausgang ZA1
anstehenden Zählerendwerts, d. h. nach Ablauf der Weck-Überwachungszeit
ÜZ1, wird zum Zeitpunkt t31 (analog zum in der Fig. 4 beschrieben Ablauf) am
Weck-Ausgangsanschluß P2 des Überwachungsschaltkreises ÜS ein Wecksignal
WS ausgegeben; mit diesem wird der Signalprozessor DS am Interrupt-
Eingangsanschluß AP2 beaufschlagt und hierdurch aktiviert ("geweckt"). Im
Gegensatz zum in der Fig. 4 beschriebenen Ablauf (Fehlerfall) erzeugt der
Signalprozessor DS ZUM Zeitpunkt t32 jedoch ein korrektes
Zeitgliedrücksetzsignal ZRS, mit dem der Zeitgliedrücksetzanschluß PS des
Überwachungsschaltkreises ÜS beaufschlagt und hierdurch das Zählerglied ZG
rückgesetzt wird. Nach Ablauf des Wecksignals WS bzw. des Zeitgliedrücksetz
signals ZRS ZUM Zeitpunkt t33 geht der Signalprozessor DS wieder in den Ruhe
modus über.
Dieser Ruhemodus mit der vollständigen Deaktivierung des Signalprozessors DS
erfolgt somit während der Weck-Überwachungszeit ÜZ1 (beispielsweise ca.
20 s) und wird lediglich durch das Zeitintervall zwischen den Zeitpunkten t32
und t33 für die Zeitdauer des Zeitgliedrücksetzsignals ZRS unterbrochen.
Hierdurch kann ein gegenüber dem Normalmodus deutlich reduzierter
Stromverbrauch der Schaltungsanordnung erreicht werden; beispielsweise ist
hierdurch ein Strombedarf der Schaltungsanordnung von 200 µA im Gegensatz
zu einem üblichen Strombedarf von 20 mA realisierbar.
Verwenden läßt sich die Schaltungsanordnung überall dort, wo digitale Schalt
kreise in mehreren Betriebsmodi betrieben werden können und einen Ruhe
modus beinhalten; beispielsweise in Überwachungssystemen oder Mobiltele
fonen, wobei bei diesen Systemen der Übergang vom Ruhemodus zum
Normalmodus (der Weckvorgang) durch einen Tastendruck vorgenommen
wird.
Claims (5)
1. Schaltungsanordnung mit mindestens einem zwischen einem Normal
modus und einem Ruhemodus umschaltbaren digitalen Schaltkreis (DS) und
mit einer Überwachungsschaltung (ÜS) mit einem Zeitglied (ZG), wobei die
Überwachungsschaltung (ÜS) als integrierter Überwachungsschaltkreis
ausgebildet ist und
- 1. - einen mit einem Interrupt-Eingangsanschluß (AP2) des digitalen Schaltkreises (DS) verbundenen Weck-Ausgangsanschluß (P2) aufweist, an den das Zeitglied (ZG) beim Erreichen einer Weck- Überwachungszeit (ÜZ1) ein Wecksignal (WS) zur Umschaltung des Betriebsmodus vom Ruhemodus zum Normalmodus abgibt,
- 2. - einen mit einem Rücksetz-Eingangsanschluß (AP1) des digitalen Schaltkreises (DS) verbundenen Rücksetz-Ausgangsanschluß (P1) aufweist, an den das Zeitglied (ZG) beim Erreichen einer Überwachungszeit (ÜZ2, ÜZ3) ein Datenrücksetzsignal (DRS) zum Rücksetzen des digitalen Schaltkreises abgibt,
- 3. - sowie einen mit einem Rücksetz-Ausgangsanschluß (AP6) des digitalen Schaltkreises (DS) verbundenen Zeitgliedrücksetzanschluß (P5) zum Rücksetzen des Zeitgliedes (ZG) aufweist,
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichent, daß das
Zeitglied (ZG) des Überwachungsschaltkreises (ÜS) als Zählerglied ausgebildet
ist, daß das Zählerglied (ZG) einen mit dem Weck-Ausgangsanschluß (P2) des
Überwachungsschaltkreises (ÜS) verbundenen ersten Zählerausgang (ZA1)
zur Vorgabe eines ersten Zählerendwerts aufweist, bei dessen Erreichen
vom ersten Zählerausgang (ZA1) das Wecksignal (WS) an den
Weckausgangsanschluß (P2) des Überwachungsschaltkreises (ÜS) abgegeben
wird, und daß das Zeitglied (ZG) des Überwachungsschaltkreises (ÜS) einen
mit dem Rücksetz-Ausgangsanschluß (P1) des Überwachungsschaltkreises (ÜS)
verbundenen zweiten Zählerausgang (ZA2) und dritten Zählerausgang (ZA3)
zur Vorgabe eines zweiten Zählerendwerts und eines dritten
Zählerendwerts aufweist, bei deren Erreichen das Datenrücksetzsignal (DRS)
an den Rücksetz-Ausgangsanschluß (P1) des Überwachungsschaltkreises (ÜS)
abgegeben wird.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der
Zeitgliedrücksetzanschluß (PS) des Überwachungsschaltkreises (ÜS) mit
einem mittels Impulsen rücksetzbaren Rücksetzeingang (REZ) des Zählglieds
(ZG) verbunden ist.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet,
daß der Überwachungsschaltkreis (ÜS) ein Umschaltglied (UG) aufweist, und
daß der zweite Zählerausgang (ZA2) und der dritte Zählerausgang (ZA3) des
Zählerglieds (ZG) über das Umschaltglied (UG) und ein Impulserzeugungsglied
(IG) mit dem Rücksetz-Ausgangsanschluß (P2) des Überwachungsschaltkreises
(ÜS) verbunden sind.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der
Überwachungsschaltkreis (ÜS) einen mit einem Ausgangsanschluß (AP5) des
digitalen Schaltkreises (DS) verbundenen Modus-Eingangsanschluß (P3)
aufweist, der zum Umschalten des Umschaltglieds (UG) mit einem
Modussignal (MS) nach Maßgabe des Betriebsmodus des digitalen
Schaltkreises (DS) ansteuerbar ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996126869 DE19626869C2 (de) | 1996-07-04 | 1996-07-04 | Schaltungsanordnung mit mindestens einem digitalen Schaltkreis und einem Überwachungsschaltkreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996126869 DE19626869C2 (de) | 1996-07-04 | 1996-07-04 | Schaltungsanordnung mit mindestens einem digitalen Schaltkreis und einem Überwachungsschaltkreis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19626869A1 DE19626869A1 (de) | 1998-01-08 |
| DE19626869C2 true DE19626869C2 (de) | 1998-09-03 |
Family
ID=7798856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1996126869 Expired - Fee Related DE19626869C2 (de) | 1996-07-04 | 1996-07-04 | Schaltungsanordnung mit mindestens einem digitalen Schaltkreis und einem Überwachungsschaltkreis |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19626869C2 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19832203A1 (de) * | 1998-07-17 | 2000-01-20 | Kostal Leopold Gmbh & Co Kg | Verfahren zum Einschalten eines elektrisch betriebenen, stromverbrauchenden Bauelements sowie elektronische Schaltungsanordnung |
| DE102004027496A1 (de) * | 2004-06-04 | 2005-12-22 | Conti Temic Microelectronic Gmbh | Elektronisches Bauteil |
| DE102005038130B4 (de) * | 2005-08-11 | 2012-03-22 | Siemens Ag | Mikrochip zur Überwachung einer elektrischen Baugruppe |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4329872A1 (de) * | 1993-09-03 | 1995-03-09 | Siemens Ag | Überwachungsschaltung für Mikroprozessoren |
-
1996
- 1996-07-04 DE DE1996126869 patent/DE19626869C2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4329872A1 (de) * | 1993-09-03 | 1995-03-09 | Siemens Ag | Überwachungsschaltung für Mikroprozessoren |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19626869A1 (de) | 1998-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10109796A1 (de) | Schaltung und Verfahren zur Vorgabe eines Startsignals für einen Controller | |
| DE19515174B4 (de) | Oszillatorschaltung und Verfahren zur Reduzierung ihrer Verlustleistung | |
| DE2749512A1 (de) | Schaltvorrichtung fuer elektronische uhren | |
| DE3926178A1 (de) | Aufweck-schaltungsanordnung fuer einen mikroprozessor | |
| DE3507130A1 (de) | Treiberstromkreis fuer eine magnetspule | |
| EP0806713B1 (de) | Steuerschaltung mit nachstimmbarem Standby-Oszillator | |
| EP0050301A1 (de) | Treiberschaltung für ein bistabiles Relais | |
| DE19626869C2 (de) | Schaltungsanordnung mit mindestens einem digitalen Schaltkreis und einem Überwachungsschaltkreis | |
| DE3214006C2 (de) | ||
| WO2020074167A1 (de) | Vorrichtung und verfahren zum wecken eines elektronischen geräts und ladeschnittstelle | |
| DE69121756T2 (de) | Asynchrone Verzögerungsschaltung | |
| DE3855571T2 (de) | Verstärkungsregelungsanlage | |
| DE3714630C2 (de) | ||
| DE4125915A1 (de) | System zum steuern des stromverbrauchs | |
| DE3743962A1 (de) | Stromversorgung einer elektrischen schaltung in einem fahrzeug | |
| DE10033257A1 (de) | Verfahren zum Ein- und Ausschalten von einem an einen Bus angeschlossenen Gerät in einem Kraftfahrzeug | |
| DE19538858C2 (de) | Verfahren zum Betrieb einer integrierten Schaltung | |
| EP0978025A1 (de) | Elektronische schaltung | |
| DE10203807C1 (de) | Verfahren und Schaltungsanordnung zum Überwachen der Funktion eines Prozessors | |
| WO2018006969A1 (de) | Verfahren zum betreiben eines elektrischen geräts, elektrisches gerät und sensor-/aktor-system | |
| DE2513384A1 (de) | Elektrische signalvorrichtung, insbesondere fuer die verabfolgung von wecksignalen | |
| DE2551063C3 (de) | Binärlogische Signalquelle in Festkörperbauweise | |
| DE3711897A1 (de) | Schaltungsanordnung fuer eine fernsprechteilnehmerstation mit einer lauthoer- bzw. freisprecheinrichtung | |
| EP0019865B1 (de) | Digitale Halbleiterschaltung | |
| DE2510981C2 (de) | Synchronisierschaltung fuer unabhaengige taktimpulsfolgen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 90411 NUERN |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: CONTI TEMIC MICROELECTRONIC GMBH, 90411 NUERNBERG, |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |