JP2972768B1 - 出力保護装置及び出力保護方法 - Google Patents

Abstract

【要約】 【課題】 本発明は、制御装置内の各々の機能を有した
ボードにＦＰＧＡを利用してこのボードからデータ等の
信号を出力する場合に、ＦＰＧＡの起動時や障害が発生
した時にその出力信号を制御するようにする。 【解決手段】 ＦＰＧＡ２内にコンフィグレーションさ
れた回路で構成される監視対象手段４と、ＦＰＧＡ２が
正常にコンフィグレーションされて動作しているか否か
を、監視対象手段４が生成する信号に基づいて監視する
監視手段５と、監視結果に基づいてＦＰＧＡ２からの出
力を外部に伝達するか否かを選択するゲート手段３を有
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、（ＦＰＧＡ：Ｆｉ
ｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＧａｔｅＡｒｒａ
ｙ）技術に関し、特に、所定の回路データを読み込んで
自己の内部回路をコンフィグレーションするフィールド
プログラマブルアレイの動作を監視し、フィールドプロ
グラマブルアレイの異常動作時にフィールドプログラマ
ブルアレイからの出力を無効にする出力保護装置及び出
力保護方法に関する。

【０００２】

【従来の技術】図７は、従来例の構成を示すブロック図
であって、フィールドプログラマブルアレイ２をバスイ
ンターフェースとして使用した場合の回路構成である。
スリーステートバッファ３のバッファ制御信号はリセッ
ト信号８により制御されていた。このような従来技術と
しては、例えば、特許第２７５２９４７号に記載のもの
がある。すなわち、従来技術のフィールドプログラマブ
ルゲートアレイ起動検出システムは、電源投入時ごとに
外部から読み込んだ論理回路情報に基づいて内蔵する集
積回路内部のゲートの接続を行うタイプのフィールドプ
ログラマブルゲートアレイを有するシステムであって、
論理回路情報として、論理回路を複数のブロックに分け
フィールドプログラマブルゲートアレイ起動時に各ブロ
ックごとに任意の起動確認データを内部レジスタに設定
し当該内部レジスタの内容を外部に出力する起動確認端
子を持つように作成された論理回路情報をフィールドプ
ログラマブルゲートアレイに供給し、フィールドプログ
ラマブルゲートアレイの起動時に起動確認端子からの出
力データと論理回路情報として設定された任意の起動確
認データとの照合結果に基づいてフィールドプログラマ
ブルゲートアレイの異常を検出する構成となっている。
より具体的には、論理回路を複数のブロックに分けフィ
ールドプログラマブルゲートアレイ起動時に各ブロック
ごとに任意の起動確認データを内部レジスタに設定し当
該内部レジスタの内容を外部に出力する起動確認端子を
持つように作成された論理回路情報が実現されたフィー
ルドプログラマブルゲートアレイと、論理回路情報とし
て設定が指定された各ブロックごとの任意の起動確認デ
ータをあらかじめ認識したＣＰＵと、フィールドプログ
ラマブルゲートアレイの起動確認端子の出力データとＣ
ＰＵが認識している起動確認データとを照合し一致，不
一致に応じてフィールドプログラマブルゲートアレイの
正常，異常を判定する起動確認回路とを有している。こ
れにより、ＣＰＵ等によるシステムの初期処理におい
て、フィールドプログラマブルゲートアレイの起動を確
認でき、フィールドプログラマブルゲートアレイ未起動
でＣＰＵシステムを起動させることが無くなり、フィー
ルドプログラマブルゲートアレイが起動していなければ
フィールドプログラマブルゲートアレイをリセットし再
起動させる復旧処理を用意することもできるとしてい
る。また、読み込んだ論理回路情報により集積回路のゲ
ートの接続が行われた時、論理回路のブロック毎に設け
られた起動確認端子に出力されたデータを起動確認回路
によって確認するので、フィールドプログラマブルゲー
トアレイが正常に起動したかどうかを、論理回路のブロ
ック毎に判断できるとしている。

【０００３】

【発明が解決しようとする課題】しかしながら、従来技
術は、装置内のバス上へのデータ出力をリセット信号の
みで制御しているので、フィールドプログラマブルアレ
イ２の動作に関わらず装置内のバスへのデータ出力を許
可していたため、操作ミスによりＲＯＭ１を未実装のま
まフィールドプログラマブルアレイ２を起動させたとき
に不定なデータを装置内のバス上に出力して、バス上の
データに影響を与えることによって装置のシステムダウ
ンを引き起こしてしまうという問題点があった。

【０００４】また、フィールドプログラマブルアレイ２
自身にクロック監視の能力がなかったため、フィールド
プログラマブルアレイ２へ供給されるクロック信号が何
らかの原因により断、もしくはフィールドプログラマブ
ルアレイ２の故障により正常動作が保証されなくなった
場合に、装置内のバス上へデータを出力してしまい装置
内のバスに影響を与えてしまうという問題点もあった。

【０００５】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、コンピュータ、計
算機等のシステムの制御装置において、制御装置内の各
々の機能を有したボードにフィールドプログラマブルア
レイを利用してこのボードからデータ等の信号を出力す
る場合に、フィールドプログラマブルアレイの起動時や
障害が発生した時にその出力信号を制御する出力保護装
置及び出力保護方法を提供する点にある。

【０００６】

【課題を解決するための手段】本発明の請求項１に記載
の要旨は、外部から与えられるクロック信号に基づいて
メモリ手段に保持されている所定の回路データを読み込
んで自己の内部回路をコンフィグレーションするフィー
ルドプログラマブルアレイの動作を監視し、フィールド
プログラマブルアレイの異常動作時にフィールドプログ
ラマブルアレイからの出力を無効にする出力保護装置で
あって、前記フィールドプログラマブルアレイ内にコン
フィグレーションされた回路で構成される監視対象手段
と、前記フィールドプログラマブルアレイが正常にコン
フィグレーションされて動作しているか否かを、前記監
視対象手段が生成する信号に基づいて監視すると共に、
当該監視対象手段が生成する信号が所望の信号と異なっ
ていることを検出したときに前記フィールドプログラマ
ブルアレイからの出力を無効にする論理値のバッファ制
御信号を出力し、当該監視対象手段が生成する信号が所
望の信号と一致することを検出したときに前記フィール
ドプログラマブルアレイからの出力を有効にする論理値
のバッファ制御信号を出力する監視手段と、前記バッフ
ァ制御信号の論理値に応じて前記フィールドプログラマ
ブルアレイからの出力を外部に伝達するか否かを選択す
るゲート手段を有することを特徴とする出力保護装置に
存する。また本発明の請求項２に記載の要旨は、外部か
ら与えられるクロック信号に基づいてメモリ手段に保持
されている所定の回路データを読み込んで自己の内部回
路をコンフィグレーションするフィールドプログラマブ
ルアレイの動作を監視し、フィールドプログラマブルア
レイの異常動作時にフィールドプログラマブルアレイか
らの出力を無効にする出力保護装置であって、前記フィ
ールドプログラマブルアレイ内にコンフィグレーション
された回路で構成され、前記クロック信号を所定の分周
比に基づいて分周した分周クロック信号を生成するクロ
ック分周手段と、前記フィールドプログラマブルアレイ
が正常にコンフィグレーションされて動作しているか否
かを、前記分周クロック信号の信号状態に基づいて監視
すると共に、前記分周クロック信号または前記クロック
信号に基づいてクロック断を検出したときに前記フィー
ルドプログラマブルアレイからの出力を無効にする論理
値のバッファ制御信号を出力し、前記分周クロック信号
または前記クロック信号が前記コンフィグレーションに
基づいて正常に生成されていることを検出したときに前
記フィールドプログラマブルアレイからの出力を有効に
する論理値のバッファ制御信号を出力するクロック断検
出手段と、前記バッファ制御信号の論理値に応じて前記
フィールドプログラマブルアレイからの出力を外部に伝
達するか否かを選択するゲート手段を有することを特徴
とする出力保護装置に存する。また本発明の請求項３に
記載の要旨は、外部から与えられるクロック信号に基づ
いてＲＯＭに保持されている所定の回路データを読み込
んで自己の内部回路をコンフィグレーションするフィー
ルドプログラマブルアレイの動作を監視し、フィールド
プログラマブルアレイの異常動作時にフィールドプログ
ラマブルアレイからの出力を無効にする出力保護装置で
あって、前記フィールドプログラマブルアレイ内にコン
フィグレーションされた回路で構成され、前記クロック
信号を所定の分周比に基づいて分周した分周クロック信
号を生成するクロック分周回路と、前記フィールドプロ
グラマブルアレイが正常にコンフィグレーションされて
動作しているか否かを、前記分周クロック信号の信号状
態に基づいて監視すると共に、前記分周クロック信号ま
たは前記クロック信号に基づいてクロック断を検出した
ときに前記フィールドプログラマブルアレイからの出力
を無効にする論理値のバッファ制御信号を出力し、前記
分周クロック信号または前記クロック信号が前記コンフ
ィグレーションに基づいて正常に生成されていることを
検出したときに前記フィールドプログラマブルアレイか
らの出力を有効にする論理値のバッファ制御信号を出力
するクロック断検出回路と、前記バッファ制御信号の論
理値に応じて前記フィールドプログラマブルアレイから
の出力を外部に伝達するか否かを選択するスリーステー
トバッファを有することを特徴とする出力保護装置に存
する。また本発明の請求項４に記載の要旨は、フィール
ドプログラマブルアレイの動作を監視し、フィールドプ
ログラマブルアレイの異常動作時にフィールドプログラ
マブルアレイからの出力を無効にする出力保護装置であ
って、前記フィールドプログラマブルアレイ内にコンフ
ィグレーションされた回路で構成される監視対象手段
と、前記フィールドプログラマブルアレイが正常にコン
フィグレーションされて動作しているか否かを、前記監
視対象手段が生成する信号に基づいて監視すると共に、
当該監視対象手段が生成する信号が所望の信号と異なっ
ていることを検出したときに前記フィールドプログラマ
ブルアレイからの出力を無効にする論理値のバッファ制
御信号を出力し、当該監視対象手段が生成する信号が所
望の信号と一致することを検出したときに前記フィール
ドプログラマブルアレイからの出力を有効にする論理値
のバッファ制御信号を出力する監視手段と、前記バッフ
ァ制御信号の論理値に応じて前記フィールドプログラマ
ブルアレイからの出力を外部に伝達するか否かを選択す
るゲート手段を有することを特徴とする出力保護装置に
存する。また本発明の請求項５に記載の要旨は、フィー
ルドプログラマブルアレイの動作を監視し、フィールド
プログラマブルアレイの異常動作時にフィールドプログ
ラマブルアレイからの出力を無効にする出力保護装置で
あって、前記フィールドプログラマブルアレイ内にコン
フィグレーションされた回路で構成され、外部から与え
られるクロック信号に基づいてクロック信号を所定の分
周比に基づいて分周した分周クロック信号を生成するク
ロック分周手段と、前記フィールドプログラマブルアレ
イが正常にコンフィグレーションされて動作しているか
否かを、前記分周クロック信号の信号状態に基づいて監
視すると共に、前記分周クロック信号または前記クロッ
ク信号に基づいてクロック断を検出したときに前記フィ
ールドプログラマブルアレイからの出力を無効にする論
理値のバッファ制御信号を出力し、前記分周クロック信
号または前記クロック信号が前記コンフィグレーション
に基づいて正常に生成されていることを検出したときに
前記フィールドプログラマブルアレイからの出力を有効
にする論理値のバッファ制御信号を出力するクロック断
検出手段と、前記バッファ制御信号の論理値に応じて前
記フィールドプログラマブルアレイからの出力を外部に
伝達するか否かを選択するゲート手段を有することを特
徴とする出力保護装置に存する。また本発明の請求項６
に記載の要旨は、フィールドプログラマブルアレイの動
作を監視し、フィールドプログラマブルアレイの異常動
作時にフィールドプログラマブルアレイからの出力を無
効にする出力保護装置であって、前記フィールドプログ
ラマブルアレイ内にコンフィグレーションされた回路で
構成され、外部から与えられるクロック信号に基づいて
クロック信号を所定の分周比に基づいて分周した分周ク
ロック信号を生成するクロック分周回路と、前記フィー
ルドプログラマブルアレイが正常にコンフィグレーショ
ンされて動作しているか否かを、前記分周クロック信号
の信号状態に基づいて監視すると共に、前記分周クロッ
ク信号または前記クロック信号に基づいてクロック断を
検出したときに前記フィールドプログラマブルアレイか
らの出力を無効にする論理値のバッファ制御信号を出力
し、前記分周クロック信号または前記クロック信号が前
記コンフィグレーションに基づいて正常に生成されてい
ることを検出したときに前記フィールドプログラマブル
アレイからの出力を有効にする論理値のバッファ制御信
号を出力するクロック断検出回路と、前記バッファ制御
信号の論理値に応じて前記フィールドプログラマブルア
レイからの出力を外部に伝達するか否かを選択するスリ
ーステートバッファを有することを特徴とする出力保護
装置に存する。また本発明の請求項７に記載の要旨は、
前記回路データを変更することにより前記分周クロック
信号は、所定の周波数範囲で可変であることを特徴とす
る請求項１乃至６のいずれか一項に記載の出力保護装置
に存する。また本発明の請求項８に記載の要旨は、前記
クロック断検出回路は、前記分周クロック信号の入力に
応じてカウントを開始するカウンタと、前記カウンタの
カウント値を格納するレジスタと、フィールドプログラ
マブルアレイの外部よりソフトウェアによりタイマ値を
設定およびクリアできるレジスタと、前記カウント値と
前記タイマ値とを比較する比較器と、前記比較器からの
信号によりセットされ、フィールドプログラマブルアレ
イ外部からのクロック断信号によりリセットされるセッ
トリセットフリップフロップを備えていることを特徴と
する請求項１乃至７のいずれか一項に記載の出力保護装
置に存する。また本発明の請求項９に記載の要旨は、前
記レジスタと前記レジスタは、前記フィールドプログラ
マブルアレイの外部よりアクセスが可能な構成となって
おり、前記レジスタからは前記カウンタより得られる前
記カウント値の読み込みおよびクリアが可能であり、前
記レジスタは、前記タイマ値の設定およびクリアが可能
であることを特徴とする請求項８に記載の出力保護装置
に存する。また本発明の請求項１０に記載の要旨は、前
記レジスタの前記カウント値は前記ソフトウェアにて一
定の間隔で読み出され、直前に読み出したカウント値と
異なっているときに前記クロック信号が正常に入力され
前記カウンタが動作しているものとみなし、前記カウン
ト値が直前に読み出したカウント値と同じであれば前記
クロック信号が異常であると認識することを特徴とする
請求項８に記載の出力保護装置に存する。また本発明の
請求項１１に記載の要旨は、外部から与えられるクロッ
ク信号に基づいてメモリ手段に保持されている所定の回
路データを読み込んで自己の内部回路をコンフィグレー
ションするフィールドプログラマブルアレイの動作を監
視し、フィールドプログラマブルアレイの異常動作時に
フィールドプログラマブルアレイからの出力を無効にす
る出力保護方法であって、前記フィールドプログラマブ
ルアレイ内にコンフィグレーションされた回路で構成さ
れる監視対象工程と、前記フィールドプログラマブルア
レイが正常にコンフィグレーションされて動作している
か否かを、前記監視対象工程が生成する信号に基づいて
監視すると共に、当該監視対象工程が生成する信号が所
望の信号と異なっていることを検出したときに前記フィ
ールドプログラマブルアレイからの出力を無効にする論
理値のバッファ制御信号を出力し、当該監視対象工程が
生成する信号が所望の信号と一致することを検出したと
きに前記フィールドプログラマブルアレイからの出力を
有効にする論理値のバッファ制御信号を出力する監視工
程と、前記バッファ制御信号の論理値に応じて前記フィ
ールドプログラマブルアレイからの出力を外部に伝達す
るか否かを選択するゲート工程を有することを特徴とす
る出力保護方法に存する。また本発明の請求項１２に記
載の要旨は、外部から与えられるクロック信号に基づい
てメモリ手段に保持されている所定の回路データを読み
込んで自己の内部回路をコンフィグレーションするフィ
ールドプログラマブルアレイの動作を監視し、フィール
ドプログラマブルアレイの異常動作時にフィールドプロ
グラマブルアレイからの出力を無効にする出力保護方法
であって、前記フィールドプログラマブルアレイ内にコ
ンフィグレーションされた回路で構成され、前記クロッ
ク信号を所定の分周比に基づいて分周した分周クロック
信号を生成するクロック分周工程と、前記フィールドプ
ログラマブルアレイが正常にコンフィグレーションされ
て動作しているか否かを、前記分周クロック信号の信号
状態に基づいて監視すると共に、前記分周クロック信号
または前記クロック信号に基づいてクロック断を検出し
たときに前記フィールドプログラマブルアレイからの出
力を無効にする論理値のバッファ制御信号を出力し、前
記分周クロック信号または前記クロック信号が前記コン
フィグレーションに基づいて正常に生成されていること
を検出したときに前記フィールドプログラマブルアレイ
からの出力を有効にする論理値のバッファ制御信号を出
力するクロック断検出工程と、前記バッファ制御信号の
論理値に応じて前記フィールドプログラマブルアレイか
らの出力を外部に伝達するか否かを選択するゲート工程
を有することを特徴とする出力保護方法に存する。また
本発明の請求項１３に記載の要旨は、外部から与えられ
るクロック信号に基づいてＲＯＭに保持されている所定
の回路データを読み込んで自己の内部回路をコンフィグ
レーションするフィールドプログラマブルアレイの動作
を監視し、フィールドプログラマブルアレイの異常動作
時にフィールドプログラマブルアレイからの出力を無効
にする出力保護方法であって、前記フィールドプログラ
マブルアレイ内にコンフィグレーションされた回路で構
成され、前記クロック信号を所定の分周比に基づいて分
周した分周クロック信号を生成するクロック分周工程
と、前記フィールドプログラマブルアレイが正常にコン
フィグレーションされて動作しているか否かを、前記分
周クロック信号の信号状態に基づいて監視すると共に、
前記分周クロック信号または前記クロック信号に基づい
てクロック断を検出したときに前記フィールドプログラ
マブルアレイからの出力を無効にする論理値のバッファ
制御信号を出力し、前記分周クロック信号または前記ク
ロック信号が前記コンフィグレーションに基づいて正常
に生成されていることを検出したときに前記フィールド
プログラマブルアレイからの出力を有効にする論理値の
バッファ制御信号を出力するクロック断検出工程と、前
記バッファ制御信号の論理値に応じて前記フィールドプ
ログラマブルアレイからの出力を外部に伝達するか否か
を選択するゲート工程を有することを特徴とする出力保
護方法に存する。また本発明の請求項１４に記載の要旨
は、フィールドプログラマブルアレイの動作を監視し、
フィールドプログラマブルアレイの異常動作時にフィー
ルドプログラマブルアレイからの出力を無効にする出力
保護方法であって、前記フィールドプログラマブルアレ
イ内にコンフィグレーションされた回路で構成される監
視対象工程と、前記フィールドプログラマブルアレイが
正常にコンフィグレーションされて動作しているか否か
を、前記監視対象工程が生成する信号に基づいて監視す
ると共に、当該監視対象工程が生成する信号が所望の信
号と異なっていることを検出したときに前記フィールド
プログラマブルアレイからの出力を無効にする論理値の
バッファ制御信号を出力し、当該監視対象工程が生成す
る信号が所望の信号と一致することを検出したときに前
記フィールドプログラマブルアレイからの出力を有効に
する論理値のバッファ制御信号を出力する監視工程と、
前記バッファ制御信号の論理値に応じて前記フィールド
プログラマブルアレイからの出力を外部に伝達するか否
かを選択するゲート工程を有することを特徴とする出力
保護方法に存する。また本発明の請求項１５に記載の要
旨は、フィールドプログラマブルアレイの動作を監視
し、フィールドプログラマブルアレイの異常動作時にフ
ィールドプログラマブルアレイからの出力を無効にする
出力保護方法であって、前記フィールドプログラマブル
アレイ内にコンフィグレーションされた回路で構成さ
れ、外部から与えられるクロック信号に基づいてクロッ
ク信号を所定の分周比に基づいて分周した分周クロック
信号を生成するクロック分周工程と、前記フィールドプ
ログラマブルアレイが正常にコンフィグレーションされ
て動作しているか否かを、前記分周クロック信号の信号
状態に基づいて監視すると共に、前記分周クロック信号
または前記クロック信号に基づいてクロック断を検出し
たときに前記フィールドプログラマブルアレイからの出
力を無効にする論理値のバッファ制御信号を出力し、前
記分周クロック信号または前記クロック信号が前記コン
フィグレーションに基づいて正常に生成されていること
を検出したときに前記フィールドプログラマブルアレイ
からの出力を有効にする論理値のバッファ制御信号を出
力するクロック断検出工程と、前記バッファ制御信号の
論理値に応じて前記フィールドプログラマブルアレイか
らの出力を外部に伝達するか否かを選択するゲート工程
を有することを特徴とする出力保護方法に存する。また
本発明の請求項１６に記載の要旨は、フィールドプログ
ラマブルアレイの動作を監視し、フィールドプログラマ
ブルアレイの異常動作時にフィールドプログラマブルア
レイからの出力を無効にする出力保護方法であって、前
記フィールドプログラマブルアレイ内にコンフィグレー
ションされた回路で構成され、外部から与えられるクロ
ック信号に基づいてクロック信号を所定の分周比に基づ
いて分周した分周クロック信号を生成するクロック分周
回路と、前記フィールドプログラマブルアレイが正常に
コンフィグレーションされて動作しているか否かを、前
記分周クロック信号の信号状態に基づいて監視すると共
に、前記分周クロック信号または前記クロック信号に基
づいてクロック断を検出したときに前記フィールドプロ
グラマブルアレイからの出力を無効にする論理値のバッ
ファ制御信号を出力し、前記分周クロック信号または前
記クロック信号が前記コンフィグレーションに基づいて
正常に生成されていることを検出したときに前記フィー
ルドプログラマブルアレイからの出力を有効にする論理
値のバッファ制御信号を出力するクロック断検出回路
と、前記バッファ制御信号の論理値に応じて前記フィー
ルドプログラマブルアレイからの出力を外部に伝達する
か否かを選択するスリーステートバッファを有すること
を特徴とする出力保護方法に存する。

【０００７】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は、本発明による第１
実施形態の構成を示すブロック図である。図１に示す本
発明の出力保護装置は、コンピュータ、計算機等のシス
テムの制御装置において、制御装置内の各々の機能を有
したボードにＦＰＧＡ２を利用して、そのボードからデ
ータ等の信号を出力する場合、ＦＰＧＡ２の起動時や障
害が発生した時にその出力信号を制御するために、コン
ピュータ、計算機等のシステムの制御装置等の外部から
与えられるクロック信号９に基づいてメモリ手段（ＲＯ
Ｍ）１に保持されている所定の回路データを読み込んで
自己の内部回路をコンフィグレーションするＦＰＧＡ２
の動作を監視し、ＦＰＧＡ２の異常動作時にＦＰＧＡ２
からの出力を無効にする機能を有し、クロック分周回路
（監視対象手段、クロック分周手段）４、クロック断検
出回路（監視手段、クロック断検出手段）５、スリース
テートバッファ（３ＳＴバッファ、ゲート手段）３を有
し、本発明の出力保護方法を実行する。

【０００８】クロック分周回路（監視対象手段、クロッ
ク分周手段）４は、ＦＰＧＡ２内にコンフィグレーショ
ンされた回路で構成され、クロック信号９を所定の分周
比に基づいて分周した分周クロック信号６を生成する。

【０００９】本実施形態では、メモリ手段１に保持され
ている所定の回路データを変更することにより、分周ク
ロック信号６を、所定の周波数範囲で可変している。

【００１０】クロック断検出回路（監視手段、クロック
断検出手段）５は、ＦＰＧＡ２が正常にコンフィグレー
ションされて動作しているか否かを、分周クロック信号
６の信号状態に基づいて監視すると共に、分周クロック
信号６またはクロック信号９に基づいてクロック断を検
出したときにＦＰＧＡ２からの出力を無効にする論理値
のバッファ制御信号７を出力し、分周クロック信号６ま
たはクロック信号９がコンフィグレーションに基づいて
正常に生成されていることを検出したときにＦＰＧＡ２
からの出力を有効にする論理値のバッファ制御信号７を
出力する。

【００１１】このようなハードウェア構成のクロック断
検出回路（監視手段、クロック断検出手段）５を用いる
ことにより、装置内のバスへのデータ出力を制御するこ
とができる。また操作ミスにより、ＲＯＭ１を実装せず
に起動させた場合にも装置内のバス上のデータを破壊し
ないようにできる。

【００１２】スリーステートバッファ（３ＳＴバッフ
ァ、ゲート手段）３は、バッファ制御信号７の論理値に
応じてＦＰＧＡ２からの出力を外部に伝達するか否かを
選択する。

【００１３】クロック断検出回路（監視手段、クロック
断検出手段）５は、カウンタ１０４、レジスタ１０１、
レジスタ１０３、比較器１０２、セットリセットフリッ
プフロップ１０５を備えている。カウンタ１０４は、分
周クロック信号６の入力に応じてカウントを開始する。

【００１４】レジスタ１０１は、カウンタ１０４のカウ
ント値を格納する。レジスタ１０３は、ＦＰＧＡ２の外
部よりソフトウェアによりタイマ値を設定およびクリア
できる。レジスタ１０１とレジスタ１０３は、ＦＰＧＡ
２の外部よりアクセスが可能な構成となっており、レジ
スタ１０１からはカウンタ１０４より得られるカウント
値を読み込みおよびクリア可能である。レジスタ１０３
は、タイマ値の設定およびクリアが可能である。

【００１５】比較器１０２は、レジスタ１０１とレジス
タ１０３の値を比較する。セットリセットフリップフロ
ップ１０５は、比較器１０２からの信号によりセットさ
れ、ＦＰＧＡ２外部からのクロック断信号によりリセッ
トされる。このようにタイマ値を設定することにより、
任意にデータ出力タイミングを可変とすることができ
る。

【００１６】このようなハードウェア構成とすることに
より、クロック断検出回路（監視手段、クロック断検出
手段）５は、ソフトウェアにて一定の間隔で読み出され
たレジスタ１０１のカウント値が、直前に読み出したカ
ウント値と異なっているときにクロック信号９が正常に
入力されレジスタ１０１が動作しているものとみなし、
カウント値が直前に読み出したカウント値と同じであれ
ばクロック信号９が異常であると認識する。

【００１７】前述のように、ＦＰＧＡ２を装置内のバス
インターフェースとして使用する場合に、ＦＰＧＡ２の
コンフィグレーション（回路データのロード）中に出力
データが不安定にならないように、ＦＰＧＡ２が起動し
たかどうかをリトリガブル・モノステーブル・マルチバ
イブレータ１３によるクロック断検出回路（監視手段、
クロック断検出手段）５を利用して検出し、出力データ
を制御することにより、装置内のバス上のデータに影響
を及ぼすことを防止して装置のシステムダウンを防ぐも
のである。

【００１８】また、運用中においても分周クロック信号
６またはクロック信号９の断時にＦＰＧＡ２から装置内
のバスにデータが出力されないように制御してバス上の
データを破壊しないようにするものである。

【００１９】図１において、ＦＰＧＡ２がコンフィグレ
ーション中にはクロック断検出回路（監視手段、クロッ
ク断検出手段）５からクロック断検出信号が論理値Ｈの
出力となり、スリーステートバッファ３はディセーブル
状態となるため、ＦＰＧＡ２から装置内のバスにデータ
出力は禁止される。これにより、装置内のバスへのデー
タ出力を制御することができる。また操作ミスにより、
ＲＯＭ１を実装せずに起動させた場合にも装置内のバス
上のデータを破壊しないようにできる。

【００２０】ＦＰＧＡ２のコンフィグレーションが完了
すると、ＦＰＧＡ２内にクロック分周回路４が形成さ
れ、クロック断検出回路（監視手段、クロック断検出手
段）５にクロック信号９が供給される。クロック断検出
回路（監視手段、クロック断検出手段）５にクロック信
号９が供給されると、クロック断検出信号が論理値Ｌと
なり、スリーステートバッファ３はイネーブル状態とな
るためＦＰＧＡ２から装置内のバスへのデータ出力が許
可される。

【００２１】また、運用中に何らかの原因により分周ク
ロック信号６またはクロック信号９が断になった場合、
クロック断検出回路（監視手段、クロック断検出手段）
５はクロック断であると認識してクロック断検出信号が
論理値Ｈとなり、スリーステートバッファ３はディセー
ブル状態となるため、ＦＰＧＡ２から装置内のバスへの
データ出力を禁止する。これにより、装置内のバスへの
データ出力を制御することができる。また操作ミスによ
り、ＲＯＭ１を実装せずに起動させた場合にも装置内の
バス上のデータを破壊しないようにできる。

【００２２】出力保護方法は、コンピュータ、計算機等
のシステムの制御装置等の外部から与えられるクロック
信号９に基づいてＲＯＭ１に保持されている所定の回路
データを読み込んで自己の内部回路をコンフィグレーシ
ョンするＦＰＧＡ２の動作を監視し、ＦＰＧＡ２の異常
動作時にＦＰＧＡ２からの出力を無効にする出力保護方
法であって、クロック分周回路（監視対象手段、クロッ
ク分周手段）４が実行するクロック分周工程、クロック
断検出回路（監視手段、クロック断検出手段）５が実行
するクロック断検出工程、スリーステートバッファ（３
ＳＴバッファ、ゲート手段）３が実行するゲート工程を
有する。

【００２３】クロック分周工程は、ＦＰＧＡ２内にコン
フィグレーションされた回路で構成され、クロック信号
９を所定の分周比に基づいて分周した分周クロック信号
６を生成する。クロック断検出工程は、ＦＰＧＡ２が正
常にコンフィグレーションされて動作しているか否か
を、分周クロック信号６の信号状態に基づいて監視する
と共に、分周クロック信号６またはクロック信号９に基
づいてクロック断を検出したときにＦＰＧＡ２からの出
力を無効にする論理値のバッファ制御信号７を出力し、
分周クロック信号６またはクロック信号９がコンフィグ
レーションに基づいて正常に生成されていることを検出
したときにＦＰＧＡ２からの出力を有効にする論理値の
バッファ制御信号７を出力する。ゲート工程は、バッフ
ァ制御信号７の論理値に応じてＦＰＧＡ２からの出力を
外部に伝達するか否かを選択する。

【００２４】以下、本発明の第１及び第２実施形態を、
図面に基づいて詳細に説明する。

【００２５】（第１実施形態）図１は、本発明による第
１実施形態の構成を示すブロック図である。図１を参照
すると、ＦＰＧＡ２の出力保護装置及びＦＰＧＡ２の出
力保護方法は、ＦＰＧＡ２起動時にＦＰＧＡ２の回路を
構成する（コンフィグレーションする）データが含まれ
るＲＯＭ１と、ＲＯＭ１の回路データを読み込み内部回
路を構築するＦＰＧＡ２と、ＦＰＧＡ２からの出力デー
タを制御するスリーステートバッファ３と、ＦＰＧＡ２
内部に構成（コンフィグレーション）されＦＰＧＡ２に
入力されるクロック信号９を分周するクロック分周回路
４と、クロック分周回路４で分周された分周クロック信
号６の状態を監視をすることによりＦＰＧＡ２が正常に
起動しているか否かを判断するクロック断検出回路（監
視手段、クロック断検出手段）５を備えている。このよ
うなハードウェア構成のクロック断検出回路（監視手
段、クロック断検出手段）５を用いることにより、装置
内のバスへのデータ出力を制御することができる。また
操作ミスにより、ＲＯＭ１を実装せずに起動させた場合
にも装置内のバス上のデータを破壊しないようにでき
る。

【００２６】図２は、図１のＦＰＧＡ２の出力保護装置
に設けられたクロック断検出回路（監視手段、クロック
断検出手段）５の一実施形態の構成を示すブロック図で
ある。クロック断検出回路（監視手段、クロック断検出
手段）５は、抵抗１０（図中のＲ）と、パルス伸張の時
定数を決めるコンデンサ１１（図中のＣ）と、同じくパ
ルス伸張の時定数を決める抵抗１２と、リトリガブル・
モノステーブル・マルチバイブレータ１３（以下マルチ
バイブレータ）とを備えている。

【００２７】次に、動作について図を参照して説明す
る。図３は、図１のＦＰＧＡ２の出力保護装置の動作を
示すタイミングチャートである。分周クロック信号６は
ＦＰＧＡ２内部に構成（コンフィグレーション）された
クロック分周回路４によって分周された信号であり、リ
セット信号８は本実施形態の出力保護装置の構成回路全
体をリセット（初期化）する信号であり、バッファ制御
信号７はクロック断検出回路（監視手段、クロック断検
出手段）５のクロック断検出信号である。

【００２８】図３は、図１のＦＰＧＡ２の出力保護装置
の動作を示すタイミングチャートである。図３におい
て、時刻Ｔ０のタイミングでリセット信号８に応じて本
実施形態の出力保護装置のリセットが解除される。リセ
ットが解除されると、ＦＰＧＡ２はＲＯＭ１からデータ
を読み込み、ＦＰＧＡ２内の回路を構成するコンフィグ
レーションを実行する。従って、この間のＦＰＧＡ２の
状態は起動中になり、分周クロック信号６も出力され
ず、これに応じて、クロック断検出回路（監視手段、ク
ロック断検出手段）５は、分周クロック信号６またはク
ロック信号９に基づいてクロック断を検出しバッファ制
御信号７論理値Ｈを出力してスリーステートバッファ３
の出力を禁止し（図中Ｔ０における出力禁止）、その結
果、スリーステートバッファ３はディセーブル状態とな
る。このようなハードウェア構成のクロック断検出回路
（監視手段、クロック断検出手段）５を用いることによ
り、装置内のバスへのデータ出力を制御することができ
る。また操作ミスにより、ＲＯＭ１を実装せずに起動さ
せた場合にも装置内のバス上のデータを破壊しないよう
にできる。

【００２９】次に、時刻Ｔ１では、ＦＰＧＡ２の回路構
成が完了し（コンフィグレーションが完了し）、クロッ
ク分周回路４が正常に動作して分周クロック信号６が出
力される。これにより、クロック断検出回路（監視手
段、クロック断検出手段）５はクロック断の検出を解除
しバッファ制御信号７論理値Ｌを出力して、スリーステ
ートバッファ３の出力を許可し（図中Ｔ１における出力
許可）、その結果、スリーステートバッファ３はイネー
ブル状態となる。

【００３０】この時、クロック分周回路４が正常に動作
し、クロック断検出回路（監視手段、クロック断検出手
段）５がクロック断を検出していないので、ＦＰＧＡ２
の状態は正常動作となる（図中Ｔ１における正常動
作）。

【００３１】クロック断検出回路（監視手段、クロック
断検出手段）５では、分周クロック信号６の立ち下がり
クロックに応じて、マルチバイブレータ１３がコンデン
サ１１と抵抗１２に決定される時定数の時間分カウント
を始める。しかし、カウントアップする前に分周クロッ
ク信号６の立ち下がりに基づいてカウントを初期化して
（時刻Ｔ２、Ｔ３）、クロック断の検出を監視してい
る。ここで、コンデンサ１１と抵抗１２で決定される時
定数による時間は、分周クロック信号６の１クロックよ
り長い時間に設定する。

【００３２】次に、正常動作中に何らかの原因により時
刻Ｔ４にクロック信号９が断、またはＦＰＧＡ２の内部
回路破壊により分周クロック信号６が断となった場合、
クロック断検出回路（監視手段、クロック断検出手段）
５は、時刻Ｔ４からコンデンサ１１と抵抗１２で決定さ
れる時定数後の時刻Ｔ５にクロック断を検出し、バッフ
ァ制御信号７として論理値Ｈを出力し、ディセーブル状
態となったスリーステートバッファ３によりＦＰＧＡ２
から装置内のバスへのデータ出力を禁止する（図中Ｔ５
における出力禁止）。このようなハードウェア構成のク
ロック断検出回路（監視手段、クロック断検出手段）５
を用いることにより、装置内のバスへのデータ出力を制
御することができる。また操作ミスにより、ＲＯＭ１を
実装せずに起動させた場合にも装置内のバス上のデータ
を破壊しないようにできる。

【００３３】Ｔ４からＴ５の間の時間をできるだけ限り
短くするようにコンデンサ１１と抵抗１２の時定数を決
定することにより、装置内のバスへの影響を防ぐように
する。

【００３４】以上説明したように、本実施形態のＦＰＧ
Ａ２の出力保護装置及びＦＰＧＡ２の出力保護方法は、
ＦＰＧＡ２の起動時とＦＰＧＡ２の異常時（途中で動作
できない状態）において、装置内のバスに対する影響を
防止することができる。

【００３５】以上第１実施形態を要約すれば、ＦＰＧＡ
２の正常動作をＦＰＧＡ２内の回路で構成（コンフィグ
レーション）されるクロック分周回路４が正常に動作し
ていることをクロック断検出回路（監視手段、クロック
断検出手段）５で監視して装置内のバスへのデータ出力
を禁止する制御ができるように構成（コンフィグレーシ
ョン）されているので、ＦＰＧＡ２の起動中、動作停止
時による装置内のバス上のデータ破壊および装置のシス
テムダウンを防止することができる。

【００３６】また、クロック分周回路４をＦＰＧＡ２内
にもつために、クロック信号９の周波数が高くなった場
合に、ＲＯＭ１内のクロック分周回路４のデータを周波
数に応じたものに変更することにより対応するように構
成（コンフィグレーション）されているので、クロック
信号９の周波数が高くなってもハード構成が同一であ
り、容易に実現できる。

【００３７】（第２実施形態）次に、本発明の第２実施
形態について図面を参照して詳細に説明する。

【００３８】図４は、本発明のフィールドプログラマブ
ルアレイの出力保護装置の第２実施形態の構成を示すブ
ロック図である。図４を参照すると、ＦＰＧＡ２内にＮ
ＡＮＤ回路１４と、図１のクロック断検出回路（監視手
段、クロック断検出手段）５が構成（コンフィグレーシ
ョン）されている。

【００３９】図５は、クロック断検出回路（監視手段、
クロック断検出手段）５の構成を示している。クロック
断検出回路（監視手段、クロック断検出手段）５は、分
周クロック信号６の入力に応じてカウントを開始するカ
ウンタ１０４と、カウンタ１０４のカウント値を格納す
るレジスタ１０１と、ＦＰＧＡ２外部よりソフトウェア
によりタイマ値を設定およびクリアできるレジスタ１０
３と、レジスタ１０１とレジスタ１０３の値を比較する
比較器１０２と、比較器１０２からの信号によりセット
され、ＦＰＧＡ２外部からのクロック断信号によりリセ
ットされるセットリセットフリップフロップ１０５（以
下ＳＲＦＦ）を備えている。このようなハードウェア構
成により、装置内のバスへのデータ出力を制御すること
ができる。また操作ミスにより、ＲＯＭ１を実装せずに
起動させた場合にも装置内のバス上のデータを破壊しな
いようにできる。またタイマ値を設定することにより、
任意にデータ出力タイミングを可変とすることができ
る。

【００４０】ここで、レジスタ１０１とレジスタ１０３
はＦＰＧＡ２外部よりアクセスが可能な構成となってお
り、レジスタ１０１からはカウンタ１０４より得られる
カウント値を読み込みおよびクリアすることができ、レ
ジスタ１０３はタイマ値の設定およびクリアができるよ
うになっている。

【００４１】また、レジスタ１０１のカウント値はソフ
トウェアにて一定の間隔で読み出され、１つ前に読み出
した値と異なっていれば、クロック信号９が正常に入力
され、カウンタ１０１が動作しているものとみなし、値
が同じであればクロック信号９が異常であると認識す
る。

【００４２】図５において、ＦＰＧＡ２起動後、レジス
タ１０１とレジスタ１０３の値はクリアされ、レジスタ
１０３にはタイマ値がセットされる。クロック分周回路
４からの分周クロック信号６によりカウンタ１０４で得
られたカウント値は、レジスタ１０１に格納され分周ク
ロック信号６が正常に入力されている限り値は更新され
る。

【００４３】比較器１０２は、レジスタ１０３に設定さ
れたタイマ値とレジスタ１０１に格納されるカウント値
が一致すると論理値Ｈのパルス信号をＳＲＦＦ１０５の
セット端子Ｓに出力し、同時にレジスタ１０１の内容は
クリアされ、再びゼロからのカウントとなる。

【００４４】比較器１０２より論理値Ｈパルス信号をセ
ット端子Ｓで受け取ったＳＲＦＦ１０５では、クロック
断検出信号が論理値Ｈの出力となり、ＮＡＮＤ回路１４
により、リセット信号８が論理値Ｈであればバッファ制
御信号７は論理値Ｌとなり、イネーブル状態となったス
リーステートバッファ３から装置内のバスへのデータ出
力は許可される。これにより、装置内のバスへのデータ
出力を制御することができる。また操作ミスにより、Ｒ
ＯＭ１を実装せずに起動させた場合にも装置内のバス上
のデータを破壊しないようにできる。またタイマ値を設
定することにより、任意にデータ出力タイミングを可変
とすることができる。

【００４５】図６は、図４の出力保護装置の各信号の動
作を示すタイミングチャートである。リセット信号８の
解除後、ＦＰＧＡ２はＲＯＭ１からデータを読み込み、
ＦＰＧＡ２内の回路を構成する（コンフィグレーショ
ン）。ＦＰＧＡ２が起動中のときには前述のようにスリ
ーステートバッファ３の出力は禁止され、その結果、ス
リーステートバッファ３はディセーブル状態となる。

【００４６】次に、時刻ＴａにＦＰＧＡ２の回路構成が
完了後（コンフィグレーションの完了後）、ソフトウェ
アにてレジスタ１０３にタイマ値を設定する。タイマ値
を設定することにより、任意にデータ出力タイミングを
可変とすることができる。クロック分周回路４から分周
クロック信号６が出力されると、クロック断検出回路
（監視手段、クロック断検出手段）５内のカウンタ１０
１がカウントを始め、時刻Ｔｂにレジスタ１０１とレジ
スタ１０３の値が一致するとクロック断の検出を解除
し、スリーステートバッファ３をイネーブル状態として
スリーステートバッファ３からのデータ出力は許可され
る。

【００４７】時刻Ｔｃに、分周クロック信号６またはク
ロック信号９が断となった場合、クロック断検出回路
（監視手段、クロック断検出手段）５内のレジスタ１０
１のカウント値は更新されず、前述に記述したようにク
ロック断であるとみなされ、ソフトウェアによりクロッ
ク断信号がＳＲＦＦ１０５に入力され、バッファ制御信
号７が論理値Ｈとなり、スリーステートバッファ３はデ
ィセーブル状態となり、スリーステートバッファ３から
装置内のバスへのデータ出力は禁止となる。これによ
り、装置内のバスへのデータ出力を制御することができ
る。また操作ミスにより、ＲＯＭ１を実装せずに起動さ
せた場合にも装置内のバス上のデータを破壊しないよう
にできる。

【００４８】以上第２実施形態を要約すれば、ＦＰＧＡ
２の正常動作をＦＰＧＡ２内の回路で構成（コンフィグ
レーション）されるクロック分周回路４が正常に動作し
ていることをクロック断検出回路（監視手段、クロック
断検出手段）５で監視して装置内のバスへのデータ出力
を禁止する制御ができるように構成（コンフィグレーシ
ョン）されているので、ＦＰＧＡ２の起動中、動作停止
時による装置内のバス上のデータ破壊および装置のシス
テムダウンを防止することができる。

【００４９】また、クロック分周回路４をＦＰＧＡ２内
にもつために、クロック信号９の周波数が高くなった場
合に、ＲＯＭ１内のクロック分周回路４のデータを周波
数に応じたものに変更することにより対応するように構
成（コンフィグレーション）されているので、クロック
信号９の周波数が高くなってもハード構成が同一であ
り、容易に実現できる。

【００５０】更に、ＦＰＧＡ２から装置内のバスへのデ
ータ出力を時間により制御できるという効果がある。例
えば、システムの構成上、起動時もしくはリセット時に
装置内のバスへのアクセスをある一定時間禁止させたい
場合、タイマ値を設定することにより任意にデータ出力
タイミングを可変させることができる。

【００５１】なお、本実施の形態においては、本発明は
フィールドプログラマブルアレイに限定されず、本発明
を適用する上で好適なプログラマブルな論理デバイスに
適用することができる。また、上記構成部材の数、位
置、形状等は上記実施の形態に限定されず、本発明を実
施する上で好適な数、位置、形状等にすることができ
る。また、各図において、同一構成要素には同一符号を
付している。

【００５２】

【発明の効果】本発明は、フィールドプログラマブルア
レイの正常動作をフィールドプログラマブルアレイ内の
回路で構成されるクロック分周回路が正常に動作してい
ることをクロック断検出回路で監視することにより装置
内のバスへのデータ出力を禁止する制御ができるように
構成されているので、フィールドプログラマブルアレイ
の起動中、動作停止時による装置内のバス上のデータ破
壊および装置のシステムダウンを防止することができ
る。

【００５３】クロック分周回路をフィールドプログラマ
ブルアレイ内にもつために、クロック信号の周波数が高
くなった場合に、ＲＯＭ内のクロック分周回路のデータ
を周波数に応じたものに変更することにより対応するよ
うに構成されているので、クロック信号９の周波数が高
くなってもハード構成が同一であり、容易に実現でき
る。

【図面の簡単な説明】

【図１】本発明による第１実施形態の構成を示すブロッ
ク図である。

【図２】図１のフィールドプログラマブルアレイの出力
保護装置に設けられたクロック断検出回路の一実施形態
の構成を示すブロック図である。

【図３】図１のフィールドプログラマブルアレイの出力
保護装置の動作を示すタイミングチャートである。

【図４】本発明のフィールドプログラマブルアレイの出
力保護装置の第２実施形態の構成を示すブロック図であ
る。

【図５】図４のフィールドプログラマブルアレイの出力
保護装置に設けられたクロック断検出回路の一実施形態
の構成を示すブロック図である。

【図６】図４のフィールドプログラマブルアレイの出力
保護装置の動作を示すタイミングチャートである。

【図７】従来例の構成を示すブロック図であって、フィ
ールドプログラマブルアレイをバスインターフェースと
して使用した場合の回路構成である。

【符号の説明】

１…ＲＯＭ（メモリ手段） ２…フィールドプログラマブルアレイ（ＦＰＧＡ：Ｆｉ
ｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒ
ａｙ） ３…スリーステートバッファ（３ＳＴバッファ、ゲート
手段） ４…クロック分周回路（監視対象手段、クロック分周手
段） ５…クロック断検出回路（監視手段、クロック断検出手
段） ６…分周クロック信号 ７…バッファ制御信号 ８…リセット信号 ９…クロック信号 １０…抵抗（Ｒ） １１…コンデンサ（Ｃ） １２…抵抗（Ｒ） １３…リトリガブル・モノステーブル・マルチバイブレ
ータ １４…ＮＡＮＤ回路 １０１…レジスタ １０２…比較器 １０３…レジスタ １０４…カウンタ １０５…セットリセットフリップフロップ

Claims (16)

(57)【特許請求の範囲】
1. 【請求項１】 外部から与えられるクロック信号に基づ
   いてメモリ手段に保持されている所定の回路データを読
   み込んで自己の内部回路をコンフィグレーションするフ
   ィールドプログラマブルアレイの動作を監視し、フィー
   ルドプログラマブルアレイの異常動作時にフィールドプ
   ログラマブルアレイからの出力を無効にする出力保護装
   置であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
   ーションされた回路で構成される監視対象手段と、 前記フィールドプログラマブルアレイが正常にコンフィ
   グレーションされて動作しているか否かを、前記監視対
   象手段が生成する信号に基づいて監視すると共に、当該
   監視対象手段が生成する信号が所望の信号と異なってい
   ることを検出したときに前記フィールドプログラマブル
   アレイからの出力を無効にする論理値のバッファ制御信
   号を出力し、当該監視対象手段が生成する信号が所望の
   信号と一致することを検出したときに前記フィールドプ
   ログラマブルアレイからの出力を有効にする論理値のバ
   ッファ制御信号を出力する監視手段と、 前記バッファ制御信号の論理値に応じて前記フィールド
   プログラマブルアレイからの出力を外部に伝達するか否
   かを選択するゲート手段を有することを特徴とする出力
   保護装置。
2. 【請求項２】 外部から与えられるクロック信号に基づ
   いてメモリ手段に保持されている所定の回路データを読
   み込んで自己の内部回路をコンフィグレーションするフ
   ィールドプログラマブルアレイの動作を監視し、フィー
   ルドプログラマブルアレイの異常動作時にフィールドプ
   ログラマブルアレイからの出力を無効にする出力保護装
   置であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
   ーションされた回路で構成され、前記クロック信号を所
   定の分周比に基づいて分周した分周クロック信号を生成
   するクロック分周手段と、 前記フィールドプログラマブルアレイが正常にコンフィ
   グレーションされて動作しているか否かを、前記分周ク
   ロック信号の信号状態に基づいて監視すると共に、前記
   分周クロック信号または前記クロック信号に基づいてク
   ロック断を検出したときに前記フィールドプログラマブ
   ルアレイからの出力を無効にする論理値のバッファ制御
   信号を出力し、前記分周クロック信号または前記クロッ
   ク信号が前記コンフィグレーションに基づいて正常に生
   成されていることを検出したときに前記フィールドプロ
   グラマブルアレイからの出力を有効にする論理値のバッ
   ファ制御信号を出力するクロック断検出手段と、 前記バッファ制御信号の論理値に応じて前記フィールド
   プログラマブルアレイからの出力を外部に伝達するか否
   かを選択するゲート手段を有することを特徴とする出力
   保護装置。
3. 【請求項３】 外部から与えられるクロック信号に基づ
   いてＲＯＭに保持されている所定の回路データを読み込
   んで自己の内部回路をコンフィグレーションするフィー
   ルドプログラマブルアレイの動作を監視し、フィールド
   プログラマブルアレイの異常動作時にフィールドプログ
   ラマブルアレイからの出力を無効にする出力保護装置で
   あって、 前記フィールドプログラマブルアレイ内にコンフィグレ
   ーションされた回路で構成され、前記クロック信号を所
   定の分周比に基づいて分周した分周クロック信号を生成
   するクロック分周回路と、 前記フィールドプログラマブルアレイが正常にコンフィ
   グレーションされて動作しているか否かを、前記分周ク
   ロック信号の信号状態に基づいて監視すると共に、前記
   分周クロック信号または前記クロック信号に基づいてク
   ロック断を検出したときに前記フィールドプログラマブ
   ルアレイからの出力を無効にする論理値のバッファ制御
   信号を出力し、前記分周クロック信号または前記クロッ
   ク信号が前記コンフィグレーションに基づいて正常に生
   成されていることを検出したときに前記フィールドプロ
   グラマブルアレイからの出力を有効にする論理値のバッ
   ファ制御信号を出力するクロック断検出回路と、 前記バッファ制御信号の論理値に応じて前記フィールド
   プログラマブルアレイからの出力を外部に伝達するか否
   かを選択するスリーステートバッファを有することを特
   徴とする出力保護装置。
4. 【請求項４】 フィールドプログラマブルアレイの動作
   を監視し、フィールドプログラマブルアレイの異常動作
   時にフィールドプログラマブルアレイからの出力を無効
   にする出力保護装置であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
   ーションされた回路で構成される監視対象手段と、 前記フィールドプログラマブルアレイが正常にコンフィ
   グレーションされて動作しているか否かを、前記監視対
   象手段が生成する信号に基づいて監視すると共に、当該
   監視対象手段が生成する信号が所望の信号と異なってい
   ることを検出したときに前記フィールドプログラマブル
   アレイからの出力を無効にする論理値のバッファ制御信
   号を出力し、当該監視対象手段が生成する信号が所望の
   信号と一致することを検出したときに前記フィールドプ
   ログラマブルアレイからの出力を有効にする論理値のバ
   ッファ制御信号を出力する監視手段と、 前記バッファ制御信号の論理値に応じて前記フィールド
   プログラマブルアレイからの出力を外部に伝達するか否
   かを選択するゲート手段を有することを特徴とする出力
   保護装置。
5. 【請求項５】 フィールドプログラマブルアレイの動作
   を監視し、フィールドプログラマブルアレイの異常動作
   時にフィールドプログラマブルアレイからの出力を無効
   にする出力保護装置であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
   ーションされた回路で構成され、外部から与えられるク
   ロック信号に基づいてクロック信号を所定の分周比に基
   づいて分周した分周クロック信号を生成するクロック分
   周手段と、 前記フィールドプログラマブルアレイが正常にコンフィ
   グレーションされて動作しているか否かを、前記分周ク
   ロック信号の信号状態に基づいて監視すると共に、前記
   分周クロック信号または前記クロック信号に基づいてク
   ロック断を検出したときに前記フィールドプログラマブ
   ルアレイからの出力を無効にする論理値のバッファ制御
   信号を出力し、前記分周クロック信号または前記クロッ
   ク信号が前記コンフィグレーションに基づいて正常に生
   成されていることを検出したときに前記フィールドプロ
   グラマブルアレイからの出力を有効にする論理値のバッ
   ファ制御信号を出力するクロック断検出手段と、 前記バッファ制御信号の論理値に応じて前記フィールド
   プログラマブルアレイからの出力を外部に伝達するか否
   かを選択するゲート手段を有することを特徴とする出力
   保護装置。
6. 【請求項６】 フィールドプログラマブルアレイの動作
   を監視し、フィールドプログラマブルアレイの異常動作
   時にフィールドプログラマブルアレイからの出力を無効
   にする出力保護装置であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
   ーションされた回路で構成され、外部から与えられるク
   ロック信号に基づいてクロック信号を所定の分周比に基
   づいて分周した分周クロック信号を生成するクロック分
   周回路と、 前記フィールドプログラマブルアレイが正常にコンフィ
   グレーションされて動作しているか否かを、前記分周ク
   ロック信号の信号状態に基づいて監視すると共に、前記
   分周クロック信号または前記クロック信号に基づいてク
   ロック断を検出したときに前記フィールドプログラマブ
   ルアレイからの出力を無効にする論理値のバッファ制御
   信号を出力し、前記分周クロック信号または前記クロッ
   ク信号が前記コンフィグレーションに基づいて正常に生
   成されていることを検出したときに前記フィールドプロ
   グラマブルアレイからの出力を有効にする論理値のバッ
   ファ制御信号を出力するクロック断検出回路と、 前記バッファ制御信号の論理値に応じて前記フィールド
   プログラマブルアレイからの出力を外部に伝達するか否
   かを選択するスリーステートバッファを有することを特
   徴とする出力保護装置。
7. 【請求項７】 前記回路データを変更することにより前
   記分周クロック信号は、所定の周波数範囲で可変である
   ことを特徴とする請求項１乃至６のいずれか一項に記載
   の出力保護装置。
8. 【請求項８】 前記クロック断検出回路は、 前記分周クロック信号の入力に応じてカウントを開始す
   るカウンタと、 前記カウンタのカウント値を格納するレジスタと、 フィールドプログラマブルアレイの外部よりソフトウェ
   アによりタイマ値を設定およびクリアできるレジスタ
   と、 前記カウント値と前記タイマ値とを比較する比較器と、 前記比較器からの信号によりセットされ、フィールドプ
   ログラマブルアレイ外部からのクロック断信号によりリ
   セットされるセットリセットフリップフロップを備えて
   いることを特徴とする請求項１乃至７のいずれか一項に
   記載の出力保護装置。
9. 【請求項９】 前記レジスタと前記レジスタは、前記フ
   ィールドプログラマブルアレイの外部よりアクセスが可
   能な構成となっており、前記レジスタからは前記カウン
   タより得られる前記カウント値の読み込みおよびクリア
   が可能であり、 前記レジスタは、前記タイマ値の設定およびクリアが可
   能であることを特徴とする請求項８に記載の出力保護装
   置。
10. 【請求項１０】前記レジスタの前記カウント値は前記ソ
    フトウェアにて一定の間隔で読み出され、直前に読み出
    したカウント値と異なっているときに前記クロック信号
    が正常に入力され前記カウンタが動作しているものとみ
    なし、前記カウント値が直前に読み出したカウント値と
    同じであれば前記クロック信号が異常であると認識する
    ことを特徴とする請求項８に記載の出力保護装置。
11. 【請求項１１】 外部から与えられるクロック信号に基
    づいてメモリ手段に保持されている所定の回路データを
    読み込んで自己の内部回路をコンフィグレーションする
    フィールドプログラマブルアレイの動作を監視し、フィ
    ールドプログラマブルアレイの異常動作時にフィールド
    プログラマブルアレイからの出力を無効にする出力保護
    方法であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
    ーションされた回路で構成される監視対象工程と、 前記フィールドプログラマブルアレイが正常にコンフィ
    グレーションされて動作しているか否かを、前記監視対
    象工程が生成する信号に基づいて監視すると共に、当該
    監視対象工程が生成する信号が所望の信号と異なってい
    ることを検出したときに前記フィールドプログラマブル
    アレイからの出力を無効にする論理値のバッファ制御信
    号を出力し、当該監視対象工程が生成する信号が所望の
    信号と一致することを検出したときに前記フィールドプ
    ログラマブルアレイからの出力を有効にする論理値のバ
    ッファ制御信号を出力する監視工程と、 前記バッファ制御信号の論理値に応じて前記フィールド
    プログラマブルアレイからの出力を外部に伝達するか否
    かを選択するゲート工程を有することを特徴とする出力
    保護方法。
12. 【請求項１２】 外部から与えられるクロック信号に基
    づいてメモリ手段に保持されている所定の回路データを
    読み込んで自己の内部回路をコンフィグレーションする
    フィールドプログラマブルアレイの動作を監視し、フィ
    ールドプログラマブルアレイの異常動作時にフィールド
    プログラマブルアレイからの出力を無効にする出力保護
    方法であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
    ーションされた回路で構成され、前記クロック信号を所
    定の分周比に基づいて分周した分周クロック信号を生成
    するクロック分周工程と、 前記フィールドプログラマブルアレイが正常にコンフィ
    グレーションされて動作しているか否かを、前記分周ク
    ロック信号の信号状態に基づいて監視すると共に、前記
    分周クロック信号または前記クロック信号に基づいてク
    ロック断を検出したときに前記フィールドプログラマブ
    ルアレイからの出力を無効にする論理値のバッファ制御
    信号を出力し、前記分周クロック信号または前記クロッ
    ク信号が前記コンフィグレーションに基づいて正常に生
    成されていることを検出したときに前記フィールドプロ
    グラマブルアレイからの出力を有効にする論理値のバッ
    ファ制御信号を出力するクロック断検出工程と、 前記バッファ制御信号の論理値に応じて前記フィールド
    プログラマブルアレイからの出力を外部に伝達するか否
    かを選択するゲート工程を有することを特徴とする出力
    保護方法。
13. 【請求項１３】 外部から与えられるクロック信号に基
    づいてＲＯＭに保持されている所定の回路データを読み
    込んで自己の内部回路をコンフィグレーションするフィ
    ールドプログラマブルアレイの動作を監視し、フィール
    ドプログラマブルアレイの異常動作時にフィールドプロ
    グラマブルアレイからの出力を無効にする出力保護方法
    であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
    ーションされた回路で構成され、前記クロック信号を所
    定の分周比に基づいて分周した分周クロック信号を生成
    するクロック分周工程と、 前記フィールドプログラマブルアレイが正常にコンフィ
    グレーションされて動作しているか否かを、前記分周ク
    ロック信号の信号状態に基づいて監視すると共に、前記
    分周クロック信号または前記クロック信号に基づいてク
    ロック断を検出したときに前記フィールドプログラマブ
    ルアレイからの出力を無効にする論理値のバッファ制御
    信号を出力し、前記分周クロック信号または前記クロッ
    ク信号が前記コンフィグレーションに基づいて正常に生
    成されていることを検出したときに前記フィールドプロ
    グラマブルアレイからの出力を有効にする論理値のバッ
    ファ制御信号を出力するクロック断検出工程と、 前記バッファ制御信号の論理値に応じて前記フィールド
    プログラマブルアレイからの出力を外部に伝達するか否
    かを選択するゲート工程を有することを特徴とする出力
    保護方法。
14. 【請求項１４】 フィールドプログラマブルアレイの動
    作を監視し、フィールドプログラマブルアレイの異常動
    作時にフィールドプログラマブルアレイからの出力を無
    効にする出力保護方法であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
    ーションされた回路で構成される監視対象工程と、 前記フィールドプログラマブルアレイが正常にコンフィ
    グレーションされて動作しているか否かを、前記監視対
    象工程が生成する信号に基づいて監視すると共に、当該
    監視対象工程が生成する信号が所望の信号と異なってい
    ることを検出したときに前記フィールドプログラマブル
    アレイからの出力を無効にする論理値のバッファ制御信
    号を出力し、当該監視対象工程が生成する信号が所望の
    信号と一致することを検出したときに前記フィールドプ
    ログラマブルアレイからの出力を有効にする論理値のバ
    ッファ制御信号を出力する監視工程と、 前記バッファ制御信号の論理値に応じて前記フィールド
    プログラマブルアレイからの出力を外部に伝達するか否
    かを選択するゲート工程を有することを特徴とする出力
    保護方法。
15. 【請求項１５】 フィールドプログラマブルアレイの動
    作を監視し、フィールドプログラマブルアレイの異常動
    作時にフィールドプログラマブルアレイからの出力を無
    効にする出力保護方法であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
    ーションされた回路で構成され、外部から与えられるク
    ロック信号に基づいてクロック信号を所定の分周比に基
    づいて分周した分周クロック信号を生成するクロック分
    周工程と、 前記フィールドプログラマブルアレイが正常にコンフィ
    グレーションされて動作しているか否かを、前記分周ク
    ロック信号の信号状態に基づいて監視すると共に、前記
    分周クロック信号または前記クロック信号に基づいてク
    ロック断を検出したときに前記フィールドプログラマブ
    ルアレイからの出力を無効にする論理値のバッファ制御
    信号を出力し、前記分周クロック信号または前記クロッ
    ク信号が前記コンフィグレーションに基づいて正常に生
    成されていることを検出したときに前記フィールドプロ
    グラマブルアレイからの出力を有効にする論理値のバッ
    ファ制御信号を出力するクロック断検出工程と、 前記バッファ制御信号の論理値に応じて前記フィールド
    プログラマブルアレイからの出力を外部に伝達するか否
    かを選択するゲート工程を有することを特徴とする出力
    保護方法。
16. 【請求項１６】 フィールドプログラマブルアレイの動
    作を監視し、フィールドプログラマブルアレイの異常動
    作時にフィールドプログラマブルアレイからの出力を無
    効にする出力保護方法であって、 前記フィールドプログラマブルアレイ内にコンフィグレ
    ーションされた回路で構成され、外部から与えられるク
    ロック信号に基づいてクロック信号を所定の分周比に基
    づいて分周した分周クロック信号を生成するクロック分
    周回路と、 前記フィールドプログラマブルアレイが正常にコンフィ
    グレーションされて動作しているか否かを、前記分周ク
    ロック信号の信号状態に基づいて監視すると共に、前記
    分周クロック信号または前記クロック信号に基づいてク
    ロック断を検出したときに前記フィールドプログラマブ
    ルアレイからの出力を無効にする論理値のバッファ制御
    信号を出力し、前記分周クロック信号または前記クロッ
    ク信号が前記コンフィグレーションに基づいて正常に生
    成されていることを検出したときに前記フィールドプロ
    グラマブルアレイからの出力を有効にする論理値のバッ
    ファ制御信号を出力するクロック断検出回路と、 前記バッファ制御信号の論理値に応じて前記フィールド
    プログラマブルアレイからの出力を外部に伝達するか否
    かを選択するスリーステートバッファを有することを特
    徴とする出力保護方法。