KR101283431B1 - 마이크로 컴퓨터 - Google Patents

마이크로 컴퓨터 Download PDF

Info

Publication number
KR101283431B1
KR101283431B1 KR1020050063127A KR20050063127A KR101283431B1 KR 101283431 B1 KR101283431 B1 KR 101283431B1 KR 1020050063127 A KR1020050063127 A KR 1020050063127A KR 20050063127 A KR20050063127 A KR 20050063127A KR 101283431 B1 KR101283431 B1 KR 101283431B1
Authority
KR
South Korea
Prior art keywords
reset signal
period
assert
reset
overflow
Prior art date
Application number
KR1020050063127A
Other languages
English (en)
Other versions
KR20060050121A (ko
Inventor
카즈마사 오자와
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR20060050121A publication Critical patent/KR20060050121A/ko
Application granted granted Critical
Publication of KR101283431B1 publication Critical patent/KR101283431B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

WDT카운터를 갖는 마이크로 컴퓨터에 있어서, 하드웨어 처리만으로 외부주변 디바이스의 리셋트에 알맞은 어서트 기간을 갖는 리셋트 신호를 생성할 수 있고, 또한 외부주변 디바이스용 리셋트 신호의 펄스폭을 내부에서 이용되는 리셋트 신호의 펄스폭과는 독립적으로 정할 수 있도록 한다. WDT카운터(9)가 발생한 오버플로우 리셋트 신호(VF)를 받아 이와는 다른, 예를 들면 이보다 긴 어서트 시간을 갖는 기간변경 리셋트 신호를 생성하고(11, 31), 오버플로우 리셋트 신호(VF) CPU를 리셋트함과 동시에, 기간변경 리셋트 신호(RT)를 외부로 출력한다.
Figure R1020050063127
WDT카운터, 리셋트 신호, 오버플로우 리셋트 신호

Description

마이크로 컴퓨터{MICROCOMPUTER}
도 1은 본 발명의 실시예 1의 마이크로 컴퓨터를 외부주변 디바이스와 함께 나타내는 블럭도,
도 2는 본 발명의 실시예 1의 마이크로 컴퓨터의 동작을 나타내는 타임 차트,
도 3은 본 발명의 실시예 2의 마이크로 컴퓨터를 외부주변 디바이스와 함께 나타내는 블럭도,
도 4는 본 발명의 실시예 2의 마이크로 컴퓨터의 동작을 나타내는 타임 차트,
도 5는 본 발명의 실시예 2의 마이크로 컴퓨터에 있어서의, 어서트(assert) 기간설정 입력 단자를 구성하는 3개의 온오프 스위치 No. 1, 2, 3의 상태와, 어서트 기간과의 대응관계를 도시한 도면,
도 6은 본 발명의 실시예 3의 마이크로 컴퓨터를 외부주변 디바이스와 함께 나타내는 블럭도이다.
※도면의 주요부분에 대한 부호의 설명※
1: 마이크로 컴퓨터 2a, 2b, 2c: 외부주변 디바이스
6: CPU 7: 클록 발생기
8: 마이컴내 회로 9: WDT카운터
11, 11a, 11b, 11c, 31: 기간변경 리셋트 신호생성 회로
14: 논리합 회로 15: 논리합 회로
16: 어서트 기간 카운터 17: 어서트 기간설정 레지스터
18: 비교기 19: 플립플롭
32: 디코더 33: 어서트 기간설정 입력 단자
본 발명은, 마이크로 컴퓨터에 관한 것으로서, 특히 워치독 타이머(WDT)를 구비한 마이크로 컴퓨터에 관한 것이다.
LSI로 구성되고, CPU를 갖는 제어용 마이크로 컴퓨터(「마이크로 콘트롤러」라고도 한다. 이하 간단히 「마이컴」으로 하는 경우도 있다)는 , CPU가 소프트웨어 동작을 정상으로 행하지 않고 폭주했을 때, 이것을 검지하여 마이컴에 리셋트를 걸기 위해 WDT를 구비하고 있다.
CPU는, 소프트웨어가 정상적으로 동작하고 있는 경우에는 반복, 예를 들면 일정 기간 마다 WDT카운터를 클리어하는 명령을 실행하여, WDT카운터가 오버플로우 하지 않도록 한다. 폭주에 의해 클리어 명령이 정확하게 실행되지 않으면, WDT카 운터를 클리어하는 명령이 실행되지 않기 때문에, WDT카운터가 바로 오버플로우를 일으키고, 이 오버플로우에 의해 발생하는 신호에 의해, 마이컴 전체에 대하여 리셋트를 걸어 이상동작으로부터의 복귀를 행하고 있다.
종래, WDT가 리셋트를 거는 것은 마이컴 내부에 대한 것 만이 일반적이고, 마이컴과 외부주변 디바이스로 구성되는 회로 시스템에 있어서는, 마이컴이 이상동작 후에 WDT오버플로우에 의해 내부 리셋트를 걸어 정상상태로 복귀한 후에, 마이컴이 명령에 의해 마이컴이 잡는 출력 포토 등을 통해서 외부주변 디바이스를 리셋트하는 처리를 행하는 것이 일반적이다.
이러한 경우, 마이컴이 리셋트 상태로부터 빠져 나간 후에 외부주변 디바이스를 리셋트하기 위한 소프트웨어가 필요하다. 외부주변 디바이스로의 리셋트 신호의 생성에는, 리셋트 신호 인가기간을 생성하는 타이머와, 리셋트 신호를 출력하는 외부 포트가 필요하다. 또한, 상기 한 타이머가 원하는 카운트 값이 된 것을 검지하여, 출력 포토를 리셋트 해제 상태로 재설정하는 등 여러 종류의 명령을 필요로 한다. 따라서, 외부주변 디바이스의 리셋트 중은 마이컴 자체의 처리에 적지 않은 부담이 걸린다는 문제가 있었다.
또한 종래의 이 종류의 마이컴으로서, 하기의 특허문헌 1에 기재된 것이 있다. 이 마이컴에 있어서는, 폭주 검출 회로(워치독타이머)로부터 출력된 리셋트 신호가, 마이컴 내부의 회로에 출력됨과 동시에, 리셋트 출력 단자로부터 외부로 출력되고, 폭주가 일어난 것을 외부에서 예를 들면 다른 마이컴에서 알 수 있다.
［특허문헌 1］일본국 특허 공보07-19187호 공보(제 3쪽 오른쪽 아래 란, 제 1도)
그러나, 상기 특허문헌 1에 기재된 마이컴에 있어서는, 마이컴 내부에서 이용되는 리셋트 신호가 그대로 외부로 출력되므로, 그 리셋트 신호를 외부주변 디바이스의 리셋트에 이용하고자 하면, 리셋트 신호의 펄스 폭이 외부주변 디바이스용으로서 적절치 않은 경우가 있다는 문제가 있었다.
본 발명의 목적은, 하드웨어 처리만으로 외부주변 디바이스의 리셋트에 적합한 어서트 기간을 갖는 리셋트 신호를 생성 할 수 있고, 또한 외부주변 디바이스용의 리셋트 신호의 펄스폭을 내부에서 이용되는 리셋트 신호의 펄스폭과는 독립적으로 정할 수 있는 회로를 구비한 마이크로 컴퓨터를 제공하는 데에 있다.
본 발명은,
정상적으로 동작하고 있을 때는 반복 클리어 명령을 발생하는 CPU와,
상기 CPU가 소정 시간 이상 계속해서 클리어 명령을 발생하지 않을 때, 오버플로우 리셋트 신호를 출력하는 워치독타이머 카운터와,
리셋트 출력 단자와,
상기 오버플로우 리셋트 신호 또는 이에 근거하여 생성된 신호를 받아 상기 오버플로우 리셋트 신호와 다른 어서트 시간을 갖는 기간변경 리셋트 신호를 생성 하는 기간변경 리셋트 신호생성 회로를 갖고,
상기 오버플로우 리셋트 신호 또는 이에 따라 생성된 내부용 리셋트 신호로 상기 CPU를 리셋트함과 동시에,
상기 기간변경 리셋트 신호생성 회로에서 생성된 기간변경 리셋트 신호 또는 이에 의거하여 생성된 외부용 리셋트 신호RO를 외부에 출력하는 마이크로 컴퓨터를 제공하는 것이다.
실시예 1
도 1에 본 발명의 실시예 1의 마이크로 컴퓨터(마이컴) 및 그 외부주변 디바이스의 회로구성의 예를 도시한다. 도 1에 도시되는 마이컴(1)은, 외부주변 디바이스(2a), (2b)(2c)와 함께 이용되는 것으로, CPU(6)와, 클록 발생기(7)와, CPU(6) 및 클록 발생기(7) 이외의 마이컴내의 제(諸)회로(레지스터, 메모리 등, 이하 「마이컴내 회로」로 할 수도 있다)(8)와, 워치독타이머 카운터(WDT카운터)(9)와, 기간변경 리셋트 신호생성 회로(11)와, 제 1논리합 회로(14)와, 제 2논리합 회로(15)와, 리셋트 입력 단자(21)와, 리셋트 출력 단자(22)를 갖는다.
CPU(6)와 마이컴내 회로(8)는 내부 버스(10)로 접속되고 있다.
리셋트 출력 단자(22)는, 외부주변 디바이스(2a)(2b)(2c)에 외부용 리셋트용 신호RO를 공급하기 위한 것이다. 또, 외부주변 디바이스(2a)(2a)(2a)와, 마이컴(1)과는 도시하지 않은 신호선으로도 접속되어 데이터 주고받음 등을 행하고 있다.
클록 발생기(7)는, 마이컴(1)내에서의 동작의 동기를 취하기 위한 클록(시스 템 클록)CK을 발생한다.
CPU(6)는, 정상적으로 동작하고 있을 때는, 반복하여, 예를 들면 일정시간 마다 클리어 명령을 발생하고, 이에 따라 WDT카운터(9)에 클리어 신호CL가 공급되지만, 폭주 등의 이상으로 클리어 명령이 발생되지 않게 되는 경우가 있다.
WDT카운터(9)는, CPU(6)가 소정시간 이상 계속해서 클리어 명령을 발생하지 않고, 소정시간 내에 한번도 클리어 신호CL가 발생되지 않을 때, 오버플로우 리셋트 신호VF를 출력한다. 오버플로우 리셋트 신호VF는, 시스템 클록CK의 수 사이클(2 내지 8 사이클 정도)에 해당하는 폭을 갖는 펄스이다.
기간변경 리셋트 신호생성 회로(11)는, 오버플로우 리셋트 신호VF를 받아 오버플로우 리셋트 신호VF와 다른 어서트 시간을 갖는 기간변경 리셋트 신호, 예를 들면 오버플로우 리셋트 신호VF에 비해 어서트 시간이 긴 연장 리셋트 신호RT를 생성하는 것이며, 예를 들면 도시한 것과 같이, 어서트 기간 카운터(16)와, 어서트 기간설정 레지스터(17)와, 비교기(18)과, 플립플롭(19)을 갖는다.
어서트 기간설정 레지스터(17)는, 기간변경 리셋트 신호의 어서트 기간에 대응하는 데이터를 기억하는 것으로, 내부 버스(10)를 통해 CPU(6)와 접속되고 있으며, CPU(6)가 기동시에 시스템 초기화를 행할 때, 내부 버스(10)를 통해, 어서트 기간설정 레지스터(17)에 어서트 기간에 대응하는 데이터가 기록된다.
어서트 기간 카운터(16)는, 오버플로우 리셋트 신호VF가 출력되었을 때 시스템 클록CK의 카운트를 시작한다.
비교기(18)는, 어서트 기간 카운터(16)에 있어서의 카운트 값CV이 어서트 기 간설정 레지스터(17)로 설정된 어서트 기간에 대응하는 데이터와 일치했을 때, 그것을 나타내는 신호(일치 신호)EQ를 출력한다. 바꿔 말하면, 일치 신호EQ의 값을 「0」 내지 「인액티브」에서 「1」내지 「액티브」로 한다.
플립플롭(19)은, 오버플로우 리셋트 신호VF에 의해 셋트되고, 비교기(18)의 출력에 의해 리셋트된다. 플립플롭(19)의 출력은, 기간변경 리셋트 신호RT로서, 제 2논리합 회로(15)에 공급된다. 플립플롭(19)의 출력은 또한 어서트 기간 카운터(16)에 카운트 이네이블 신호로서 공급된다.
어서트 기간 카운터(16)는, 상기와 같이, 오버플로우 리셋트 신호VF가 발생되었을 때에 시스템 클록CK의 카운트를 시작하는 것이지만, 더 정확하게는, 플립플롭(19)의 출력을 카운트 이네이블 신호로서 받아, 이 카운트 이네이블 신호가 「1」내지 「액티브」일 때에만 카운트를 행하고, 카운트 이네이블 신호가 「0」내지 「인액티브」가 되면, 리셋트되어, 카운트 값CV이 초기치(제로)로 되돌아간다.
이러한 동작의 결과, 기간변경 리셋트 신호RT는, 어서트 기간설정 레지스터(17) 에 설정된 기간에 대응하는 것이 된다.
비교기(18) 및 플립플롭(19)은, 마이컴(1)내의 다른 회로와 마찬가지로 시스템 클록CK에 동기하여 동작하는 것으로, 클록 발생기(7)로부터 발생되는 시스템 클록CK은, 도시한 것과 같이 어서트 기간 카운터(16)에 공급되는 외에, 마이컴내의 다른 회로에도 공급되지만, 그 도시는 생략되고 있다.
플립플롭(19)의 출력RT이 상승하고, 어서트 기간 카운터(16)가 카운트를 시작하는 것은, 오버플로우 리셋트 신호VF가 상승하고 나서 1클록 주기 경과한 후인 한편, 어서트 기간 카운터(16)의 카운트 값CV이 어서트 기간설정 레지스터(17)에 설정되고 있는 수치SV와 일치하면 바로 플립플롭(19)의 출력RT이 하강하므로, 이를 고려하여, 어서트 기간설정 레지스터(17)에는, 기간변경 리셋트 신호의, 클록 주기를 단위로서 나타내는 어서트 기간보다도 1만큼 작은 수치가 설정된다. 그 이유는, 후술의 설명으로부터 더욱 명백해 질 것이다.
제 2논리합 회로(15)는, 기간변경 리셋트 신호RT와, 리셋트 입력 단자(21)로부터 공급되는 리셋트 신호RI를 입력으로 하여 그 논리합을 출력한다. 제 2논리합 회로(15)의 출력은 외부용 리셋트 신호RO로서 리셋트 출력 단자(22)로부터 외부주변 디바이스(2a)(2b)(2c)에 출력된다.
리셋트 신호RI는, 예를 들면 마이컴에 전원이 투입되었을 때 발생되는 것이며, 통상은, 이 리셋트 신호RI에 의해, 마이컴(1) 및 외부주변 디바이스(2a)(2b)(2c)를 초기화 하지만, 오버플로우 리셋트 신호VF에 의거하여 리셋트 신호RT가 발생되었을 때도, 외부주변 디바이스(2a)(2b)(2c)가 초기화된다.
제 1논리합 회로(14)는, 리셋트 신호RI와, 오버 플로우 리셋트 신호VF를 입력으로 하고 그 논리합을 내부용 리셋트 신호RQ로서 출력한다. CPU(6)와 마이컴내 회로(8)는, 내부용 리셋트 신호RQ에 의해 리셋트된다.
WDT오버플로우 리셋트 신호VF에 의해 리셋트 되어서는 상황이 좋지 않은 회로, 예를 들면 WDT카운터(9) 및 기간변경 리셋트 신호생성 회로(11)는, 내부용 리셋트 신호RQ에 의해서는 초기화 되지 않고, 리셋트 신호RI가 입력될 때에만, 초기화된다.
이와 같이 마이컴(1)은, 마이컴 내부의 리셋트를 위한 신호(RQ)를 발생할 뿐만 아니라, 외부주변 디바이스(2a)(2b)(2c)의 리셋트를 위한 신호(RO)를 별도로 발생한다.
이하, 상기의 마이컴의 동작을, 도 2를 참조하여 설명한다.
마이컴(1) 및 외부주변 디바이스(2a)(2b)(2c)를 포함하는 시스템에 전원이 투입되면, 리셋트 신호 발생회로(3)로부터, 마이컴(1)의 리셋트 입력 단자(21)로 리셋트 신호RI가 입력된다.
이 리셋트 신호RI는, 제 1논리합 회로(14)를 통해 내부 리셋트 신호RQ가 되어 CPU(6) 및 마이컴내 회로(8)에 공급되고, CPU(1)와 마이컴내 회로(8)가 리셋트 됨과 동시에, WDT카운터(9), 어서트 기간설정 레지스터(17), 어서트 기간 카운터(16), 비교기(18), 플립플롭(19)에도 직접 공급되어 이들의 회로를 리셋트한다. 리셋트 신호RI는 또한, 제 2논리합 회로(15)를 통해 외부 리셋트 신호RO가 되고, 외부주변 디바이스(2a)(2b)(2c)를 리셋트한다.
리셋트 신호RI는, 외부주변 디바이스(2a)(2b)(2c)의 리셋트에 필요한 어서트 기간을 갖도록 정해져 있다.
리셋트 신호RI가 해제(네게이트)되면(t1O), 마이컴(1)과 외부주변 디바이스(2a)(2b)(2c)를 포함하는 시스템이 통상 동작을 시작한다.
마이컴(1)의 통상 동작 개시 시에, 소프트웨어에 의해, 어서트 기간설정 레지스터(17)에 어서트 기간에 대응하는 데이터를 설정한다(t11). 도시한 예에서는 어서트 기간에 대응하는 데이터로서 「19」가 설정된 경우를 나타내고 있다. 여기 에서 말하는 「19」는, 시스템 클록CK의 19사이클을 의미한다. 이와 같이 어서트 기간설정 레지스터(11)에 19를 설정하면, 변경 기간 리셋트 신호로서는, 후술과 같이, 어서트 기간이 20사이클의 길이를 갖는 것을 얻을 수 있다. 변경 기간 리셋트 신호RT의 어서트 기간은, 외부주변 디바이스(2a)(2b)(2c)의 리셋트에 필요한 길이를 갖도록 정해진다.
마이컴(1)이 동작중, 어떤 이유에서 프로그램이 폭주했을 경우, 오버플로우 리셋트 신호VF가 발생한다(t20). 이 오버플로우 리셋트 신호VF는 시스템 클록CK의 수 사이클(도시의 예에서는 6사이클)의 지속 기간을 갖는다.
이 오버플로우 리셋트 신호VF는, 제 1논리합 회로(14)를 통해 내부 리셋트 신호RQ가 되고, CPU(6) 및 마이컴내 회로(8)를 리셋트한다.
오버플로우 리셋트 신호VF는 또한 기간변경 리셋트 신호생성 회로(11)를 통해, 기간변경 리셋트 신호RT가 되고, 또한, 제 2논리합 회로(15)를 통해 외부용 리셋트 신호RO가 되어, 외부주변 디바이스(2a)(2b)(2c)에 공급되며, 외부주변 디바이스(2a)(2b)(2c)를 리셋트한다.
기간변경 리셋트 신호생성 회로(11)에서는, 오버플로우 리셋트 신호VF에 의해 마이컴(1)내부가 리셋트됨과 동시에, 기간변경 리셋트 신호RT의 생성이 시작된다. 즉 오버플로우 리셋트 신호VF에 의해 플립플롭(19)이 셋트되고, 그 출력이 「1」내지 「액티브」가 된다. 플립플롭(19)의 출력은, 기간변경 리셋트 신호RT로서, 제 2논리합 회로(15)에 공급됨과 동시에, 어서트 기간 카운터(16)에 카운트 이네이블 신호로서 공급된다. 이 결과 어서트 기간 카운터(16)는 시스템 클록CK의 카운트를 시작한다.
어서트 기간 카운터(16)에 있어서의 카운트 값CV이 어서트 기간설정 레지스터(117)에 설정된 어서트 기간에 대응하는 데이터(19)와 일치했을 때, 비교기(18)의 출력인 일치신호EQ의 값이 「0」내지 「인액티브」에서 「1」 내지 「액티브」로 바뀐다. 일치신호EQ에 의해, 플립플롭(19)이 리셋트되고, 그 출력RT이 「1」내지「액티브 」에서「0」내지「인액티브」로 바뀐다(t30).
플립플롭(19)의 출력이 「0」내지 「인액티브」가 되면, 어서트 기간 카운터(16)는 카운트를 마치고, 카운트 값CV이 리셋트된다.
이와 같은 동작의 결과, 기간변경 리셋트 신호RT는, 어서트 기간설정 레지스터(17)에 설정된 기간(19)에 대응하는 것(20)이 된다.
플립플롭(19)의 출력RT은, 제 2논리합 회로(15)를 통해 외부주변 디바이스(2a)(2b)(2c)에 공급되어, 외부주변 디바이스(2a)(2b)(2c)를 리셋트한다. 어서트 기간설정 레지스터(17)의 설정값이 상기 한 바와 같이 정해져 있으므로, 리셋트 신호RO도 외부주변 디바이스(2a)(2b)(2c)의 리셋트에 충분한 길이를 갖는다.
일반적으로 LSI내부 로직의 리셋트에 필요한 기간은, 마이컴 내부의 시스템 클록CK의 수 사이클만이며, 외부주변 디바이스의 리셋트에 필요한 기간보다도 짧다. 본 실시예의 마이컴에 있어서는, 마이컴 내부용의 리셋트 신호RQ와 외부용의 리셋트 신호RO와는 다른 길이를 갖고, 외부용의 리셋트 신호RO쪽이 내부용의 리셋트 신호RQ보다도 길다.
따라서, 오버플로우 리셋트 신호VF에 근거하는 내부용 리셋트 신호RQ는, 외 부용 리셋트 신호RO보다도 짧고, 시스템 클록CK의 수 사이클에서 해제되므로, 외부용 리셋트 신호RO가 해제될 때까지 기다릴 필요 없이, 리셋트에 대응하여 재기동의 처리를 시작 할 수 있다.
외부주변 디바이스(2a)(2b)(2c)에 리셋트 신호RO가 인가되는 기간 중은, 마이컴(1)은 외부주변 디바이스(2a)(2b)(2c)에 대하여 액세스를 행할 수 없지만, 상기 기간에 있어서는, 마이컴(1)내에 있어서의 처리, 예를 들면 마이컴(1)내의 제(諸)기능의 초기 설정 등을 행하는 것이 통상이라고 생각된다. 따라서, 이렇게 내부용 리셋트 신호RQ가 외부용 리셋트 신호RO보다도 짧아도 문제는 없다.
또, 외부용 리셋트 신호RQ의 생성에 필요한 회로(어서트 기간 카운터(16), 어서트 기간설정 레지스터(17), 비교기(18), 플립플롭(19))는, 오버플로우 리셋트 신호VF나, 이에 따라 발생되는 내부용 리셋트 신호RQ에 의해 클리어 되지 않도록 하고 있다.
상기의 마이컴에 의하면, 전원투입 시에 외부로부터 리셋트 신호RI가 공급된 경우뿐만 아니라, 폭주 시에 WDT카운터(9)가 오버플로우 리셋트 신호VF를 발생했을 경우에도, 외부주변 디바이스를 리셋트 할 수 있다. 게다가, 오버플로우 리셋트 신호VF가 발생된 경우에는, 마이컴 내부를 위한 리셋트 신호RQ와 외부주변 디바이스에 공급하는 리셋트 신호RO의 길이를 다르게 하여, 마이컴 내부의 리셋트에 대응한 처리를 지연시킴 없이, 외부주변 디바이스에 대하여 충분한 길이의 리셋트 신호를 공급할 수 있다.
또한 외부용 리셋트 신호의 어서트 기간에 대응하는 수치SV를 CPU(6)가 어서 트 기간설정 레지스터(17)에 기록하도록 하고 있기 때문에, 마이컴의 프로그램 안에서 정의되는 파라미터의 변경에 의해 간단하게 변경할 수 있다.
또한 외부로부터의 리셋트 신호RI가 공급된 경우나, 마이컴 내부에서 오버플로우 리셋트 신호VF가 발생된 경우도, 제 1논리합 회로(14)의 출력에 의해 마이컴 내부의 회로의 리셋트를 행하고 있으므로, 마이컴의 시스템 구성을 간단하게 할 수 있다.
마찬가지로, 외부로부터의 리셋트 신호RI가 공급된 경우나, 마이컴 내부에서 오버플로우 리셋트 신호VF가 발생된 경우도, 제 2논리합 회로(15)의 출력에 의해 외부주변 디바이스(2a)(2b)(2c)의 리셋트를 행하고 있으므로, 외부주변 디바이스의 시스템 구성을 간단하게 할 수 있다.
오버플로우 리셋트 신호VF에 근거하는 리셋트 신호RT와, 마이컴(1)의 외부로부터 공급되는 리셋트 신호RI가 각각 별개로 직접 외부주변 디바이스(2a)(2b)(2c)에 공급될 경우에는, 외부주변 디바이스(2a∼2c)의 각각은, 이를 위해서는, 리셋트 신호RI를 받는 단자와, 리셋트 신호RT를 받는 단자를 따로 따로 가질 필요가 있지만, 상기 한바와 같이 논리합 회로(19)를 통해 공급되는 리셋트 신호를 받도록 하고 있으므로, 리셋트 신호를 받는 단자를 줄일 수 있다.
또, 도 1의 예에서는, 외부로부터 공급되는 리셋트 신호RI와 기간변경 리셋트 신호RT의 논리합을 외부용 리셋트 신호RO로 하고 있지만, 논리합 회로(15)를 이용하지 않고, 기간변경 리셋트 신호RT를 그대로(논리합 회로를 통과시키지 않고) 외부용 리셋트 신호로서 출력하도록 해도 된다. 이 경우, 외부로부터 공급되는 리 셋트 신호RI는 예를 들면 기간변경 리셋트 신호RT와는 별도로, 외부주변 디바이스에 공급되게 된다.
또한 도 1의 예에서는, 외부로부터 공급된 리셋트 신호RI와 오버플로우 리셋트 신호VF의 논리합을 내부용 리셋트 신호RQ로 하고 있지만, 논리합 회로(14)를 이용하지않고, 오버플로우 리셋트 신호VF를 그대로(논리합 회로를 통과시키지 않고) 내부용 리셋트 신호RQ로 해도 된다. 이 경우, 외부로부터 공급되는 리셋트 신호RI는 예를 들면 오버플로우 리셋트 신호VF와는 별도로, CPU(6)나 마이컴내 회로(8)에 공급되게 된다.
그와 같은 구성이라도, 오버플로우 리셋트 신호VF가 발생되었을 때에, 서로 길이가 다른 내부용 리셋트 신호와 외부용 리셋트 신호를 생성함에 따른 효과가 얻어진다.
실시예 2
실시예 1에서는, 리셋트 입력 단자(21)를 통해 입력되는 리셋트 신호RI는, 논리합 회로(15)를 지나, 그대로(즉 어서트 기간을 변경하지 않고)외부용 리셋트 신호RO로 하고 있기 때문에, 외부주변 디바이스의 리셋트에 필요한 어서트 기간을 가질 필요가 있다. 그 때문에 리셋트 입력 단자(21)로의 입력 전에, 리셋트 신호의 어서트 기간을 충분한 길이로 하기 위한 회로를 부가할 필요가 생기게 되어, 마이컴을 포함한 시스템의 축소화, 간소화를 도모하는 데 제약이 된다.
본 실시예의 마이컴은 그와 같은 문제를 해결하기 위한 것이다. 도 3에 본 실시예(실시예 2)의 마이컴의 회로구성을 도시한다.
도 3에 도시되는 마이컴은, 대체로 도 1의 마이컴과 같지만, 다음의 점이 다르다. 우선, 도 1의 기간변경 리셋트 신호 생성회로(11) 대신에, 기간변경 리셋트 신호생성 회로(31)가 배치된다. 기간변경 리셋트 신호생성 회로(31)에는, 오버플로우 리셋트 신호VF가 아닌, 논리합 회로(14)의 출력RQ이 입력되고 있으며, 기간변경 리셋트 신호생성 회로(31)로부터 출력되는 기간변경 리셋트 신호RT가 그대로(도 1의 논리합 회로(15)를 통과함 없이) 외부용 리셋트 신호RO로서 출력되고 있다.
또한 기간변경 리셋트 신호생성 회로(31)는 어서트 기간설정 레지스터(17) 대신에 디코더(32)와 어서트 기간설정 입력 단자(33)를 갖는다.
어서트 기간설정 입력 단자(33)로서는, 예를 들면 로직 스위치(수동조작에 의해 소정의 수치 중 중 어느 것을 설정 할 수 있고, 설정된 수치를 유지하는 스위치)를 이용할 수 있으며, 이 입력 단자(33)를 이용하여 어서트 기간에 대응하는 수치SV를 설정한다. 디코더(32)는, 입력 단자(33)에서 설정된 어서트 기간에 대응하는 수치SV를 디코드하여 출력한다.
상기한 바와 같이, 오버플로우 리셋트 신호VF가 아닌 논리합 회로(14)의 출력RQ이 기간변경 리셋트 신호생성 회로(31)에 입력되고 있기 때문에, 외부로부터 공급된 리셋트 신호RI도 그대로가 아닌, 기간이 변경된 후, 예를 들면 기간이 연장된 후에, 리셋트 출력 단자(22)로부터 출력되어, 외부주변 디바이스(2a)(2b)(2c)c에 공급된다.
실시예 2에서, 어서트 기간설정 레지스터(17) 대신에 디코더(32)과 어서트 기간설정 입력 단자(33)를 이용하고 있는 것은 이하의 이유에 따른다. 즉 실시예 2에서는, 전원 입력 후의 리셋트에 있어서 외부로부터 리셋트 신호RI가 공급된 경우에도, 그 리셋트 신호RI가 논리합 회로(14)를 거쳐 플립플롭(19)에 공급되어, 플립플롭(19)의 출력이「1」내지 「액티브」가 되면, 어서트 기간 카운터(16)에 의한 시스템 클록CK의 카운트가 시작되고, 비교기(18)로 어서트 기간 카운터(16)의 카운트 값CV과 디코더(32)의 디코드 값SV의 비교가 행해진다. 도 3의 구성에서, 디코더(32) 대신에 도 1과 같은 레지스터(17)가 이용되고 있다고 하면, 카운트 개시 시는 아직 레지스터(17)로의 CPU(11)에 의한 기록이 끝나지 않기 때문에(CPU(11)가 리셋트되어, 재기동을 막 시작했기 때문), 레지스터(17)가 적절한 값을 출력하고 있다고 한정하지 않으며, 비교기(18)에 의한 비교 결과도 유용하지 않게 된다.
실시예 2에서는, 레지스터(17) 대신에 디코더(32) 및 입력 단자(33)를 이용하는 것으로 CPU(11)가 막 재기동 했을 때라도, 적절한 값을 제공하도록 하고 있다.
어서트 기간설정 입력 단자(33)는, 예를 들면 3개의 온오프 스위치No·1, 2, 3로 이루어지는 것으로서, 각각이 온 위치에 있거나 오프 위치에 있는 가에 따라 2의 3승, 즉 8개의 어서트 기간 중 어느 하나를 선택할 수 있도록 구성할 수 있다.
스위치의 상태에 대응하는 8개의 어서트 기간(클록 CK의 주기로 나타낸다)의 일 예를 도 5에 나타낸다. 동 도면에서, 스위치의 상태에 대해서, 1은 온을 나타내고, 0 은 오프를 나타낸다. 또, 디코더(32)는, 어서트 기간을 나타내는 수치보다도 1만 작은 수치SV를 출력하도록 구성되어 있다. 이것은 실시예 1의 레지스터(17)의 설정값에 대해 설명한 것과 같은 이유에 따른다.
이하에 도 3의 마이컴의 동작을 도 4를 참조해서 설명한다.
시스템으로의 전원투입 직후, 마이컴(1)의 리셋트 입력 단자(21)로 리셋트 신호RI가 상승한다(t31). 이 리셋트 신호RI는 논리합 회로(14)를 거쳐 내부용 리셋트 신호RQ가 되고, 마이컴(1)내부의 CPU(6) 및 마이컴내 회로(8)가 리셋트된다. 논리합 회로(14)의 출력RQ는 또한 기간변경 리셋트 신호생성 회로(31)에 공급되어, 기간변경 리셋트 신호생성 회로(31)내의 플립플롭(19)이 셋트되어, 그 출력RT가 「1」내지 「액티브」가 된다. 플립플롭(19)의 출력RT는 카운트 이네이블 신호로서 어서트 기간 카운터(16)에 공급되어, 어서트 기간 카운터(16)에 의한 시스템 클록CK의 카운트가 개시된다. 비교기(18)에서는, 어서트 기간 카운터(16)에 의한 카운트 값CV와 디코더(32)의 디코드 값SV의 비교를 시작한다. 디코더(32)는, CPU(6)가 재기동 중이라도 적절한 디코드 값(입력 단자에 의해 설정된 값)SV을 유지하고 있다.
어서트 기간 카운터(16)의 카운트 값CV이 디코드 값SV에 일치하면, 플립플롭(19)이 리셋트되고, 그 출력이 「0」내지 「인액티브」가 된다(t32). 그 결과, 어서트 기간 카운터(16)의 카운트가 종료하고, 카운트CV이 0으로 되 돌아간다. 플립플롭(19)의 출력RT은, 그대로 외부용 리셋트 신호RO로서 외부주변 디바이스(2a)(2b)(2c)에 공급된다.
오버 플로 리셋트 신호VF가 발생되었을 때(t41)도 마찬가지로, 오버플로우 리셋트 신호VF가 논리합 회로(14)를 거쳐 내부용 리셋트 신호RQ가 되고, 마이컴(1) 내부의 CPU(6) 및 마이컴 내부의 제회로(8)가 리셋트됨과 동시에, 논리합 회로(14) 의 출력RQ이 기간변경 리셋트 신호생성 회로(31)에 공급된다. 기간변경 리셋트 신호생성 회로(31)에서는, 상기와 마찬가지로(외부로부터 리셋트 신호RI가 공급되었을 때와 마찬가지) 동작하고, 어서트 기간 카운터(16)의 카운트 값CV이 디코드 값SV에 일치할 때 까지(t42), 외부용 리셋트 신호RO가 출력된다.
상기의 마이컴에 의하면, 전원 투입시에 외부로부터 리셋트 신호RI가 공급된 경우뿐만 아니라, 폭주시에 WDT카운터(9)가 오버플로우 리셋트 신호VF를 발생했을 경우에도, 외부주변 디바이스를 리셋트 할 수 있다. 또한, 마이컴 내부용의 리셋트 신호RQ와 외부주변 디바이스에 공급하는 리셋트 신호RO의 길이를 다르게 하여 마이컴 내부의 리셋트에 대응한 처리를 늦추지 않고, 외부주변 디바이스에 대하여 충분한 길이의 리셋트 신호를 공급할 수 있다.
또한 외부용 리셋트 신호의 어서트 기간의 길이를, 입력 단자(33)의 상태를 바꿈으로써, 간단하게 변경할 수 있다.
또한 외부로부터의 리셋트 신호RI가 공급된 경우나, 마이컴 내부에서 오버플로우 리셋트 신호VF가 발생된 경우도, 논리합 회로(14)의 출력에 의해 마이컴 내부의 회로의 리셋트를 행하고 있으므로, 마이컴의 시스템 구성을 간단하게 할 수 있다.
마찬가지로, 외부로부터의 리셋트 신호RI가 공급된 경우나, 마이컴 내부에서 오버플로우 리셋트 신호VF가 발생된 경우도, 논리합 회로(14)의 출력에 의거하여 생성된 기간변경 리셋트 신호RT에 의해 외부주변 디바이스(2a)(2b)(2c)의 리셋트를 행하고 있기 때문에, 외부주변 디바이스의 시스템 구성을 간단하게 할 수 있다.
또, 도 3의 예에서는, 외부로부터 공급되는 리셋트 신호RI와 오버플로우 리셋트 신호VF의 논리합을 기간변경 리셋트 신호생성 회로(31)의 입력으로 하고 있지만, 오버플로우 리셋트 신호VF를 그대로(논리합 회로(14)를 통하지 않고) 기간변경 리셋트 신호생성 회로(31)의 입력으로 해도 좋다.
또한 도 3의 예에서는, 외부로부터 공급된 리셋트 신호RI와 오버플로우 리셋트 신호VF의 논리합을 내부용 리셋트 신호RQ로 하고 있지만, 오버플로우 리셋트 신호VF를 그대로(논리합 회로(14)을 통하지 않고) 내부용 리셋트 신호RQ로 해도 좋다. 이 경우, 외부로부터 공급되는 리셋트 신호RI는 예를 들면 오버플로우 리셋트 신호VF와는 별도로, CPU(6)나 마이컴내 회로(8)에 공급되게 된다.
그러한 구성이라도, 오버플로우 리셋트 신호VF가 발생되었을 때, 서로 길이가 다른 내부용 리셋트 신호와 외부용 리셋트 신호를 생성함에 따른 효과를 얻을 수 있다.
또한 도 3에서 이용한, 디코더(32)와 입력 단자(33)의 조합을, 도 1의 실시예의 어서트 기간 레지스터(17) 대신에 이용해도 좋다.
실시예 3
실시예 1 및 실시예 2에서는, 외부주변 디바이스(2a)(2b)(2c)가 3개 배치되고, 그 전부에 대하여 공통인 외부용 리셋트 신호RO를 생성하여 공급하고 있다. 그러나, 외부주변 디바이스(2a)(2b)(2c)의 각각에 대하여 별개의 리셋트 신호ROa, ROb, ROc를 생성해도 좋다. 이를 실현하기 위한 회로구성의 일 예를 도 6에 도시한다.
동 도면에서, 3개의 기간변경 리셋트 신호생성 회로(11a)(11b)(11c)의 각각은, 도 1의 기간변경 리셋트 신호생성 회로(11)와 동일한 구성을 갖는 것이며, 그 상세의 도시가 생략되고 있다. 단, 기간변경 리셋트 신호생성 회로(11a)(11b)(11c)내의 어서트 기간설정 레지스터(도 1의 어서트 기간설정 레지스터(17)에 상당하는 것)에 설정되는 수치가 서로 다르다. 또한 논리합 회로(15a)(15b)(15c)는, 각각, 기간변경 리셋트 신호생성 회로(11a)(11b)(1lc)에 대응하여 배치된 것이며, 각각, 기간변경 리셋트 신호생성 회로(11a)(11b)(11c)의 출력 신호RTa, RTb, RTc(도 1의 신호RT에 대응한다)와, 외부로부터 공급된 리셋트 신호RI와의 논리합을 외부용 리셋트 신호ROa, ROb, ROc(도 1의 RO에 대응한다)를 리셋트 출력 단자(22a)(22b)(22c)(도 1의 리셋트 출력 단자(22)에 대응한다)를 통해, 각각 대응하는 외부주변회로(2a)(2b)(2c)에 공급한다.
이러한 구성으로 함으로써, 외부주변 디바이스 마다 최적인 어서트 기간을 갖는 리셋트 신호ROa, ROb, ROc를 공급할 수 있다.
이상 실시예 3을 도 1의 실시예에 대한 변형으로서 설명했지만, 도 3의 실시예 에 대해서도 동일한 변형을 가할 수 있다.
상기의 실시예 1, 2, 3에서는, 기간변경 리셋트 신호생성 회로(31)에서, 입력된 리셋트 신호보다도 긴 어서트 기간을 갖는 리셋트 신호를 생성하고 있지만, 역으로 입력된 리셋트 신호보다도 짧은 어서트 기간을 갖는 리셋트 신호를 생성해도 좋다. 예를 들면 외부주변 디바이스의 리셋트가 확실하게 완료한 후에 마이컴(1)의 CPU(6)의 재기동이 시작되도록 할 경우에, 그러한 구성이 바람직하다.
본 발명에 의하면, 마이컴 및 외부주변 디바이스로 구성되는 시스템에 있어서, 외부주변 디바이스에 적합한 리셋트 유효기간을 설정할 수 있다.

Claims (8)

  1. 정상적으로 동작하고 있을 때는 반복 클리어 명령을 발생하는 CPU와,
    상기 CPU가 소정 시간 이상 계속하여 클리어 명령을 발생하지 않을 때, 오버플로우 리셋트 신호를 출력하는 워치독 타이머 카운터와,
    리셋트 출력 단자와,
    상기 오버플로우 리셋트 신호 또는 이에 따라 생성된 신호를 받아 상기 오버플로우 리셋트 신호와 다른 어서트 시간을 갖는 기간변경 리셋트 신호를 생성하는 기간변경 리셋트 신호생성 회로와,
    외부에서 생성된 리셋트 신호를 받는 리셋트 입력 단자와,
    상기 오버플로우 리셋트 신호와, 상기 리셋트 입력 단자를 통해 입력된 리셋트 신호를 입력으로 하는 제 1논리합 회로와,
    상기 기간변경 리셋트 신호생성 회로에서 생성된 기간변경 리셋트 신호와, 상기 리셋트 입력 단자를 통해 입력된 리셋트 신호를 입력으로 하는 제 2논리합 회로를 구비하고,
    상기 오버플로우 리셋트 신호 또는 이에 따라 생성된 내부용 리셋트 신호로 상기 CPU를 리셋트함과 동시에,
    상기 기간변경 리셋트 신호생성 회로에서 생성된 기간변경 리셋트 신호 또는 이에 따라 생성된 외부용 리셋트 신호를 외부에 출력하고,
    상기 제 1논리합 회로의 출력을 상기 내부용 리셋트 신호로 하고,
    상기 제 2논리합 회로의 출력을 상기 외부용 리셋트 신호로 하고,
    상기 기간변경 리셋트 신호의 어서트 기간이 상기 오버플로우 리셋트 신호의 어서트 기간과 동시에 개시하고, 상기 오버플로우 리셋트 신호의 어서트 기간보다도 후에 종료하는 것을 특징으로 하는 마이크로 컴퓨터.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 기간변경 리셋트 신호생성 회로는, 상기 제 1논리합 회로의 출력을 입력으로 하고, 이와 다른 어서트 기간을 갖는 기간변경 리셋트 신호를 출력하는 것을 특징으로 하는 마이크로 컴퓨터.
  5. 제 1항에 있어서,
    상기 기간변경 리셋트 신호생성 회로는,
    기간변경 리셋트 신호의 어서트 기간에 대응하는 데이터를 설정하기 위한 어서트 기간설정 수단과,
    상기 오버플로우 리셋트 신호가 출력되고 나서, 상기 어서트 기간설정 수단에 설정된 데이터에 대응하는 기간만큼 어서트 되는 신호를 상기 기간변경 리셋트 신호로서 출력하는 수단을 갖는 것을 특징으로 하는 마이크로 컴퓨터.
  6. 제 5항에 있어서,
    상기 어서트 기간설정 수단이, 어서트 기간설정 레지스터를 포함하고,
    상기 CPU가 그 기동시에, 상기 어서트 기간설정 레지스터에 기간변경 어서트 기간에 대응하는 데이터를 기록하는 것을 특징으로 하는 마이크로 컴퓨터.
  7. 제 5항에 있어서,
    상기 어서트 기간설정 수단이, 수동조작에 의해 소정의 수치 중 어느 하나를 설정할 수 있고, 설정된 수치를 유지하는 스위치와,
    상기 스위치로 설정된 수치를 디코드하는 디코더를 갖는 것을 특징으로 하는 마이크로 컴퓨터.
  8. 제 1항에 있어서,
    상기 기간변경 리셋트 신호가, 상기 오버플로우 리셋트 신호에 비해 어서트 시간이 긴 것을 특징으로 하는 마이크로 컴퓨터.
KR1020050063127A 2004-09-09 2005-07-13 마이크로 컴퓨터 KR101283431B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00262640 2004-09-09
JP2004262640A JP4393954B2 (ja) 2004-09-09 2004-09-09 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
KR20060050121A KR20060050121A (ko) 2006-05-19
KR101283431B1 true KR101283431B1 (ko) 2013-07-08

Family

ID=35997555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063127A KR101283431B1 (ko) 2004-09-09 2005-07-13 마이크로 컴퓨터

Country Status (4)

Country Link
US (1) US8909995B2 (ko)
JP (1) JP4393954B2 (ko)
KR (1) KR101283431B1 (ko)
CN (1) CN1746813B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1807760B1 (de) * 2004-10-25 2008-09-17 Robert Bosch Gmbh Datenverarbeitungssystem mit variabler taktrate
CN101833480B (zh) * 2010-05-11 2012-07-25 浙江大学 用单片机自身定时器和复位脚实现看门狗的方法
CN102467417B (zh) * 2010-11-19 2014-04-23 英业达股份有限公司 计算机系统
CN102023693B (zh) * 2010-12-01 2014-09-10 中兴通讯股份有限公司 记载复位时间的方法和装置
CN102270500A (zh) * 2011-03-29 2011-12-07 西安华芯半导体有限公司 可实现dram自复位的方法及可自复位的dram
JP6100551B2 (ja) * 2013-02-14 2017-03-22 Ｎｅｃプラットフォームズ株式会社 電子機器
JP6097950B2 (ja) * 2013-04-03 2017-03-22 理想科学工業株式会社 駆動制御装置
CN103530197B (zh) * 2013-10-29 2017-06-13 浙江宇视科技有限公司 一种检测及解决Linux系统死锁的方法
JP6298648B2 (ja) * 2014-02-17 2018-03-20 矢崎総業株式会社 負荷制御用バックアップ信号発生回路
JP6322434B2 (ja) * 2014-02-17 2018-05-09 矢崎総業株式会社 負荷制御用バックアップ信号発生回路
JP6440986B2 (ja) * 2014-08-01 2018-12-19 ローム株式会社 給電装置およびそのコントローラ、制御方法、それを用いた電子機器
US9612893B2 (en) 2015-05-11 2017-04-04 Silicon Laboratories Inc. Peripheral watchdog timer
US10990319B2 (en) 2018-06-18 2021-04-27 Micron Technology, Inc. Adaptive watchdog in a memory device
FR3103037B1 (fr) * 2019-11-08 2022-05-06 Thales Sa Dispositif de surveillance de l'execution d'une application, ensemble et systeme avionique associes
US11354182B1 (en) * 2019-12-10 2022-06-07 Cisco Technology, Inc. Internal watchdog two stage extension

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233613A (en) * 1988-03-29 1993-08-03 Advanced Micro Devices, Inc. Reliable watchdog timer
JPH0869345A (ja) * 1994-08-29 1996-03-12 Toshiba Corp Ｃｐｕ応用回路
US6260162B1 (en) * 1998-10-31 2001-07-10 Advanced Micro Devices, Inc. Test mode programmable reset for a watchdog timer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62210521A (ja) 1986-03-11 1987-09-16 Fujitsu Ltd リセツト処理方式
JPH06332755A (ja) * 1993-05-19 1994-12-02 Mitsubishi Electric Corp ウォッチドッグタイマ回路
JP2837609B2 (ja) 1993-06-18 1998-12-16 株式会社ピーエフユー 電源制御方式
JPH0719187A (ja) 1993-07-01 1995-01-20 Hitachi Ltd スクロール流体機械
JPH08179857A (ja) 1994-12-22 1996-07-12 Nec Eng Ltd リセット回路
JPH08185244A (ja) 1994-12-28 1996-07-16 Fujitsu Ltd 機能ブロックの選択的リセット方法及びその装置
US5860125A (en) * 1995-11-08 1999-01-12 Advanced Micro Devices, Inc. Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
US6145103A (en) * 1998-04-07 2000-11-07 Advanced Micro Devices, Inc. Emulator support mode for disabling and reconfiguring timeouts of a watchdog timer
JP2000020498A (ja) 1998-07-02 2000-01-21 Toshiba Lsi System Support Kk マイクロコンピュータおよびその復帰方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233613A (en) * 1988-03-29 1993-08-03 Advanced Micro Devices, Inc. Reliable watchdog timer
JPH0869345A (ja) * 1994-08-29 1996-03-12 Toshiba Corp Ｃｐｕ応用回路
US6260162B1 (en) * 1998-10-31 2001-07-10 Advanced Micro Devices, Inc. Test mode programmable reset for a watchdog timer

Also Published As

Publication number Publication date
CN1746813A (zh) 2006-03-15
CN1746813B (zh) 2011-05-25
JP2006079345A (ja) 2006-03-23
US20060053349A1 (en) 2006-03-09
KR20060050121A (ko) 2006-05-19
JP4393954B2 (ja) 2010-01-06
US8909995B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
KR101283431B1 (ko) 마이크로 컴퓨터
JP2007200016A (ja) リセット信号生成回路
JP2009099054A (ja) 半導体集積回路及びデバッグモード決定方法
JP2007323631A (ja) Ｃｐｕ暴走判定回路
US4947478A (en) Switching control system for multipersonality computer system
JP2743850B2 (ja) データ処理装置
JP6070600B2 (ja) マイクロコンピュータ
JP2005092430A (ja) ウォッチドッグタイマ
JP2004070961A (ja) 複数のイベントタイプをサポートする方法及びシステム
JP4647276B2 (ja) 半導体回路装置
JP2011008432A (ja) プロセッサ
JP4383494B1 (ja) データ処理システム及びデバッグ方法
JP6645467B2 (ja) マイクロコンピュータ
US10761581B2 (en) Method and module for programmable power management, and system on chip
KR100314805B1 (ko) 파이프라인제어프로세서를위한부팅회로
JPH09288530A (ja) 情報処理装置のリセット遅延装置
JP2003256037A (ja) プラント制御装置
JP3977694B2 (ja) リセット装置
JP2003296296A (ja) マイクロコントローラ
JP2010087959A (ja) 半導体装置
CN111694697A (zh) 半导体装置及调试系统
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
KR20000045675A (ko) 칩 테스트 회로
JPH05151139A (ja) 入出力制御装置の状況記憶方式
JP2019020931A (ja) 処理速度整合回路およびマイクロプロセッサ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee