JP2019020931A - 処理速度整合回路およびマイクロプロセッサ - Google Patents
処理速度整合回路およびマイクロプロセッサ Download PDFInfo
- Publication number
- JP2019020931A JP2019020931A JP2017137436A JP2017137436A JP2019020931A JP 2019020931 A JP2019020931 A JP 2019020931A JP 2017137436 A JP2017137436 A JP 2017137436A JP 2017137436 A JP2017137436 A JP 2017137436A JP 2019020931 A JP2019020931 A JP 2019020931A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- instruction code
- processing
- program
- processing speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Description
図1を参照して、本実施の形態に係るマイクロプロセッサ10の構成について説明する。図1には、マイクロプロセッサ10に付随し、マイクロプロセッサ10で用いるプログラム等が記憶された記憶装置30も併せて示している。記憶装置30の種類に特に制限はないが、本実施の形態では不揮発性メモリとされている。図1に示すように、マイクロプロセッサ10は、特定命令検知回路(処理能力)12、命令デコーダ14、ウエイト回路16、演算処理装置(ALU)20、OR回路18を含んで構成されている。マイクロプロセッサ10の種類に特に制限はないが、本実施の形態では、16ビット対応のマイクロプロセッサとされている。なお、ここでいう「16ビット対応」とは、演算処理装置20のビット幅が16ビットであることをさす。なお、図1に示す特定命令検知回路(処理能力)12、およびウエイト回路16が、本発明に係る「処理速度整合回路」を構成している。
本実施の形態に係る特定命令とは、何らかの原因によって演算処理装置20の処理速度と処理速度が整合していない命令をいう。演算処理装置20との処理速度が整合しない原因については特に制限はないが、本実施の形態ではマイクロプロセッサ10が制御する対象(制御対象)の応答速度が遅く、通常のマイクロプロセッサ10の処理において誤動作が発生する可能性のある命令をいう。制御対象の応答速度が遅くなる原因としてはさまざま考えられるが、本実施の形態ではマイクロプロセッサ10が旧仕様のマイクロプロセッサ(例えば、8ビット対応のマイクロプロセッサ)からバージョンアップされ処理能力が向上されたために、相対的な応答速度が遅くなった命令をいう。つまり、特定命令は旧仕様のマイクロプロセッサと本来互換性のある命令であるが、マイクロプロセッサ10の処理速度向上により、所定の動作条件において互換ではなくなった命令をいう。
このような特定命令処理時間を含む命令として、例えばデータの転送命令が挙げられる。転送命令の場合、マイクロプロセッサが8ビット対応から16ビット対応にバージョンアップしたことにより処理速度が速くなる(例えば、2倍になる)と、転送が完了しないうちに次のプログラムルーチンに移行してしまうことも想定される。
図2を参照して、本実施の形態に係るマイクロプロセッサ10Aについて説明する。本実施の形態は、上記実施の形態に係る特定命令検知回路(処理能力)12を変更したものである。従って、マイクロプロセッサ10と同様の構成には同じ符号を付して詳細な説明を省略する。なお、図2に示す特定命令検知回路(実行タイミングマージン)12A、およびウエイト回路16が、本発明に係る「処理速度整合回路」を構成している。
12 特定命令検知回路(処理能力)
12A 特定命令検知回路(実行タイミングマージン)
14 命令デコーダ
16 ウエイト回路
18 OR回路
20 演算処理装置
30 記憶装置
32 外部端子
50 マイクロプロセッサ
52 命令デコーダ
54 ウエイト回路
56 演算処理装置
60 記憶装置
Claims (7)
- 演算処理部を動作させるためのプログラムが記憶された記憶装置から前記プログラムに含まれる命令コードを取得し、前記命令コードの処理に要する時間と前記演算処理部の処理速度との間に不整合が発生すると予測される特定命令コードを検知する検知部と、
前記検知部で前記特定命令コードが検知された場合に、前記不整合に対応する時間分だけ前記特定命令コードの実行開始を待機させる待機部と、
を含む処理速度整合回路。 - 前記不整合が、前記演算処理部の動作速度の向上、および前記プログラムが前記動作速度の向上前のプログラムと同じプログラムであることによって発生したものであり、
前記不整合に対応する時間が、前記特定命令コードの前記演算処理部の動作速度の向上前後における処理速度の差分である
請求項1に記載の処理速度整合回路。 - 前記不整合が、前記特定命令コードのタイミングマージンが小さいことによって発生したものであり、
前記不整合に対応する時間が、前記特定命令コードごとに予め定められた時間である
請求項1に記載の処理速度整合回路。 - 前記待機部は、外部からの待機信号によって前記命令コードの実行開始を待機させることが可能となっているとともに、前記特定命令コードを検知した場合、前記不整合に対応する時間だけ検知信号を発出し、
前記検知信号と前記待機信号との論理和を演算するとともに、演算結果を前記待機部に送る論理和回路をさらに含む
請求項1から請求項3のいずれか1項に記載の処理速度整合回路。 - 前記検知部は、外部からの切り替え信号によって動作、非動作が切り替え可能となっている
請求項1から請求項4のいずれか1項に記載の処理速度整合回路。 - プログラムに基づいて処理を実行する演算処理部と、
請求項1から請求項5のいずれか1項に記載の処理速度整合回路と、
を含むマイクロプロセッサ。 - 処理の時間的な基準となるクロック源をさらに含み、
前記不整合に対応する時間が前記クロック源のクロック数で規定される
請求項6に記載のマイクロプロセッサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017137436A JP2019020931A (ja) | 2017-07-13 | 2017-07-13 | 処理速度整合回路およびマイクロプロセッサ |
JP2021202559A JP7276755B2 (ja) | 2017-07-13 | 2021-12-14 | 処理速度整合回路およびマイクロプロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017137436A JP2019020931A (ja) | 2017-07-13 | 2017-07-13 | 処理速度整合回路およびマイクロプロセッサ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021202559A Division JP7276755B2 (ja) | 2017-07-13 | 2021-12-14 | 処理速度整合回路およびマイクロプロセッサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019020931A true JP2019020931A (ja) | 2019-02-07 |
Family
ID=65352991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017137436A Withdrawn JP2019020931A (ja) | 2017-07-13 | 2017-07-13 | 処理速度整合回路およびマイクロプロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019020931A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05100844A (ja) * | 1991-10-08 | 1993-04-23 | Nec Corp | マイクロ・プロセツサのプログラムウエイト制御回路 |
JPH1083344A (ja) * | 1997-04-21 | 1998-03-31 | Nec Corp | 情報処理装置 |
JP2008071084A (ja) * | 2006-09-13 | 2008-03-27 | Ricoh Co Ltd | マイクロプロセッサ及び画像形成装置 |
JP2015135538A (ja) * | 2014-01-16 | 2015-07-27 | 三菱電機株式会社 | プロセッサ |
-
2017
- 2017-07-13 JP JP2017137436A patent/JP2019020931A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05100844A (ja) * | 1991-10-08 | 1993-04-23 | Nec Corp | マイクロ・プロセツサのプログラムウエイト制御回路 |
JPH1083344A (ja) * | 1997-04-21 | 1998-03-31 | Nec Corp | 情報処理装置 |
JP2008071084A (ja) * | 2006-09-13 | 2008-03-27 | Ricoh Co Ltd | マイクロプロセッサ及び画像形成装置 |
JP2015135538A (ja) * | 2014-01-16 | 2015-07-27 | 三菱電機株式会社 | プロセッサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5323828B2 (ja) | 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路 | |
JP6807383B2 (ja) | 転送プレフィックス命令 | |
JP5255285B2 (ja) | プロセッサが規格合致するように見えるアーキテクチャ・レベルを選択するための方法および装置 | |
US11734079B2 (en) | Methods of hardware and software-coordinated opt-in to advanced features on hetero ISA platforms | |
KR20150130353A (ko) | 핫스왑가능 프로그램 메모리의 운영체제 커널 업데이트 동안의 전환 시간 최소화 | |
JP2021527248A (ja) | 予測ミス回復の待ち時間を短縮するための偶発的な分岐予測の格納 | |
JP3202497B2 (ja) | 情報処理装置 | |
US20160378446A1 (en) | System for binary translation version protection | |
US8909835B2 (en) | Computer system and method of controlling computer system | |
JP6148129B2 (ja) | 情報処理装置、ファームウェア更新方法およびファームウェア更新プログラム | |
JP5289688B2 (ja) | プロセッサシステム及びプロセッサシステムを動作させるオペレーティングシステムプログラムの処理方法 | |
WO2013048536A1 (en) | Apparatus and method for managing register information in a processing system | |
JP7276755B2 (ja) | 処理速度整合回路およびマイクロプロセッサ | |
JP2019020931A (ja) | 処理速度整合回路およびマイクロプロセッサ | |
US10540222B2 (en) | Data access device and access error notification method | |
US20180137051A1 (en) | Information processing apparatus and central processing device | |
US11327756B2 (en) | Methods and processors for performing resource deduction for execution of smart contract | |
JP7069870B2 (ja) | 情報処理装置 | |
JP2018128767A (ja) | デバッグシステム及び半導体装置 | |
JP2005275703A (ja) | プロセッサ及びコンテキスト切り替え方法 | |
JP3616588B2 (ja) | マイクロプログラムチェックシステム | |
JP2635863B2 (ja) | 中央処理装置 | |
JP2008083757A (ja) | デバイスの移行方式、デバイスの移行方法、移行制御装置、及びプログラム | |
JPH05120155A (ja) | マイクロプログラム制御装置 | |
JP2012003540A (ja) | 違反メモリアクセス検出装置および違反メモリアクセス検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210518 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210921 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20211215 |