JP2008071084A - マイクロプロセッサ及び画像形成装置 - Google Patents
マイクロプロセッサ及び画像形成装置 Download PDFInfo
- Publication number
- JP2008071084A JP2008071084A JP2006248611A JP2006248611A JP2008071084A JP 2008071084 A JP2008071084 A JP 2008071084A JP 2006248611 A JP2006248611 A JP 2006248611A JP 2006248611 A JP2006248611 A JP 2006248611A JP 2008071084 A JP2008071084 A JP 2008071084A
- Authority
- JP
- Japan
- Prior art keywords
- wait
- instruction code
- microprocessor
- wait mode
- mode setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】マイクロプロセッサ10は、ウェイト挿入を用いて命令コードの処理時間を延長する手段を有するマイクロプロセッサ10であって、命令コードの処理時間を延長するウェイトモードの設定値を記憶するレジスタ15を有し、出荷又は起動時に、動作環境に応じた、前記命令コードに対するウェイトモードの設定値を、レジスタ15へ設定するウェイトモード設定手段31と、レジスタ15が記憶するウェイトモードの設定値を取得する、ウェイトモード設定取得手段32と、ウェイトモード設定取得手段32により取得したウェイトモードの設定値に従って、特定の命令コードに対してウェイト挿入するウェイト挿入手段33とを有することを特徴とする。
【選択図】図5
Description
図1は、本発明の実施形態に係るマイクロプロセッサ10の構成例を示す図である。
図2は、本発明の実施形態に係るSIMD(Single Instruction/Multiple Data)プロセッサ20の構成例を示す図である。
図4は、本発明の実施形態に係るMPU10の動作の流れを示す図である。
図5は、本発明の実施形態に係るMPU10における主な機能部の構成例を示すブロック図である。
図6は、本発明の実施形態に係るMPU10におけるウェイトモードを設定する処理手順の一例を示すフローチャートである。
図8〜10は、本発明の実施形態に係るMPU10におけるパイプライン処理の一例を示す図である。
以上のように、本発明の実施形態によれば、MPU10は、MPU10を備えた装置に電源が投入された際、自己診断プログラム(動作検証手段)が実行され、ウェイトモード設定手段31により、自己診断プログラムにより検出されたウェイト挿入を行う命令コードに対応したウェイトモードの設定値が、ウェイトモード設定用レジスタ15に設定され、現在の動作環境において、安定した動作性能を維持する上でウェイト挿入を行う命令コードを特定する。これによって、MPU10は、実行される命令コードがSCU12においてデコードされる際に、ウェイトモード設定取得手段32により、ウェイト挿入を行う命令コードのウェイトモードの設定値を取得し、ウェイト挿入手段33により、取得したウェイトモードの設定値に基づいて、実行される命令コードがウェイト挿入の対象であるかを判断し、ウェイト挿入の対象であれば、ウェイト挿入したクロック送出(サイクル数の変更)を指示する制御信号を、制御バス16cを介してCG14へ送り、CG14から各回路へクロックが送出される。
11 汎用レジスタ
12 シーケンスユニット(SCU)
13 演算回路(ALU)
14 クロックジェネレータ(CG)
15 ウェイトモード設定用レジスタ
16a、16b、16c バス
31 ウェイトモード設定手段
32 ウェイトモード設定取得手段
33 ウェイト挿入手段
Claims (5)
- ウェイト挿入を用いて命令コードの処理時間を延長する手段を有するマイクロプロセッサであって、
命令コードの処理時間を延長するウェイトモードの設定値を記憶するレジスタを有し、
出荷又は起動時に、動作環境に応じた、前記命令コードに対するウェイトモードの設定値を、前記レジスタへ設定するウェイトモード設定手段と、
前記レジスタが記憶するウェイトモードの設定値を取得する、ウェイトモード設定取得手段と、
前記ウェイトモード設定取得手段により取得したウェイトモードの設定値に従って、特定の命令コードに対してウェイト挿入するウェイト挿入手段とを有することを特徴とするマイクロプロセッサ。 - 当該マイクロプロセッサは、
複数個の命令コードを実行し、該マイクロプロセッサの動作環境に応じた動作検証を行う動作検証手段を有し、
前記動作検証手段により、該マイクロプロセッサの動作環境においてウェイト挿入を行う必要がある特定の命令コードを判断することを特徴とする請求項1に記載されたマイクロプロセッサ。 - 当該マイクロプロセッサは、
不揮発性記憶装置を有し、
前記動作検証手段による検証結果に基づいて、特定の命令コードに対するウェイトモードの設定値を、前記不揮発性記憶装置に記憶することを特徴とする請求項1又は2に記載されたマイクロプロセッサ。 - 当該マイクロプロセッサは、
前記レジスタにおけるデータの入出力を制御する入出力制御回路を有し、
前記動作検証手段による検証結果に基づいて、前記入出力制御回路をトリミングし、
特定の命令コードに対するウェイトモードの設定値を記憶することを特徴とする請求項1又は2に記載されたマイクロプロセッサ。 - 請求項1ないし4の何れか一項に記載のマイクロプロセッサを備えた画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248611A JP2008071084A (ja) | 2006-09-13 | 2006-09-13 | マイクロプロセッサ及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248611A JP2008071084A (ja) | 2006-09-13 | 2006-09-13 | マイクロプロセッサ及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008071084A true JP2008071084A (ja) | 2008-03-27 |
Family
ID=39292620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006248611A Pending JP2008071084A (ja) | 2006-09-13 | 2006-09-13 | マイクロプロセッサ及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008071084A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019020931A (ja) * | 2017-07-13 | 2019-02-07 | ラピスセミコンダクタ株式会社 | 処理速度整合回路およびマイクロプロセッサ |
JP2022033968A (ja) * | 2017-07-13 | 2022-03-02 | ラピスセミコンダクタ株式会社 | 処理速度整合回路およびマイクロプロセッサ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0830551A (ja) * | 1994-07-15 | 1996-02-02 | Nec Corp | ウエイト制御方式 |
JPH09160665A (ja) * | 1995-12-07 | 1997-06-20 | Kawasaki Steel Corp | プロセッサ装置 |
JPH10294379A (ja) * | 1996-10-29 | 1998-11-04 | Motorola Inc | オンチップ確認回路を用いた半導体素子最適化方法および装置 |
JPH11161490A (ja) * | 1997-11-26 | 1999-06-18 | Nec Corp | 命令実行サイクル可変回路 |
JP2002091905A (ja) * | 2000-09-20 | 2002-03-29 | Mitsubishi Electric Corp | 半導体装置およびアクセスウェイト数変更プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2002353799A (ja) * | 2001-05-22 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びその駆動方法 |
-
2006
- 2006-09-13 JP JP2006248611A patent/JP2008071084A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0830551A (ja) * | 1994-07-15 | 1996-02-02 | Nec Corp | ウエイト制御方式 |
JPH09160665A (ja) * | 1995-12-07 | 1997-06-20 | Kawasaki Steel Corp | プロセッサ装置 |
JPH10294379A (ja) * | 1996-10-29 | 1998-11-04 | Motorola Inc | オンチップ確認回路を用いた半導体素子最適化方法および装置 |
JPH11161490A (ja) * | 1997-11-26 | 1999-06-18 | Nec Corp | 命令実行サイクル可変回路 |
JP2002091905A (ja) * | 2000-09-20 | 2002-03-29 | Mitsubishi Electric Corp | 半導体装置およびアクセスウェイト数変更プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2002353799A (ja) * | 2001-05-22 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びその駆動方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019020931A (ja) * | 2017-07-13 | 2019-02-07 | ラピスセミコンダクタ株式会社 | 処理速度整合回路およびマイクロプロセッサ |
JP2022033968A (ja) * | 2017-07-13 | 2022-03-02 | ラピスセミコンダクタ株式会社 | 処理速度整合回路およびマイクロプロセッサ |
JP7276755B2 (ja) | 2017-07-13 | 2023-05-18 | ラピスセミコンダクタ株式会社 | 処理速度整合回路およびマイクロプロセッサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014091666A1 (ja) | 車載電子制御装置 | |
US20060047938A1 (en) | Method and apparatus to initialize CPU | |
JP4935107B2 (ja) | 情報処理装置 | |
JP2008071084A (ja) | マイクロプロセッサ及び画像形成装置 | |
WO2010150474A1 (ja) | サブプロセッサー、集積回路装置及び電子機器 | |
US7340561B2 (en) | Computer memory initialization | |
JP2010026674A (ja) | 半導体集積回路 | |
CN107851015B (zh) | 向量操作数位大小控制 | |
JP2005527037A (ja) | 構成可能なプロセッサ | |
JP7210238B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
JP2006331391A (ja) | データ処理装置及びデータ処理方法 | |
JP6229552B2 (ja) | 制御装置、及び、初期化プログラム | |
JP2006309454A (ja) | プログラム制御方法及びプロセッサ | |
JP5732139B2 (ja) | データ要素の条件付き選択 | |
JP2007249866A (ja) | マイクロプロセッサ及び画像形成装置 | |
JP2008059339A (ja) | 制御装置 | |
JP2000235483A (ja) | 情報処理装置 | |
JP2006127407A (ja) | 半導体集積回路 | |
JP3691435B2 (ja) | プログラマブルコントローラ | |
JP2019200660A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JPH0475137A (ja) | データ処理装置 | |
JP2009093270A (ja) | コンピュータシステム及びその起動方法 | |
JP4543505B2 (ja) | マイクロコンピュータの制御方法及び異常監視装置 | |
JP4283226B2 (ja) | アドレス範囲に依存した命令並行処理を行うデータ処理装置 | |
JP4288700B2 (ja) | プログラマブルコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |