CN107851015B - 向量操作数位大小控制 - Google Patents

向量操作数位大小控制 Download PDF

Info

Publication number
CN107851015B
CN107851015B CN201680043311.3A CN201680043311A CN107851015B CN 107851015 B CN107851015 B CN 107851015B CN 201680043311 A CN201680043311 A CN 201680043311A CN 107851015 B CN107851015 B CN 107851015B
Authority
CN
China
Prior art keywords
exception level
level state
vector
vector operand
bit size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680043311.3A
Other languages
English (en)
Other versions
CN107851015A (zh
Inventor
奈杰尔·约翰·斯蒂芬斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN107851015A publication Critical patent/CN107851015A/zh
Application granted granted Critical
Publication of CN107851015B publication Critical patent/CN107851015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Abstract

一种数据处理系统(2)包括处理电路(18)和解码器电路(14)，用于解码程序指令并控制处理器电路。解码器电路响应于向量操作数位大小相关指令，该指令在异常级别状态层级的选定异常级别状态下执行，以控制处理电路来利用向量操作数位大小执行处理，该向量操作数位大小受控于与当前选定异常级别状态相关联的向量操作数位大小的极限值、对于更靠近层级内顶部异常级别状态的异常级别状态而设定的任何可编程极限值、以及实现的限制。

Description

向量操作数位大小控制
技术领域
本公开涉及数据处理系统的领域。更具体地，本公开涉及支持向量处理操作的数据处理系统。
背景技术
已知提供一种数据处理系统，该系统支持使用至少一个向量操作数而进行向量处理操作，该向量操作数具有向量操作数位大小且包括多个向量元件。通常，向量操作数位大小被定义为数据处理系统架构的一部分，例如该架构定义了向量操作数位大小将为某个具体固定值，诸如256位、512位、1024位等。
发明内容
本公开的至少一些实施例提供了一种用于处理数据的装置，包括：
处理电路，用于在异常级别状态层级中的选定异常级别状态下执行处理操作，该异常级别状态层级在顶部异常级别状态与底部异常级别状态之间延伸；以及
解码器电路，用于解码程序指令，以生成控制信号来控制该处理电路来执行该处理操作，该处理操作包括使用至少一个向量操作数的向量处理操作；其中
该解码器电路响应于在该选定异常级别状态下执行的向量操作数位大小相关程序指令，以控制该处理电路根据该选定异常级别状态的向量操作数位大小极限值、和比该选定异常级别状态更靠近该层级内顶部异常级别状态的异常级别状态的至少一个可编程向量操作数位大小极限值，来执行向量处理操作。
本公开的至少一些实施例提供了用于处理数据的装置，包括：
处理装置，用于在异常级别状态层级中的选定异常级别状态下执行处理操作，该异常级别状态层级在顶部异常级别状态与底部异常级别状态之间延伸；以及
解码器装置，用于解码程序指令，以生成控制信号来控制该处理装置来执行该处理操作，该处理操作包括使用至少一个向量操作数的一个或多个向量处理操作；其中
该解码器装置响应于在该选定异常级别状态下执行的向量操作数位大小相关程序指令，以控制该处理装置根据该选定异常级别状态的向量操作数位大小极限值、和比该选定异常级别状态更靠近该层级内顶部异常级别状态的异常级别状态的至少一个可编程向量操作数位大小极限值，来执行向量处理操作。
本公开的至少一些实施例提供了一种用于处理数据的方法，包括：
用处理电路在异常级别状态层级中的选定异常级别状态下执行处理操作，该异常级别状态层级在顶部异常级别状态与底部异常级别状态之间延伸；以及
解码程序指令，以生成控制信号来控制该处理电路来执行该处理操作，该处理操作包括使用至少一个向量操作数的向量处理操作；其中
响应于在该选定异常级别状态下执行的向量操作数位大小相关程序指令，控制该处理电路根据该选定异常级别状态的向量操作数位大小极限值、和比该选定异常级别状态更靠近该层级内顶部异常级别状态的异常级别状态的至少一个可编程向量操作数位大小极限值，来执行向量处理操作。
附图说明
示例的实施例现将通过仅示例的方式参照附图被描述，其中：
图1示意地示出了支持使用向量操作数进行向量处理的数据处理系统；
图2示意地示出了通用向量操作数和向量述词操作数(vector predicateoperand)形式的示例性向量操作数；
图3示意地示出了在具有多个异常级别状态和用于控制与各个异常级别状态相关联的向量操作数位大小的可编程极限值的系统内的向量操作数位大小相关指令和允许的向量操作数位大小查询指令的行为的具体实例；
图4是图3的概括版本，示出了具有N个异常级别状态的系统的行为；
图5示意地示出了系统配置寄存器，用于储存可编程极限值，并且从该系统配置寄存器中可以由允许的向量操作数位大小查询指令来进行上下文相关读取；
图6A和6B是示意地分别示出了上下文相关向量操作数位大小相关指令和上下文相关允许的向量操作数大小查询指令的行为的流程图；
图7是示意地示出了写入可编程极限值时的行为的流程图；
图8示意地示出了当增加向量操作数大小时的行为；以及
图9示意地示出了虚拟机实现方式。
具体实现方式
图1示意地示出了数据处理系统2，其包括处理器4、和储存数据8和程序指令10的存储器6。处理器4包括指令撷取电路12，该电路从存储器6中撷取程序指令10并将该指令传递到解码器电路14，在该解码器电路处指令被解码以生成控制处理器4的操作的控制信号16。更具体地，控制信号16控制处理电路18以执行由经解码的程序指令指定的处理操作。处理电路18耦接到向量寄存器电路20用于储存向量操作数，该向量操作数具有向量操作数位大小并且包含多个向量元件。系统配置寄存器22还耦接到处理电路18并且用以储存配置值，该配置值可在处理电路18的软件控制下被编程，并且该配置值用于配置处理电路18的行为，诸如用于向量处理指令的向量操作数位大小，并根据可编程极限值(PLV)对向量操作数位大小的约束。
图2示意地示出了向量操作数的两个示例的形式。第一示例的向量操作数24是通用向量操作数，诸如可以在执行向量程序指令(例如，向量运算指令、向量逻辑指令等)时用作源操作数或目的操作数。在此示例中，通用向量操作数24被示出为具有512位的向量操作数位大小，并且被示出为包含八个向量元件，每个向量元件具有64位向量元件位大小。向量元件示出为a0至a7。
图2还示出了向量操作数的另一示例的形式，即，向量述词操作数26。这可以是正在对通用向量操作数24执行的向量处理操作相关联的向量述词操作数。向量述词操作数26包含多个述词值p0至p7，该述词值针对向量程序指令所操纵的向量操作数内的相应向量元件控制相关联的向量程序指令的执行。例如，述词值可以开启或关闭与通用向量操作数内各个向量元件相关联的向量处理。在示出的示例中，向量述词操作数具有64位长度，并且每个述词值的长度是8位。
图1的数据处理系统2使用用于储存向量操作数24、26的向量寄存器电路22的特定实现方式而实施。实际上，利用本公开的处理器架构进行的不同实体实现方式可以为向量操作数提供具有不同实现方式限制的最大位大小。目标为高处理速度的复杂实现方式可以为向量操作数提供较大位大小，诸如1024位。相反，目标为在操作期间提供更低能耗的处理器的实现方式，可以支持更小的最大向量操作数位大小，诸如128位。期望的是，被写入用以在数据处理系统2的处理器架构上执行的软件，将能够在无需根据用于执行该软件的特定处理器4的实现方式受限的向量操作数位大小而作任何(或显著)修改的情况下使用。此外，特定软件可以经测试/验证用于特定向量操作数位大小，并且该软件自身可意在约束在其执行中使用的向量操作数位大小，使其不同于(小于)实现方式最大向量操作数位大小。在利用多个异常级别状态(例如，特权级别)的系统内，期望的是，更高特权级别的软件应该能够约束在较低异常级别状态执行的软件所使用的向量操作数位大小，例如，已经验证可正确操作直至给定最大向量操作数位大小的操作系统，可希望约束在该操作系统下执行的应用程序不超过该操作系统已经验证的最大向量操作数位大小。
图3示意地示出了在用于处理器4的特定实现方式的与不同的异常级别状态相关联的可编程极限值。在此实现方式中，实现方式受限的最大操作数位大小是512。处理器4支持在四个不同异常级别状态下的执行，即EL0、EL1、EL2及EL3。该异常级别状态被布置在从底部异常级别状态延伸至顶部异常级别状态EL3的异常级别状态层级中。除了底部异常级别状态以外，每个异常级别状态具有与自身相关联的可编程极限值(PLVx)。在其他示例的实施例(未示出)中，底部异常级别状态EL0还可以具有与自身关联的可编程极限值(PLV0)。这些可编程极限值指示与每个异常级别状态相关联的向量操作数位大小。在图3的示例中，异常级别状态EL1具有384位的可编程极限值，异常级别状态EL2具有256位的可编程极限值，以及异常级别EL3具有512位的可编程限制级别。该可编程极限值指示将用于执行向量程序指令的最大向量操作数位大小，该向量程序指令在考虑的异常级别状态处和在低于该相关异常级别状态的全部异常级别状态下执行。由此，与异常级别状态相关联的可编程极限值对于在自身异常级别处执行的程序指令的向量操作数大小施加限制，并且还向在异常级别状态层级内的更低异常级别处执行的程序指令施加此限制。例如，在异常级别状态EL2处执行的管理程序(hypervisor)可支持最大向量操作数位大小256，并且此限制将施加于在异常级别EL1处执行的操作系统软件和在异常级别EL0处执行的应用软件，然而其他软件实例自身能够使用由其自身的可编程极限值指定的更大的向量操作数位大小，例如，在异常级别状态EL1下的操作系统。
当要执行向量操作数位大小相关指令时，则控制所采用的(以及由处理电路18所使用的)向量操作数位大小，使得能够使用向量操作数位大小来执行处理，该向量操作数位大小受控于当前选定异常级别状态的极限值和针对比(自身可或不可编程的)当前选定选择级别状态更靠近层级内顶部异常级别状态的异常级别状态而设定的任何(全部)可编程极限值。底部异常级别状态(在此示例的实施例中)没有相关联的可编程极限值，但遵从比底部异常级别状态更靠近层级内顶部异常级别状态的所有其他异常级别状态的可编程极限值。向量程序指令将正常使用向量操作数位大小，该向量操作数位大小具有允许用于正在执行的向量操作数位大小相关指令的最大值。这提供更高级别的并行操作。
在特定异常级别状态下执行的软件需要确定由于更靠近顶部异常级别状态的异常级别状态的约束，而使能够潜在地使用的最大向量操作数位大小。为实现此目的，解码器电路14和处理电路18支持允许的操作数位大小查询指令。该允许的向量操作数位大小查询指令用于返回向量操作数位大小指示值，该向量操作数位大小指示值由比选定异常级别状态更靠近层级内顶部异常级别状态的异常级别状态所约束，在该选定异常级别状态下，处理电路18执行所允许的向量操作数位大小查询指令。因此，在图3的示例中，在异常级别状态EL0(对应于由应用程序使用的底部异常级别状态)中执行的允许的向量操作数位大小查询指令将返回受异常级别状态EL2的可编程极限值256的约束的允许的向量操作数位大小指示值256，其，尽管(在此示例性实施例中)异常级别状态EL0不具有相关联极限值，并且在异常级别EL1处执行的操作系统的相关联极限值是更高值384。返回的允许的向量操作数位大小指示值是根据与更高异常级别状态相关联的可编程极限值，而不是根据与允许的向量操作数位大小查询指令自身在其中执行的选定异常状态相关联的任何可编程极限值。在图3的示例中，允许的向量操作数位大小查询指令在异常级别状态EL2处的执行返回了允许的向量操作数位大小指示值512，因为此值是与异常级别状态EL3相关联的可编程极限值，尽管与异常级别状态EL2自身相关联的可编程极限值是256。允许的向量操作数位大小查询指令允许在特定异常级别状态下执行的软件决定该软件可使用的最大向量操作数位大小，从而设定软件自身的可编程极限值或修改其自身行为的某些其他方面。
4图是图3中给定的特定实例的广义版本。在此广义版本中，有N个异常级别。用于在给定异常级别下的向量操作数位大小相关指令的向量操作数位大小被确定为由异常级别状态自身的可编程极限值所指示的最小值，并且具有更靠近层级内顶部异常级别状态的其他可编程极限值。(在此示例的实施例中)在异常级别EL0的情况下，其自身并不具有可编程极限值，并因此它的向量操作数位大小被确定为由层级内更高异常级别状态的全部可编程极限值所指示的最小值。顶部异常级别状态EL(N-1)具有用于其向量操作数位大小相关指令的向量操作数位大小，由其自身可编程极限值PLV(n-1)指定。
在图4的广义示例的情况下，在返回的向量操作数位大小指示值情况下，这是由与比允许的向量操作数位大小查询指令自身执行时所在的异常级别状态更高的层级内异常级别状态相关联的全部可编程极限值指示的最小值而给定的。在顶部异常级别状态的情况下，返回的允许的向量操作数位大小指示值是处理器4(以及向量寄存器电路20)的特定实现方式的实现方式受限的向量操作数位大小。
图5示意地示出了系统寄存器22的形式的示例，该系统寄存器22可用于控制上述行为。该系统寄存器22包括标识寄存器ZIDR_EL1以及多个异常级别配置寄存器ZCR_ELx。解码器电路14可响应于允许的向量操作数位大小查询指令和当前异常级别状态(从而使得指令为上下文相关)来读取标识寄存器ZIDR_EL1。从该寄存器读取的所返回的值是允许的向量操作数位大小指示值，该值如以上关于图3和图4所述确定。具体地，尽管允许的向量操作数位大小查询指令的执行可以被编程者视为读取标识系统寄存器，实际上，可从其他源(包括多个异常级别配置寄存器ZCR_ELx和实现方式受限的最大操作数位大小)提取结果。在编程模型中，向量操作数位大小查询指令的执行效果将返回标识寄存器位ZIDR_EL1的最低有效位。这具有对应于前述的最大允许的向量操作数位大小指示值的值。该返回值依据的异常级别配置寄存器ZCR_ELx是由异常级别状态控制的，在该异常级别状态下执行允许的向量操作数位大小查询指令。当在底部异常级别状态下执行时，读取标识寄存器ZIDR_EL1的尝试可以不返回值，并且该指令可随后被处理为触发未定义指令异常的未定义指令。与除底部级别异常级别状态以外的各个异常级别状态相关联的异常级别配置寄存器ZCR_ELx用于储存可编程极限值PLVx，该值PLVx通过写入这些异常级别配置寄存器而被设定。从在给定异常级别状态下执行的异常级别配置寄存器ZCR_ELx中读取指令或写入指令的系统寄存器，被允许读取或写入在其自身异常级别状态下和在异常级别状态层级内任何更低的异常级别状态(更靠近底部异常级别状态)下的异常级别配置寄存器。尝试读取或写入更高异常级别状态的异常级别配置寄存器ZCR_ELx，导致未定义指令行为。
在该示例的实例中，可编程极限值可以是4位值，并且用来通过增加1和乘以128来指示向量操作数位大小。显然的是，还可使用可编程极限值与向量操作数位大小之间的由它们指定的其他映射，例如，指定向量操作数大小为2的幂。
图6A是示意地示出上下文相关的向量操作数位大小相关指令的执行的流程图。在步骤28中，处理等待直至解码器14接收到向量操作数位大小相关指令。在步骤30中，解码器14随后生成控制信号16以控制处理电路18和处理器内的其他元件，以读取当前选定的异常级别状态可编程极限值和所有更高异常级别状态可编程极限值。在步骤32中，确定这些读取值的最小值。在步骤34中，执行由向量操作数位大小相关指令指定的处理(诸如算术操作、逻辑操作或一些其他操作)，该指令将在步骤32处所确定的最小值用作向量操作数位大小。
图6B是示意地示出了上下文相关的允许的向量操作数位大小查询指令的操作的流程图。在步骤36，处理等待直到解码器电路14接收到允许的向量操作数位大小查询指令。该允许的向量操作数位大小查询指令可以例如是读取标识寄存器ZIDR_EL1。当接收到该种指令时，处理前进到步骤38，此处，读取针对所有更高异常级别状态(和适当地，实现方式受限的最大向量操作数位大小)而设定的可编程极限值。步骤40确定从步骤38的读取值的最小值。步骤42返回读取值的最小值，作为最大的允许的向量操作数位大小(允许的向量操作数位大小指示值)。然后，处理结束。
图7是示意地示出了当将可编程极限值PLV写入系统配置寄存器22中的一个时，处理器4的行为的流程图。可以针对给定的异常级别状态而设定的可编程极限值，被限制于针对更高异常级别状态而设定的可编程极限值，并且限制于处理器4的具体实现方式的约束。例如，处理器4的具体实现方式可以支持向量操作数位大小512、256及128，但不支持向量操作数位大小384。因此，如果对异常级别配置寄存器ZCR_ELx中的一个的系统寄存器写入指令正在尝试定义对应于向量操作数位大小384的可编程极限值，则这可以由异常级别状态层级内更高的可编程极限值而允许，但无法被处理器4的硬件实现方式所允许。在此情况下，响应于系统寄存器写入指令而储存在异常级别配置寄存器ZCR_ELx内的可编程极限值，被舍入至下一最低硬件支持向量操作数位大小。因此，在上述示例中，对应于384的可编程极限值的尝试写入可以被更高异常级别状态的可编程极限值允许但无法由硬件实现方式所允许，因此，储存的值被舍入到下一最低支持向量操作数大小，即256。通过尝试将不同的可编程极限值写入异常级别配置寄存器，然后读取回已储存的值，由于更高异常级别状态的软件设定的可编程极限和由硬件实现方式设定的极限，在特定异常级别状态下执行的软件可以确定哪些向量操作数位大小被支持或不被支持。
在图7的步骤44中，处理等待到解码器14接收到写入异常级别配置寄存器ZCR_ELx的指令。在步骤46中，确定被写入的指定的可编程极限值是否是由硬件支持的可编程极限值。执行附加检查(未图示)以确保写入的值不与更高异常级别状态的可编程极限值冲突。
如果由步骤44中解码的指令写入的可编程极限值被硬件(和软件控制配置)支持，则步骤48用于将指定的可编程极限值写入相关的状态配置寄存器。如果在步骤46处确定写入的可编程极限值不受硬件支持，则处理前进到步骤50，此处，转而将舍入的可编程极限值写入状态配置值，该状态配置值已被舍入到相关的硬件实现方式所支持的下一最低值。
图8示意地示出在向量操作数位大小增加时处理系统的行为。应当了解，通过可编程极限值的使用，软件可以动态改变使用中的向量操作数位大小。该改变可以对系统具有显着的操作后果，并且这是为什么不允许底部异常级别状态控制其自身向量操作数位大小的一个原因，从而避免通常在该底部异常级别状态下执行的应用程序产生不期望的行为。
当向量操作数位大小增加(诸如，响应于可编程极限值改变，或在允许使用更大向量操作数位大小的异常级别状态内对于操作的异常级别状态的改变)时，向量操作数的最新可访问部分52变得可供向量处理指令使用。为帮助提供处理系统2的决定性行为，该处理系统2通过以下方式响应于该向量操作数位大小的增加：使向量操作数的最新可访问部分内的值归零，或替代地确保最新可访问部分内的值已被保持在当该最新可访问部分是最后一次可用时该值所具有的状态下。
图9示出了可使用的虚拟机实现方式。尽管前文描述的实施例根据操作支持相关技术的特定处理硬件的设备和方法方面而实现了本发明，但还可以提供所谓的硬件设备的虚拟机实现方式。这些虚拟机实现方式在运行支持虚拟机程序510的主机操作系统520的主机处理系统530上运行。通常，需要大型强大的处理器来提供以合理速度执行的虚拟机实现方式，但在某些情况下该种方法可以是合理的，诸如当期望为了兼容性或重用原因而运行另一处理器本地的代码时。虚拟机程序510向应用程序500提供应用程序接口，其与将由实际硬件提供的应用程序接口相同，该实际硬件是由虚拟机程序510建模的设备。因此，可以使用虚拟机程序510从应用程序500内执行包括上述存储器访问的控制的程序指令以便对它们与虚拟机硬件的交互进行建模。
尽管本文已参照附图详细描述了发明的说明性实施例，但应当理解，发明并不限定于这种精确实施例，并且在不背离本发明的范围和精神的情况下，本领域技术人员可以在对其进行各种改变、增加和修改。例如，在不背离本发明的范围和精神的情况下，独立权利要求的特征可以与从属权利要求的特征进行各种组合。

Claims (15)

1.一种用于处理数据的装置，包括：
处理电路，用于在异常级别状态层级的选定异常级别状态下执行处理操作，该异常级别状态层级在顶部异常级别状态和底部异常级别状态之间延伸；以及
解码器电路，用于解码程序指令，以生成控制信号来控制所述处理电路执行所述处理操作，所述处理操作包括使用至少一个向量操作数的向量处理操作；其中，
所述解码器电路响应于在所述选定异常级别状态下执行的向量操作数位大小相关程序指令，以控制所述处理电路根据所述选定异常级别状态的向量操作数位大小极限值、和比所述选定异常级别状态更靠近所述层级内顶部异常级别状态的异常级别状态的至少一个可编程向量操作数位大小极限值，来执行向量处理操作。
2.根据权利要求1所述的装置，其中，所述向量操作数位大小具有由所述选定异常级别状态的极限值允许，并且还由针对比所述选定异常级别状态更靠近所述层级内顶部异常级别状态的异常级别状态而设置的任何可编程极限值所允许的最大值。
3.根据权利要求1和2中任一项所述的装置，其中，所述解码器电路响应于允许的向量操作数位大小查询指令，来返回允许的向量操作数位大小指示值，该向量操作数位大小指示值受控于针对比所述选定异常级别状态更靠近所述层级内顶部异常级别状态的异常级别状态而设置的任何可编程极限值。
4.根据权利要求1和2中任一项所述的装置，包括多个异常级别配置寄存器，该多个异常级别配置寄存器存储与所述层级内的相应异常级别状态相关联的所述向量操作数位大小的相应的可编程极限值。
5.根据权利要求4所述的装置，包括用于除了所述层级中底部异常级别状态之外的每个异常级别状态的相应的异常级别配置寄存器。
6.根据权利要求4所述的装置，其中，所述处理电路被允许访问所述选定异常状态的异常级别配置寄存器，和比所述选定异常级别状态更靠近所述层级内底部异常级别状态的异常级别状态的任何异常级别状态配置寄存器。
7.根据权利要求3所述的装置，其中，当所述处理电路处于所述底部异常级别状态时，使用所述允许的向量操作数位大小查询指令，来阻止所述处理电路查询所述允许的向量操作数位大小。
8.根据权利要求4所述的装置，其中，所述处理电路包括向量操作数寄存器电路，用于存储具有达到实现方式受限的向量操作数位大小的向量操作数，并且其中，所述可编程极限值控制所述处理电路使用等于或小于所述实现方式受限的向量操作数位大小的向量操作数位大小，来执行所述向量操作数位大小相关指令。
9.根据权利要求1和2中任一项所述的装置，其中，所述向量操作数是以下各项中的一项：通用向量操作数；以及指定用于控制向量程序指令的执行的述词值的向量述词操作数。
10.根据权利要求1和2中任一项所述的装置，其中，所述处理电路响应于尝试设置可编程极限值，以对应于无法由所述装置支持的向量操作数位大小，来将所述可编程极限值设置为由所述装置支持的下一较低的向量操作数位大小。
11.根据权利要求2所述的装置，其中，所述处理电路系统可以响应于向量操作数位大小的增加，基于所述选定异常级别状态的改变和至少一个所述可编程极限值的改变中的至少一个，在所述向量操作数的最新可访问部分中提供以下之一：零值、或等于当所述最新可访问部分最近被存取时保存在所述最新可访问部分中值的值。
12.根据权利要求3所述的装置，其中，所述允许的向量操作数位大小查询指令是系统寄存器读取指令。
13.一种用于处理数据的装置，包括：
处理装置，用于在异常级别状态层级的选定异常级别状态下执行处理操作，该异常级别状态层级在顶部异常级别状态和底部异常级别状态之间延伸；以及
解码器装置，用于解码程序指令，以生成控制信号来控制所述处理装置执行所述处理操作，所述处理操作包括使用至少一个向量操作数的一个或多个向量处理操作；其中，
所述解码器装置响应于在所述选定异常级别状态下执行的向量操作数位大小相关程序指令，来控制所述处理装置根据所述选定异常级别状态的向量操作数位大小极限值、和比所述选定异常级别状态更靠近所述层级内顶部异常级别状态的异常级别状态的至少一个可编程向量操作数位大小极限值，来执行向量处理操作。
14.一种处理数据的方法，包括：
用处理电路在异常级别状态层级的选定异常级别状态下执行处理操作，该异常级别状态层级在顶部异常级别状态和底部异常级别状态之间延伸；以及
解码程序指令，以生成控制信号来控制所述处理电路来执行所述处理操作，所述处理操作包括使用至少一个向量操作数的向量处理操作；其中，
响应于将在所述选定异常级别状态下执行的向量操作数位大小相关程序指令进行解码，控制所述处理电路根据所述选定异常级别状态的向量操作数位大小极限值、和比所述选定异常级别状态更靠近所述层级内顶部异常级别状态的异常级别状态的至少一个可编程向量操作数位大小极限值，来执行向量处理操作。
15.一种存储在非暂态存储介质上的计算机程序，用于控制计算机提供对应于根据权利要求1至12中任一项所述的装置的虚拟机执行环境。
CN201680043311.3A 2015-07-31 2016-06-21 向量操作数位大小控制 Active CN107851015B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1513512.2A GB2540944B (en) 2015-07-31 2015-07-31 Vector operand bitsize control
GB1513512.2 2015-07-31
PCT/GB2016/051857 WO2017021680A1 (en) 2015-07-31 2016-06-21 Vector operand bitsize control

Publications (2)

Publication Number Publication Date
CN107851015A CN107851015A (zh) 2018-03-27
CN107851015B true CN107851015B (zh) 2022-04-26

Family

ID=54062957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680043311.3A Active CN107851015B (zh) 2015-07-31 2016-06-21 向量操作数位大小控制

Country Status (9)

Country Link
US (1) US10409602B2 (zh)
EP (1) EP3329361B1 (zh)
JP (1) JP6874262B2 (zh)
KR (1) KR102581576B1 (zh)
CN (1) CN107851015B (zh)
GB (1) GB2540944B (zh)
IL (1) IL256440B (zh)
TW (1) TWI710956B (zh)
WO (1) WO2017021680A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2540944B (en) * 2015-07-31 2018-02-21 Advanced Risc Mach Ltd Vector operand bitsize control
GB2562102B (en) * 2017-05-05 2019-09-04 Advanced Risc Mach Ltd An apparatus and method for managing use of capabilities

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513366A (en) * 1994-09-28 1996-04-30 International Business Machines Corporation Method and system for dynamically reconfiguring a register file in a vector processor
DE19826826A1 (de) * 1998-06-16 1999-07-15 Siemens Ag Verfahren zum Decodieren und Ausführen von Befehlen in einem RISC-Prozessor
US20030221086A1 (en) * 2002-02-13 2003-11-27 Simovich Slobodan A. Configurable stream processor apparatus and methods
GB2474901B (en) 2009-10-30 2015-01-07 Advanced Risc Mach Ltd Apparatus and method for performing multiply-accumulate operations
US8555034B2 (en) * 2009-12-15 2013-10-08 Oracle America, Inc. Execution of variable width vector processing instructions
GB2478731B (en) 2010-03-15 2013-08-21 Advanced Risc Mach Ltd Operand size control
JP5720111B2 (ja) * 2010-04-16 2015-05-20 富士通株式会社 情報処理装置
US20110320765A1 (en) * 2010-06-28 2011-12-29 International Business Machines Corporation Variable width vector instruction processor
CN104951277B (zh) * 2011-04-01 2017-11-21 英特尔公司 向量友好指令格式及其执行
GB2489914B (en) * 2011-04-04 2019-12-18 Advanced Risc Mach Ltd A data processing apparatus and method for performing vector operations
EP2695077B1 (en) * 2011-04-07 2018-06-06 VIA Technologies, Inc. Conditional store instructions in an out-of-order execution microprocessor
WO2013095611A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Apparatus and method for performing a permute operation
EP2798504A4 (en) * 2011-12-29 2016-07-27 Intel Corp PROCESSORS HAVING FULLY CONNECTED INTERCONNECTIONS SHARED BY VECTORIAL CONFLICT INSTRUCTIONS AND PERMUTATION INSTRUCTIONS
US9594724B2 (en) 2012-08-09 2017-03-14 International Business Machines Corporation Vector register file
US20140281418A1 (en) * 2013-03-14 2014-09-18 Shihjong J. Kuo Multiple Data Element-To-Multiple Data Element Comparison Processors, Methods, Systems, and Instructions
US9348589B2 (en) * 2013-03-19 2016-05-24 Apple Inc. Enhanced predicate registers having predicates corresponding to element widths
US9552209B2 (en) 2013-12-27 2017-01-24 Intel Corporation Functional unit for instruction execution pipeline capable of shifting different chunks of a packed data operand by different amounts
US11544214B2 (en) * 2015-02-02 2023-01-03 Optimum Semiconductor Technologies, Inc. Monolithic vector processor configured to operate on variable length vectors using a vector length register
GB2540944B (en) * 2015-07-31 2018-02-21 Advanced Risc Mach Ltd Vector operand bitsize control

Also Published As

Publication number Publication date
US10409602B2 (en) 2019-09-10
KR102581576B1 (ko) 2023-09-22
TWI710956B (zh) 2020-11-21
US20180203699A1 (en) 2018-07-19
JP6874262B2 (ja) 2021-05-19
WO2017021680A1 (en) 2017-02-09
GB2540944A (en) 2017-02-08
KR20180034471A (ko) 2018-04-04
IL256440A (en) 2018-02-28
IL256440B (en) 2020-03-31
GB201513512D0 (en) 2015-09-16
JP2018521421A (ja) 2018-08-02
GB2540944B (en) 2018-02-21
CN107851015A (zh) 2018-03-27
EP3329361A1 (en) 2018-06-06
TW201712535A (zh) 2017-04-01
EP3329361B1 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
US9804851B2 (en) Operand size control
US9703562B2 (en) Instruction emulation processors, methods, and systems
JP6006248B2 (ja) 命令エミュレーションプロセッサ、方法、およびシステム
US10261796B2 (en) Processor and method for executing in-memory copy instructions indicating on-chip or off-chip memory
US11307855B2 (en) Register-provided-opcode instruction
CN108885551B (zh) 存储器复制指令、处理器、方法和系统
KR102590679B1 (ko) 벡터 요소들 내부의 비트 값들의 시험
KR20180066146A (ko) 벡터 데이터 전송 명령어
KR20130098303A (ko) 정렬 제어
KR102152735B1 (ko) 그래픽 처리 장치 및 이의 동작 방법
CN107851015B (zh) 向量操作数位大小控制
CN107851022B (zh) 向量长度查询指令
US20220382550A1 (en) Method and apparatus for efficient programmable instructions in computer systems
CN111433742A (zh) 多保护标签设置指令
JP7377208B2 (ja) データ処理
JP5263498B2 (ja) 信号処理プロセッサ及び半導体装置
JP5311008B2 (ja) 信号処理プロセッサ及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant