TW201836270A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201836270A
TW201836270A TW106143641A TW106143641A TW201836270A TW 201836270 A TW201836270 A TW 201836270A TW 106143641 A TW106143641 A TW 106143641A TW 106143641 A TW106143641 A TW 106143641A TW 201836270 A TW201836270 A TW 201836270A
Authority
TW
Taiwan
Prior art keywords
circuit
signal
counter
value
interrupt
Prior art date
Application number
TW106143641A
Other languages
English (en)
Inventor
海老澤一仁
岸田幸弘
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201836270A publication Critical patent/TW201836270A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Electronic Switches (AREA)

Abstract

本發明旨在提供一種看門狗計時器，其可於半導體裝置的實際使用中進行故障診斷。於具備看門狗計時器之半導體裝置中，該看門狗計時器具備：計數器；計數器控制電路，於該計數器的計數值的更新期間，使該計數值往期望值變更；及故障診斷模組。該故障診斷模組具有：於該更新期間，抑制往看門狗計時器外部產生重置訊號之電路；及保持電路，保持該重置訊號。

Description

半導體裝置
本發明係關於半導體裝置，例如，可應用於具有看門狗計時器的半導體裝置。
專利文獻1揭示「半導體裝置具有：看門狗計時器；中央處理裝置；及模式終端。該中央處理裝置控制該看門狗計時器的超時控制。該看門狗計時器經由該模式終端，從外部給予使該看門狗計時器的計時器週期較該中央處理裝置的超時控制所得的週期為短的指示。該看門狗計時器回應該指示，於該中央處理裝置所進行的超時控制之前，偵測超時。」。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2010－87959號公報
[發明欲解決之問題]
專利文獻1之發明，係於進行看門狗計時器評價的情形時，於將半導體裝置設定為評價模式後再進行看門狗計時器評價的技術，無法應用於半導體裝置的實際動作時。因此，專利文獻1之發明，特別是，就車載用半導體裝置的功能安全的觀點而言，具有待解決之課題。
本發明之課題，在於提供一種半導體裝置，其具備可於半導體裝置的實際動作中進行故障診斷之看門狗計時器。
其他課題及新穎特徵，可從本說明書的記述及附加圖式得知。 [解決問題之方法]
本發明中之代表性概要，簡單說明如下。
亦即，於具備看門狗計時器之半導體裝置中，該看門狗計時器具備：計數器；計數器控制電路，於該計數器的計數值的更新期間，將該計數值往期望值變更；及故障診斷模組。該故障診斷模組具有：於該更新期間，抑制往看門狗計時器外部產生重置訊號之電路；及保持該重置訊號之保持電路。 [發明之效果]
依據上述半導體裝置，可於半導體裝置的實際動作中，進行看門狗計時器之故障診斷。
以下，針對實施例，使用圖式進行說明。但是，於以下說明中，有時對同一構成要件，附加同一符號而省略重複說明。 [實施例]
[半導體裝置的構成] 圖1係實施例之半導體裝置之說明方塊圖。圖1中，例示搭載看門狗計時器(WDT)10之半導體裝置1之方塊圖。半導體裝置1為車載控制用之微電腦，形成於1個半導體晶片。
微電腦1具有：執行程式之中央處理裝置(CPU)2；儲存該程式之ROM(Read Only Memory)3；及成為該中央處理裝置2之工作區之RAM(Random Access Memory)4。
微電腦1具有LIN模組(LINM)5，該LIN模組(LINM)5係與LINBUS(區域互聯網路／Local Interconnect Network Bus)之介面電路，該LINBUS為連接至外部之汽車網路之其一。微電腦1具有CAN模組(CANM)6，該CAN模組(CANM)6係與CANBUS(控制器區域網路／Controller Area Network Bus)之介面電路，該CANBUS為連接至外部之汽車網路之其他之一。於LINBUS及CANBUS，各自連接有複數之車載控制用的電控單元(ECU1、ECU2)。
微電腦1更具有：通訊埠(PORT)7，經由外部端子(未圖示)與外部進行資訊之輸出／輸入；系統控制電路(SCNT)8；時脈產生電路(OCO)9；看門狗計時器(WDT)10；及內部匯流排11。內部匯流排11使微電腦1內的各部(2、3、4、5、6、7、8、10)相互連接。
系統控制電路(SCNT)8，進行系統之動作模式之控制或將系統予以初始化之控制。系統控制電路(SCNT)8，為了時脈產生電路(OCO)9之設定及該設定之確認，而耦合於時脈產生電路(OCO)9。
時脈產生電路(OCO)9，對微電腦1的各部(2、3、4、5、6、7、8)供給時脈訊號CLK。於微電腦1的實際動作中，中央處理裝置2與時脈訊號CLK同步，執行儲存於ROM3的程式。時脈產生電路(OCO)9，產生作為看門狗計時器10用之計數源時脈WCLK。時脈產生電路(OCO)9，亦可內設產生計數源時脈WCLK之專用時脈產生電路(WDTOCO)。
看門狗計時器10，於微電腦1的實際動作中，藉由計數(count)計數源時脈WCLK，而偵測由於該中央處理裝置2所執行的程式的設計失誤等所產生的無窮迴圈或該中央處理裝置2的失控等。
看門狗計時器10係一種計時器，其往由中央處理裝置2所事先設定之值(計數值的溢位值OVFV)而計數(count)計數源時脈WCLK，於所計數之值達到所設定之值時，偵測到溢位(overflow)。為了抑止此溢位，藉由中央處理裝置2所執行之程式，將看門狗計時器10所計數之值定期予以初始化(更新)。因此，若中央處理裝置2正常執行程式，則由看門狗計時器10所計數之值不會發生溢位。另一方面，若中央處理裝置2失控，則因由看門狗計時器10所計數之值未被初始化(更新)，故由看門狗計時器10偵測到溢位。又，此說明書中，係針對溢位偵測進行說明，但亦可變更為欠位(underflow)之偵測。此情形時，從由中央處理裝置2所事先設定的值進行遞減計數，藉此偵測欠位。
看門狗計時器10，對於系統控制電路(SCNT)8，如後所述，產生重置訊號60、中斷訊號61及故障偵測訊號62等複數之輸出訊號SOUT。
[看門狗計時器之構成] 圖2係實施例之看門狗計時器之構成圖。看門狗計時器(WDT)10具有：看門狗計時器電路部(看門狗計時器模組)20；及故障診斷電路部(故障診斷模組)40。
看門狗計時器模組20具備：計數器21；重置輸出控制電路22；中斷輸出控制電路23；觸發暫存器24；及計數器控制電路25。
計數器21使計數源時脈WCLK遞增計數，而輸出計數值26。控制內部重置訊號27輸出之電路(重置輸出控制電路)22，於偵測到計數器21的計數值26達到事先設定之值(溢位值OVFV)而發生溢位時，輸出內部重置訊號27。內部重置訊號27未被後述之AND電路(第1AND電路)41予以遮蔽(無效化)時，則作為重置訊號60往系統控制電路8輸出。
控制內部中斷訊號29輸出之電路(中斷輸出控制電路)23，於計數器21的計數值26為某特定計數值INTV(例如，溢位值OVFV之50％或75％等)時，偵測到此狀況，而使內部中斷訊號29確效(assert)。內部中斷訊號29未被後述之AND電路(第2AND電路)45遮蔽(無效化)時，則作為中斷訊號61輸出至系統控制電路8。
觸發暫存器(TRREG)24，經由訊號配線14連接至內部匯流排11，可藉由中央處理裝置2進行該暫存器值之讀出及寫入。為了抑止溢位，亦即看門狗計時器10的計數值的初始化(更新)，中央處理裝置2對觸發暫存器24進行既定之第1值(例如，既定之第1固定值)的寫入。藉此，觸發暫存器24使觸發訊號30確效。
計數器控制電路25，係控制計數器21的計數值26之初始化動作，亦即計數值26之更新動作之電路。計數器控制電路25以觸發訊號30被確效作為觸發，而使指示緊接在溢位前的計數值(BOVF)的寫入之寫入訊號(第1寫入訊號)31確效，並對計數器21直接進行緊接在溢位前的計數值(BOVF)的寫入。與此同時，計數器控制電路25輸出顯示緊接在溢位前的計數值的寫入狀態之寫入狀態訊號(第1寫入狀態訊號)32。
又，計數器控制電路25亦具有控制計數值之初始化之功能。此情形時，計數器控制電路25使指示計數值之初始化(更新)之更新訊號33確效。更新訊號33的確效，係以從故障診斷模組40所輸出之重置輸出正常訊號34的確效作為觸發而進行。
緊接在溢位前的計數值(BOVF)係指，於計數器21為進行遞增計數動作之8位元之計數器而計數值之溢位值(OVFV)為11111111(2進制表記)的情形時，為如11110011(2進制表記)或11110111(2進制表記)等值。亦即，緊接在溢位前的計數值(BOVF)係指，如僅以數時脈份進行計數源時脈WCLK之遞增計數而成為溢位值(OVFV)之值。緊接在溢位前的計數值(BOVF)雖為任意，但宜考慮後述之更新期間長度而決定。於計數器21為進行遞減計數動作之8位元之計數器而計數值之欠位值為0000000(2進制表記)的情形時，緊接在欠位前的計數值為如000001000(2進制表記)、00000111(2進制表記)等值，亦即，如僅以數時脈份進行計數源時脈WCLK之遞減計數而成為欠位值之值。
故障診斷模組40係診斷看門狗計時器模組20之故障之電路。故障診斷模組40具有：AND電路(第1AND電路)41；重置旗標電路(第1保持電路)42；AND電路(第2AND電路)45；及中斷旗標電路(第2保持電路)46。重置旗標電路42係偵測到內部重置訊號27的確效，並將其保持作為重置旗標之保持電路(第1保持電路)。中斷旗標電路46係偵測到內部中斷訊號29的確效，並將其保持作為中斷旗標之保持電路(第2保持電路)。
首先，針對緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32被確效的情形，進行說明。此情形時，因內部重置訊號27被AND電路(第1AND電路)41抑制(遮蔽)，故重置訊號60往系統控制電路8的發出被阻止。替代於此，重置旗標電路(第1保持電路)42具有作為偵測內部重置訊號27的確效並將其保持作為重置旗標之保持電路的功能。重置旗標電路42使重置旗標訊號43確效，並通知故障診斷電路44。
又，因內部中斷訊號29被AND電路(第2AND電路)45抑制(遮蔽)，故中斷訊號61往系統控制電路8的發出被阻止。替代於此，中斷旗標電路(第2保持電路)46具有作為偵測內部中斷訊號29的確效並將其保持作為中斷旗標之保持電路的功能。中斷旗標電路46使中斷旗標訊號47確效，並通知故障診斷電路44。
故障診斷電路44藉由重置旗標訊號43的確效，使顯示內部重置訊號27被正常輸出之重置輸出正常訊號34確效。於重置旗標訊號43未被確效的情形時，故障診斷電路44使故障偵測訊號62確效，並對系統控制電路8發出警告。結果，系統控制電路8產生例如系統重置訊號，而指示微電腦1的系統整體的重置動作。
其次，針對緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32被去效(negate)的情形，進行說明。此情形時，因AND電路41未抑制(遮蔽)內部重置訊號27，而作為重置訊號60發出至系統控制電路8。又，此情形時，重置旗標電路42由於緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32的去效，而被重置。
重置旗標電路42及中斷旗標電路46，藉由來自內部匯流排11的選擇訊號SEL而成為可以選擇。當CPU2產生選擇訊號SEL，並選擇重置旗標電路42及中斷旗標電路46，則保持於重置旗標電路42及中斷旗標電路46之重置旗標訊號43及中斷旗標訊號47，可作為讀出資料RD經由內部匯流排11由CPU2取得。因可確認重置旗標訊號43及中斷旗標訊號47的訊號狀態，故可容易進行看門狗計時器(WDT)10的故障分析。
[實施例之動作流程] 圖3係實施例的看門狗計時器的一般動作時與重置輸出故障時的動作流程的說明圖。圖3中，各訊號對應於圖2的訊號。又，狀態ST顯示看門狗計時器模組20與故障診斷模組40之狀態。計數值26概要顯示計數器21遞增計數之模樣。OVFV顯示計數值的溢位值。圖3中，實線顯示一般動作時；粗虛線顯示重置輸出故障時。
首先，針對狀態ST進行說明。如狀態ST所示，從時刻t0至時刻t1期間，係看門狗計時器模組20的遞增計數動作期間，從時刻t1至時刻t3期間，係看門狗計時器模組20的更新動作期間及故障診斷模組40的故障診斷動作期間。又，時刻t3以後，係看門狗計時器模組20的遞增計數動作期間。又，於看門狗計時器10的實際動作中的遞增計數動作期間，計數器21設成進行遞增計數動作。
「一般動作時」 於時刻t1，於看門狗計時器10的實際動作中，藉由CPU2的程式執行，進行對觸發暫存器24的期望固定值的寫入。此寫入成為觸發，使更新動作開始進行。首先，藉由計數器控制電路25，使緊接在溢位前的值之寫入訊號(第1寫入訊號)31確效，而使緊接在溢位前的值(BOVF)寫入至計數器21。與此同時，緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32被確效為高位準。藉此，重置輸出正常訊號34被故障診斷電路44往低位準清除。
於時刻t2，於計數源時脈WCLK的數次計數後，計數器21的計數值達到溢位值(OVFV)，而成為溢位。由於成為溢位，故內部重置訊號27由重置輸出控制電路22發出，但因被故障診斷模組40內的AND電路(第1AND電路)41遮蔽，故重置訊號60維持低位準。因此，對系統控制電路8並未發出重置訊號60。替代於此，重置旗標電路42被設定，而重置旗標訊號43被確效為高位準。
接著，故障診斷電路44透過重置旗標訊號43，確認於緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32被確效後之某既定期間內重置旗標電路42是否被確效為高位準。於重置旗標訊號43被設定成高位準的情形時(實線)，故障診斷電路44將重置輸出診斷為正常動作，並使重置輸出正常訊號34確效為高位準。
於時刻t3中，計數器控制電路25接收到重置輸出正常訊號34的確效，而進行計數器21的初始化(更新)，令下一個遞增計數動作開始。與此同時，計數器控制電路25使緊接在溢位前的值(BOVF)之寫入狀態訊號(第1寫入狀態訊號)32去效為低位準。藉此，重置旗標訊號43被清除成低位準。
[重置故障時] 於時刻t1，緊接在溢位前的值(BOVF)被寫入至計數器21。與此同時，緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32被確效為高位準。藉此，重置輸出正常訊號34被故障診斷電路44清除成低位準。
其後，例如，假設計數器21故障，而計數值未達到溢位值(粗虛線)。此情形時，重置旗標訊號43因維持被清除為低位準(時刻t2－時刻t3的粗虛線)，故視為未產生重置訊號之故障。因此，故障診斷電路44診斷為重置訊號產生路徑的電路之故障，使重置輸出正常訊號34維持為低位準，並使故障偵測訊號62確效為高位準，而對系統控制電路8發出警告。又，上述係說明計數器21之故障例，作為未產生重置訊號之故障，亦可為重置輸出控制電路22或重置旗標電路42之故障。
[失控時] 圖4係實施例的看門狗計時器的溢位時之動作流程說明圖。圖4中，為了與圖3比較，以虛線例示緊接在溢位前的值(BOVF)的寫入時序。
下述情形為：於時刻t0，計數器21開始進行遞增計數動作，而於時刻t1，計數器21的計數值達到溢位。換言之，此情形係CPU2由於程式的失控等，而無法對觸發暫存器24進行既定之第1固定值的寫入，而於進入更新動作之前，計數器21的計數值發生溢位。此情形時，由於溢位，重置輸出控制電路22使內部重置訊號27確效為高位準。但是因觸發訊號30未被確效，計數器控制電路25使緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32為低位準而維持為去效。因此，內部重置訊號27不會被AND電路(第1AND電路)41遮蔽，而作為被確效的重置訊號60被發出至系統控制電路8。結果，系統控制電路8產生例如系統重置訊號，而進行微電腦1之系統整體之重置動作。於重置期間TR經過後之時刻t2，微電腦1被開始重置，而開始進行計數器21之遞增計數動作。
依據實施例，將可對計數器21寫入緊接在溢位前的值(BOVF)之計數器控制電路25，設置於看門狗計時器(WDT)10。計數器控制電路25，於看門狗計時器(WDT)10實際動作中之更新動作時，可對計數器21寫入緊接在溢位前的值(BOVF)。因此，於更新動作的期間，可故意使計數器21的計數值26發生溢位，而產生內部重置訊號27。因此，可診斷出使重置訊號產生之電路之故障。
於更新動作期間所產生之內部重置訊號27，因被AND電路41遮蔽，故不會對系統控制電路8產生作為重置訊號60。又，使內部重置訊號27可藉由重置旗標電路42偵測及保持。
藉由上述，於CPU2的程式執行中，於看門狗計時器(WDT)10的實際動作中之更新動作的期間，可進行看門狗計時器(WDT)10的自我診斷(重置輸出的故障偵測)。又，看門狗計時器(WDT)10的自我診斷，不會妨礙程式的失控的偵測，可於看門狗計時器(WDT)10的實際動作中進行。
如圖2所示，因藉由簡易的電路結構，可實現看門狗計時器(WDT)10的自我診斷，故不需使電路規模加大成冗長構成(設置複數個看門狗計時器並比較該等計時器的動作等)，而可進行看門狗計時器(WDT)10的產生重置訊號的電路部分的故障診斷。
[變形例1] 圖5係變形例1的看門狗計時器的構成圖。圖5所示的看門狗計時器10A，係圖2所示的看門狗計時器10的變形例。
圖2所示的看門狗計時器10，係針對重置訊號的產生路徑的電路的故障偵測進行說明，而圖5所示的看門狗計時器10A，則對於重置訊號的產生路徑的電路的故障偵測、及中斷訊號的產生路徑的電路的故障偵測，亦可進行偵測。
針對與圖2所示的看門狗計時器10的相異部分，進行說明。
計數器控制電路25更具備可控制中斷訊號產生的可能・不可能的控制暫存器(中斷致能暫存器，INTEREG)50。計數器控制電路25更往計數器21輸出緊接在中斷前的值(BINT)之寫入訊號(第2寫入訊號)51，往故障診斷電路44輸出緊接在中斷前的值(BINT)之寫入狀態訊號(第2寫入狀態訊號)52，並使中斷旗標訊號47從中斷旗標電路46輸入。中斷旗標訊號47對計數器控制電路25的輸入，被用於決定設為後述的看門狗計時器10的動作流程的圖6的變形例1的動作流程1、或設為圖7的變形例1的動作流程2。
故障診斷電路44更對計數器控制電路25輸出中斷輸出正常訊號54，將旗標初始化訊號57輸出至重置旗標電路42與中斷旗標電路46的各自的重置輸入。又，設置OR電路55，並將取得緊接在溢位前的值之寫入狀態訊號(第1寫入訊號)32與緊接在中斷前的值(BINT)之寫入狀態訊號(第2寫入狀態訊號)52的邏輯OR之訊號56，輸入至AND電路(第1AND電路、第2AND電路)41、45的各自的輸入端子。
當中斷致能暫存器(INTEREG)50的暫存器值被設為資料“1”，則中斷輸出控制電路23於計數器21的計數值26為某特定的計數值INTV(例如，溢位值OVFV的75％)時偵測到此狀況，並輸出內部中斷訊號29。當INTEREG50的暫存器值被設為資料“0”，則中斷輸出控制電路23不產生內部中斷訊號29。
以下說明中斷致能暫存器(INTEREG)50的暫存器值被設定成資料“1”時的CPU2動作的一例。又，以下所說明的CPU2動作的一例，與後述的圖6的動作流程相對應，於內部中斷訊號29產生之前，進行計數值26的第1更新動作。另一方面，CPU2的動作的其他一例，與後述的圖7的動作流程相關。於圖7的動作流程中，於內部中斷訊號29及中斷訊號61的產生之後，進行計數值26的第2更新動作。
執行程式的中央處理裝置2，於計數值26達到規定內部中斷訊號29的產生的中斷計數值(INTV)之前，亦即，為了計數值26的初始化(更新)，對觸發暫存器24進行既定之第2值(例如，既定之第2固定值)的寫入。藉此，觸發暫存器24使觸發訊號30確效。
計數器控制電路25以觸發訊號30被確效作為觸發，使指示對計數器21寫入緊接在中斷前的值(BINT)的寫入訊號(第2寫入訊號)51確效，藉由對計數器21直接進行緊接在中斷前的值(BINT)的寫入，而將計數值26變更為緊接在中斷前的值(BINT)。與此同時，計數器控制電路25使顯示緊接在中斷前的值的寫入狀態之寫入狀態訊號(第2寫入狀態訊號)52確效，並對故障診斷電路44發出通知。
於更新期間(第1更新動作)中，計數器21從緊接在中斷前的值(BINT)繼續計數，當計數值26達到中斷計數值(INTV)，則中斷輸出控制電路23偵測此狀況，而使內部中斷訊號29確效。
於緊接在中斷前的值(BINT)之寫入狀態訊號(第2寫入狀態訊號)52被確效的情形時，由於藉由AND電路(第2AND電路)45內部中斷訊號29被抑制(遮蔽)，故中斷訊號61往系統控制電路8的發出被阻止。替代於此，中斷旗標電路46偵測到內部中斷訊號29的確效，將其保持作為中斷旗標訊號47。中斷旗標電路46使中斷旗標訊號47確效，並對故障診斷電路44發出通知。故障診斷電路44藉由中斷旗標訊號47的確效，使顯示內部中斷訊號29被正常輸出之中斷輸出正常訊號54確效。另一方面，於中斷旗標訊號47未被確效的情形時，故障診斷電路44使故障偵測訊號62確效，而對系統控制電路8發出警告。藉此，進行中斷訊號路徑的電路的故障偵測。
於緊接在中斷前的值(BINT)之寫入狀態訊號(第2寫入狀態訊號)52被去效的情形時，內部中斷訊號29不會被AND電路45所遮蔽，而作為被確效的中斷訊號61被發出至系統控制電路8。
於計數值26達到中斷計數值(INTV)之後，計數器21的遞增計數動作繼續，但藉由中斷輸出正常訊號54的確效，計數值26被設為緊接在溢位前的值(BOVF)。與此同時，緊接在中斷前的值(BINT)之寫入狀態訊號(第2寫入狀態訊號)52被清除(去效)，緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32被確效。之後，進行與圖3及其說明相同之更新動作(於後述之圖6及圖7中，顯示為更新動作2)。藉此，進行重置訊號的產生路徑的電路的故障偵測。
又，於中斷致能暫存器(INTEREG)50的暫存器值被設為資料“1”的情形時，如上所述，藉由對觸發暫存器24寫入既定之第2值(例如，既定之第2固定值)，而使計數值26變更為緊接在中斷前的值(BINT)，但不限於此。利用中央處理裝置2對觸發暫存器24的寫入，設為既定之第1值(例如，既定之第1固定值)，於觸發訊號30的產生時點，藉由計數器控制電路25判斷中斷旗標電路46是否保持被確效的中斷旗標訊號47，藉此，可變更對計數值26的寫入值。例如，於中斷旗標電路46未保持被確效的中斷旗標訊號47的情形時，計數器控制電路25將計數值26變更為緊接在中斷前的值(BINT)(參考圖6)。另一方面，於中斷旗標電路46保持被確效的中斷旗標訊號47的情形時，計數器控制電路25將計數值26變更為緊接在溢位前的值(BOVF)(參考圖7)。
[變形例1之動作流程1] 圖6係用以說明變形例1之看門狗計時器的一般動作時與重置故障及中斷故障時之動作流程之圖。圖6的動作流程的前提為：中斷致能暫存器50的暫存器值被設為資料“1”，並設為從看門狗計時器10產生中斷訊號61及重置訊號60之動作，且於內部中斷訊號29產生之前，進行更新動作1的情形。
圖6中，各訊號與圖5的訊號對應。圖中，實線表示一般動作時，粗虛線表示重置故障及中斷故障時。狀態ST表示看門狗計時器模組20及故障診斷模組40的狀態。計數值26概要顯示計數器21被遞增計數的模樣。OVFV表示規定溢位的溢位計數值，INTV表示規定內部中斷訊號29的產生之中斷計數值。
[一般動作時] 首先，針對狀態ST進行說明。如狀態ST所示，時刻t0至時刻t1的期間，係看門狗計時器模組20的遞增計數動作的期間，時刻t1至時刻t4的期間，係看門狗計時器模組20的第1更新動作(以更新動作1表示)的期間及有關故障診斷模組40的中斷之故障診斷的動作的期間。時刻t4至時刻t7的期間，係看門狗計時器模組20的第2更新動作(以更新動作2表示)的期間及有關故障診斷模組40的重置之故障診斷的動作的期間。時刻t7以後，係看門狗計時器模組20的遞增計數動作的期間。於看門狗計時器10的實際動作中的遞增計數動作的期間，計數器21設為進行遞增計數動作。
於時刻t1，看門狗計時器10的實際動作中，於中斷被發出前，執行程式的CPU2對觸發暫存器24進行既定之第2值(既定之第2固定值)的寫入。此成為觸發，觸發訊號30被確效，而被輸入至計數器控制電路25。計數器控制電路25藉由觸發訊號30的確效，而參考中斷旗標訊號47的值。此情形時，中斷旗標訊號47的值為“0”清除狀態，而開始進行更新動作1。
首先，藉由計數器控制電路25，使緊接在中斷前的值的寫入訊號(第2寫入訊號)51確效，而將緊接在中斷前的計數值(BINT)寫入至對計數器21。與此同時，緊接在中斷前的值之寫入狀態訊號(第2寫入狀態訊號)52被確效。藉此，中斷輸出正常訊號54被清除。
於時刻t2，於計數源時脈WCLK之數時脈後，計數值26達到發出中斷之值(INTV)。中斷輸出控制電路23偵測此情形，而發出內部中斷訊號29。另一方面，由於被故障診斷模組40內的AND電路45所遮蔽，故無法傳遞至中斷訊號61，使中斷訊號61往系統控制電路8的發出被阻止。替代於此，中斷旗標電路46被設定，中斷旗標訊號47被確效。
時刻t3中，故障診斷電路44透過中斷旗標訊號47，確認從緊接在中斷前的值之寫入狀態訊號(第2寫入狀態訊號)52被確效後之某一期間內中斷旗標電路46是否被設定。於中斷旗標電路46被設定的情形時(實線)，診斷為正常動作，使中斷輸出正常訊號54確效。之後，使緊接在中斷前的值之寫入狀態訊號(第2寫入狀態訊號)52去效。另一方面，於中斷旗標電路46維持被清除而未被設定的情形時(粗虛線)，診斷為中斷故障，使故障偵測訊號62確效，並對系統控制電路8發出警告。
於時刻t4以後，實施圖3的動作流程中之與時刻t1－t3的更新動作(故障診斷)同樣的動作。
但是，於圖3的動作流程中，時刻t1的緊接在溢位前的值(BINV)對計數器21的寫入，並非以使用者程式作為觸發，而如圖6的時刻t4一樣，變更為以從故障診斷電路44所輸出的中斷輸出正常訊號54之確效作為觸發。又，於圖3的動作流程中，時刻t3的重置輸出正常訊號34的設定，如圖6的時刻t6一樣，不僅確認重置旗標訊號43，亦確認中斷旗標訊號47，藉由故障診斷電路44診斷是否正常動作。於正常動作的情形時，故障診斷電路44使重置輸出正常訊號34確效，而使緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32去效，同時輸出1脈衝的旗標初始化訊號57，而清除重置旗標電路42及中斷旗標電路46。
[重置故障及中斷故障時] 中斷故障時，於時刻t1，將緊接在中斷前的值(BINT)寫入至計數器21。與此同時，緊接在中斷前的值之寫入狀態訊號(第2寫入狀態訊號)52被確效為高位準。藉此，中斷輸出正常訊號54被故障診斷電路44清除成低位準。
其後，例如，計數器21故障，計數值26未達到中斷計數值(INTV)(粗虛線)。此情形時，因中斷旗標訊號47維持被清除為低位準(粗虛線)，故視為未產生中斷旗標訊號47之故障。因此，故障診斷電路44診斷為中斷訊號產生路徑的電路之故障，使中斷輸出正常訊號54維持為低位準，而使故障偵測訊號62確效為高位準，並對系統控制電路8發出警告。又，上述中說明計數器21故障之例，但未產生中斷訊號之故障，亦可為中斷輸出控制電路23或中斷旗標電路46之故障。
重置故障時，於時刻t4，將緊接在溢位前的值(BOVF)寫入至計數器21。與此同時，緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32被確效為高位準。藉此，重置輸出正常訊號34被故障診斷電路44往低位準清除。
其後，例如，計數器21故障，計數值未達到溢位(粗虛線)。此情形時，因重置旗標訊號43維持被清除為低位準，故視為未產生重置訊號的故障。因此，故障診斷電路44診斷為重置訊號產生路徑的電路的故障，使重置輸出正常訊號34維持為低位準，使故障偵測訊號62確效為高位準，並對系統控制電路8發出警告。又，上述中，說明計數器21故障之例，但未產生重置訊號的故障，亦可為重置輸出控制電路22或重置旗標電路42的故障。
[失控時] 於CPU2因程式的失控等而無法對觸發暫存器24進行既定之第2固定值的寫入，而於進入更新動作1之前，計數器21的計數值發生溢位的情形時，使緊接在中斷前的值之寫入狀態訊號(第2寫入狀態訊號)52及緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32維持為去效。因此，AND電路45及AND電路41，各自不遮蔽從中斷輸出控制電路23所產生的內部中斷訊號29及從重置輸出控制電路22所產生的內部重置訊號27，故將中斷訊號61及重置訊號60通知至系統控制電路8。系統控制電路8，例如，接受中斷訊號61，實施既定之準備處理(退避處理等)，並接受重置訊號60，產生系統重置訊號。
[變形例1之動作流程2] 圖7係用以說明變形例1之看門狗計時器的一般動作時與重置故障及中斷故障時之其他動作流程之圖。圖7的動作流程的前提為：中斷致能暫存器50的暫存器值被設為資料“1”，進行使從看門狗計時器10產生中斷訊號61及重置訊號60之動作，且於內部中斷訊號29產生之後，進行更新動作2的情形。亦即，為未進行圖6的更新動作1的情形時的動作流程。
[一般動作時] 於時刻t1中，計數器21的計數值26達到發出中斷的值(INTV)。中斷輸出控制電路23偵測到此狀況，而發出內部中斷訊號29。藉此，中斷旗標電路46被設定，而產生中斷旗標訊號47。由於緊接在中斷前的值之寫入狀態訊號(第2寫入狀態訊號)52被去效，AND電路(第2AND電路)45不遮蔽從中斷輸出控制電路23所產生的內部中斷訊號29，故將中斷訊號61通知至往系統控制電路8。系統控制電路8藉由中斷訊號61的接收，對CPU2發出依從中斷訊號61的中斷處理之指示。此中斷處理，例如為既定之第1值(既定之第1固定值)對觸發暫存器24的寫入處理。
於時刻t2中，CPU2進行既定之第1值(既定之第1固定值)對觸發暫存器24的寫入。此成為觸發，觸發訊號30被確效，而被輸入至往計數器控制電路25。
計數器控制電路25藉由觸發訊號30的確效，而參考中斷旗標訊號47的值。此情形時，中斷旗標訊號47的值為“1”設定狀態，更新動作1被跳過，而開始進行更新動作2。計數器控制電路25與前述相同，將計數器21的計數值26改寫成緊接在溢位前的值(BOVF)。與此同時，緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32被確效，而重置輸出正常訊號34被清除。
於時刻t3中，於計數源時脈WCLK的數次計數後，計數器21的計數值達到溢位值(OVFV)，成為溢位。因成為溢位，故內部重置訊號27由重置輸出控制電路22發出，而被AND電路(第1AND電路)41遮蔽，故重置訊號60維持低位準。因此，對系統控制電路8並未發出重置訊號60。替代於此，重置旗標電路42被設定，而重置旗標訊號43被確效為高位準。
於時刻t4，故障診斷電路44透過重置旗標訊號43及中斷旗標訊號47，確認於緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32被確效後之某既定期間內，重置旗標電路42及中斷旗標電路46是否被確效為高位準。於重置旗標訊號43及中斷旗標訊號47被設為高位準的情形時(實線)，故障診斷電路44診斷為正常動作，使重置輸出正常訊號34確效，輸出1脈衝的重置初始化訊號57，而清除重置旗標電路42及中斷旗標電路46。
時刻t5中，故障診斷電路44使緊接在溢位前的值之寫入狀態訊號(第1寫入狀態訊號)32去效。接受重置輸出正常訊號34的確效，計數器控制電路25使更新訊號33確效，而進行計數器21的計數值26的初始化(更新)，而開始下一個遞增計數動作。
[重置故障時或中斷故障時] 時刻t2－時刻t5的期間亦即更新動作2的期間，係故障診斷模組40的故障診斷的動作的期間。於此期間，於重置旗標電路42及／或中斷旗標電路46未被設為高位準的情形時(粗虛線)，故障診斷電路44診斷為重置故障及／或中斷故障，使故障偵測訊號62確效，並對系統控制電路8發出警告。藉此，進行重置訊號的產生路徑的電路的故障偵測或中斷訊號路徑的電路的故障偵測。
依據變形例1，將可對計數器21寫入緊接在中斷前的值(BINT)及緊接在溢位前的值(BOVF)的計數器控制電路25設於看門狗計時器(WDT)10。計數器控制電路25，於看門狗計時器(WDT)10實際動作中的更新動作時(更新動作1、更新動作2)，可對計數器21寫入緊接在中斷前的值(BINT)及緊接在溢位前的值(BOVF)。因此，於更新動作的期間，可有意地使計數器21的計數值達到溢位(OVFV)或產生中斷的計數值(INTV)，而使產生內部中斷訊號29及內部重置訊號27。因此，可診斷出使產生中斷訊號之電路故障及使產生重置訊號之電路故障。
於更新動作的期間所產生的內部中斷訊號29及內部重置訊號27，因由AND電路(第2AND電路)45、AND電路(第1AND電路)41所遮蔽，故不會對系統控制電路8產生中斷訊號61、重置訊號60。又，內部中斷訊號29及內部重置訊號27，設為可由中斷旗標電路46及重置旗標電路42偵測及保持。
依據上述，CPU2的程式執行中，於看門狗計時器(WDT)10的實際動作中之更新動作期間，可進行看門狗計時器(WDT)10的自我診斷(重置輸出的故障偵測、中斷輸出的故障偵測)。又，看門狗計時器(WDT)10的自我診斷，不會妨礙程式的失控的偵測，可於看門狗計時器(WDT)10的實際動作中進行。
如圖5所示，藉由簡易電路結構，可實現看門狗計時器(WDT)10的自我診斷，故不需使電路規模加大成冗長構成(設置複數個看門狗計時器並比較該等計時器的動作等)，而可進行使看門狗計時器(WDT)10的重置訊號產生的電路部分的故障診斷。
[變形例2] 圖8係變形例2之計數器控制電路之說明圖。圖8所記載的計數器控制電路25，係圖2的實施例及圖5的變形例1所記載的計數器控制電路25的變形例，而實施例及變形例1的構成亦一併記載。
計數器控制電路25具有控制電路250、中斷致能暫存器(INTEREG)50。控制電路250使來自觸發暫存器24的觸發訊號30及控制訊號(34、54、47)輸入，並輸出控制訊號(第1寫入狀態訊號32、第2寫入狀態訊號52)，以掌管計數器控制電路25的整體動作的控制。控制訊號(34、54、47、32、52)，與圖2的實施例及圖5變形例1的訊號的號碼相同。
計數器控制電路25更包含：初始化電路251、BOVF值寫入電路252、BINT值寫入電路253、位元控制電路254。初始化電路251係用以將輸出電路(FF1－FF8)的值予以初始化的電路，該輸出電路(FF1－FF8)儲存及輸出計數器21內的計數器電路211的計數值26。BOVF值寫入電路252係用以將輸出電路(FF1－FF8)的值改寫成緊接在溢位前的值(BOVF)的電路。BINT值寫入電路253係用以將輸出電路(FF1－FF8)的值改寫成緊接在中斷前的值(BINT)的電路。初始化電路251、BOVF值寫入電路252、BINT值寫入電路253的輸出，分別以訊號33、31、51，被供給至輸出電路(FF1－FF8)。訊號33、31、51與圖2的實施例及圖5變形例的訊號的號碼相同。
位元控制電路254構成為可將輸出電路(FF1－FF8)的各個正反器FF的值自由寫入“1”及“0”，可進行輸出電路(FF1－FF8)的全位元份的故障偵測。此情形時，位元控制電路254對輸出電路(FF1－FF8)，產生控制訊號70，將各個正反器FF的值變更成期望值。
控制電路250具有選擇使初始化電路251、BOVF值寫入電路252、BINT值寫入電路253及位元控制電路254中使何者動作的功能。
圖9係位元控制電路的動作流程之說明圖。
於步驟S1中，藉由執行程式的CPU2，將既定固定值寫入至觸發暫存器24。以此為觸發，開始進行更新動作。
於步驟S2中，藉由位元控制電路254，對計數器21的輸出電路(FF1－FF8)，寫入如11110111的計數值，亦即，於全部位元之中，僅對1位元寫入“0”，而對此外的位元則寫入“1”。
於步驟S3中，藉由位元控制電路254，將如11110111的計數值中之“0”的位元，改寫成“1”。
於步驟S4中，使發生溢位，並設定重置旗標電路42。
於步驟S5中，利用以重置旗標訊號43確認重置旗標電路42是否被設定成“1“，藉此，而以故障診斷電路44進行故障診斷。若重置旗標電路42被設定成“1“，則移往步驟S6，而完成更新。若重置旗標電路42未被設定成“1“而維持被清除狀態，則移往步驟S7，故障診斷電路44判斷為故障，使故障偵測訊號62確效，並對系統控制電路8發出警告。
於每次更新動作開始進行，對於計數器21的輸出電路的FF1－FF8的不同FF，重複執行上述步驟S2－步驟S5，藉此，可進行FF1－FF8全電路的故障偵測。
依據變形例2，於實施例及變形例1中，僅可偵測計數器21的異常中之緊接在溢位前～溢位間之計數器21的異常。亦即，計數器21的異常中，僅下位數位元的異常可被偵測。相對於此，於變形例2中，藉由將實施例或變形例1的更新動作如上變更，而可偵測計數器21的全位元份的故障偵測。
以上，根據實施形態及實施例，具體說明本發明人所完成之發明，但本發明當然不限於上述實施形態及實施例，可有各種變更。
例如，將計數器21分成重置用計數器及中斷用計數器。又，對重置用計數器供給重置用計數源時脈，對中斷用計數器供給中斷用計數源時脈。在此，使重置用計數源時脈的頻率與中斷用計數源時脈的頻率相異。藉由如此構成，可精細調整中斷的產生時間及重置的產生時間。
1‧‧‧半導體裝置
2‧‧‧中央處理裝置(CPU)
3‧‧‧唯讀記憶體(ROM)
4‧‧‧隨機存取記憶體(RAM)
5‧‧‧區域互聯網路模組(LINM)
6‧‧‧控制器區域網路模組(CANM)
7‧‧‧通訊埠(PORT)
8‧‧‧系統控制電路(SCNT)
9‧‧‧時脈產生電路(OCO)
10、10A‧‧‧看門狗計時器(WDT)
11‧‧‧內部匯流排
14‧‧‧訊號配線
20‧‧‧看門狗計時器電路部(看門狗計時器模組)
21‧‧‧計數器
22‧‧‧重置輸出控制電路
23‧‧‧中斷輸出控制電路
24‧‧‧觸發暫存器
25‧‧‧計數器控制電路
26‧‧‧計數值
27‧‧‧內部重置訊號
29‧‧‧內部中斷訊號
30‧‧‧觸發訊號
31‧‧‧第1寫入訊號
32‧‧‧第1寫入狀態訊號
33‧‧‧更新訊號
34‧‧‧重置輸出正常訊號
40‧‧‧故障診斷電路部(故障診斷模組)
41‧‧‧AND電路(第1AND電路)
42‧‧‧重置旗標電路
43‧‧‧重置旗標訊號
44‧‧‧故障診斷電路
45‧‧‧AND電路(第2AND電路)
46‧‧‧中斷旗標電路
47‧‧‧中斷旗標訊號
50‧‧‧中斷致能暫存器(INTEREG)
51‧‧‧第2寫入訊號
52‧‧‧第2寫入狀態訊號
54‧‧‧中斷輸出正常訊號
55‧‧‧OR電路
56‧‧‧訊號
57‧‧‧旗標初始化訊號
60‧‧‧重置訊號
61‧‧‧中斷訊號
62‧‧‧故障偵測訊號
70‧‧‧控制訊號
211‧‧‧計數器電路
250‧‧‧控制電路
251‧‧‧初始化電路
252‧‧‧BOVF值寫入電路
253‧‧‧BINT值寫入電路
254‧‧‧位元控制電路
BINT‧‧‧緊接在中斷前的值
BOVF‧‧‧緊接在溢位前的計數值
CANBUS‧‧‧控制器區域網路
CLK‧‧‧時脈訊號
ECU1、ECU2‧‧‧電控單元
FF‧‧‧正反器
FF1～FF8‧‧‧輸出電路
INTV‧‧‧中斷計數值
LINBUS‧‧‧區域互聯網路
OVFV‧‧‧溢位值
RD‧‧‧讀出資料
SEL‧‧‧選擇訊號
SOUT‧‧‧輸出訊號
ST‧‧‧狀態
t0～t7‧‧‧時刻
TR‧‧‧重置期間
WCLK‧‧‧計數源時脈
【圖1】實施例之半導體裝置之說明方塊圖。 【圖2】實施例之看門狗計時器之構成圖。 【圖3】實施例之看門狗計時器之一般動作時與重置輸出故障時之動作流程之說明圖。 【圖4】實施例之看門狗計時器之溢位時之動作流程之說明圖。 【圖5】變形例1之看門狗計時器之構成圖。 【圖6】變形例1之看門狗計時器之一般動作時與重置故障及中斷故障時之動作流程之說明圖。 【圖7】變形例1之看門狗計時器之一般動作時與重置故障及中斷故障時之其他動作流程之說明圖。 【圖8】變形例2之計數器控制電路之說明圖。 【圖9】位元控制電路之動作流程之說明圖。

Claims (19)

  1. 一種半導體裝置，其具備看門狗計時器， 該看門狗計時器具備： 計數器； 計數器控制電路，於該計數器的計數值的更新期間，使該計數值往期望值變更；及 故障診斷模組， 該故障診斷模組具備： 於該更新期間，抑制往該看門狗計時器外部產生重置訊號之電路；及 第1保持電路，保持該重置訊號。
  2. 如申請專利範圍第1項之半導體裝置，其中， 該期望值，係該計數值之緊接在溢位前的值。
  3. 如申請專利範圍第2項之半導體裝置，其中， 該故障診斷模組更具有故障診斷電路， 該故障診斷電路，於該更新期間中，於該重置訊號未被保持於該第1保持電路時，產生故障偵測訊號。
  4. 如申請專利範圍第2項之半導體裝置，其更具有CPU及內部匯流排， 該看門狗計時器更具有觸發暫存器， 於既定值從該CPU經由該內部匯流排被寫入時，該觸發暫存器往該計數器控制電路產生觸發訊號， 該計數器控制電路依據該觸發訊號，使該計數器的計數值於該更新期間往該期望值變更。
  5. 如申請專利範圍第4項之半導體裝置，其中， 該第1保持電路藉由來自該CPU的選擇訊號，而耦合於該內部匯流排。
  6. 如申請專利範圍第1項之半導體裝置，其中， 該故障診斷模組更具備： 於該更新期間，抑制往該看門狗計時器外部產生中斷訊號之電路；及 第2保持電路，保持該中斷訊號。
  7. 如申請專利範圍第6項之半導體裝置，其中， 該故障診斷模組更具有故障診斷電路， 該故障診斷電路，於該更新期間中，於該中斷訊號未被保持於該2保持電路時，產生故障偵測訊號。
  8. 如申請專利範圍第1項之半導體裝置，其中， 該計數器具有輸出該計數值之輸出電路， 該計數器控制電路具有於該更新期間中可變更該輸出電路的值之位元控制電路。
  9. 一種半導體裝置，其具備看門狗計時器， 該看門狗計時器具備： 計數器； 計數器控制電路，於該計數器的計數值的更新期間，使該計數值往期望值變更；及 故障診斷模組， 該故障診斷模組具備： 於該更新期間，抑制往該看門狗計時器外部產生中斷訊號之電路；及 第1保持電路，保持該中斷訊號。
  10. 如申請專利範圍第9項之半導體裝置，其中， 該期望值，係規定該中斷訊號的產生之緊接在該計數值前的值。
  11. 如申請專利範圍第9項之半導體裝置，其中， 該故障診斷模組更具有故障診斷電路， 該故障診斷電路，於該更新期間中，於該中斷訊號未被保持於該第1保持電路時，產生故障偵測訊號。
  12. 如申請專利範圍第9項之半導體裝置，其更具有CPU及內部匯流排， 該看門狗計時器更具有觸發暫存器， 於既定值從該CPU經由該內部匯流排被寫入時，該觸發暫存器往該計數器控制電路產生觸發訊號， 該計數器控制電路依據該觸發訊號，使該計數器的計數值於該更新期間往該期望值變更。
  13. 如申請專利範圍第12項之半導體裝置，其中， 該第1保持電路藉由來自該CPU的選擇訊號，而耦合於該內部匯流排。
  14. 如申請專利範圍第9項之半導體裝置，其中， 該故障診斷模組更具備： 於該更新期間，抑制往該看門狗計時器外部產生重置訊號之電路；及 第2保持電路，保持該重置訊號。
  15. 如申請專利範圍第14項之半導體裝置，其中， 該故障診斷模組更具有故障診斷電路， 該故障診斷電路，於該更新期間中，於該重置訊號未被保持於該2保持電路時，產生故障偵測訊號。
  16. 一種半導體裝置，其具備： 中央處理裝置； 內部匯流排；及 看門狗計時器， 該看門狗計時器具備： 觸發暫存器，該中央處理裝置可經由該內部匯流排寫入既定值； 計數器； 計數器控制電路，藉由該既定值對該觸發暫存器的寫入，於該看門狗計時器設為更新期間的情形時，於該更新期間，可使該計數器的計數值往期望值變更；及 故障診斷模組， 該故障診斷模組具備： 第1AND電路，於該更新期間，抑制往該看門狗計時器外部產生重置訊號； 重置旗標電路，保持該重置訊號； 第2AND電路，於該更新期間，抑制往該看門狗計時器外部產生中斷訊號； 中斷旗標電路，保持該中斷訊號；及 故障診斷電路， 該計數器控制電路具有控制該中斷訊號的產生之控制暫存器。
  17. 如申請專利範圍第16項之半導體裝置，其中， 該故障診斷電路，於該更新期間，根據該重置旗標電路或中斷旗標電路所保持的值，產生故障偵測訊號。
  18. 如申請專利範圍第16項之半導體裝置，其中， 該重置旗標電路及該中斷旗標電路，藉由來自該中央處理裝置的選擇訊號，而耦合於該內部匯流排。
  19. 如申請專利範圍第16項之半導體裝置，其中， 該計數器具有輸出該計數值之輸出電路， 該計數器控制電路具有於該更新期間中可變更該輸出電路的值之位元控制電路。
TW106143641A 2016-12-27 2017-12-13 半導體裝置 TW201836270A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016253405A JP6742899B2 (ja) 2016-12-27 2016-12-27 半導体装置
JP2016-253405 2016-12-27

Publications (1)

Publication Number Publication Date
TW201836270A true TW201836270A (zh) 2018-10-01

Family

ID=60673540

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143641A TW201836270A (zh) 2016-12-27 2017-12-13 半導體裝置

Country Status (6)

Country Link
US (1) US10671467B2 (zh)
EP (1) EP3343373B1 (zh)
JP (1) JP6742899B2 (zh)
KR (1) KR20180076291A (zh)
CN (1) CN108241547B (zh)
TW (1) TW201836270A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109522148B (zh) * 2018-12-11 2022-03-15 中山芯达电子科技有限公司 一种低功耗看门狗电路
KR20210031317A (ko) * 2019-09-11 2021-03-19 주식회사 엘지화학 워치독 시스템, 워치독 방법, 및 워치독 시스템을 포함하는 배터리 관리 시스템
KR102415309B1 (ko) * 2020-06-16 2022-07-01 에스케이하이닉스 주식회사 인터페이스 장치 및 그 동작 방법
KR102518285B1 (ko) 2021-04-05 2023-04-06 에스케이하이닉스 주식회사 PCIe 인터페이스 및 인터페이스 시스템
IT202200006458A1 (it) * 2022-04-01 2023-10-01 Stmicroelectronics Application Gmbh Sistema di elaborazione, relativo circuito integrato, dispositivo e procedimento
CN117498856B (zh) * 2024-01-03 2024-03-26 苏州萨沙迈半导体有限公司 异构双模冗余定时器、芯片以及车辆

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216711A (ja) * 1991-06-10 1993-08-27 Mitsubishi Electric Corp 自己診断装置
JPH05100889A (ja) * 1991-10-07 1993-04-23 Mitsubishi Electric Corp 自己診断回路
JPH0895830A (ja) * 1994-09-29 1996-04-12 Mitsubishi Electric Corp 電子機器の異常監視装置
JP3616367B2 (ja) * 2001-10-24 2005-02-02 三菱電機株式会社 電子制御装置
JP2003248598A (ja) * 2002-02-22 2003-09-05 Oki Electric Ind Co Ltd マイクロコントローラ及びマイクロコントローラの故障検出方法
JP4431883B2 (ja) 2004-09-08 2010-03-17 横河電機株式会社 伝送器
JP2010087959A (ja) * 2008-10-01 2010-04-15 Renesas Technology Corp 半導体装置
JP5386403B2 (ja) * 2010-02-25 2014-01-15 三菱重工業株式会社 検査装置及び方法並びにプログラム
JP5476238B2 (ja) * 2010-07-12 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5778536B2 (ja) 2011-09-14 2015-09-16 株式会社ケーヒン 電子制御装置及び車両制御システム
JP5739290B2 (ja) * 2011-09-14 2015-06-24 株式会社ケーヒン 電子制御装置
JP5583244B1 (ja) * 2013-06-10 2014-09-03 三菱電機株式会社 集積回路素子を有する電子制御装置及びその集積回路素子の単品検査装置
CN105677497A (zh) * 2015-12-10 2016-06-15 中国航空工业集团公司西安航空计算技术研究所 一种高可用性看门狗电路

Also Published As

Publication number Publication date
US10671467B2 (en) 2020-06-02
JP6742899B2 (ja) 2020-08-19
KR20180076291A (ko) 2018-07-05
US20180181457A1 (en) 2018-06-28
EP3343373A1 (en) 2018-07-04
CN108241547B (zh) 2023-08-29
JP2018107679A (ja) 2018-07-05
CN108241547A (zh) 2018-07-03
EP3343373B1 (en) 2019-11-13

Similar Documents

Publication Publication Date Title
TW201836270A (zh) 半導體裝置
JP5951429B2 (ja) ウォッチドッグ回路、電源ｉｃ、及びウォッチドッグ監視システム
US8937496B1 (en) Clock monitor
JP5722150B2 (ja) マイクロコントローラ
JP5739290B2 (ja) 電子制御装置
EP3198725B1 (en) Programmable ic with safety sub-system
US20060106578A1 (en) Machine management device, communication line diagnosis device and machine management method
US11281618B2 (en) Methods and circuits for deadlock avoidance
JPH052654A (ja) マイクロコンピユータの故障検知方法および回路
US9841795B2 (en) Method for resetting an electronic device having independent device domains
JP2009282828A (ja) マイクロコンピュータ
US8762792B2 (en) Event monitor having switch matrix, separate counter, and compare circuitry
US10318466B2 (en) Method and apparatus for handling outstanding interconnect transactions
US20140289553A1 (en) Integrated circuit
JP2001265667A (ja) 通信バスの異常検出装置とマイクロコンピュータ
EP3945427A1 (en) Deadlock condition avoidance in a data processing system with a shared slave
WO2009127902A1 (en) Microcontroller device, microcontroller debugging device, method of debugging a microcontroller device, microcontroller kit.
US11321163B2 (en) Device and method for monitoring functional safety in integrated circuits (ICS)
JP2019012319A (ja) 半導体装置
JP2001296919A (ja) 故障診断装置
CN116893930A (zh) 处理系统、相关集成电路以及设备和方法
JPS58107932A (ja) 共通バス障害チエツク方式
JP2008107922A (ja) マイコン評価用ボード、及びオンボード書込制御方法
JP2011008720A (ja) 情報処理装置および画像形成装置
JP2001117795A (ja) ワンチップマイクロコンピュータ