JP5386403B2 - 検査装置及び方法並びにプログラム - Google Patents
検査装置及び方法並びにプログラム Download PDFInfo
- Publication number
- JP5386403B2 JP5386403B2 JP2010041076A JP2010041076A JP5386403B2 JP 5386403 B2 JP5386403 B2 JP 5386403B2 JP 2010041076 A JP2010041076 A JP 2010041076A JP 2010041076 A JP2010041076 A JP 2010041076A JP 5386403 B2 JP5386403 B2 JP 5386403B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- period
- watchdog timer
- test
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
本発明は、プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備し、前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とを有し、前記プロセッサは、前記テスト期間において、前記クリア信号を出力せず、前記ウォッチドッグタイマに備えられる前記カウンタのカウント値を前記所定期間満了の直前のカウント値にさせる情報をテスト信号とし、前記ウォッチドッグタイマから前記異常通知を出力させるべく前記ウォッチドッグタイマに前記テスト信号を出力し、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記ウォッチドッグタイマの異常を検出する検査装置を提供する。
また、テスト期間中に、プロセッサから出力されるテスト信号に応じたウォッチドッグタイマからの異常通知が、プロセッサで取得されない場合に、ウォッチドッグタイマの異常として検出される。このように、ウォッチドッグタイマのテスト期間中であっても、ウォッチドッグタイマからプロセッサへの異常通知を検出することによって、ウォッチドッグタイマまたはウォッチドッグタイマとプロセッサとの経路のテストが行え、異常通知を行う経路に異常が生じている場合には、その異常を検出することができる。これにより、より広範囲の故障検知が可能となる。また、異常通知とは、例えば、優先度の高いマスク可能割込み、もしくは、ソフトウェアからマスク不能割り込み(NMI:Non−Maskable Interrupt)を実行する割り込み信号等である。さらに、ウォッチドッグタイマは1つあればよいので、複数のウォッチドッグタイマを用いる場合と比較してコストを低減することができる。
ウォッチドッグタイマは、テスト信号の取得に基づいてカウンタのカウント値を所定期間満了の直前の値とするので、速やかにカウンタが所定期間満了の状態となる。また、テスト期間中はカウンタをリセットするクリア信号が出力されることがないので、確実にカウンタは所定期間満了の状態となる。このように、ウォッチドッグタイマのカウント値がどのタイミングであっても、速やかに所定期間満了の状態に移行させることができるので、ウォッチドッグタイマから異常通知を出力させるまでにかかる時間を低減することができる。
このような構成によれば、ウォッチドッグタイマにおいて、カウンタをリセットさせるクリア信号が、所定期間内にプロセッサから取得されない場合に、ウォッチドッグタイマからプロセッサに対して、プロセッサの異常が通知される。また、プロセッサが通常のプログラム処理を実行させる期間である通常期間と、プロセッサのプログラム処理に支障を来たさない期間であるテスト期間とのうち、テスト期間において、ウォッチドッグタイマの異常が検査される。このように、プロセッサのプログラム処理に支障を来たさないテスト期間中において、プロセッサによるウォッチドッグタイマの異常有無が検査されるので、ウォッチドッグタイマの検査のために、プロセッサにおけるプログラム処理が中断されることがない。また、プロセッサのプログラム処理の中断なくオンラインで検知できることにより、EN50156等の安全関連規格に準拠が必要なアプリケーションにも適用できる。
また、テスト期間中に、プロセッサから出力されるテスト信号に応じたウォッチドッグタイマからの異常通知が、プロセッサで取得されない場合に、ウォッチドッグタイマの異常として検出される。このように、ウォッチドッグタイマのテスト期間中であっても、ウォッチドッグタイマからプロセッサへの異常通知を検出することによって、ウォッチドッグタイマまたはウォッチドッグタイマとプロセッサとの経路のテストが行え、異常通知を行う経路に異常が生じている場合には、その異常を検出することができる。これにより、より広範囲の故障検知が可能となる。また、異常通知とは、例えば、優先度の高いマスク可能割込み、もしくは、ソフトウェアからマスク不能割り込み(NMI:Non−Maskable Interrupt)を実行する割り込み信号等である。さらに、ウォッチドッグタイマは1つあればよいので、複数のウォッチドッグタイマを用いる場合と比較してコストを低減することができる。
ウォッチドッグタイマのカウンタは、所定期間の許容範囲に入る前のカウント値にされた直後に、テスト用のクリア信号を取得することで、所定期間の許容範囲外でクリア信号を取得することとなるので、プロセッサに対して異常通知を出力する。これにより、カウンタの早すぎるリセットタイミングを検出することができる。
スケジューラ手段によって通常期間とテスト期間との切り替えが行われるので、簡便にタイミングの切り替えが行われる。
これにより、テスト信号によってカウント値が調整され、カウンタの計測タイミングにずれが生じる場合であっても、速やかに本来のカウント値に戻すことができ、プロセッサ
からのリセット信号の監視が正確に実施できる。
本発明は、プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査方法であって、前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とが規定されている場合に、前記テスト期間において、前記クリア信号を出力させず、前記ウォッチドッグタイマから前記異常通知を出力させるべく前記ウォッチドッグタイマに前記プロセッサからテスト信号を出力させる過程と、前記ウォッチドッグタイマが前記テスト信号を取得した場合に、前記カウンタのカウント値を前記所定期間満了の直前の値にさせ、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記プロセッサにより前記ウォッチドッグタイマの異常を検出させる過程とを有する検査方法を提供する。
本発明は、プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査プログラムであって、前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とが規定されている場合に、前記テスト期間において、前記クリア信号を出力させず、前記ウォッチドッグタイマから前記異常通知を出力させるべく前記ウォッチドッグタイマに前記プロセッサからテスト信号を出力させる処理と、前記ウォッチドッグタイマが前記テスト信号を取得した場合に、前記カウンタのカウント値を前記所定期間満了の直前の値にさせ、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記プロセッサにより前記ウォッチドッグタイマの異常を検出させる処理とをコンピュータに実行させるための検査プログラムを提供する。
本発明は、プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査方法であって、前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とを有し、前記所定期間の許容範囲が設定されている場合に、前記テスト期間において、前記ウォッチドッグタイマから前記異常通知を出力させるべく、前記プロセッサから前記ウォッチドッグタイマに対し、前記カウンタのカウント値を前記許容範囲に入る前のカウント値にする情報をテスト信号として出力させる過程と、前記テスト信号を出力した直後に、テスト用の前記クリア信号を出力させ、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記ウォッチドッグタイマの異常を検出させる過程とを有する検査方法を提供する。
本発明は、プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査プログラムであって、前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とを有し、前記所定期間の許容範囲が設定されている場合に、前記テスト期間において、前記ウォッチドッグタイマから前記異常通知を出力させるべく、前記プロセッサから前記ウォッチドッグタイマに対し、前記カウンタのカウント値を前記許容範囲に入る前のカウント値にする情報をテスト信号として出力させる処理と、前記テスト信号を出力した直後に、テスト用の前記クリア信号を出力させ、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記ウォッチドッグタイマの異常を検出させる処理とをコンピュータに実行させるための検査プログラムを提供する。
〔第1の実施形態〕
以下、本発明の第1の実施形態について、図1を用いて説明する。
図1は、本実施形態に係る検査装置の概略構成を示したブロック図である。
図1に示すように、本実施形態に係る検査装置10は、コンピュータシステム(計算機システム)であり、CPU(中央演算処理装置)11、RAM(Random Access Memory)等の主記憶装置12、補助記憶装置13、キーボードやマウスなどの入力装置14、及びディスプレイやプリンタなどの出力装置15、外部の機器と通信を行うことにより情報の授受を行う通信装置16などで構成されている。
補助記憶装置13は、コンピュータ読取可能な記録媒体であり、例えば、磁気ディスク、光磁気ディスク、CD−ROM、DVD−ROM、半導体メモリ等である。この補助記憶装置13には、各種プログラム(例えば、検査プログラム)が格納されており、CPU11が補助記憶装置13から主記憶装置12にプログラムを読み出し、実行することにより種々の処理を実現させる。
図2は、検査装置10が備える機能を展開して示した機能ブロック図である。図2に示されるように、検査装置10は、CPU(プロセッサ)11、ウォッチドッグタイマ(以下「WDT」という)20、及びスケジューラ部(スケジューラ手段)21を備えている。
ここで、通常期間は、CPU11に通常のプログラム処理を実行させる期間であり、テスト期間は、CPU11の通常のプログラム処理に支障を来たさない期間であり、検査装置10の各期間の稼働状態を通常モード及びWDTテストモードという。また、プログラム処理に支障を来たさない期間とは、例えば、定周期処理の空き時間(アイドル期間)である。
通常プログラム処理部111は、通常期間において、WDT20に対し、WDT20に備えられるカウンタ201(詳細は後述する)を初期値にさせる信号であるクリア信号を所定間隔で出力する。具体的には、通常期間において、通常プログラム処理部111は、実行中のプログラムが暴走または停止等の異常状態でない場合に、クリア信号を所定間隔で出力する。
一方、割込処理部112が異常時のプログラムを処理する場合、割込処理部112は、異常時のプログラムに基づいて処理を実行する。
通常期間からテスト期間に移行される旨が、スケジューラ部21からCPU11に通知されると、CPU11から割込処理部112に対し、テストモードフラグが有効にされたテストモードの通知情報が通知される(ステップSA1)。テストモードであることが通知された割込処理部112からWDT20に対し、テスト信号が出力され、WDT20にWDTテストが開始される旨が通知される(ステップSA2)。WDT20において、WDTテストの開始が検出されると、カウンタ201がカウントアップされ、WDT20のタイムアウトが発生しているか否かが判定される(ステップSA3)。
なお、ステップSA5において、テストモードか否かが判定され、テストモードでないと判定された場合には、CPU11が自身の異常を検出し、CPU11単体で終了され、本処理を終了する(ステップSA11)。
次に、本発明の第2の実施形態に係る検査装置について、図2および図5を用いて説明する。本実施形態の検査装置が第1の実施形態と異なる点は、所定期間の許容範囲を予め設定している場合に、CPU11から、WDT20のカウント値を許容範囲に入る前の値にするテスト信号を出力する点である。以下、本実施形態の検査装置について、第1の実施形態と共通する点については説明を省略し、異なる点について主に説明する。
時刻t1において、WDT20は、テスト信号とテストクリア信号とを受信すると、テスト期間において、テスト信号に基づいてカウンタ201のカウント値を許容範囲より前のカウント値(例えば、カウント値10)に設定する。また、WDT20は、その直後にテストクリア信号を取得すると、許容範囲外でクリア信号を取得したことを検出し、CPU11に異常通知を出力する。換言すると、WDT20は、CPU11からのクリア信号の出力タイミングが早すぎることを検出し、CPU11に異常通知を出力する。
このように、CPU11は、許容範囲より前のカウント値を設定させるテスト信号を出力し、その直後にカウンタ201のクリア信号(テストクリア信号)を出力し、WDT20からの異常通知の有無を検出することによって、早すぎるリセットタイミングを検出できるか否かのWDTテストを実施することができる。
また、本実施形態においては、CPU11からWDT20に対し、所定範囲より前のカウント値を含む情報をテスト信号としていたが、これに代えて、CPU11からカウンタ201のカウント値を初期値(例えば、0)に設定する信号をテスト信号として、早すぎるリセットタイミングを検出することとしてもよい。
次に、本発明の第3の実施形態に係る検査装置について、図6を用いて説明する。本実施形態の検査装置が第1の実施形態、第2の実施形態と異なる点は、WDT20が複数のカウンタを備えている点である。以下、本実施形態の検査装置について、第1、第2の実施形態と共通する点については説明を省略し、異なる点について主に説明する。
WDT20は、複数のカウンタを具備しており、一方のカウンタがテスト信号に基づいてカウント値が調整された場合であっても、他方のカウンタはカウント値を調整せず、テスト期間から通常期間に移行する場合に、一方のカウンタのカウント値を他方のカウンタのカウント値に一致させる。
このように、カウンタCaがカウントアップされてカウント値が制御されたことによってカウンタの計測タイミングにずれが生じても、WDTテストモードから通常モードに移行する場合に修正されるので、テスト期間から通常期間に復帰した場合であっても、CPU11からのリセット信号の監視が正確に実施できる。
11 CPU
20 WDT
21 スケジューラ部
201 カウンタ
Claims (11)
- プロセッサと、
前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備し、
前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とを有し、
前記プロセッサは、
前記テスト期間において、前記クリア信号を出力せず、前記ウォッチドッグタイマに備えられる前記カウンタのカウント値を前記所定期間満了の直前のカウント値にさせる情報をテスト信号とし、前記ウォッチドッグタイマから前記異常通知を出力させるべく前記ウォッチドッグタイマに前記テスト信号を出力し、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記ウォッチドッグタイマの異常を検出する検査装置。 - プロセッサと、
前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備し、
前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とを有し、
前記プロセッサは、
前記テスト期間において、前記クリア信号を出力せず、前記ウォッチドッグタイマから前記異常通知を出力させるべく前記ウォッチドッグタイマにテスト信号を出力し、
前記ウォッチドッグタイマは、
前記テスト信号を取得した場合に、前記カウンタのカウント値を前記所定期間満了の直前の値にし、
前記プロセッサは、
前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記ウォッチドッグタイマの異常を検出する検査装置。 - プロセッサと、
前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備し、
前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とを有し、
前記所定期間の許容範囲が設定されている場合に、
前記プロセッサは、
前記テスト期間において、前記ウォッチドッグタイマから前記異常通知を出力させるべく、前記ウォッチドッグタイマに対し、前記カウンタのカウント値を前記許容範囲に入る前のカウント値にする情報をテスト信号として出力した直後に、テスト用の前記クリア信号を出力し、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記ウォッチドッグタイマの異常を検出する検査装置。 - 前記通常期間と前記テスト期間との期間が規定され、各前記期間のタイミングを切り替えるスケジューラ手段を具備する請求項1から請求項3のいずれかに記載の検査装置。
- 前記ウォッチドッグタイマは、複数の前記カウンタを具備し、
一方の前記カウンタのカウント値が前記テスト信号に基づいて調整された場合であっても、他方の前記カウンタのカウント値を調整せず、前記テスト期間から前記通常期間に移行する場合に、一方の前記カウンタのカウント値を他方の前記カウンタのカウント値に一致させる請求項1から請求項4のいずれかに記載の検査装置。 - プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査方法であって、
前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とが規定されている場合に、
前記テスト期間において、前記クリア信号を出力させず、前記ウォッチドッグタイマに備えられる前記カウンタのカウント値を前記所定期間満了の直前のカウント値にさせる情報をテスト信号とし、前記ウォッチドッグタイマから前記異常通知を出力させるべく、前記プロセッサから前記ウォッチドッグタイマに前記テスト信号を出力する過程と、
前記テスト信号に応じた前記ウォッチドッグタイマからの前記異常通知が、前記プロセッサに取得されない場合に、前記プロセッサにおいて前記ウォッチドッグタイマの異常を検出する過程と
を有する検査方法。 - プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査プログラムであって、
前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とが規定されている場合に、
前記テスト期間において、前記クリア信号を出力させず、前記ウォッチドッグタイマに備えられる前記カウンタのカウント値を前記所定期間満了の直前のカウント値にさせる情報をテスト信号とし、前記ウォッチドッグタイマから前記異常通知を出力させるべく、前記プロセッサから前記ウォッチドッグタイマに前記テスト信号を出力させる処理と、
前記テスト信号に応じた前記ウォッチドッグタイマからの前記異常通知が、前記プロセッサに取得されない場合に、前記プロセッサにおいて前記ウォッチドッグタイマの異常を検出させる処理と
をコンピュータに実行させるための検査プログラム。 - プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査方法であって、
前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とが規定されている場合に、
前記テスト期間において、前記クリア信号を出力させず、前記ウォッチドッグタイマから前記異常通知を出力させるべく前記ウォッチドッグタイマに前記プロセッサからテスト信号を出力させる過程と、
前記ウォッチドッグタイマが前記テスト信号を取得した場合に、前記カウンタのカウント値を前記所定期間満了の直前の値にさせ、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記プロセッサにより前記ウォッチドッグタイマの異常を検出させる過程とを有する検査方法。 - プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査プログラムであって、
前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とが規定されている場合に、
前記テスト期間において、前記クリア信号を出力させず、前記ウォッチドッグタイマから前記異常通知を出力させるべく前記ウォッチドッグタイマに前記プロセッサからテスト信号を出力させる処理と、
前記ウォッチドッグタイマが前記テスト信号を取得した場合に、前記カウンタのカウント値を前記所定期間満了の直前の値にさせ、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記プロセッサにより前記ウォッチドッグタイマの異常を検出させる処理とをコンピュータに実行させるための検査プログラム。 - プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査方法であって、
前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とを有し、前記所定期間の許容範囲が設定されている場合に、
前記テスト期間において、前記ウォッチドッグタイマから前記異常通知を出力させるべく、前記プロセッサから前記ウォッチドッグタイマに対し、前記カウンタのカウント値を前記許容範囲に入る前のカウント値にする情報をテスト信号として出力させる過程と、
前記テスト信号を出力した直後に、テスト用の前記クリア信号を出力させ、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記ウォッチドッグタイマの異常を検出させる過程とを有する検査方法。 - プロセッサと、前記プロセッサから、カウンタをリセットさせるクリア信号を所定期間内に取得しない場合に、前記プロセッサに対して、前記プロセッサの異常を通知する異常通知を出力するウォッチドッグタイマと、を具備する検査装置の検査プログラムであって、
前記プロセッサに通常のプログラム処理を実行させる期間である通常期間と、前記プロセッサの前記プログラム処理に支障を来たさない期間であるテスト期間とを有し、前記所定期間の許容範囲が設定されている場合に、
前記テスト期間において、前記ウォッチドッグタイマから前記異常通知を出力させるべく、前記プロセッサから前記ウォッチドッグタイマに対し、前記カウンタのカウント値を前記許容範囲に入る前のカウント値にする情報をテスト信号として出力させる処理と、
前記テスト信号を出力した直後に、テスト用の前記クリア信号を出力させ、前記ウォッチドッグタイマから前記異常通知が取得できない場合に、前記ウォッチドッグタイマの異常を検出させる処理とをコンピュータに実行させるための検査プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010041076A JP5386403B2 (ja) | 2010-02-25 | 2010-02-25 | 検査装置及び方法並びにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010041076A JP5386403B2 (ja) | 2010-02-25 | 2010-02-25 | 検査装置及び方法並びにプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011175607A JP2011175607A (ja) | 2011-09-08 |
JP5386403B2 true JP5386403B2 (ja) | 2014-01-15 |
Family
ID=44688383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010041076A Active JP5386403B2 (ja) | 2010-02-25 | 2010-02-25 | 検査装置及び方法並びにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5386403B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5765130B2 (ja) | 2011-08-11 | 2015-08-19 | ソニー株式会社 | 情報処理装置、および情報処理方法、並びにプログラム |
JP6742899B2 (ja) * | 2016-12-27 | 2020-08-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04283840A (ja) * | 1991-03-12 | 1992-10-08 | Oki Electric Ind Co Ltd | 情報処理装置の診断方法 |
JPH05100889A (ja) * | 1991-10-07 | 1993-04-23 | Mitsubishi Electric Corp | 自己診断回路 |
JPH0744417A (ja) * | 1993-07-27 | 1995-02-14 | Oki Micro Design Miyazaki:Kk | マイクロコンピュータのテスト回路 |
-
2010
- 2010-02-25 JP JP2010041076A patent/JP5386403B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011175607A (ja) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5476238B2 (ja) | 半導体装置 | |
US20100306602A1 (en) | Semiconductor device and abnormality detecting method | |
CN101894083A (zh) | 中断处理设备以及方法 | |
JP5386403B2 (ja) | 検査装置及び方法並びにプログラム | |
JP2010009258A (ja) | ソフトウエアの異常検出装置 | |
JP2008225807A (ja) | 制御装置およびそのプログラム暴走監視方法 | |
JP2006227962A (ja) | アプリケーションタスク監視システムおよび方法 | |
JP5700532B2 (ja) | インタフェース障害処理方式、情報処理装置及びインタフェース障害処理方法 | |
JP5987723B2 (ja) | 通信用スレーブ | |
JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
JP2009003711A (ja) | マイクロコンピュータの停止検出装置 | |
JP2015114675A (ja) | アプリケーションソフトウェア加速試験装置および試験方法 | |
JP5375756B2 (ja) | 時間監視装置及び方法 | |
JP6475056B2 (ja) | インタフェース障害検出装置、インタフェース障害検出システム、インタフェース障害検出方法、及びインタフェース障害検出プログラム | |
JP6430994B2 (ja) | メモリモジュール制御装置、メモリモジュール制御方法及びプログラム | |
JP2008217419A (ja) | 割り込みレベルを自動変更する割り込みコントローラ | |
JP2016091278A (ja) | Icチップ | |
JP5768434B2 (ja) | 相互監視システム | |
JPS632922Y2 (ja) | ||
JP5906807B2 (ja) | 演算処理装置及びストール監視方法 | |
JP5564804B2 (ja) | 疑似障害発生装置 | |
JP5288331B2 (ja) | I/o命令障害回復回路、i/o命令障害回復方法及びi/o命令障害回復プログラム | |
JP2018045419A (ja) | デバッグシステム、マイクロコンピュータ及びその方法 | |
JP2011198032A (ja) | 情報処理装置 | |
JP2009070046A (ja) | 半導体集積回路及び検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5386403 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |