JP6430994B2 - メモリモジュール制御装置、メモリモジュール制御方法及びプログラム - Google Patents

Description

本発明は、メモリモジュールを監視し制御するメモリモジュール制御装置、メモリモジュール制御方法、及びそのためのプログラムに関する。

メモリモジュールにおいて、メモリモジュールの致命的な障害を未然に防止するメモリモジュール制御装置が知られている。このメモリモジュール制御装置は、訂正可能な障害の発生回数に基づき処置を実施する。

メモリモジュール制御装置の一例が特許文献１に記載されている。特許文献１に記載されたメモリ試験装置は、訂正可能な障害が発生したページ単位のメモリエリアの障害発生回数が閾値を超えた場合、当該メモリエリアのページを閉塞（ページ閉塞）する。また、訂正可能な障害が発生したメモリエリアに対しメモリ試験を実施し、メモリ試験の結果、故障を検知しなかったメモリエリアを、情報処理装置の再立ち上げ後においてページ閉塞の状態から解放する。

特開２０１３−０２５４５２号公報

しかしながら、上述した特許文献１に記載された技術は、単一のメモリエリアの障害発生回数が閾値を超えた場合、ページ閉塞する。一方、メモリモジュール上の単一のメモリエリアの訂正可能な障害に留まっている場合、同時に複数の障害が発生しないため、当該メモリモジュールは、訂正不可能な障害に発展する可能性が低い。したがって、特許文献１に記載された技術は、閉塞する必要のないメモリ領域をページ閉塞するという問題点がある。

また、上述した特許文献１に記載された技術は、メモリ試験の結果、故障を検知しなければ当該メモリエリアは、ページ閉塞の状態から解放される。しかし、メモリエリアに発生した障害が間欠障害の場合、もしくは特定のパターンで書き込んだ場合のみ発生する障害の場合、特許文献１に記載された技術は、メモリ試験を実施しても故障を確実に検知することはできない。したがって、特許文献１に記載された技術は、メモリ試験で検知できなかった故障を含むメモリエリアをページ閉塞から開放し、その結果、メモリエラーに起因する訂正不可能な障害に発展する可能性がある。また、特許文献１に記載された技術は、有効を示す登録レコードに該当するメモリエリア全てに対して、全てのパターンのメモリ試験を網羅的に実行した場合、メモリ試験実行時間が膨大になる可能性があり、現実的ではない。特許文献１に記載された技術は、メモリ試験実行時間の短縮のため、有効を示す登録レコードに該当するメモリエリア全てに対して、特定のパターンのみのメモリ試験を実施した場合、故障を検知できない可能性が大きくなる。

本発明の目的の一例は、上述した問題点を解決できるメモリモジュール制御装置、メモリモジュール制御方法およびプログラムを提供することにある。具体的には、本発明の目的の一例は、メモリモジュールの致命的な障害を未然に防止できるメモリモジュール制御装置、メモリモジュール制御方法およびプログラムを提供することにある。

本発明の一形態における第１のメモリモジュール制御装置は、少なくとも１つのメモリモジュールを含む記憶装置のメモリモジュールで発生した訂正可能な障害を検出する障害検出部と、訂正可能な障害が発生したメモリモジュールのメモリチップ単位の領域であるメモリ領域を特定する障害箇所特定部と、メモリモジュールでの特定されたメモリ領域を含む複数のメモリ領域において訂正可能な障害が発生した場合、メモリモジュールに対して処置を実施する制御部とを備える。

本発明の一形態における第１のメモリモジュール制御方法は、少なくとも１つのメモリモジュールを含む記憶装置のメモリモジュールで発生した訂正可能な障害を検出した場合、訂正可能な障害が発生したメモリモジュールのメモリチップ単位の領域であるメモリ領域を特定し、メモリモジュールでの特定されたメモリ領域を含む複数のメモリ領域において訂正可能な障害が発生した場合、メモリモジュールに対して処置を実施する。

本発明の一形態における第１のプログラムは、コンピュータに、少なくとも１つのメモリモジュールを含む記憶装置のメモリモジュール上で発生した訂正可能な障害を検出した場合、訂正可能な障害が発生したメモリモジュール上のメモリチップ単位の領域であるメモリ領域を特定し、メモリモジュールでの特定されたメモリ領域を含む複数のメモリ領域において訂正可能な障害が発生した場合、メモリモジュールに対して処置を実施する処理を実行させる。

本発明によれば、メモリモジュールの致命的な障害を未然に防止できるという効果が得られる。

図１は、本発明の第１の実施の形態におけるメモリモジュール制御装置１００の構成を示すブロック図である。 図２は、本実施の形態に係る障害箇所特定部１２０が記録する情報の一例を示す図である。 図３は、本実施の形態に係る障害箇所特定部１２０が記録する情報の別の一例を示す図である。 図４は、本発明の第１の実施の形態におけるメモリモジュール制御装置１００をコンピュータ装置で実現した場合のハードウェア構成例を示す図である。 図５は、第１の実施の形態におけるメモリモジュール制御装置１００での訂正可能な障害の発生に基づく処置の動作の概要を示すフローチャートである。 図６は、本発明の第２の実施の形態におけるメモリモジュール制御装置の構成の一例を示すブロック図である。

次に、本発明の実施形態について図面を参照して詳細に説明する。

［第１の実施の形態］
図１は、本発明の第１の実施の形態におけるメモリモジュール制御装置を含む情報処理装置１０００の構成の一例を示すブロック図である。図１を参照すると、情報処理装置１０００のメモリモジュール制御装置１００は、障害検出部１１０と障害箇所特定部１２０と制御部１３０と、を備える。メモリモジュール制御装置１００は、１つないし複数のメモリモジュールと接続するが、メモリモジュール制御装置１００の構成要素の一部ないし全部がメモリモジュールの一部であってもよい。たとえば、メモリモジュールと障害検出部１１０と制御部１３０が、１つのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）ボード上にあってもよい。図１の情報記憶装置１０００において、メモリモジュール制御装置１００は、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０１〜２０８を実装するメモリモジュール２００と、ＳＤＲＡＭ２１１〜２１８を実装するメモリモジュール２１０と、接続する。メモリモジュール２００と、メモリモジュール２１０は、記憶装置を構成する。

次に、第１の実施の形態におけるメモリモジュール制御装置１００の構成について説明する。

障害検出部１１０は、メモリモジュール制御装置１００が接続するメモリモジュールで発生した訂正可能な障害を検出し、障害箇所特定部１２０に、例えば、訂正可能な障害を検出したことを表す通知情報を通知する。その通知情報には、訂正可能な障害を発生したメモリチップ（ＳＤＲＡＭ）の情報が含まれていてもよい。

障害箇所特定部１２０は、障害検出部１１０から訂正可能な障害の検出の通知を受信した場合、訂正可能な障害が発生したメモリ領域を特定し、図示しない記憶部にそのメモリ領域を特定する情報を記録するとともに、制御部１３０に、その情報を通知する。このときのメモリ領域とは、メモリモジュール上に実装された物理的なメモリチップ単位、たとえばＳＤＲＡＭとする。すなわち、図示しない記憶部に記録するメモリ領域を特定する情報とは、メモリモジュール上に実装されたメモリチップのＩＤ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）情報であってもよい。

図２は、本実施の形態に係る障害箇所特定部１２０が図示しない記憶部に記録する情報の一例を示す図である。図２を参照すると、障害箇所特定部１２０は、訂正可能な障害が発生したメモリ領域と、当該メモリ領域が実装されているメモリモジュールの２つの情報を記録する。これらの情報の他に、障害箇所特定部１２０は、当該メモリ領域において発生した訂正可能な障害の発生回数を記録してもよい。また、情報の形式は、図２の形式に限らない。

図３は、本実施の形態に係る障害箇所特定部１２０が図示しない記憶部に記録する情報の別の一例を示す図である。図３に示すように、障害箇所特定部１２０が記録する情報の形式は、全てのメモリモジュールのＳＤＲＡＭの訂正可能な障害の発生回数が記録される形式でもよい。図示しない記憶部は、後述される図４における主記憶装置１４または二次記憶装置１５であってもよい。

制御部１３０は、記憶装置を構成するメモリモジュール２００、２１０の一方のメモリモジュール上の複数のメモリ領域において訂正可能な障害が発生した場合、当該メモリモジュール（以降、同一メモリモジュールとも言う）に対して処置を実施する。具体的に、障害箇所特定部１２０から訂正可能な障害が発生したメモリ領域を特定したことの通知（訂正可能な障害が発生したメモリ領域を特定する情報を含む）を受信した場合、制御部１３０は、図示しない記憶部に記録された、訂正可能な障害を検出したメモリ領域の情報（たとえば図２または図３に示す情報）を参照する。参照した結果、制御部１３０は、当該メモリ領域以外に同一メモリモジュールにおいて訂正可能な障害を検出したメモリ領域の情報が記録されていたと判断した場合、当該メモリモジュールに対して処置を実施する。処置とは、たとえば制御部１３０が当該メモリモジュールを使用しないよう稼動から切り離す（あるいは当該メモリモジュールをイネーブルしない）処置である。また、制御部１３０は、使用者に当該メモリモジュールの交換要求の通知を図示しない出力部（後述される図４における出力装置１２）に出力する処置を行ってもよい。

ここで、図２に示す状態のメモリモジュール２００、２１０のどちらかにおいて訂正可能な障害が発生した場合を検討する。

１つ目のケースとして、障害箇所特定部１２０は、メモリモジュール２００のＳＤＲＡＭ、たとえばＳＤＲＡＭ２０１のメモリ領域上で訂正可能な障害が発生したと特定したとする。この場合、まず、障害箇所特定部１２０は、図示しない記憶部にメモリモジュール２００のＳＤＲＡＭ２０１で訂正可能な障害が発生した旨の情報を記録するとともに、制御部１３０に、訂正可能な障害が発生したメモリ領域を特定したことを通知する。次に、制御部１３０は、図示しない記憶部に記録された、訂正可能な障害を検出したメモリ領域の情報を参照する。この結果、制御部１３０は、訂正可能な障害が発生したメモリモジュール２００には他に訂正可能な障害が発生したメモリ領域がないことを確認する。したがって、制御部１３０は、訂正可能な障害が発生したメモリモジュール２００に対して処置はせずに処理を続行する。

２つ目のケースとして、障害箇所特定部１２０は、メモリモジュール２１０のＳＤＲＡＭ２１８のメモリ領域上で訂正可能な障害が発生したと特定したとする。この場合、まず、障害箇所特定部１２０は、図示しない記憶部にメモリモジュール２１０のＳＤＲＡＭ２１８で訂正可能な障害が発生した旨の情報を記録するとともに、制御部１３０に、訂正可能な障害が発生したメモリ領域を特定したことを通知する。メモリモジュール２１０のＳＤＲＡＭ２１８で訂正可能な障害が発生した旨の情報は既に記録済みである場合、障害箇所特定部１２０は、記録を上書きしてもよいし、記録をスキップしてもよい。もし障害発生回数を記録している場合、障害箇所特定部１２０は、発生回数を更新する。次に、制御部１３０は、図示しない記憶部に記録された、訂正可能な障害を検出したメモリ領域の情報を参照する。この結果、制御部１３０は、訂正可能な障害が発生したメモリモジュール２１０には他に訂正可能な障害が発生したメモリ領域がないことを確認する。したがって、制御部１３０は、訂正可能な障害が発生したメモリモジュール２１０に対して処置はせずに処理を続行する。

３つ目のケースとして、障害箇所特定部１２０は、メモリモジュール２１０のＳＤＲＡＭ２１８以外のＳＤＲＡＭ、たとえばＳＤＲＡＭ２１１のメモリ領域上で訂正可能な障害が発生したと特定したとする。この場合、まず、障害箇所特定部１２０は、図示しない記憶部にメモリモジュール２１０のＳＤＲＡＭ２１１で訂正可能な障害が発生した旨の情報を記録するとともに、制御部１３０に通知する。次に、制御部１３０は、図示しない記憶部に記録された、訂正可能な障害を検出したメモリ領域の情報を参照する。この結果、制御部１３０は、訂正可能な障害が発生したメモリモジュール２１０には、訂正可能な障害が発生したＳＤＲＡＭ２１１以外に既にＳＤＲＡＭ２１８で訂正可能な障害が発生していることを確認する。したがって、制御部１３０は、訂正可能な障害が発生したメモリモジュール２１０に対して前述した処置を実施する。

図４は、本発明の第１の実施の形態におけるメモリモジュール制御装置１００をコンピュータ装置で実現した場合のハードウェア構成例を示す図である。図４に示されるように、メモリモジュール制御装置１００は、それぞれ通信インタフェース１０、ＣＰＵ１１、出力装置１２、入力装置１３、主記憶装置１４、および二次記憶装置１５を含む。

通信インタフェース１０は、処理装置および周辺端末との通信のための入出力インタフェースを構成する。また通信インタフェース１０は、メモリモジュール制御装置１００に接続する図示しないネットワークとの接続制御のためのインタフェースも含む。

ＣＰＵ１１は、オペレーティングシステムを動作させて本発明の第１の実施の形態に係るメモリモジュール制御装置１００の全体を制御する。また、ＣＰＵ１１は、例えば二次記憶装置１５から主記憶装置１４にプログラムまたはデータを読み出す。具体的には、メモリモジュール制御装置１００のＣＰＵ１１は、第１の実施の形態における障害検出部１１０と障害箇所特定部１２０と制御部１３０として動作し、それぞれプログラム制御に基づいて各種の処理を実行する。また、メモリモジュール制御装置１００のＣＰＵ１１は、１つに限らず２つ以上備えていてもよい。

出力装置１２は、例えばディスプレイ、表示器で実現され、出力を確認するために用いられる。

入力装置１３は、例えばマウスやキーボード、内蔵のキーボタン等で実現され、入力操作に用いられる。入力装置１３は、マウスやキーボード、内蔵のキーボタンに限らず、例えばタッチパネルでもよい。

主記憶装置１４は、ＣＰＵ１１の制御に基づく作業用メモリである。

二次記憶装置１５は、例えば光ディスク、フレキシブルディスク、磁気光ディスク、外付けハードディスク、または半導体メモリ等であって、コンピュータプログラムをコンピュータ読み取り可能に記録する。二次記憶装置１５は、メモリモジュール制御装置１００が実行するためのコンピュータプログラムを一時的に記憶するまたは非一時的に記憶する。したがって、ＣＰＵ１１は、二次記憶装置１５に記録されているコンピュータプログラムを読み込み、そのプログラムにしたがって、障害検出部１１０と障害箇所特定部１２０と制御部１３０として動作してもよい。また、コンピュータプログラムは、通信網に接続されている図示しない外部コンピュータからダウンロードされてもよい。

なお、第１の実施の形態の説明において利用されるブロック図（図１）には、機能単位のブロックが示されている。これらの機能ブロックは、図４に示すコンピュータ装置に限らず、各部がハードウェア回路によって実現されてもよい。ただし、メモリモジュール制御装置１００が備える各部の実現手段は特に限定されない。すなわち、メモリモジュール制御装置１００は、物理的に結合した１つの装置により実現されてもよいし、物理的に分離した２つ以上の装置を有線または無線で接続し、これら複数の装置により実現されてもよい。

以上のように構成されたメモリモジュール制御装置１００の動作について、図５のフローチャートを参照して説明する。

図５は、第１の実施の形態におけるメモリモジュール制御装置１００での訂正可能な障害の発生に基づく処置の動作の概要を示すフローチャートである。尚、このフローチャートによる処理は、前述したＣＰＵによるプログラム制御に基づいて、実行されても良い。

図５に示すように、まず、メモリモジュール制御装置１００が接続するメモリモジュール上で発生した訂正可能な障害を検出した場合（ステップＳ１０１でＹＥＳ）、障害検出部１１０は、障害箇所特定部１２０にその検出を通知する（ステップＳ１０２）。

次に、障害箇所特定部１２０は、訂正可能な障害が発生したメモリ領域を特定し、図示しない記憶部に当該メモリ領域を特定する情報を記録する（ステップＳ１０３）。また、障害箇所特定部１２０は、制御部１３０に訂正可能な障害が発生したメモリ領域を特定したことを通知する（ステップＳ１０４）。

次に、制御部１３０は、図示しない記憶部に記録された、訂正可能な障害を検出したメモリ領域の情報を参照し、当該メモリ領域以外に同一メモリモジュールにおいて訂正可能な障害を検出したメモリ領域の情報が記録されているか否か確認する（ステップＳ１０５）。もし、記録されていない場合（ステップＳ１０５でＮＯ）、制御部１３０は、本動作を終了する。もし、記録されている場合（ステップＳ１０５でＹＥＳ）、制御部１３０は、当該メモリモジュールに対して処置を実施する（ステップＳ１０６）。

以上で、メモリモジュール制御装置１００は、訂正可能な障害の発生に基づく処置の動作を終了する。メモリモジュール制御装置１００は、本動作を所定の周期で定期的に実施する。また、障害検出部１１０が訂正可能な障害を検出したことをトリガにしてステップＳ１０２以降を実施する動作としてもよい。

次に、本発明の第１の実施の形態の効果について説明する。

上述した本実施形態におけるメモリモジュール制御装置１００は、メモリモジュールの致命的な障害を未然に防止できる。

その理由は、以下のような構成を含むからである。即ち、第１に障害検出部は、メモリモジュール上で発生した訂正可能な障害を検出する。第２に、障害箇所特定部は、訂正可能な障害が発生したメモリモジュール上のメモリチップ単位の領域であるメモリ領域を特定する。第３に、制御部は、同一のメモリモジュール上の複数のメモリ領域において訂正可能な障害が発生した場合、メモリモジュールに対して処置を実施する。これにより、制御部１３０は、メモリモジュール上の単一のメモリエリアの訂正可能な障害に留まっている場合は処置しないことを可能にする。また、制御部１３０は、同一のメモリモジュール上の複数のメモリ領域において訂正可能な障害が発生した場合、メモリ空間に組み込まないよう処置することを可能にする。したがって、メモリモジュールの致命的な障害を未然に防止できるという効果が得られる。

［第２の実施の形態］
図６は、本発明の第２の実施の形態におけるメモリモジュール制御装置の構成の一例を示すブロック図である。図６を参照すると、メモリモジュール制御装置５００は、障害検出部５１０と、障害箇所特定部５２０と、制御部５３０と、を備える。本実施の形態は、第一の実施の形態におけるメモリモジュール制御装置１００の基本的な構成に相当する。障害検出部５１０と、障害箇所特定部５２０と、制御部５３０のそれぞれの一例が、第１の実施の形態における障害検出部１１０と、障害箇所特定部１２０と、制御部１３０である。

障害検出部５１０は、少なくとも１つのメモリモジュールを含む記憶装置のメモリモジュールで発生した訂正可能な障害を検出する。障害箇所特定部５２０は、訂正可能な障害が発生したメモリモジュールのメモリチップ単位の領域であるメモリ領域を特定する。制御部５３０は、メモリモジュールでの特定されたメモリ領域を含む複数のメモリ領域において訂正可能な障害が発生した場合、特定されたメモリ領域のメモリチップを含むメモリモジュールに対して処置を実施する。

障害箇所特定部５２０は、メモリモジュールにおいて訂正可能な障害が発生した複数のメモリ領域を特定した場合、制御部５３０は、メモリモジュールを使用しないよう処置を実施してもよい。

次に、本発明の第２の実施の形態の効果について説明する。

上述した本実施形態におけるメモリモジュール制御装置５００は、メモリモジュールの致命的な障害を未然に防止できる。

その理由は、制御部５３０は、メモリモジュールでの特定されたメモリ領域を含む複数のメモリ領域において訂正可能な障害が発生した場合、特定されたメモリ領域のメモリチップを含むメモリモジュールに対して処置を実施するからである。そのため、制御部５３０は、メモリモジュールの単一のメモリエリアの訂正可能な障害に留まっている場合は処置しないことを可能にする。また、制御部１３０は、同一のメモリモジュール上の複数のメモリ領域において訂正可能な障害が発生した場合、メモリ空間に組み込まないよう処置することを可能にする。したがって、メモリモジュールの致命的な障害を未然に防止できるという効果が得られる。

以上説明した、本発明の各実施形態における各構成要素は、その機能をハードウェア的に実現することはもちろん、プログラム制御に基づくコンピュータ装置、ファームウェアで実現することができる。プログラムは、磁気ディスクや半導体メモリなどのコンピュータ可読記録媒体に記録されて提供され、コンピュータの立ち上げ時などにコンピュータに読み取られる。この読み取られたプログラムは、そのコンピュータの動作を制御することにより、そのコンピュータを前述した各実施の形態における構成要素として機能させる。

以上、各実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しえる様々な変更をすることができる。

たとえば、以上の各実施形態で説明した各構成要素は、必ずしも個々に独立した存在である必要はない。例えば、各構成要素は、複数の構成要素が１個のモジュールとして実現されたり、一つの構成要素が複数のモジュールで実現されたりしてもよい。また、各構成要素は、ある構成要素が他の構成要素の一部であったり、ある構成要素の一部と他の構成要素の一部とが重複していたり、といったような構成であってもよい。

また、以上説明した各実施形態では、複数の動作をフローチャートの形式で順番に記載してあるが、その記載の順番は複数の動作を実行する順番を限定するものではない。このため、各実施形態を実施するときには、その複数の動作の順番は内容的に支障しない範囲で変更することができる。

さらに、以上説明した各実施形態では、複数の動作は個々に相違するタイミングで実行されることに限定されない。例えば、ある動作の実行中に他の動作が発生したり、ある動作と他の動作との実行タイミングが部分的に乃至全部において重複していたりしていてもよい。

さらに、以上説明した各実施形態では、ある動作が他の動作の契機になるように記載しているが、その記載はある動作と他の動作の全ての関係を限定するものではない。このため、各実施形態を実施するときには、その複数の動作の関係は内容的に支障のない範囲で変更することができる。また各構成要素の各動作の具体的な記載は、各構成要素の各動作を限定するものではない。このため、各構成要素の具体的な各動作は、各実施形態を実施する上で機能的、性能的、その他の特性に対して支障をきたさない範囲内で変更されて良い。

１０ 通信インタフェース
１１ ＣＰＵ
１２ 出力装置
１３ 入力装置
１４ 主記憶装置
１５ 二次記憶装置
１００、５００ メモリモジュール制御装置
１１０、５１０ 障害検出部
１２０、５２０ 障害箇所特定部
１３０、５３０ 制御部
２００、２１０ メモリモジュール
２０１、２０２、２０３、２０４、２０５、２０６、２０７、２０８、２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８ ＳＤＲＡＭ

Claims (7)

1. 複数のメモリチップで構成されているメモリモジュールを複数含む記憶装置の前記メモリモジュールで発生した訂正可能な障害を検出する障害検出部と、
   前記訂正可能な障害が発生した前記メモリモジュールのメモリチップ単位の領域であるメモリ領域を特定する障害箇所特定部と、
   前記障害箇所特定部で特定された前記メモリ領域を記録する記憶部と、
   前記記憶部を参照して、前記メモリモジュールに対して処置を実施する制御部と
   を備え、
   前記制御部は、前記メモリモジュールの１つにおいて、前記特定された前記メモリ領域が複数ある場合、当該メモリモジュールを使用しないよう処置を実施するメモリモジュール制御装置。
2. 前記制御部は、前記メモリモジュールの１つにおいて訂正可能な障害が発生した場合、当該メモリモジュールの交換要求の通知を出力する請求項１に記載のメモリモジュール制御装置。
3. 請求項１または２に記載のメモリモジュール制御装置と、前記メモリモジュール制御装置が制御する記憶装置とを含む情報制御装置。
4. メモリモジュールを複数含む記憶装置の前記メモリモジュールで発生した訂正可能な障害を検出した場合、前記訂正可能な障害が発生した前記メモリモジュールのメモリチップ単位の領域であるメモリ領域を特定して記録し、
   前記メモリモジュールの１つにおいて、前記特定された前記メモリ領域が複数ある場合、当該メモリモジュールに対して使用しないよう処置を実施する
   メモリモジュール制御方法。
5. 前記メモリモジュールの１つにおいて訂正可能な障害が発生した場合、当該メモリモジュールの交換要求の通知を出力する請求項４に記載のメモリモジュール制御方法。
6. メモリモジュールを複数含む記憶装置の前記メモリモジュール上で発生した訂正可能な障害を検出した場合、前記訂正可能な障害が発生した前記メモリモジュール上のメモリチップ単位の領域であるメモリ領域を特定して記録し、
   前記メモリモジュールの１つにおいて、前記特定された前記メモリ領域が複数ある場合、当該メモリモジュールに対して使用しないよう処置を実施する処理
   をコンピュータに実行させるプログラム。
7. 前記メモリモジュールの１つにおいて訂正可能な障害が発生した場合、当該メモリモジュールの交換要求の通知を出力する処理
   をコンピュータに実行させる請求項６に記載のプログラム。

Images