JP2015114675A - アプリケーションソフトウェア加速試験装置および試験方法 - Google Patents

アプリケーションソフトウェア加速試験装置および試験方法 Download PDF

Info

Publication number
JP2015114675A
JP2015114675A JP2013253755A JP2013253755A JP2015114675A JP 2015114675 A JP2015114675 A JP 2015114675A JP 2013253755 A JP2013253755 A JP 2013253755A JP 2013253755 A JP2013253755 A JP 2013253755A JP 2015114675 A JP2015114675 A JP 2015114675A
Authority
JP
Japan
Prior art keywords
acceleration
clock function
application software
operating system
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013253755A
Other languages
English (en)
Inventor
泰雄 前田
Yasuo Maeda
泰雄 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013253755A priority Critical patent/JP2015114675A/ja
Publication of JP2015114675A publication Critical patent/JP2015114675A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

【課題】加速試験を効率良く実施し、本来障害として検出するべき長時間の連続動作における障害を効率よく検出するアプリケーションソフトウェア加速試験装置を提供する。
【解決手段】中央処理部3と、試験対象アプリケーションソフトウェア6、時計機能加速プログラム7、時計機能加速データ8を格納した記憶装置4とを備え、時計機能加速プログラム7および時計機能加速データ8を用いて、オペレーティングシステム5の時計機能をn倍(n:加速係数、n>1)に加速する加速状態と定常状態(n=1)を切り替える。
【選択図】図4

Description

この発明は、アプリケーションソフトウェアの加速試験を実施する加速試験装置及び試験方法に関し、特に長時間の連続稼動における耐久試験に関するアプリケーションソフトウェア加速試験装置および試験方法に関するものである。
ソフトウェアには、年単位の集計機能やメモリリークなど長期間の連続稼動により初めて顕在化する障害がある。これを実運用と同じ環境で再現しようとすると、長期間を要するため、出荷前に完全に試験検証することは現実には行えない。この問題に対応するため、計算機上のオペレーティングシステムが時刻を刻むタイマ割込み信号の間隔を短く設定することで、計算機上の時刻を加速し、アプリケーションを実時間のn倍で連続稼動させ、検証する方法が開示されている(例えば、特許文献1)。
特開2004−38350号公報(段落[0009]、[0016]〜[0022]、図6〜図8)
先行技術発明では、加速試験の実施中のCPUの負荷状況等により処理が設計された処理時間/n内に完了しない場合、試験結果としては不良となる。すなわち、通常速度の動作では発生しない障害を発生させ、障害の原因究明や対策の検討が必要となり、さらに試験効率が低下するという問題がある。
この発明は、上記のような問題を解決するためになされたものであり、加速試験を効率良く実施し、本来障害として検出するべき長時間の連続動作における障害を効率よく検出するアプリケーションソフトウェア加速試験装置および試験方法を提供することを目的とする。
この発明に係るアプリケーションソフトウェア加速試験装置は、CPUおよびメモリから構成される中央処理部と、オペレーティングシステム、試験対象のアプリケーションソフトウェア、時計機能加速プログラム、および加速係数と時間情報からなる時計機能加速データを格納した記憶装置を備え、時計機能加速プログラムおよび時計機能加速データを用いて、オペレーティングシステムの時計機能をn倍(n:加速係数、n>1)に加速する加速状態と定常状態(n=1)を切り替えてアプリケーションソフトウェアの加速試験を行うものである。
この発明に係るアプリケーションソフトウェア加速試験方法は、CPUおよびメモリから構成される中央処理部と、オペレーティングシステム、試験対象のアプリケーションソフトウェア、時計機能加速プログラム、および加速係数と時間情報からなる時計機能加速データを格納した記憶装置を用い、時計機能加速データを中央処理部のメモリ上にスケジュール情報として展開するスケジュール情報処理工程と、スケジュール情報と現在時刻情報に基づいて、オペレーティングシステムの時計機能をn倍(n:加速係数、n>1)に加速する加速状態と定常状態(n=1)を切り替えてアプリケーションソフトウェアの加速試験を行う時計機能加速工程と、から成るものである。
この発明に係るアプリケーションソフトウェア加速試験装置は、上記のように構成されているため、短時間試験では顕在化しなかった僅かなメモリリーク障害や年替り処理に関する障害を検出することが可能となり、現地障害を軽減させることができる。
この発明に係るアプリケーションソフトウェア加速試験方法は、上記のような工程から成るため、短時間試験では顕在化しなかった僅かなメモリリーク障害や年替り処理に関する障害を検出することが可能となり、現地障害を軽減させることができる。
この発明の実施の形態1のアプリケーションソフトウェア加速試験装置に係る構成図である。 この発明の実施の形態1のアプリケーションソフトウェア加速試験装置に係る監視画面例である。 この発明の実施の形態1のアプリケーションソフトウェア加速試験装置に係る全体処理フロー図である。 この発明の実施の形態1のアプリケーションソフトウェア加速試験装置に係る時計機能加速処理のフローチャートである。 この発明の実施の形態1のアプリケーションソフトウェア加速試験装置に係る時計機能加速データの説明図である。 この発明の実施の形態2のアプリケーションソフトウェア加速試験装置に係る構成図である。 この発明の実施の形態2のアプリケーションソフトウェア加速試験装置に係る全体処理フロー図である。 この発明の実施の形態2のアプリケーションソフトウェア加速試験装置に係るパフォーマンス監視処理のフローチャートである。 この発明の実施の形態2のアプリケーションソフトウェア加速試験装置に係る第2時計機能加速処理のフローチャートである。 この発明の実施の形態3のアプリケーションソフトウェア加速試験方法に係るフローチャートである。
実施の形態1.
実施の形態1は、中央処理部と、オペレーティングシステム、試験対象のアプリケーションソフトウェア、時計機能加速プログラム、および時計機能加速データを格納した記憶装置とを備え、時計機能加速プログラムおよび時計機能加速データを用いて、オペレーティングシステムの時計機能をn倍(n:加速係数、n>1)に加速する加速状態と定常状態を切り替えてアプリケーションソフトウェアの加速試験を行うアプリケーションソフトウェア加速試験装置に関するものである。
以下、本願発明の実施の形態1に係るアプリケーションソフトウェア加速試験装置1の構成、動作について、アプリケーションソフトウェア加速試験装置の構成図である図1、監視画面例である図2、全体処理フロー図である図3、時計機能加速処理のフローチャートである図4、および時計機能加速データの説明図である図5に基づいて説明する。
図1は、本発明の実施の形態1のアプリケーションソフトウェア加速試験装置1に関する構成を示す。
図1において、アプリケーションソフトウェア加速試験装置1は、試験装置本体2およびマンマシンインターフェイスとしての表示装置11、キーボード12、ポインティングマウス13から構成される。
試験装置本体2は、中央処理部3と記憶装置であるディスク装置4を備える。ディスク装置4は、オペレーティングシステム5、試験対象のアプリケーションソフトウェア6、時計機能加速プログラム7、および時計機能加速データ8を格納している。
なお、適宜、「アプリケーションソフトウェア加速試験装置」は「加速試験装置」と記載し、「ポインティングマウス」は「マウス」と記載する。
中央処理部3は、CPUおよびメモリから構成される。中央処理部3は、加速試験の実行時、オペレーティングシステム5、試験対象となるアプリケーションソフトウェア6、オペレーティングシステム5の時計機能を加速させる時計機能加速プログラム7、さらに時計機能加速データ8を読み出し、中央処理部3の内部メモリ上に保有し、オペレーティングシステム上で起動する。
試験装置本体2には、アプリケーションソフトウェア6の操作画面や処理結果、処理経過を表示する表示手段である表示装置11と操作画面に対してオペレータが操作入力するための入力手段であるキーボード12およびマウス13が接続されている。
まず、アプリケーションソフトウェア加速試験装置1の全体機能、動作を試験対象がプラントシステム監視プログラムである場合を例として説明する
加速試験対象であるアプリケーションソフトウェア6は、プラントシステム監視プログラムであり、加速試験装置1の中央処理部3により実際の運用時とほぼ同じ状態で起動される。
中央処理部3はアプリケーションソフトウェア6を実行し、キーボード12、マウス13によりオペレータからの操作入力を受け付ける。オペレータがキーボード12、マウス13により画面遷移等の操作をした場合は、中央処理部3は操作に従い画面表示の遷移等の処理を行う。
操作入力がない場合は、中央処理部3は監視制御対象のプラントの各所に設置された計測計量機器から入力される、計測値、計量値を画面上の表示欄に表示し、オペレータの監視作業を支援する。
図2は監視画面の1例であり、測定値データ監視画面を示す。図2において、例えば表示エリアAには、貯水計から入力される計量値である貯水位が表示される。
さらにアプリケーションソフトウェア6は、計測計量機器より入力される計測値、計量値データに基づき、1時間、1日、1ヶ月、あるいは1年ごとの決められた間隔にて、入力されたデータを集計し保存する集計処理を定期的に作動させる機能を有する。これは、プラントの過去の状態や動作などを、日報(日単位の報告様式)、月報(月単位の報告様式)、年報(年単位の報告様式)などにまとめるために必要な処理である。
次にアプリケーションソフトウェア加速試験の動作を、プラントシステム監視プログラムの加速試験を行う場合を想定して、図3から図5に基づいて説明する。
図3に基づき、全体処理フローを説明する。
アプリケーションソフトウェア6の起動(ステップ1)に続き、時計機能加速プログラム7が起動(ステップ2)される。時計機能加速プログラムは起動後、時計機能加速処理開始する(ステップ3)。
図4のフローチャートに基づき、時計機能加速処理を説明する。
時計機能加速処理は開始後、時計機能加速データ8の読み出しを行い、メモリ上に展開する(ステップ11)。
時計機能加速データ8の構成例を図5に示す。加速係数とこの加速係数での実行の開始時間と終了時間をまとめたテーブルである。
図5の時計機能加速データの例では、2013年3月1日0時0分20秒を経過すれば時計機能を加速状態に変更し、2013年3月31日23時59分50秒を経過すれば、時計機能を定常状態に戻すことを示している。つまり加速試験装置は、2013年3月1日0時0分20秒から3月31日23時59分50秒までを加速状態(図5では10倍の速度)で時刻が進むこととなる。
なお、図5では、加速係数n=10の場合を示したが、例えば年報処理の加速試験では、n=1000が設定される。
時計機能加速データ8の読み出し後、加速試験装置1上の時刻を取得し(ステップ12)、時計機能加速データと時刻の比較を行う(ステップ13)。
時刻が加速開始時刻から加速終了時刻の間にある場合、オペレーティングシステムの時計機能を加速状態(n:加速係数、n>1)とする(ステップ14)。ステップ14での判定が否定(NO)された場合、オペレーティングシステムの時計機能は定常速度を設定することで、定常状態(n=1)とする(ステップ15)。なお、ステップ12にて取得する加速試験装置上の時刻は、加速試験装置が既に加速状態にある場合は、実際の時刻とは異なっていることに注意する必要がある。
ステップ14およびステップ15からステップ16へ進み、1秒間スリープする。
次にオペレータからの時計機能加速プログラム停止要求があるかどうかの確認を行う(ステップ17)。終了要求がなければ、ステップ12に戻る。
以後、1秒単位でステップ12からステップ17を繰り返す。
このように、図5の時計機能加速データの設定に基づき、加速状態と定常状態を切り替えて加速試験が継続される。
加速試験の終了時は、オペレータからの終了要求に従い、ステップ17にて判定を行い、オペレーティングシステムの時計機能は、加速状態にあったとしても定常速度に設定され、定常状態にされる(ステップ18)、時計機能加速プログラムを停止させる。
以上、時計機能加速プログラム7と時計機能加速データ8を用いた加速試験装置1の動作を説明した。時計機能加速データ8の作成については、日替わり、月替わり、および年替わりでの集計処理等、あらかじめ動作タイミングが明確となっており、特に中央処理部3での負荷増大が見込まれるものに対して、定常状態となるようにスケジュールデータを作成することが重要である。
また、本実施の形態1では、時計機能加速データ8を1秒単位で設定し、加速状態・定常状態の切り替えを1秒周期で行う(ステップ16の1秒スリープ)こととした。しかし、加速状態・定常状態の切り替えの頻度が10秒単位、あるいは1分単位で問題なければ、時計機能加速データ8(図5)の設定とステップ16の周期待ち処理を10秒単位あるいは1分単位に変更することで対応することが可能である。
本実施の形態1に係るアプリケーションソフトウェア加速試験装置では、定期的に実施される高負荷処理に対して、加速試験の加速状態を定常状態に戻すようにしている。このため、加速状態のままでは設計された処理時間/n(n:加速係数、n>1)内に完了せず、障害となってしまう問題を回避することが可能である。これにより加速試験を中断することなく加速試験を継続することができ、本来検出すべきソフトウェア障害の検出を効率良く実施することができる。
以上説明したように、実施の形態1のアプリケーションソフトウェア加速試験装置1は、中央処理部と、オペレーティングシステム、試験対象のアプリケーションソフトウェア、時計機能加速プログラム、および時計機能加速データを格納した記憶装置とを備え、時計機能加速プログラムおよび時計機能加速データを用いて、オペレーティングシステムの時計機能をn倍(n:加速係数、n>1)に加速する加速状態と定常状態を切り替えてアプリケーションソフトウェアの加速試験を行うものである。したがって、短時間試験では顕在化しなかった僅かなメモリリーク障害や年替り処理に関する障害を検出することが可能となり、現地障害を軽減させることができる。
実施の形態2.
実施の形態2のアプリケーションソフトウェア加速試験装置は、実施の形態1のアプリケーションソフトウェア加速試験装置にさらにCPUのパフォーマンス値を監視する機能を追加したものである。
以下、実施の形態2のアプリケーションソフトウェア加速試験装置の動作について、アプリケーションソフトウェア加速試験装置の構成図である図6、全体処理フロー図である図7、パフォーマンス監視処理のフローチャートである図8、および第2時計機能加速処理のフローチャートである図9に基づいて、実施の形態1との差異を中心に説明する。
以下の説明では、必要に応じて、適宜実施の形態1の図面を参照する。
なお、図6において、図1と同一あるいは相当部分には、同一の符号を付している。
実施の形態2のアプリケーションソフトウェア加速試験装置の構成(図6)は、実施の形態1の加速試験装置と一部を除いて同じである。実施の形態1の加速試験装置の構成(図1)との違いは、パフォーマンス監視プログラム109が追加されている点である。
実施の形態1の加速試験装置1と区別するため、実施の形態2では加速試験装置101、試験装置本体102、およびディスク装置104としている。
なお、実施の形態2のアプリケーションソフトウェア加速試験装置101で実行される時計機能加速プログラム(区別するために、第2時計機能加速プログラムと記載する)は、後で説明するように実施の形態1で実行された時計機能加速プログラムと同じではないが、時計機能加速プログラムの一部として内蔵されているものとする。
中央処理部3は、CPUのパフォーマンス値を監視した状態で加速試験を実行する際、オペレーティングシステム5、試験対象となるアプリケーションソフトウェア6、オペレーティングシステム5の時計機能を加速させる時計機能加速プログラム7、時計機能加速データ8、さらにパフォーマンス監視プログラム109を読み出し、中央処理部3の内部メモリ上に保有し、オペレーティングシステム上で起動する。
図7に基づき、本発明の実施の形態2に係るアプリケーションソフトウェア加速試験装置の全体処理フローを説明する。
アプリケーションソフトウェア6の起動(ステップ101)に続き、パフォーマンス監視プログラム109が起動(ステップ102)される。パフォーマンス監視プログラムは起動後、パフォーマンス監視処理を開始する(ステップ103)。
本実施の形態2では、実施の形態1の全体処理フロー図3と比較して、時計機能加速プログラム7を起動する代わりにパフォーマンス監視プログラム109を起動している。本発明の基本である時計機能の加速は、パフォーマンス監視プログラム109の中で必要な処理が実行される。
図8のフローチャートに基づき、パフォーマンス監視処理の動作を説明する。
パフォーマンス監視プログラムは起動後、まず時計機能加速のために必要な時計機能加速データ8の読み出しを行い、メモリ上に展開する(ステップ111)。
次に加速試験装置101内で監視対象となるCPUのパフォーマンス値の収集を行う(ステップ112)。
ここでCPUのパフォーマンス値とは、例えばCPU使用率やCPU割り当て待ちのキューの数が該当する。CPU負荷率が高い状態やキューの数が多い状態では、アプリケーションソフトウェア6の実行に対してCPUの割り当てが遅延し、処理完了までに時間を要することが想定される。そのような状態でさらに時計機能を加速すると、アプリケーションソフトウェア6の処理が設計時間内で完了できない可能性が更に高まる。
このため、あらかじめ設定された閾値と収集されたパフォーマンス値の比較を行う(ステップ113)。
パフォーマンス値が閾値以上の場合、時計機能加速プログラム停止要求を出す(ステップ114)。時計機能加速プログラム停止要求が出た場合、後で説明する第2時計機能加速処理で、たとえ加速状態にあっても、定常状態に切り替えられる。
あらかじめ設定された閾値と収集されたパフォーマンス値の比較(ステップ113)の結果、閾値未満である場合は、中央処理部3の負荷が軽いと判断して、時計機能加速プログラム停止要求は出さない。後で説明する第2時計機能加速処理で、実施の形態1に説明したように図5の時計機能加速データに基づいて、時計機能を加速状態に、あるいは定常状態に切り替えられる。
ステップ113あるいはステップ114からステップ115に進み、第2時計機能加速プログラムが起動され(ステップ115)、第2時計機能加速処理が実行される(ステップ116)。
第2時計機能加速処理の実行(ステップ16)が終了後、ステップ117へ進み、1秒間スリープする。
次にオペレータからのパフォーマンス監視プログラムの停止要求があるかどうかの確認を行う(ステップ118)。停止要求がなければ、ステップ112に戻る。
以後、1秒単位でステップ112からステップ118を繰り返す。
停止要求がある場合は、オペレーティングシステムの時計機能は、加速状態にあったとしても定常速度に設定され、定常状態にされ(ステップ119)、パフォーマンス監視処理は終了する。
次に図9のフローチャートに基づき、第2時計機能加速処理を説明する。
加速試験装置101上の時刻を取得する(ステップ131)。
次に、時計機能加速停止要求があるかどうかを確認する(ステップ132)。時計機能加速停止要求がある場合は、強制的に時計機能を定常速度に設定し、定常状態とするために、ステップ135に進む。時計機能加速停止要求がない、すなわちパフォーマンス値が閾値未満の場合は、時計機能加速データに基づいた時計機能加速を行うために、ステップ133に進む。
ステップ133では、時計機能加速データと時刻の比較を行う。
時刻が加速開始時刻から加速終了時刻の間にある場合、オペレーティングシステムの時計機能を加速状態とする(ステップ134)。
時刻が加速開始時刻から加速終了時刻の間にない場合は、ステップ135へ進み、オペレーティングシステムの時計機能を定常状態とする。
このように、実施の形態2では、パフォーマンス値の監視を行いながら、図5の時計機能加速データの設定に基づき、時計機能の加速状態と定常状態を切り替えて加速試験が継続される。そして、パフォーマンス値が閾値以上の場合は、時計機能を定常状態に強制的に切り替える。
このとき、加速試験装置101が実際に加速状態となるか、定常状態となるかは、時計機能加速データと加速試験装置101が示す現在時刻に基づいて判断される。
以上説明したように、実施の形態2のアプリケーションソフトウェア加速試験装置は、実施の形態1のアプリケーションソフトウェア加速試験装置に、さらにCPUのパフォーマンス値を監視する機能を追加したものである。したがって、短時間試験では顕在化しなかった僅かなメモリリーク障害や年替り処理に関する障害を検出することが可能となり、現地障害を軽減させることができる。さらに、CPUのパフォーマンス値があらかじめ設定された閾値を上回る高負荷状態を検知した場合、加速状態から定常状態へ切り替えることにより、加速状態に起因する障害の発生を回避することができる。
実施の形態3.
実施の形態3のアプリケーションソフトウェア加速試験方法は、実施の形態2のアプリケーションソフトウェア加速試験装置101を用いて、スケジュール情報処理工程と、負荷監視工程と、時計機能加速工程と、から成るものである。
以下、実施の形態3のアプリケーションソフトウェア加速試験方法について、図10のフローチャートに基づき、加速試験装置101の構成図である図6および実施の形態1、2の各説明図を適宜参照して説明する。
処理が開始されると、まずステップ201において、時計機能加速データを用いて加速係数と時間情報をスケジュール情報として、中央処理部3のメモリ上に展開する(スケジュール情報処理工程)。
次に、ステップ202において、CPUのパフォーマンス値を監視し。あらかじめ設定された閾値を超えた場合、時計機能加速プログラム停止要求を出す(負荷監視工程)。
次に、ステップ203において、時計機能加速プログラム停止要求が出ている場合は、オペレーティングシステムの時計機能を定常状態とする。
時計機能加速プログラム停止要求が出ていない場合は、スケジュール情報と現在時刻情報に基づいて加速係数を変更させて、オペレーティングシステムの時計機能をn倍(n:加速係数、n>1)に加速する加速状態と定常状態を切り替える(時計機能加速工程)。
実施の形態3のアプリケーションソフトウェア加速試験方法の説明では、スケジュール情報処理工程に続けて、負荷監視工程を実施し、その後時計機能加速工程を実施した。
しかし、負荷監視工程を実施せず、スケジュール情報処理工程に続けて、時計機能加速工程を実施することができる。この場合は、CPUのパフォーマンス値の監視は行わず、しスケジュール情報と現在時刻情報に基づいて加速係数を変更させて、オペレーティングシステムの時計機能をn倍(n:加速係数、n>1)に加速する加速状態と定常状態を切り替える。
以上説明したように、実施の形態3のアプリケーションソフトウェア加速試験方法は、スケジュール情報処理工程と、負荷監視工程と、時計機能加速工程と、から成るものである。したがって、短時間試験では顕在化しなかった僅かなメモリリーク障害や年替り処理に関する障害を検出することが可能となり、現地障害を軽減させることができる。さらに、CPUのパフォーマンス値があらかじめ設定された閾値を上回る高負荷状態を検知した場合、加速状態から定常状態へ切り替えることにより、加速状態に起因する障害の発生を回避することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、実施の形態を適宜、変形、省略したりすることが可能である。
1,101 アプリケーションソフトウェア加速試験装置、
2,102 試験装置本体、3 中央処理部、4,104 ディスク装置、
5 オペレーティングシステム、6 アプリケーションソフトウェア、
7 時計機能加速プログラム、8 時計機能加速データ、11 表示装置、
12 キーボード、13 ポインティングマウス、
109 パフォーマンス監視プログラム。

Claims (4)

  1. CPUおよびメモリから構成される中央処理部と、オペレーティングシステム、試験対象のアプリケーションソフトウェア、時計機能加速プログラム、および加速係数と時間情報からなる時計機能加速データを格納した記憶装置を備え、
    前記時計機能加速プログラムおよび前記時計機能加速データを用いて、前記オペレーティングシステムの時計機能をn倍(n:加速係数、n>1)に加速する加速状態と定常状態(n=1)を切り替えて前記アプリケーションソフトウェアの加速試験を行うアプリケーションソフトウェア加速試験装置。
  2. 前記CPUのパフォーマンス値の監視を行い、あらかじめ設定された閾値を超えた場合に、前記オペレーティングシステムの前記時計機能を前記定常状態に変更する要求を出す負荷監視機能をさらに備えた請求項1に記載のアプリケーションソフトウェア加速試験装置。
  3. CPUおよびメモリから構成される中央処理部と、オペレーティングシステム、試験対象のアプリケーションソフトウェア、時計機能加速プログラム、および加速係数と時間情報からなる時計機能加速データを格納した記憶装置を用い、
    前記時計機能加速データを前記中央処理部のメモリ上にスケジュール情報として展開するスケジュール情報処理工程と、
    前記スケジュール情報と現在時刻情報に基づいて、前記オペレーティングシステムの時計機能をn倍(n:加速係数、n>1)に加速する加速状態と定常状態(n=1)を切り替えて前記アプリケーションソフトウェアの加速試験を行う時計機能加速工程と、
    から成るアプリケーションソフトウェア加速試験方法。
  4. さらに、前記CPUのパフォーマンス値があらかじめ設定された閾値を超えた場合、前記オペレーティングシステムの前記時計機能を前記定常状態に変更する要求を出す負荷監視工程を追加した請求項3に記載のアプリケーションソフトウェア加速試験方法。
JP2013253755A 2013-12-09 2013-12-09 アプリケーションソフトウェア加速試験装置および試験方法 Pending JP2015114675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013253755A JP2015114675A (ja) 2013-12-09 2013-12-09 アプリケーションソフトウェア加速試験装置および試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013253755A JP2015114675A (ja) 2013-12-09 2013-12-09 アプリケーションソフトウェア加速試験装置および試験方法

Publications (1)

Publication Number Publication Date
JP2015114675A true JP2015114675A (ja) 2015-06-22

Family

ID=53528473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013253755A Pending JP2015114675A (ja) 2013-12-09 2013-12-09 アプリケーションソフトウェア加速試験装置および試験方法

Country Status (1)

Country Link
JP (1) JP2015114675A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018159985A (ja) * 2017-03-22 2018-10-11 日本電気株式会社 仮想時刻配信システム、仮想時刻配信装置、仮想時刻配信方法、及びプログラム
US20220129364A1 (en) * 2017-03-29 2022-04-28 Google Llc Synchronous hardware event collection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018159985A (ja) * 2017-03-22 2018-10-11 日本電気株式会社 仮想時刻配信システム、仮想時刻配信装置、仮想時刻配信方法、及びプログラム
US20220129364A1 (en) * 2017-03-29 2022-04-28 Google Llc Synchronous hardware event collection
US11921611B2 (en) * 2017-03-29 2024-03-05 Google Llc Synchronous hardware event collection

Similar Documents

Publication Publication Date Title
US7742905B2 (en) Method and system for dynamically adjusting speed versus accuracy of computer platform simulation
CN103902442B (zh) 一种云软件健康度评测方法及系统
CN103838663A (zh) 一种应用程序的测试方法及装置
CN107436414B (zh) 一种存储系统中bbu的有效性测试方法和装置
US10331531B2 (en) Self-testing in a processor core
CN103116069B (zh) 芯片频率的测试方法、装置及系统
CN1633644A (zh) 用于确定cpu利用率的独立于操作系统的方法和系统
JP2006313521A (ja) プログラマブルデバイスのモデリング方法および装置
US11403202B2 (en) Power monitoring system for virtual platform simulation
JP2012027911A (ja) アプリケーション・コードの実行表示用のシステムおよび方法
JP2009003683A (ja) ソフトウェア実行装置および協調動作方法
JP2001209411A (ja) Plcシミュレータ
JP2015114675A (ja) アプリケーションソフトウェア加速試験装置および試験方法
CN107450854A (zh) 一种期望速率下最大线程数的确定方法及系统
CN104330764A (zh) 一种用于电表用电检测装置及其操作方法
CN109324765A (zh) 一种磁盘状态检测方法、装置、设备及存储介质
CN100440158C (zh) 一种测试嵌入式系统中定时器的方法及系统
JP5542643B2 (ja) シミュレーション装置及びシミュレーションプログラム
JP2012027912A (ja) アプリケーションコードの実行通知に用いるシステム及び方法
JP2005215816A (ja) ハードウェアモニタを用いた性能プロファイリング方法
CN106095631B (zh) 一种基于有限状态机实现的多周期非流水线cpu动态调试方法
JP5515815B2 (ja) 検証装置及び検証プログラム
JP2010157105A (ja) モデル検査用プログラム作成装置
Debbarma et al. Comparison of FOSS based profiling tools in Linux operating system environment
CN106326599A (zh) 一种多处理器系统仿真的系统状态监测方法和装置