JP4431883B2

JP4431883B2 - 伝送器

Info

Publication number: JP4431883B2
Application number: JP2004260698A
Authority: JP
Inventors: 円上野; 広樹吉野
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2004-09-08
Filing date: 2004-09-08
Publication date: 2010-03-17
Anticipated expiration: 2024-09-08
Also published as: US7212940B2; US20060064284A1; US20070100573A1; JP2006079240A

Description

本発明は、プロセス量に基づく電気信号を信号処理し伝送線に出力する伝送器及び伝送器のテスト方法に関し、特に、圧力、温度、流量等を対象とする２線式の伝送器及び伝送器のテスト方法に関する。

従来の伝送器は、異常を検知するものもある（例えば、特許文献１参照。）。また、従来の伝送器は、４−２０ｍＡ出力を一時的に異常な値に変更するものもある（例えば、特許文献２参照。）。

以下に、図７を用いて従来の伝送器を説明する。図７は、従来の伝送器を示す構成図である。

図７の実施例の構成を説明する。図７の実施例は２線式の伝送器である。また、伝送器５は、伝送線２を介して、電源（ディストリビュータ）１と負荷３とに接続する。また、電源１，伝送線２，伝送器５，負荷３の直列回路には、定常のとき、４−２０ｍＡ出力ＯＵＴの電流が流れる。

さらに、伝送器５は、内蔵表示計（ＬＣＤ）６を備える。さらに、通信ターミナル７は伝送線２に接続する。また、通信ターミナル７は表示器８とキーボード９とを備える。

また、伝送器５は、センサ（図示せず）で、プロセス量、例えば、静圧、差圧、温度、流量を検出して電気信号に変換し、この電気信号をマイクロプロセッサ（図示せず）で信号処理し、この電気信号に基づく４−２０ｍＡ出力ＯＵＴを伝送線２に出力する。

そして、このプロセス量は、４−２０ｍＡ出力ＯＵＴとなり、負荷３に発生する電圧となる。このようにして、図７の従来例は、プロセス量の情報を伝送する。

以下に、図８を用いて伝送器５内の検出処理手段２００’を説明する。図８は従来の伝送器内の検出処理手段２００’を示す構成図である。

検出処理手段２００’は、センサ１０１とマイクロプロセッサ１０２’とを有するハードウエアで形成する。また、マイクロプロセッサ１０２’はファームウエア処理部１１０’を有する。そして、ファームウエア処理部１１０’の実行はマイクロプロセッサ１０２’で処理する。さらに、マイクロプロセッサ１０２’は、センサ１１０とメモリ（不揮発性記憶手段）１０３とに接続する。また、ファームウエア処理部１１０’は入力処理部１０と異常判定処理部１１と出力処理部１２とを有する。

このような図８の従来例の動作を説明する。
第１に、入力処理部１０のステップを実行する。そして、例えば、伝送器５が振動式センサのとき、プロセスの圧力・周囲温度が周波数ｆとして入力され、所定の信号処理を実行し算出値Ａを生成する。また、算出値Ａは周波数ｆに基づく値となり、プロセスの圧力・周囲温度に基づく値となる。

第２に、異常判定処理部１１のステップを実行する。そして、周波数ｆが所定の範囲であれば、検出処理手段故障無し（センサ１０１故障無し）であると診断し、周波数ｆが所定の範囲以外ならば、検出処理手段故障有り（センサ１０１故障有り）であると診断する。具体的には、例えば、周波数ｆがゼロであれば、検出処理手段のセンサ１０１部分が故障していると診断する。

また、周波数ｆより信号処理された算出値Ａが所定の範囲であれば、プロセス量が定常であると診断し、周波数ｆより信号処理された算出値Ａが所定の範囲以外ならば、プロセス量が異常であると診断する。

そして、記憶手段であるメモリ１０３に診断の情報を格納する。

第３に、出力処理部１２のステップを実行する。メモリ１０３を参照し、検出処理手段故障無しかつプロセス定常であるとき、即ち定常のとき、４−２０ｍＡ出力ＯＵＴは、算出値Ａに対応する値を出力する。そして、内蔵表示計６は４−２０ｍＡ出力ＯＵＴの値を表示する。さらに、通信ターミナル７の表示器８は、４−２０ｍＡ出力ＯＵＴの値を表示する。このようにして、図７の従来例は、プロセス量の情報を伝送する。

また、メモリ１０３を参照し、検出処理手段故障有りであるとき、４−２０ｍＡ出力ＯＵＴの値は、ハイ側またはロウ側に振り切れる。そして、内蔵表示計６はアラームを表示する。さらにまた、通信ターミナル７の表示器８も、アラームを表示する。

さらに、メモリ１０３を参照し、検出処理手段故障無しかつプロセス異常であるとき、４−２０ｍＡ出力ＯＵＴは、前回値のはりつき等、即ち、前回の値がはりついた状態となる。

特許第３３０８１１９号公報特開２００２−１７５１１２号公報

しかしながら、従来の伝送器を組み込んだシステムにおいて、例えば、立会い検査のときに、伝送器の検出処理手段故障のテストをするためには、その伝送器を実際に意図的に壊し（分解し）、壊れた状態での伝送器全体の挙動を確認しなければいけないため、工数及び費用を要するという課題がある。

詳しくは、４−２０ｍＡ出力のみを一時的に異常な値に変更するのではなく、内蔵表示計及びアラームその他全てを一時的に異常な値に変更するためには、その伝送器を実際に意図的に分解する必要がある。このとき、多大な工数及び費用を要する。

本発明の目的は、以上説明した課題を解決するものであり、伝送器の検出処理手段故障のテストを簡便に実施可能とし、工数及び費用が小さい伝送器及び伝送器のテスト方法を提供することにある。

このような目的を達成する本発明は、次の通りである。
（１）プロセス量を検出し、前記プロセス量に基づく電気信号を信号処理する検出処理手段を備える伝送器において、前記検出処理手段の非定常状態をテストとして生成するテスト手段と、前記信号処理を実施すると共に、診断信号を生成するマイクロプロセッサと、前記診断信号に基づき前記マイクロプロセッサの故障を検知するゲートアレイとを備え、前記マイクロプロセッサは、テスト入力を入力し第１の信号を生成する通信処理部と、センサから信号を入力し第２の信号を生成する信号処理部と、前記第１の信号または前記第２の信号の何れかを選択し診断信号とする切替え処理部とを備え、前記ゲートアレイは、前記診断信号が転送され判定信号を出力するウォッチドックタイマと、前記判定信号が転送され故障信号を出力し前記信号処理部へリセット信号を転送する異常時リセット制御回路とを備え、テスト実施のときに、前記テスト入力がイネーブルとなり、前記第１の信号がディセーブルとなり、前記切替え処理部が前記第１の信号を選択し、前記診断信号がディセーブルとなり、前記ウォッチドックタイマが飽和し、前記判定信号がイネーブルとなり、前記リセット信号がイネーブルとなり、前記マイクロプロセッサへのクロック供給が止まり、前記マイクロプロセッサが停止することを特徴とする伝送器。
（２）前記ゲートアレイは、前記診断信号に基づき前記マイクロプロセッサのリセット信号を生成し、前記マイクロプロセッサは、前記リセット信号を計数する不揮発性記憶手段を備えることを特徴とする（１）記載の伝送器。
（３）前記切替え処理部は、前記検出処理手段の出力を伝送する伝送線に接続する通信ターミナルから制御されることを特徴とする（２）記載の伝送器。
（４）前記切替え処理部は、前記プロセス量を検出するセンサの異常を格納し、前記非定常状態の情報が書き込まれる記憶手段を備えることを特徴とする（２）または（３）の何れかに記載の伝送器。
（５）前記テスト手段は前記検出処理手段の故障状態を生成し、前記非定常状態を表示する内蔵表示計を備え、２線式で形成することを特徴とする（４）記載の伝送器。
（６）前記ゲートアレイは、前記故障信号（Ｓ５）が転送され前記信号処理部（２２）から信号（Ｓ４）が転送され伝送線（２）へ４−２０ｍＡ出力（Ｓ６）を出力するパルス幅変調回路（３３）を備えることを特徴とする（１）記載の伝送器。
（７）前記マイクロプロセッサは、前記マイクロプロセッサの故障の情報を格納するＥＥＰＲＯＭを備えることを特徴とする（６）記載の伝送器。
（８）前記検出処理手段の出力を伝送する伝送線に接続する通信ターミナルによりテストを実行するステップ、前記検出処理手段の非定常状態をテストするステップ、前記通信ターミナルによりテストを解除するステップ、を備えることを特徴とする（１）記載の伝送器。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
本発明によれば、伝送器を壊すことなく、伝送器の検出処理手段故障のテストを簡便に実施可能とし、工数及び費用が小さい伝送器及び伝送器のテスト方法を提供できる。

また、本発明によれば、伝送器が異常であるときのシステム全体の挙動を簡便にテストすることができる。さらにまた、伝送器が異常であるときのシステム全体のフェイルセーフを簡便に確認できる。

さらに、本発明によれば、立会い検査のときに、伝送器の単体テストを簡便に実施することができる。さらにまた、立会い検査のときに、異常出力検査が容易に実行できる。

また、本発明によれば、伝送器を操作するユーザ自身が簡便に検出処理手段故障のテストを実施できる。そして、検出処理手段故障のテストの終了後、直ちに定常の運転を実施することができる。

本発明の実施例の特徴はテスト手段を備える点にある。以下に、テスト手段が生成する非定常状態が、マイクロプロセッサ以外の検出処理手段故障相当の場合と、マイクロプロセッサの検出処理手段故障相当の場合と、を順に説明する。

まず、マイクロプロセッサ１０２以外の検出処理手段故障相当の場合に関して、図１の実施例に基づいて本発明を詳細に説明する。図１は、本発明の一実施例内の検出処理手段２００を示す構成図である。そして、図１の実施例において、図８の従来例と同等の要素には同等符号を付し、説明を省略する。

図１の実施例の特徴は、テスト処理部１６及び切替え処理部１５等に係るテスト手段の構成にある。

同図において、テスト処理部１６は、検出処理手段故障状態（非定常状態）、具体的には、回路のオープンまたはショートの状態に関するパラメータをテスト用に生成する。

また、切替え処理部１５のステップは、異常判定処理部１１のステップと出力処理部１２のステップとの間に形成する。そして、切替え処理部１５は、定常（定常状態）のとき異常判定処理部１１を選択し、テスト実施（非定常状態）のときテスト処理部１６を選択する。

このような図１の実施例において、定常状態のときの動作は、図８の従来例の動作と同じとなり、プロセス量の情報を伝送する。そして、このとき、テスト処理部１６は切り離れる。

以下に、図１の実施例において、テスト実施のときの動作を説明する。このとき、入力処理部１０及び異常判定処理部１１は切り離れる。そして、異常判定処理部の値を格納するメモリ１０３に、検出処理手段故障有りの情報を格納する。

さらに、出力処理部１２のステップにおいて、メモリ１０３は検出処理手段故障有りの情報を格納しているため、４−２０ｍＡ出力ＯＵＴの値は、ハイ側またはロウ側に振り切れる。

具体的には、例えば、４−２０ｍＡ出力ＯＵＴの値はハイ側に１１０％、即ち、２１．６ｍＡ_ＤＣ以上となる、または、出力ＯＵＴの値はロウ側に−５％、即ち、３．２ｍＡ_ＤＣ以下となる。

なお、振り切れの方向は、ハードスイッチの設定（図示せず）または通信の設定（図示せず）で決める。そして、内蔵表示計６はアラームを表示する。さらにまた、通信ターミナル７の表示器８は、アラームを表示する。

即ち、テスト実施のとき、出力処理部１２は、センサ１０１故障有りであるときと同一の動作となる。また、図１の実施例において、テスト実施のときの動作は、テスト処理部１６に基づく動作となり、入力処理部１０及び異常判定処理部１１には無関係となる。

したがって、図１の実施例は、検出処理手段故障のテストを簡便に実施できる。さらに、テスト実施のとき、伝送器５以外の制御バルブ（図示せず）等の動作チェックが可能となる。また、テスト実施を解除すると、直ちに定常となる。

そして、図１の実施例は、このようなテスト実施をファームウエア処理部で形成するため、簡便となる。また、４−２０ｍＡ出力ＯＵＴの値のみでなく、内蔵表示計６の表示、表示器８の表示を含めた全てをテストとしての検出処理手段故障状態とし、それぞれの挙動を確認できる。

図２は、テスト実施のときの伝送器の状態を示す構成図である。図２において、領域Ａは定常のときに対応し、時刻ｔ０はテスト実行開始のタイミングに対応し、領域Ｂはテスト実施のときに対応する。そして、領域Ｂでは、４−２０ｍＡ出力ＯＵＴの値はハイ側に振り切れ、内蔵表示計６はアラームＡＬ.０１を表示する。

以下に、図３を用いて図１の実施例の好適なテストについて説明する。図３は、図１の実施例のフローチャートである。検出処理手段２００の出力を伝送する伝送線２に接続する通信ターミナル７を利用する。

第１に、通信ターミナル７によりテストを実行するステップＳＴ１１を実行する。具体的には、通信ターミナル７から伝送器５へテスト実行開始の信号を伝送する。

第２に、切替え処理部１５は、通信ターミナル７からの伝送に基づき、テスト処理部１６を選択し、テストとしての検出処理手段故障状態（非定常状態）を生成するステップＳＴ１２を実行する。

第３に、検出処理手段２００の非定常状態のテストを実行するステップＳＴ１３を実行する。そして、伝送器５に接続する制御バルブ（図示せず）等の動作確認を実施し、また、伝送器５を含めたシステム全体の挙動テストを実行する。

第４に、通信ターミナル７により、テストを解除するステップＳＴ１４を実行する。具体的には、通信ターミナル７から伝送器５へテスト解除の信号を伝送する。

第５に、切替え処理部１５は、通信ターミナル７からのテスト解除の信号に基づき、異常判定処理部１１を選択し、テストとしての検出処理手段故障状態を解除するステップＳＴ１５を実行する。

このようなテスト方法によれば、簡便にテストを実施できる。また、伝送器を含むシステム全体のフェイルセーフの動作を簡便に確認できる。そして、伝送器が異常であるときのシステム全体の挙動を簡便にテストすることができる。さらに、システム納入時の立会い検査のときに、異常出力検査が容易に実行できる。

また、前述の実施例では、テスト処理部１６はテストとしての検出処理手段故障状態を生成するものであったが、これとは別に、テスト処理部１６は伝送器５の設定異常状態を生成するものであっても、実質的に同等の作用効果を得ることができる。このとき、例えば、客先納入時の立会い検査実施ときに設定異常状態を簡便に確認できる。

さらに、前述の実施例では、テスト処理部１６はテストとしての検出処理手段故障状態を生成するものであったが、これとは別に、テスト処理部１６は伝送器５に係るプロセス異常状態を生成するものであっても、実質的に同等の作用効果を得ることができる。このとき、例えば、客先納入時の立会い検査実施のときにプロセス異常状態を簡便に確認できる。

次に、マイクロプロセッサ２０の検出処理手段故障相当の場合に関して、図４の実施例に基づいて本発明を詳細に説明する。図４は、本発明の他の実施例における信号処理回路の構成図である。

図４の実施例の特徴は、マイクロプロセッサ２０とゲートアレイ３０とに係るテスト手段の構成にある。

同図において、マイクロプロセッサ（ＣＰＵ）２０は、通信処理部２１と信号処理部２２とを備える。また、ゲートアレイ３０は、ウォッチドックタイマ（ＷＤＴ）３１と異常時リセット制御回路３２とパルス幅変調回路（ＰＷＭ）３３とを備える。そして、マイクロプロセッサ２０とゲートアレイ３０とは、別々のハードウエアで形成する。さらに、例えば、マイクロプロセッサ２０の内部はファームウエアで形成し、ゲートアレイ３０はＡＳＩＣで形成する。

また、センサ（図示せず）から信号処理部２２へ信号Ｓ１を入力し、通信処理部２１から信号処理部２２へ信号Ｓ８を転送し、信号処理部２２から通信処理部２１へ信号Ｓ９を転送する。

さらに、通信処理部２１は、テスト入力Ｓ１０を入力し、信号Ｓ１１を生成する。また、信号処理部２２は、信号１２を生成する。さらに、切替え処理部２５は信号Ｓ１１または信号Ｓ１２の何れかを選択し診断信号Ｓ１３とする。

また、切替え処理部２５からウォッチドックタイマ３１へ診断信号Ｓ１３を転送し、異常時リセット制御回路３２から信号処理部２２へリセット信号Ｓ３を転送し、信号処理部２２からパルス幅変調回路３３へ信号Ｓ４を転送する。

また、ウォッチドックタイマ３１から異常時リセット制御回路３２へ判定信号Ｓ７を転送し、異常時リセット制御回路３２からパルス幅変調回路３３へ故障信号Ｓ５を転送し、パルス幅変調回路３３から伝送線２へ４−２０ｍＡ出力Ｓ６を出力する。

第１に、このような図４の実施例が定常（定常状態）のときの動作を説明する。このとき、テスト入力Ｓ１０はディセーブルであり、切替え処理部２５は、信号Ｓ１２を選択する。そして、信号Ｓ１２と診断信号Ｓ１３とは等しくなる（Ｓ１２＝Ｓ１３）。

また、マイクロプロセッサ２０の信号処理部２２は信号Ｓ４を生成し、パルス幅変調回路３３は４−２０ｍＡ出力Ｓ６を生成する。このようにして、プロセス量をセンサで検出して電気信号に変換し、この電気信号をマイクロプロセッサ２０で信号処理して伝送線２（図示せず）に出力する。

また、信号処理部２２は所定のタイミングで周期的な信号Ｓ１２を生成し、信号Ｓ１２は診断信号Ｓ１３となり、ウォッチドックタイマ３１は診断信号Ｓ１３によりリセットされる。よって、判定信号Ｓ７はディセーブルとなり、リセット信号Ｓ３はディセーブルとなり、故障信号Ｓ５はディセーブルとなる。

なお、通信処理部２１は、信号処理部２２とパルス幅変調回路３３とを介して伝送線２（図示せず）に接続する通信ターミナル７等（図示せず）と通信する。

第２に、このような図４の実施例において、マイクロプロセッサ２０を形成する検出処理手段が異常のときの動作を説明する。このとき、テスト入力Ｓ１０はディセーブルであり、切替え処理部２５は、信号Ｓ１２を選択する。そして、信号Ｓ１２と診断信号Ｓ１３とは等しくなる（Ｓ１２＝Ｓ１３）。

また、信号Ｓ１２はディセーブルとなり、診断信号Ｓ１３はディセーブルとなり、ウォッチドックタイマ３１は飽和し、判定信号Ｓ７はイネーブルとなり、リセット信号Ｓ３はイネーブルとなる。なお、マイクロプロセッサ２０は、リセット信号Ｓ３により定常に復帰する場合もある。

さらに、判定信号Ｓ７がイネーブルとなって、所定の時間が経過すると、故障信号Ｓ５がイネーブルとなり、パルス幅変調回路３３は、４−２０ｍＡ出力Ｓ６の値をハイ側またはロウ側に振り切れさせる。なお、振り切れの方向は、ハードスイッチの設定（図示せず）または通信の設定（図示せず）で決める。

また、このとき、マイクロプロセッサ２０へのクロック供給が止まり、マイクロプロセッサ２０は停止し、内蔵表示計６は異常セグメントを点灯する（図示せず）。さらに、このとき、通信処理部２１と通信ターミナル７等との通信は停止する。

第３に、このような図４の実施例がテスト実施のときの動作を説明する。このとき、テスト入力Ｓ１０はイネーブルであり、信号Ｓ１１はディセーブルであり、切替え処理部２５は信号Ｓ１１を選択する。そして、信号Ｓ１１と診断信号Ｓ１３とは等しくなる（Ｓ１１＝Ｓ１３）。

よって、診断信号Ｓ１３はディセーブルとなり、ウォッチドックタイマ３１は飽和し、判定信号Ｓ７はイネーブルとなる。
したがって、図４の実施例がテスト実施のときの動作は、前述のマイクロプロセッサ２０を形成する検出処理手段が異常のときの動作と同じとなる。

このようにして、図４の実施例は、マイクロプロセッサ２０を形成する検出処理手段の異常のテストを簡便に実施できる。ただし、マイクロプロセッサ２０が異常のとき、ゲートアレイ３０は定常とする。なお、ゲートアレイ３０を形成する検出処理手段の異常は、マイクロプロセッサ２０で検出するように構成する。これについての説明は省略する。

以下に、図４の実施例の好適なテスト方法について説明する。
第１に、通信ターミナル７がテスト実行するステップＳＴ２１を実行する。具体的には、通信ターミナル７から伝送器５へテスト実行開始の信号を伝送する。そして、ステップＳＴ２２に遷移する。

第２に、切替え処理部２５は、通信ターミナル７からの伝送に基づき、信号Ｓ１１を選択し、診断信号Ｓ１３がディセーブルとなるステップＳＴ２２を実行する。そして、ステップＳＴ２３に遷移する。

第３に、ゲートアレイ３０がリセット信号Ｓ３を生成するステップＳＴ２３を実行する。そして、ステップＳＴ２４に遷移する。

第４に、ゲートアレイ３０が診断信号Ｓ１３（判定信号Ｓ１４）に基づいてマイクロプロセッサ２０の故障を検知し、故障信号Ｓ５をイネーブルとなり、マイクロプロセッサが停止するステップとなるステップＳＴ２４を実行する。そして、ステップＳＴ２５に遷移する。

第５に、伝送器５に接続する制御バルブ（図示せず）等の動作確認を実施し、また、伝送器５を含めたシステム全体の挙動テストを実行するステップＳＴ２５を実行する。そして、ステップＳＴ２６に遷移する。

第６に、通信ターミナル７がテスト解除するステップＳＴ２６を実行する。具体的には、通信ターミナル７から伝送器５へテスト解除の信号を伝送する。そして、ステップＳＴ２７に遷移する。

第７に、切替え処理部２５は、通信ターミナル７からのテスト解除の信号に基づき、信号Ｓ１２を選択し、マイクロプロセッサ２０が生成する周期的な信号１２を診断信号Ｓ１３とするステップＳＴ２７を実行する。

このようなテスト方法によれば、図１の実施例と同様に、簡便にテストを実施できる。

以下に、図５を用いて図４の実施例の動作を詳しく説明する。図５は、図４の実施例において、マイクロプロセッサ２０が故障のときのタイミングを示す波形である。

図５（ａ）はウォッチドックタイマ（ＷＤＴ）３１の動作状態を示し、図５（ｂ）は４−２０ｍＡ出力Ｓ６を示す波形であり、図５（ｃ）はマイクロプロセッサ（ＣＰＵ）２０の動作状態を示し、図５（ｄ）は、マイクロプロセッサ２０の故障（非定常状態）の情報を格納する不揮発性記憶手段であるＥＥＰＲＯＭ（図示せず）のフラグＦｌａｇの状態を示す。

また、図５の領域Ｃは無効の状態である。さらに、領域ｒ１及び領域ｒ２はマイクロプロセッサ２０がリセットする状態であり、図４の実施例のリセット信号Ｓ３がイネーブルとなる状態に対応する。また、図５の領域ｒ０は伝送器５がリセット（再起動）する状態である。さらに、領域Ｄは４−２０ｍＡ出力Ｓ６がハイ側に振り切れる状態であり、領域Ｅは停止の状態である。また、領域ＦはフラグＦｌａｇがオンの状態である。

同図において、時刻ｔ１以前は、伝送器５が定常のときの状態を示す。このとき、ウォッチドックタイマ３１は所定のタイミングで周期的にリセットされる。また、４−２０ｍＡ出力Ｓ６は定常の値となり、マイクロプロセッサ２０は定常となり、フラグＦｌａｇはオフとなる。

時刻ｔ１において、マイクロプロセッサ２０が故障となると、ウォッチドックタイマ３１の動作は停止し、はフラグＦｌａｇがオンとなる。

そして、時刻ｔ１から１ｓｅｃ後にマイクロプロセッサ２０をリセット（ｒ１）し、また、その２ｓｅｃ後に再度マイクロプロセッサ２０をリセット（ｒ２）する。このリセットのとき、４−２０ｍＡ出力Ｓ６はロウとなる。そして、マイクロプロセッサ２０は故障であるため復帰しない。

さらに、その２ｓｅｃ後に、ウォッチドックタイマ３１は無効となり、４−２０ｍＡ出力Ｓ６がハイ側に振り切れ、マイクロプロセッサ２０は停止する。即ち、伝送器５は、２回のリセット動作の後、４−２０ｍＡ出力Ｓ６がハイ側に振り切れ、マイクロプロセッサ２０は停止する。

また、マイクロプロセッサ２０の故障がなくなり、伝送器５がリセット（ｒ０）を解除した後は、伝送器５は定常となり、ウォッチドックタイマ３１は所定のタイミングで周期的にリセットされ、４−２０ｍＡ出力Ｓ６は定常の値となり、マイクロプロセッサ２０は定常となり、フラグＦｌａｇはオフとなる。

以下に、図６を用いて図４の実施例の動作を詳しく説明する。図６は、図４の実施例において、テスト実施のときのタイミングを示す波形である。図５と同一の要素には同一符号を付し、説明を省略する。

図６（ａ）は４−２０ｍＡ出力Ｓ６を示す波形であり、図６（ｂ）はマイクロプロセッサ２０内のＲＡＭの値（ＲＡＭｃｏｕｎｔ）を示し、図６（ｃ）はマイクロプロセッサ２０内のＥＥＰＲＯＭの値（ＥＥＰＲＯＭｃｏｕｎｔ）を示し、図６（ｄ）は、ウォッチドックタイマ３１への診断信号Ｓ１３（ＷＤＴＣＬ）の状態を示す。

また、マイクロプロセッサ２０の起動時処理におけるＲＡＭｃｏｕｎｔにおいて、１または２のときインクリメント（＋＋１）の動作となり、３のとき０（リセット）とする動作となる。そして、テスト実施となるとＲＡＭｃｏｕｎｔは１となるように形成する。
さらに、診断信号ＷＤＴＣＬは、ＲＡＭｃｏｕｎｔが０以外の場合にディセーブルとなるように形成する。

同図において、時刻ｔ１以前は、伝送器５が定常のときの状態を示す。このとき、４−２０ｍＡ出力Ｓ６は定常の値となり、ＲＡＭｃｏｕｎｔは０となり、ＥＥＰＲＯＭｃｏｕｎｔは０となり、診断信号ＷＤＴＣＬは正常となる。

時刻ｔ１において、テスト実行開始となると、ＲＡＭｃｏｕｎｔは１となり、診断信号ＷＤＴＣＬはディセーブルとなる。そして、ＥＥＰＲＯＭｃｏｕｎｔは、ＲＡＭｃｏｕｎｔの値をダウンロードして１となる。

時刻ｔ１１において、マイクロプロセッサ２０をリセット（ｒ１）する。そして、ＲＡＭｃｏｕｎｔは、ＥＥＰＲＯＭｃｏｕｎｔの値をアップロードして１となる。

さらに、ＲＡＭｃｏｕｎｔは、インクリメントして２となる。そして、ＥＥＰＲＯＭｃｏｕｎｔは、ＲＡＭｃｏｕｎｔの値をダウンロードして２となる。さらにまた、時刻ｔ１２において、マイクロプロセッサ２０のリセットが解除する。

時刻ｔ１３において、マイクロプロセッサ２０をリセット（ｒ２）する。そして、ＲＡＭｃｏｕｎｔは、ＥＥＰＲＯＭｃｏｕｎｔの値をアップロードして２となる。

さらに、ＲＡＭｃｏｕｎｔは、インクリメントして３となる。そして、ＥＥＰＲＯＭｃｏｕｎｔは、ＲＡＭｃｏｕｎｔの値をダウンロードして３となる。さらにまた、時刻ｔ１４において、マイクロプロセッサ２０のリセットが解除する。

時刻ｔ１５において、４−２０ｍＡ出力Ｓ６がハイ側に振り切れ、マイクロプロセッサ２０は停止する。ＥＥＰＲＯＭｃｏｕｎｔは値３を保持する。

時刻ｔ１６において、テストを解除し、伝送器５をリセット（ｒ０）する。そして、ＲＡＭｃｏｕｎｔは、ＥＥＰＲＯＭｃｏｕｎｔの値をアップロードして３となる。さらに、ＲＡＭｃｏｕｎｔは、リセットして０となる。

時刻ｔ２において、伝送器５がリセットを解除し、この後、伝送器５は定常となり、４−２０ｍＡ出力Ｓ６は定常の値となり、診断信号ＷＤＴＣＬは正常となる。また、ＥＥＰＲＯＭｃｏｕｎｔはＲＡＭｃｏｕｎｔの値をダウンロードして０となる。このように、４−２０ｍＡ出力Ｓ６が振り切れた後に伝送器５を再起動（リセット）すると復帰する。

そして、このようなＥＥＰＲＯＭは、テスト状態であることを不揮発的に記憶する。そして、ＥＥＰＲＯＭに格納する情報に基づいて、領域ｒ１のリセット、領域ｒ２のリセット（リセット信号Ｓ３）を計数（カウント）する。このため、図６の動作に基づく実施例は、安定に動作する。

また、前述の実施例では、マイクロプロセッサ２０を形成する検出処理手段の異常のテストを実施するものであったが、これとは別に、ゲートアレイ３０、センサ（図示せず）等の他の検出処理手段に対してテストを実施するように前述の実施例を変形できる。この場合、検出処理手段でテスト機能を搭載する。このような場合でも、実質的に同等の構成となり、同様の作用効果が得られる。

さらに、前述の実施例は、切替え処理部が通信ターミナル７から制御されるものであったが、これとは別に、切替え処理部が伝送器５上から制御されるものであっても同等の作用効果が得られる。

また、前述の実施例は、切替え処理部が通信ターミナル７から制御されるものであったが、これとは別に、切替え処理部がディストリビュータ１に接続し伝送器を制御する上流システムからの通信によって制御されるものであっても同等の作用効果が得られる。

さらに、前述の実施例は、例えば、差圧計、温度計、流量計に適用することができる。

また、前述の実施例は、２線式の伝送器であったが、これとは別に、２線式以外の伝送器でも同様の構成とすれば、同様の作用効果が得られる。

以上のように、本発明は、前述の実施例に限定されることなく、その本質を逸脱しない範囲でさらに多くの変更及び変形を含むものである。

本発明の一実施例内の検出処理手段２００を示す構成図である。テスト実施のときの伝送器の状態を示す構成図である。図１の実施例のフローチャートである。本発明の他の実施例における信号処理回路の構成図である。図４の実施例において、マイクロプロセッサが故障のときのタイミングを示す波形である。図４の実施例において、テスト実施のときのタイミングを示す波形である。従来の伝送器を示す構成図である。従来の伝送器内の検出処理手段２００’を示す構成図である。

符号の説明

１電源（ディストリビュータ）
２伝送線
３負荷
５伝送器
６内蔵表示計（ＬＣＤ）
７通信ターミナル
８表示器
９キーボード
１０入力処理部
１１異常判定処理部
１２出力処理部
１５，２５切替え処理部
１６テスト処理部
２０，１０２マイクロプロセッサ（ＣＰＵ）
２１通信処理部
２２信号処理部
３０ゲートアレイ
３１ウォッチドックタイマ
３２異常時リセット制御回路
３３パルス幅変調回路（ＰＷＭ）
１０１センサ
１０３メモリ
１１０ファームウエア処理部
２００検出処理手段
Ｓ３リセット信号
Ｓ５故障信号
Ｓ７判定信号
Ｓ１３診断信号
ＯＵＴ４−２０ｍＡ出力

Claims

プロセス量を検出し、前記プロセス量に基づく電気信号を信号処理する検出処理手段を備える伝送器において、
前記検出処理手段の非定常状態をテストとして生成するテスト手段と、
前記信号処理を実施すると共に、診断信号を生成するマイクロプロセッサと、
前記診断信号に基づき前記マイクロプロセッサの故障を検知するゲートアレイとを備え、
前記マイクロプロセッサは、
テスト入力を入力し第１の信号を生成する通信処理部と、
センサから信号を入力し第２の信号を生成する信号処理部と、
前記第１の信号または前記第２の信号の何れかを選択し診断信号とする切替え処理部とを備え、
前記ゲートアレイは、
前記診断信号が転送され判定信号を出力するウォッチドックタイマと、
前記判定信号が転送され故障信号を出力し前記信号処理部へリセット信号を転送する異常時リセット制御回路とを備え、
テスト実施のときに、前記テスト入力がイネーブルとなり、前記第１の信号がディセーブルとなり、前記切替え処理部が前記第１の信号を選択し、前記診断信号がディセーブルとなり、前記ウォッチドックタイマが飽和し、前記判定信号がイネーブルとなり、前記リセット信号がイネーブルとなり、前記マイクロプロセッサへのクロック供給が止まり、前記マイクロプロセッサが停止する
ことを特徴とする伝送器。
前記ゲートアレイは、前記診断信号に基づき前記マイクロプロセッサのリセット信号を生成し、
前記マイクロプロセッサは、前記リセット信号を計数する不揮発性記憶手段を備える
ことを特徴とする請求項１記載の伝送器。
前記切替え処理部は、前記検出処理手段の出力を伝送する伝送線に接続する通信ターミナルから制御される
ことを特徴とする請求項２記載の伝送器。
前記切替え処理部は、前記プロセス量を検出するセンサの異常を格納し、前記非定常状態の情報が書き込まれる記憶手段を備える
ことを特徴とする請求項２または請求項３の何れかに記載の伝送器。
前記テスト手段は前記検出処理手段の故障状態を生成し、前記非定常状態を表示する内蔵表示計を備え、２線式で形成する
ことを特徴とする請求項４記載の伝送器。
前記ゲートアレイは、
前記故障信号（Ｓ５）が転送され前記信号処理部（２２）から信号（Ｓ４）が転送され伝送線（２）へ４−２０ｍＡ出力（Ｓ６）を出力するパルス幅変調回路（３３）を備える
ことを特徴とする請求項１記載の伝送器。
前記マイクロプロセッサは、
前記マイクロプロセッサの故障の情報を格納するＥＥＰＲＯＭを備える
ことを特徴とする請求項６記載の伝送器。
前記検出処理手段の出力を伝送する伝送線に接続する通信ターミナルによりテストを実行するステップ、
前記検出処理手段の非定常状態をテストするステップ、
前記通信ターミナルによりテストを解除するステップ、を備える
ことを特徴とする請求項１記載の伝送器。