JPH0783237B2 - アナログスイッチキャパシタ回路及びその製造方法 - Google Patents
アナログスイッチキャパシタ回路及びその製造方法Info
- Publication number
- JPH0783237B2 JPH0783237B2 JP24440692A JP24440692A JPH0783237B2 JP H0783237 B2 JPH0783237 B2 JP H0783237B2 JP 24440692 A JP24440692 A JP 24440692A JP 24440692 A JP24440692 A JP 24440692A JP H0783237 B2 JPH0783237 B2 JP H0783237B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- capacitor
- circuit
- amplifier
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 82
- 239000010409 thin film Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 27
- 238000009825 accumulation Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000272470 Circus Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 241001168730 Simo Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- -1 phosphorous ions Chemical class 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多結晶シリコン薄膜ト
ランジスタ（ＴＦＴ）及び多結晶シリコン薄膜キャパシ
タ（ＴＦＣ）から形成されるスイッチキャパシタ回路に
関し、更に詳細には、多結晶シリコンＴＦＴ及びＴＦＣ
を用い、活性マトリックス液晶ディスプレイ、ページ幅
光学走査アレイ、または電子写真式もしくは粒子線写真
式印字ヘッドのような大面積電子（ＬＡＥ）装置のため
のアナログ駆動回路として用いられる積分器、増幅器、
及びディジタルアナログコンバータ（ＤＡＣ）のような
スイッチキャパシタアナログ回路に関する。
ランジスタ（ＴＦＴ）及び多結晶シリコン薄膜キャパシ
タ（ＴＦＣ）から形成されるスイッチキャパシタ回路に
関し、更に詳細には、多結晶シリコンＴＦＴ及びＴＦＣ
を用い、活性マトリックス液晶ディスプレイ、ページ幅
光学走査アレイ、または電子写真式もしくは粒子線写真
式印字ヘッドのような大面積電子（ＬＡＥ）装置のため
のアナログ駆動回路として用いられる積分器、増幅器、
及びディジタルアナログコンバータ（ＤＡＣ）のような
スイッチキャパシタアナログ回路に関する。
【０００２】
【従来の技術】大面積電子装置は、通例、薄膜回路素子
（しばしば画素と呼ばれる）の一次元または２次元のア
レイから成る。この画素は、例えば、ディスプレイのた
めの液晶光弁、または光学走査アレイのためのファトダ
イオード、または印字アレイのためのニブを包含する。
各場合において、アレイの機械的大きさはその用途によ
って定まり、通例のシリコン集積回路よりもはるかに大
きくなる。従って、アレイは、通例はガラスまたは水晶
製である大面積サブストレート上に構築される。画素ア
レイはまた駆動及びインタフェース回路を必要とし、そ
して、大部分の場合において、この回路はディジタルで
はなしにアナログであることが必要である。即ち、ある
範囲の入力信号の送り出しまたは感知が可能であること
が必要である。適当するアナログ回路は、周知のスイッ
チキャパシタ技術を用いて通例のシリコン集積回路（Ｉ
Ｃ）として構築することができる。そこで、このＩＣ
を、画素アレイを包含している大面積サブストレート上
に、またはこれに隣接して取り付け、そしてこれらの間
に多数の電気的接続を行なうことが必要となる。周辺駆
動及びインタフェースチップ、その取り付け、ならびに
大面積装置に対する電気的接続の費用は、大面積装置を
包含しているシステムの全体的価格のかなり大きな割合
を占める。適当な回路を大面積サブストレート上に集積
することによってＩＣ及び接続を除去するかまたは大幅
に減少することができるならば、このシステムの価格を
低減し且つその信頼性を改善することができる。
（しばしば画素と呼ばれる）の一次元または２次元のア
レイから成る。この画素は、例えば、ディスプレイのた
めの液晶光弁、または光学走査アレイのためのファトダ
イオード、または印字アレイのためのニブを包含する。
各場合において、アレイの機械的大きさはその用途によ
って定まり、通例のシリコン集積回路よりもはるかに大
きくなる。従って、アレイは、通例はガラスまたは水晶
製である大面積サブストレート上に構築される。画素ア
レイはまた駆動及びインタフェース回路を必要とし、そ
して、大部分の場合において、この回路はディジタルで
はなしにアナログであることが必要である。即ち、ある
範囲の入力信号の送り出しまたは感知が可能であること
が必要である。適当するアナログ回路は、周知のスイッ
チキャパシタ技術を用いて通例のシリコン集積回路（Ｉ
Ｃ）として構築することができる。そこで、このＩＣ
を、画素アレイを包含している大面積サブストレート上
に、またはこれに隣接して取り付け、そしてこれらの間
に多数の電気的接続を行なうことが必要となる。周辺駆
動及びインタフェースチップ、その取り付け、ならびに
大面積装置に対する電気的接続の費用は、大面積装置を
包含しているシステムの全体的価格のかなり大きな割合
を占める。適当な回路を大面積サブストレート上に集積
することによってＩＣ及び接続を除去するかまたは大幅
に減少することができるならば、このシステムの価格を
低減し且つその信頼性を改善することができる。
【０００３】従って、駆動回路を画素素子と共に共通サ
ブストレート（例えばガラスまたは水晶）上に集積する
ことが望ましい。多結晶シリコン及び無定形シリコン薄
膜技術を用いて複数の回路をＬＡＥディスプレイと共に
集積することは従来から行なわれている。しかし、これ
は全くのディジタル回路であり、アナログ駆動が必要な
場合には、単純パストランジスタを用いてアナログ信号
をアレイへ送り出し、このパストランジスタの状態をデ
ィジタル回路によって制御していた。
ブストレート（例えばガラスまたは水晶）上に集積する
ことが望ましい。多結晶シリコン及び無定形シリコン薄
膜技術を用いて複数の回路をＬＡＥディスプレイと共に
集積することは従来から行なわれている。しかし、これ
は全くのディジタル回路であり、アナログ駆動が必要な
場合には、単純パストランジスタを用いてアナログ信号
をアレイへ送り出し、このパストランジスタの状態をデ
ィジタル回路によって制御していた。
【０００４】多結晶シリコン薄膜技術が、駆動回路をサ
ブストレート上に画素アレイと共に集積することを可能
にする、ということは従来から認められている。しか
し、通例の単結晶シリコンＭＯＳ電界効果トランジスタ
（ＭＯＳＦＥＴ）と比較すると多結晶シリコン薄膜トラ
ンジスタ（ＴＦＴ）の性能が劣るため、多結晶シリコン
薄膜技術を用いて真のアナログ回路を作ることは可能で
ないと考えられていた。
ブストレート上に画素アレイと共に集積することを可能
にする、ということは従来から認められている。しか
し、通例の単結晶シリコンＭＯＳ電界効果トランジスタ
（ＭＯＳＦＥＴ）と比較すると多結晶シリコン薄膜トラ
ンジスタ（ＴＦＴ）の性能が劣るため、多結晶シリコン
薄膜技術を用いて真のアナログ回路を作ることは可能で
ないと考えられていた。
【０００５】多結晶シリコンＴＦＴはいくつかの点にお
いて通例のシリコンＭＯＳＦＥＴに劣る。第１に、多結
晶シリコンＴＦＴから得られる駆動電流は、これと類似
の大きさのＭＯＳＦＥＴから得られるものよりもはるか
に小さい。この制限はディジタル回路にも当てはまる
が、アナログ回路において一般に用いられるバイアス条
件の下ではもっと厳しい。第２に、多結晶シリコンＴＦ
Ｔの飽和特性は貧弱であり、チャネルなだれ増倍のため
に生ずるいわゆる「キンク」効果によって出力インピー
ダンスは低くなり、これはデバイスチャネルにおけるト
ラップ状態の存在によって更に悪くなる。前記の低いイ
ンピーダンスは、増幅器から得られる電圧利得を制限す
る可能性があるので、ディジタル回路に対するよりもア
ナログ回路に対して遥かに重大問題となる。第３に、多
結晶シリコンＴＦＴは、ＭＯＳＦＥＴに比べ、オフ状態
漏洩電流が比較的大きくなるということが知られてい
る。アナログアプリケーションにおいては、キャパシタ
に電荷を蓄積することがしばしば必要となり、そしてＴ
ＦＴ漏洩に基づく電荷損失があるとアナログ信号に誤り
が生ずる。他方、ディジタル回路は漏洩を起こす可能性
が遥かに少ない。これも電荷が容量性ノードに蓄積され
る動的設計においてさえも、何らかの信号誤りが生ずる
前に総計電荷損失が必ず何らかのしきい値を越えるので
あり、そしてこのしきい値は、一般に、アナログ回路に
おける許容電荷損失よりも遥かに大きい。第４に、多結
晶シリコンＴＦＴは、ＭＯＳＦＥＴよりも遥かに大きい
電気的雑音を生ずる。これも、ディジタルアプリケーシ
ョンにおけるよりもアナログアプリケーションにおいて
遥かに重大な問題となる。
いて通例のシリコンＭＯＳＦＥＴに劣る。第１に、多結
晶シリコンＴＦＴから得られる駆動電流は、これと類似
の大きさのＭＯＳＦＥＴから得られるものよりもはるか
に小さい。この制限はディジタル回路にも当てはまる
が、アナログ回路において一般に用いられるバイアス条
件の下ではもっと厳しい。第２に、多結晶シリコンＴＦ
Ｔの飽和特性は貧弱であり、チャネルなだれ増倍のため
に生ずるいわゆる「キンク」効果によって出力インピー
ダンスは低くなり、これはデバイスチャネルにおけるト
ラップ状態の存在によって更に悪くなる。前記の低いイ
ンピーダンスは、増幅器から得られる電圧利得を制限す
る可能性があるので、ディジタル回路に対するよりもア
ナログ回路に対して遥かに重大問題となる。第３に、多
結晶シリコンＴＦＴは、ＭＯＳＦＥＴに比べ、オフ状態
漏洩電流が比較的大きくなるということが知られてい
る。アナログアプリケーションにおいては、キャパシタ
に電荷を蓄積することがしばしば必要となり、そしてＴ
ＦＴ漏洩に基づく電荷損失があるとアナログ信号に誤り
が生ずる。他方、ディジタル回路は漏洩を起こす可能性
が遥かに少ない。これも電荷が容量性ノードに蓄積され
る動的設計においてさえも、何らかの信号誤りが生ずる
前に総計電荷損失が必ず何らかのしきい値を越えるので
あり、そしてこのしきい値は、一般に、アナログ回路に
おける許容電荷損失よりも遥かに大きい。第４に、多結
晶シリコンＴＦＴは、ＭＯＳＦＥＴよりも遥かに大きい
電気的雑音を生ずる。これも、ディジタルアプリケーシ
ョンにおけるよりもアナログアプリケーションにおいて
遥かに重大な問題となる。
【０００６】単結晶薄膜技術シリコンオンサファイア
（ＳＯＳ）、打込み酸素分離（ｓｅｐａｒａｔｉｏｎ
ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）（ＳＩＭＯ
Ｘ）または帯域溶融再結晶（ＺＭＲ）のような、シリコ
ンオンインシュレータ技術とも呼ばれている単結晶薄膜
技術も、前述の制限の或るもの、特にキンク効果（単結
晶ＳＯＩ ＭＯＳＦＥＴにおいては多結晶シリコンＴＦ
Ｔにおけるほどに激しくはないが）及び漏洩増大を受け
る。一部にはこれらの理由のため、これらの技術はアナ
ログアプリケーションに対しては一般には用いられてい
ない。
（ＳＯＳ）、打込み酸素分離（ｓｅｐａｒａｔｉｏｎ
ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）（ＳＩＭＯ
Ｘ）または帯域溶融再結晶（ＺＭＲ）のような、シリコ
ンオンインシュレータ技術とも呼ばれている単結晶薄膜
技術も、前述の制限の或るもの、特にキンク効果（単結
晶ＳＯＩ ＭＯＳＦＥＴにおいては多結晶シリコンＴＦ
Ｔにおけるほどに激しくはないが）及び漏洩増大を受け
る。一部にはこれらの理由のため、これらの技術はアナ
ログアプリケーションに対しては一般には用いられてい
ない。
【０００７】種々の参考資料によれば、液晶ディスプレ
イのようなＬＡＥのための集積ドライバを形成するのに
ＴＦＴを用いることが望ましいであろうということが認
められている。これら参考資料には、ＴＦＴの若干の特
性を改善する多結晶シリコン処理が開示されているが、
このように改善された多結晶シリコンＴＦＴであっても
動作特性に関しては単結晶トランジスタに近づいていな
い。また、前記参考資料のどれにも、多結晶シリコン薄
膜技術を用いて作ったスイッチキャパシタアナログ回路
は開示されていない。
イのようなＬＡＥのための集積ドライバを形成するのに
ＴＦＴを用いることが望ましいであろうということが認
められている。これら参考資料には、ＴＦＴの若干の特
性を改善する多結晶シリコン処理が開示されているが、
このように改善された多結晶シリコンＴＦＴであっても
動作特性に関しては単結晶トランジスタに近づいていな
い。また、前記参考資料のどれにも、多結晶シリコン薄
膜技術を用いて作ったスイッチキャパシタアナログ回路
は開示されていない。
【０００８】アラン・ジー・レウィス（Ａｌａｎ Ｇ．
Ｌｅｗｉｓ）及びリチャード・ブルース（Ｒｉｃｈａｒ
ｄ Ｂｒｕｃｅ）は、１９９０ ＩＥＥＥ国際ソリッド
ステート回路会議（１９９０ ＩＥＥＥ Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕ
ｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ）の会議録（１９９０年
２月１６日）の２２２〜２２３頁に所載の論文「大面積
エレクトニクスのための回路設計及び性能」（Ｃｉｒｃ
ｕｉｔ Ｄｅｓｉｇｎ ａｎｄ Ｐｅｒｆｏｒｍａｎｃ
ｅ ｆｏｒ Ｌａｒｇｅ Ａｒｅａ Ｅｌｅｃｔｒｏｎ
ｉｃｓ）において、演算増幅器を形成するための多結晶
シリコンＴＦＴの使用について説明している（図４参
照）。多結晶シリコンＴＦＴにおけるキンク効果を補償
するため、カスコード（ゲートを別々にして直列接続し
た２つまたはそれ以上のトランジスタ）を使用すること
が開示されている。多結晶シリコンＴＦＴの性能が低い
にもかかわらず（駆動電流が小、しきい値電圧がより高
い）、高速（３０ＭＨZ ）で動作するディジタルシフト
レジスタが作らた。これは、ＴＦＴと絶縁体サブストレ
ートとの間の寄生キャパシタンスが小さいことによるも
のと考えられている。また、多結晶シリコンＴＦＴだけ
で構成された演算増幅器が開示されている。この演算増
幅器は、キンク効果による出力インピーダンスの劣化を
最も受けやすいｎチャネルＴＦＴ上のドレーンバイアス
を最小にし、そして、制限された駆動電流を克服するた
めに相補ソースファロア出力段が用いられている。しか
し、スイッチキャパシタ回路は示されておらず、また、
ＴＦＴ漏洩、スイッチキャパシタアプリケーションに対
して要求される増幅器の補償、及び薄膜キャパシタの直
線性のような問題については説明がなかった。
Ｌｅｗｉｓ）及びリチャード・ブルース（Ｒｉｃｈａｒ
ｄ Ｂｒｕｃｅ）は、１９９０ ＩＥＥＥ国際ソリッド
ステート回路会議（１９９０ ＩＥＥＥ Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕ
ｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ）の会議録（１９９０年
２月１６日）の２２２〜２２３頁に所載の論文「大面積
エレクトニクスのための回路設計及び性能」（Ｃｉｒｃ
ｕｉｔ Ｄｅｓｉｇｎ ａｎｄ Ｐｅｒｆｏｒｍａｎｃ
ｅ ｆｏｒ Ｌａｒｇｅ Ａｒｅａ Ｅｌｅｃｔｒｏｎ
ｉｃｓ）において、演算増幅器を形成するための多結晶
シリコンＴＦＴの使用について説明している（図４参
照）。多結晶シリコンＴＦＴにおけるキンク効果を補償
するため、カスコード（ゲートを別々にして直列接続し
た２つまたはそれ以上のトランジスタ）を使用すること
が開示されている。多結晶シリコンＴＦＴの性能が低い
にもかかわらず（駆動電流が小、しきい値電圧がより高
い）、高速（３０ＭＨZ ）で動作するディジタルシフト
レジスタが作らた。これは、ＴＦＴと絶縁体サブストレ
ートとの間の寄生キャパシタンスが小さいことによるも
のと考えられている。また、多結晶シリコンＴＦＴだけ
で構成された演算増幅器が開示されている。この演算増
幅器は、キンク効果による出力インピーダンスの劣化を
最も受けやすいｎチャネルＴＦＴ上のドレーンバイアス
を最小にし、そして、制限された駆動電流を克服するた
めに相補ソースファロア出力段が用いられている。しか
し、スイッチキャパシタ回路は示されておらず、また、
ＴＦＴ漏洩、スイッチキャパシタアプリケーションに対
して要求される増幅器の補償、及び薄膜キャパシタの直
線性のような問題については説明がなかった。
【０００９】エス・エヌ・リー（Ｓ．Ｎ．Ｌｅｅ）等
は、１９９０ ＩＥＥＥ国際ソリッドステート回路会議
（１９９０ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆ
ｅｒｅｎｃｅ）の会議録（１９９０年２月１６日）の２
２０〜２２１頁に所載の論文「５×９インチ多結晶シリ
コン・グレイスケール・カラーヘッドダウン・ディスプ
レイチップ」（Ａ ５×９ ｉｎｃｈ Ｐｏｌｙｓｉｌ
ｉｃｏｎ Ｇｒｅｙ−Ｓｃａｌｅ ＣｏｌｏｒＨｅａｄ
Ｄｏｗｎ Ｄｉｓｐｌａｙ Ｃｈｉｐ）において、及
び、アール・ジー・スチュアート（Ｒ．Ｇ．Ｓｔｅｗａ
ｒｔ）等は、「ＳＩＤ ９０ダイジェスト」（ＳＩＤ
９０ Ｄｉｇｅｓｔ）誌の３１９〜３２２頁に所載の論
文「集積グレイスケールドライバ付き９Ｖ多結晶シリコ
ンＬＣＤ」（Ａ ９Ｖ Ｐｏｌｙｓｉｌｉｃｏｎ ＬＣ
Ｄ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｇｒａｙ−Ｓｃ
ａｌｅ Ｄｒｉｖｅｒ）において、ＬＣＤのグレイスケ
ールを制御するためにディジタル入力及びアナログラン
プ電圧入力を受け取ってアナログ出力を発生するＬＣＤ
ディスプレイのための駆動回路を開示している。全ての
回路はディジタルである。その大部分は、パストランジ
スタが導通状態に保持されている時間を、従って、外部
発生ランプのうちのどれだけが所定のデータ線へ送られ
るかということを制御する。
は、１９９０ ＩＥＥＥ国際ソリッドステート回路会議
（１９９０ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆ
ｅｒｅｎｃｅ）の会議録（１９９０年２月１６日）の２
２０〜２２１頁に所載の論文「５×９インチ多結晶シリ
コン・グレイスケール・カラーヘッドダウン・ディスプ
レイチップ」（Ａ ５×９ ｉｎｃｈ Ｐｏｌｙｓｉｌ
ｉｃｏｎ Ｇｒｅｙ−Ｓｃａｌｅ ＣｏｌｏｒＨｅａｄ
Ｄｏｗｎ Ｄｉｓｐｌａｙ Ｃｈｉｐ）において、及
び、アール・ジー・スチュアート（Ｒ．Ｇ．Ｓｔｅｗａ
ｒｔ）等は、「ＳＩＤ ９０ダイジェスト」（ＳＩＤ
９０ Ｄｉｇｅｓｔ）誌の３１９〜３２２頁に所載の論
文「集積グレイスケールドライバ付き９Ｖ多結晶シリコ
ンＬＣＤ」（Ａ ９Ｖ Ｐｏｌｙｓｉｌｉｃｏｎ ＬＣ
Ｄ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｇｒａｙ−Ｓｃ
ａｌｅ Ｄｒｉｖｅｒ）において、ＬＣＤのグレイスケ
ールを制御するためにディジタル入力及びアナログラン
プ電圧入力を受け取ってアナログ出力を発生するＬＣＤ
ディスプレイのための駆動回路を開示している。全ての
回路はディジタルである。その大部分は、パストランジ
スタが導通状態に保持されている時間を、従って、外部
発生ランプのうちのどれだけが所定のデータ線へ送られ
るかということを制御する。
【００１０】Ｎ．Ｔａｍａｕｃｈｉ等は、ＩＥＤＭ誌
（１９８９年）の３５３〜３５６頁に所載の論文「粒度
に匹敵するチャネル寸法を有する多結晶シリコンＴＦＴ
の性能改善」（Ｄｒａｓｔｉｃａｌｌｙ Ｉｍｐｒｏｖ
ｅｄ Ｐｅｒｆｏｒｍａｎｃｅｉｎ Ｐｏｌｙ−Ｓｉ
ＴＦＴｓ Ｗｉｔｈ Ｃｈａｎｎｅｌ Ｄｉｍｅｎｓｉ
ｏｎｓ Ｃｏｍｐａｒａｂｌｅ ｔｏ Ｇｒａｉｎ Ｓ
ｉｚｅ）において、電界効果移動度及び電流漏洩を改善
した多結晶シリコンＴＦＴを形成するための方法を開示
している。
（１９８９年）の３５３〜３５６頁に所載の論文「粒度
に匹敵するチャネル寸法を有する多結晶シリコンＴＦＴ
の性能改善」（Ｄｒａｓｔｉｃａｌｌｙ Ｉｍｐｒｏｖ
ｅｄ Ｐｅｒｆｏｒｍａｎｃｅｉｎ Ｐｏｌｙ−Ｓｉ
ＴＦＴｓ Ｗｉｔｈ Ｃｈａｎｎｅｌ Ｄｉｍｅｎｓｉ
ｏｎｓ Ｃｏｍｐａｒａｂｌｅ ｔｏ Ｇｒａｉｎ Ｓ
ｉｚｅ）において、電界効果移動度及び電流漏洩を改善
した多結晶シリコンＴＦＴを形成するための方法を開示
している。
【００１１】ディー・エム・キム（Ｄ．Ｍ．Ｋｉｍ）等
は、ＳＩＤダイジェスト（ＳＩＤＤｉｇｅｓｔ）誌（１
９９０年）の３０４〜３０６頁に所載の論文「ディスプ
レイ及び集積ドライバ適用のための多結晶シリコンＴＦ
Ｔ及びＴＦＴ−ＣＭＯＳ回路の特性表示及びモデリン
グ」（Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ａｎｄＭｏ
ｄｅｌｉｎｇ ｏｆ Ｐｏｌｙｓｉｌｉｃｏｎ ＴＦＴ
ａｎｄ ＴＦＴ−ＣＭＯＳ Ｃｉｒｃｕｉｔｓ ｆｏ
ｒ Ｄｉｓｐｌａｙ ａｎｄ Ｉｎｔｅｇｒａｔｅｄ
Ｄｒｉｖｅｒ Ａｐｐｌｉｃａｔｉｏｎｓ）において、
ＴＦＴで構成したディジタルフリップフロップ、レベル
シフタ装置及びバッファ装置を開示している。
は、ＳＩＤダイジェスト（ＳＩＤＤｉｇｅｓｔ）誌（１
９９０年）の３０４〜３０６頁に所載の論文「ディスプ
レイ及び集積ドライバ適用のための多結晶シリコンＴＦ
Ｔ及びＴＦＴ−ＣＭＯＳ回路の特性表示及びモデリン
グ」（Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ａｎｄＭｏ
ｄｅｌｉｎｇ ｏｆ Ｐｏｌｙｓｉｌｉｃｏｎ ＴＦＴ
ａｎｄ ＴＦＴ−ＣＭＯＳ Ｃｉｒｃｕｉｔｓ ｆｏ
ｒ Ｄｉｓｐｌａｙ ａｎｄ Ｉｎｔｅｇｒａｔｅｄ
Ｄｒｉｖｅｒ Ａｐｐｌｉｃａｔｉｏｎｓ）において、
ＴＦＴで構成したディジタルフリップフロップ、レベル
シフタ装置及びバッファ装置を開示している。
【００１２】Ｋ．Ｎａｋａｚａｗａ等は、ＳＩＤダイジ
ェスト（ＳＩＤ Ｄｉｇｅｓｔ）誌（１９９０年）の３
１１〜３１４頁に所載の論文「多結晶シリコンＬＣＤの
ための軽くドープしたドレインＴＦＴ構造」（Ｌｉｇｈ
ｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ＴＦＴ Ｓｔｒｕｃ
ｔｕｒｅ ｆｏｒ Ｐｏｌｙ−Ｓｉ ＬＣＤｓ）におい
て、オスワルト純色フラットパネル液晶ディスプレイ上
に多結晶シリコンＴＦＴで作ったオングラス周辺回路を
形成することの見通しについて説明している。しかし、
低い電界効果移動度及び高い電流漏洩が、依然として克
服すべき問題であると認められている。
ェスト（ＳＩＤ Ｄｉｇｅｓｔ）誌（１９９０年）の３
１１〜３１４頁に所載の論文「多結晶シリコンＬＣＤの
ための軽くドープしたドレインＴＦＴ構造」（Ｌｉｇｈ
ｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ＴＦＴ Ｓｔｒｕｃ
ｔｕｒｅ ｆｏｒ Ｐｏｌｙ−Ｓｉ ＬＣＤｓ）におい
て、オスワルト純色フラットパネル液晶ディスプレイ上
に多結晶シリコンＴＦＴで作ったオングラス周辺回路を
形成することの見通しについて説明している。しかし、
低い電界効果移動度及び高い電流漏洩が、依然として克
服すべき問題であると認められている。
【００１３】Ｋ．Ｏｎｏ等は、ＩＥＤＭダイジェスト誌
（ＩＥＤＭ Ｄｉｇｅｓｔ）（１９８９年）の３４５〜
３４８頁に所載の論文「大面積及び高解像度ＬＣＤに好
適する低ゲート線抵抗及び低オフ状態電流を持つ多結晶
シリコンＴＦＴ」（Ｐｏｌｙｓｉｌｉｃｏｎ ＴＦＴｓ
Ｗｉｔｈ Ｌｏｗ Ｇａｔｅ Ｌｉｎｅ Ｒｅｓｉｓ
ｔａｎｃｅ ａｎｄ Ｌｏｗ Ｏｆｆ−Ｓｔａｔｅ Ｃ
ｕｒｒｅｎｔ Ｓｕｉｔａｂｌｅ ｆｏｒ Ｌａｒｇｅ
Ａｒｅａ ａｎｄ Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ
ＩＣＤｓ）において、Ｐｔをゲート多結晶シリコン膜
と反応させることによってゲート線抵抗をより低くし且
つオフ状態電流をより低くした多結晶シリコンＴＦＴを
開示している。
（ＩＥＤＭ Ｄｉｇｅｓｔ）（１９８９年）の３４５〜
３４８頁に所載の論文「大面積及び高解像度ＬＣＤに好
適する低ゲート線抵抗及び低オフ状態電流を持つ多結晶
シリコンＴＦＴ」（Ｐｏｌｙｓｉｌｉｃｏｎ ＴＦＴｓ
Ｗｉｔｈ Ｌｏｗ Ｇａｔｅ Ｌｉｎｅ Ｒｅｓｉｓ
ｔａｎｃｅ ａｎｄ Ｌｏｗ Ｏｆｆ−Ｓｔａｔｅ Ｃ
ｕｒｒｅｎｔ Ｓｕｉｔａｂｌｅ ｆｏｒ Ｌａｒｇｅ
Ａｒｅａ ａｎｄ Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ
ＩＣＤｓ）において、Ｐｔをゲート多結晶シリコン膜
と反応させることによってゲート線抵抗をより低くし且
つオフ状態電流をより低くした多結晶シリコンＴＦＴを
開示している。
【００１４】アラン・ジー・レウィス（Ａｌａｎ Ｇ．
Ｌｅｗｉｓ）等は、ＩＥＤＭダイジェスト誌（ＩＥＤＭ
Ｄｉｇｅｓｔ）（１９８９年）の３４９〜３５２頁に
所載の論文「多結晶シリコン薄膜トランジスタにおける
短チャネル効果に対する物理的機構」（Ｐｈｙｓｉｃａ
ｌ Ｍｅｃｈａｎｉｓｍｓ ｆｏｒ Ｓｈｏｒｔ Ｃｈ
ａｎｎｅｌ Ｅｆｆｅｃｔｓ ｉｎ Ｐｏｌｙｓｉｌｉ
ｃｏｎ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）
において、ｎチャネル及びｐチャネル多結晶シリコン薄
膜トランジスタにおける短チャネルしきい値シフトの原
因となる物理的機構について説明している。
Ｌｅｗｉｓ）等は、ＩＥＤＭダイジェスト誌（ＩＥＤＭ
Ｄｉｇｅｓｔ）（１９８９年）の３４９〜３５２頁に
所載の論文「多結晶シリコン薄膜トランジスタにおける
短チャネル効果に対する物理的機構」（Ｐｈｙｓｉｃａ
ｌ Ｍｅｃｈａｎｉｓｍｓ ｆｏｒ Ｓｈｏｒｔ Ｃｈ
ａｎｎｅｌ Ｅｆｆｅｃｔｓ ｉｎ Ｐｏｌｙｓｉｌｉ
ｃｏｎ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）
において、ｎチャネル及びｐチャネル多結晶シリコン薄
膜トランジスタにおける短チャネルしきい値シフトの原
因となる物理的機構について説明している。
【００１５】特開昭５９−１８２５６９号公報には、ト
ランジスタを絶縁サブストレート上に形成するときに水
素含有混合気体中の熱処理によって薄膜ソース及びドレ
イン電極の面を不活性化することによって出力特性を改
善した薄膜トランジスタが開示されている。ウー（Ｗ
ｕ）等は、ＳＩＤダイジェスト（ＳＩＤ Ｄｉｇｅｓ
ｔ）誌（１９９０年）の３０７〜３１０頁に所載の論文
「種々の処理技術及びデバイスアーキテクチャを用いて
製造した多結晶シリコンＴＦＴディジタル回路の性能」
（Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ Ｐｏｌｙｓｉｌｉｃ
ｏｎ ＴＦＴ ＤｉｇｉｔａｌＣｉｒｃｕｉｔｓ Ｆａ
ｂｒｉｃａｔｅｄ Ｗｉｔｈ Ｖａｒｉｏｕｓ Ｐｒｏ
ｃｅｓｓｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ ａｎｄ Ｄｅ
ｖｉｃｅ Ａｒｃｈｉｔｅｃｔｕｒｅｓ）において、多
結晶シリコンＴＦＴを改善するための製造方法及びこの
多結晶シリコンＴＦＴで形成されたＬＡＥ装置のための
ディジタル駆動回路について説明している。
ランジスタを絶縁サブストレート上に形成するときに水
素含有混合気体中の熱処理によって薄膜ソース及びドレ
イン電極の面を不活性化することによって出力特性を改
善した薄膜トランジスタが開示されている。ウー（Ｗ
ｕ）等は、ＳＩＤダイジェスト（ＳＩＤ Ｄｉｇｅｓ
ｔ）誌（１９９０年）の３０７〜３１０頁に所載の論文
「種々の処理技術及びデバイスアーキテクチャを用いて
製造した多結晶シリコンＴＦＴディジタル回路の性能」
（Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ Ｐｏｌｙｓｉｌｉｃ
ｏｎ ＴＦＴ ＤｉｇｉｔａｌＣｉｒｃｕｉｔｓ Ｆａ
ｂｒｉｃａｔｅｄ Ｗｉｔｈ Ｖａｒｉｏｕｓ Ｐｒｏ
ｃｅｓｓｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ ａｎｄ Ｄｅ
ｖｉｃｅ Ａｒｃｈｉｔｅｃｔｕｒｅｓ）において、多
結晶シリコンＴＦＴを改善するための製造方法及びこの
多結晶シリコンＴＦＴで形成されたＬＡＥ装置のための
ディジタル駆動回路について説明している。
【００１６】Ｙ．Ｍａｔｓｕｅｄａ等は、ＳＩＤダイジ
ェスト（ＳＩＤ Ｄｉｇｅｓｔ）誌（１９９０年）の３
１５〜３１８頁に所載の論文「高口径比を持つコンパク
トＴＦＴ ＬＣＤのための新しい技術」（Ｎｅｗ Ｔｅ
ｃｈｎｏｌｏｇｉｅｓ ｆｏｒ Ｃｏｍｐａｃｔ ＴＦ
Ｔ ＬＣＤｓ Ｗｉｔｈ Ｈｉｇｈ−Ａｐｅｒｔｕｒｅ
Ｒａｔｉｏ）において、走査線２本毎に記憶キャパシ
タ線１本を設けたＬＣＤマトリックスについて説明して
いる。
ェスト（ＳＩＤ Ｄｉｇｅｓｔ）誌（１９９０年）の３
１５〜３１８頁に所載の論文「高口径比を持つコンパク
トＴＦＴ ＬＣＤのための新しい技術」（Ｎｅｗ Ｔｅ
ｃｈｎｏｌｏｇｉｅｓ ｆｏｒ Ｃｏｍｐａｃｔ ＴＦ
Ｔ ＬＣＤｓ Ｗｉｔｈ Ｈｉｇｈ−Ａｐｅｒｔｕｒｅ
Ｒａｔｉｏ）において、走査線２本毎に記憶キャパシ
タ線１本を設けたＬＣＤマトリックスについて説明して
いる。
【００１７】ＬＡＥ装置のためのディジタル回路に用い
られるＴＦＴを開示している更に他の参考文献として
は、米国特許第４，８７２，００２号、Ｏｓｈｉｍａ等
にかかる英国特許出願第２，１１７，９７０号、及び特
公昭６１−１３６６５号公報がある。米国特許第４，８
７２，００２号には、集積ディジタルディスプレイドラ
イバに用いられるスイッチキャパシタ負荷回路が記載さ
れている。この負荷回路は、ＴＦＴラッチに対する抵抗
性負荷を模擬するのに用いられ、そしてラッチの利得を
変更可能にする。この負荷回路は増幅器を含んでおら
ず、そして、構成素子の数が少ないことにおいて、及び
この回路が達成するものにおいて、本発明の回路よりも
簡単である。もっと複雑な回路は示唆されていない。こ
の米国特許においてはまた、該特許のスイッチキャパシ
タ回路が理想的挙動から逸れているということが述べら
れている（全てのスイッチキャパシタ回路の特徴であっ
て、その有用性を制限する）。本発明に従って作るアナ
ログ回路は、多結晶シリコンスイッチキャパシタ回路の
前記の特性の故に、性能がかなり劣るであろうと予想さ
れていた。ところが、このアナログ回路は予想よりも遥
かに良好に機能した。
られるＴＦＴを開示している更に他の参考文献として
は、米国特許第４，８７２，００２号、Ｏｓｈｉｍａ等
にかかる英国特許出願第２，１１７，９７０号、及び特
公昭６１−１３６６５号公報がある。米国特許第４，８
７２，００２号には、集積ディジタルディスプレイドラ
イバに用いられるスイッチキャパシタ負荷回路が記載さ
れている。この負荷回路は、ＴＦＴラッチに対する抵抗
性負荷を模擬するのに用いられ、そしてラッチの利得を
変更可能にする。この負荷回路は増幅器を含んでおら
ず、そして、構成素子の数が少ないことにおいて、及び
この回路が達成するものにおいて、本発明の回路よりも
簡単である。もっと複雑な回路は示唆されていない。こ
の米国特許においてはまた、該特許のスイッチキャパシ
タ回路が理想的挙動から逸れているということが述べら
れている（全てのスイッチキャパシタ回路の特徴であっ
て、その有用性を制限する）。本発明に従って作るアナ
ログ回路は、多結晶シリコンスイッチキャパシタ回路の
前記の特性の故に、性能がかなり劣るであろうと予想さ
れていた。ところが、このアナログ回路は予想よりも遥
かに良好に機能した。
【００１８】Ｏｓｈｉｍａ等にかかる英国特許出願第
２，１１７，２７０号には、多結晶シリコンＴＦＴで構
成したディジタル回路が開示されている。チョー（Ｃｈ
ｏ）等による要約「Ａ−Ｓｉ画素粒子検出器のための電
荷感知多結晶シリコン無定形シリコン増幅器」（Ｃｈａ
ｒｇｅ−Ｓｅｎｓｉｔｉｖｅ Ｐｏｌｙ−Ｓｉｌｉｃｏ
ｎ Ａｍｐｌｉｆｉｅｒｓ Ｆｏｒ Ａ−Ｓｉ Ｐｉｘ
ｅｌ Ｐａｒｔｉｃｌｅ Ｄｅｔｅｃｔｏｒｓ）には、
電荷感知多結晶シリコンＴＦＴ増幅器は既に作られてい
るということが述べられているが、詳細は記載されてい
ない。
２，１１７，２７０号には、多結晶シリコンＴＦＴで構
成したディジタル回路が開示されている。チョー（Ｃｈ
ｏ）等による要約「Ａ−Ｓｉ画素粒子検出器のための電
荷感知多結晶シリコン無定形シリコン増幅器」（Ｃｈａ
ｒｇｅ−Ｓｅｎｓｉｔｉｖｅ Ｐｏｌｙ−Ｓｉｌｉｃｏ
ｎ Ａｍｐｌｉｆｉｅｒｓ Ｆｏｒ Ａ−Ｓｉ Ｐｉｘ
ｅｌ Ｐａｒｔｉｃｌｅ Ｄｅｔｅｃｔｏｒｓ）には、
電荷感知多結晶シリコンＴＦＴ増幅器は既に作られてい
るということが述べられているが、詳細は記載されてい
ない。
【００１９】米国特許第４，７８３，１４６号には、液
晶印字バーにおいてスイッチとして用いられるＴＦＴが
開示されている。米国特許第４，７７２，０９９号に
は、液晶ディスプレイにおけるスイッチとしての多結晶
シリコンＴＦＴの使用が開示されている。ＴＦＴに関す
る更に他の参考文献としては、「エレクトロニクス」
（Ｅｌｅｃｔｒｏｎｉｃｓ）誌（１９６４年４月２０
日）に所載のハロルド・ボーカン（Ｈａｒｏｌｄ Ｂｏ
ｒｋａｎ）の論文「単一チップ上の能動及び受動薄膜素
子の堆積」（Ｄｅｐｏｓｉｔｉｎｇ Ａｃｔｉｖｅ Ａ
ｎｄ Ｐａｓｓｉｖｅ Ｔｈｉｎ−Ｆｉｌｍ Ｅｌｅｍ
ｅｎｔｓ Ｏｎ Ｏｎｅ Ｃｈｉｐ）、及び、ＩＲＦの
会議録（１９６２年）に所載のポール・ケー・ヴァイマ
（Ｐａｕｌ Ｋ．Ｗｅｉｍｅｒ）の論文「新しい薄膜ト
ランジスタとしてのＴＦＴ」（Ｔｈｅ ＴＦＴ−Ａ Ｎ
ｅｗ Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が
ある。
晶印字バーにおいてスイッチとして用いられるＴＦＴが
開示されている。米国特許第４，７７２，０９９号に
は、液晶ディスプレイにおけるスイッチとしての多結晶
シリコンＴＦＴの使用が開示されている。ＴＦＴに関す
る更に他の参考文献としては、「エレクトロニクス」
（Ｅｌｅｃｔｒｏｎｉｃｓ）誌（１９６４年４月２０
日）に所載のハロルド・ボーカン（Ｈａｒｏｌｄ Ｂｏ
ｒｋａｎ）の論文「単一チップ上の能動及び受動薄膜素
子の堆積」（Ｄｅｐｏｓｉｔｉｎｇ Ａｃｔｉｖｅ Ａ
ｎｄ Ｐａｓｓｉｖｅ Ｔｈｉｎ−Ｆｉｌｍ Ｅｌｅｍ
ｅｎｔｓ Ｏｎ Ｏｎｅ Ｃｈｉｐ）、及び、ＩＲＦの
会議録（１９６２年）に所載のポール・ケー・ヴァイマ
（Ｐａｕｌ Ｋ．Ｗｅｉｍｅｒ）の論文「新しい薄膜ト
ランジスタとしてのＴＦＴ」（Ｔｈｅ ＴＦＴ−Ａ Ｎ
ｅｗ Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が
ある。
【００２０】ディジタル及びアナログ駆動回路に関する
背景資料の目的で以上の参考文献を掲げた。前述の参考
文献の多くは、多結晶シリコンＴＦＴから駆動またはイ
ンタフェース回路を形成することが望ましいということ
を認めている。即ち、かかる回路は、ＬＣ光弁のアレ
イ、ファトダイオードまたは印字ニブを現在含有してい
る大面積サブストレート上に集積することが可能である
からである。しかし、これら文献のどれも、本発明を開
示してはいない。前述の参考文献の多くは、ＴＦＴの機
能が単結晶装置の機能にもっと似るように多結晶シリコ
ンの性能を改善しようとすることを述べている。他の参
考文献は、多結晶シリコンＴＦＴからディジタル回路を
形成するということを述べている。しかし、多結晶シリ
コンから作った真のアナログ回路を開示している文献は
なく、そして、事実、当業者は、前述の多結晶シリコン
ＴＦＴの性能についての制限があるので、かかる回路が
有用な性能を獲得するとは予想していないであろう。
背景資料の目的で以上の参考文献を掲げた。前述の参考
文献の多くは、多結晶シリコンＴＦＴから駆動またはイ
ンタフェース回路を形成することが望ましいということ
を認めている。即ち、かかる回路は、ＬＣ光弁のアレ
イ、ファトダイオードまたは印字ニブを現在含有してい
る大面積サブストレート上に集積することが可能である
からである。しかし、これら文献のどれも、本発明を開
示してはいない。前述の参考文献の多くは、ＴＦＴの機
能が単結晶装置の機能にもっと似るように多結晶シリコ
ンの性能を改善しようとすることを述べている。他の参
考文献は、多結晶シリコンＴＦＴからディジタル回路を
形成するということを述べている。しかし、多結晶シリ
コンから作った真のアナログ回路を開示している文献は
なく、そして、事実、当業者は、前述の多結晶シリコン
ＴＦＴの性能についての制限があるので、かかる回路が
有用な性能を獲得するとは予想していないであろう。
【００２１】
【発明が解決しようとする課題】本発明の目的は、水晶
またはガラスのような大面積絶縁サブストレート上に多
結晶シリコンから製造することのできるアナログスイッ
チキャパシタ回路を提供することにある。本発明の他の
目的は、大面積電子装置内に他の回路素子との集積に好
適するアナログスイッチキャパシタ駆動及びインタフェ
ース回路を製造する方法を提供することにある。
またはガラスのような大面積絶縁サブストレート上に多
結晶シリコンから製造することのできるアナログスイッ
チキャパシタ回路を提供することにある。本発明の他の
目的は、大面積電子装置内に他の回路素子との集積に好
適するアナログスイッチキャパシタ駆動及びインタフェ
ース回路を製造する方法を提供することにある。
【００２２】
【課題を解決するための手段】前記及び他の目的を達成
するため、ならびに前述の欠点を克服するため、多結晶
シリコンＴＦＴ及びＴＦＣを用いてスイッチキャパシタ
回路を製造する。スイッチキャパシタ回路ならびにＴＦ
Ｔ及びＴＦＣは周知であるが、多結晶シリコンＴＦＴの
性能が劣っている（多結晶シリコンＭＯＳＦＥＴに対し
て）ため、ＴＦＴ及びＴＦＣを用いてアナログスイッチ
キャパシタ回路を製造することができるとは従来は考え
られていなかった。ところが、ＴＦＴ及びＴＦＣを用い
て製造したアナログスイッチキャパシタ回路は、ＬＡＥ
装置内のアナログ制御回路として用いるのに十分に正確
であるということが見いだされた。また、ＴＦＴ及びＴ
ＦＣはガラスサブストレート上に形成することができる
ので、これらを画素素子（薄膜技術を用いてサブストレ
ート上に既に形成されている）と共に集積することがで
きる。従って、周辺ドライバチップの数を減らしたかま
たはこれを持たないＬＡＥを製造してチップとサブスト
レートとの間の接続体を減少し、これにより全体的費用
を低減し及び信頼性を改善することができる。
するため、ならびに前述の欠点を克服するため、多結晶
シリコンＴＦＴ及びＴＦＣを用いてスイッチキャパシタ
回路を製造する。スイッチキャパシタ回路ならびにＴＦ
Ｔ及びＴＦＣは周知であるが、多結晶シリコンＴＦＴの
性能が劣っている（多結晶シリコンＭＯＳＦＥＴに対し
て）ため、ＴＦＴ及びＴＦＣを用いてアナログスイッチ
キャパシタ回路を製造することができるとは従来は考え
られていなかった。ところが、ＴＦＴ及びＴＦＣを用い
て製造したアナログスイッチキャパシタ回路は、ＬＡＥ
装置内のアナログ制御回路として用いるのに十分に正確
であるということが見いだされた。また、ＴＦＴ及びＴ
ＦＣはガラスサブストレート上に形成することができる
ので、これらを画素素子（薄膜技術を用いてサブストレ
ート上に既に形成されている）と共に集積することがで
きる。従って、周辺ドライバチップの数を減らしたかま
たはこれを持たないＬＡＥを製造してチップとサブスト
レートとの間の接続体を減少し、これにより全体的費用
を低減し及び信頼性を改善することができる。
【００２３】ＬＣＤ、ページ幅画像センサ、及びページ
幅電子写真式または粒子線写真式印字ヘッドのようなＬ
ＡＥ装置を駆動するのに好適する動作特性を示すスイッ
チキャパシタ増幅器、電荷再分布ディジタルアナログコ
ンバータ、及びサンプリング増幅器を作った。以下、本
発明の実施例を図面を参照して詳細に説明する。図面に
おいては、同様参照番号は同様部材を示す。
幅電子写真式または粒子線写真式印字ヘッドのようなＬ
ＡＥ装置を駆動するのに好適する動作特性を示すスイッ
チキャパシタ増幅器、電荷再分布ディジタルアナログコ
ンバータ、及びサンプリング増幅器を作った。以下、本
発明の実施例を図面を参照して詳細に説明する。図面に
おいては、同様参照番号は同様部材を示す。
【００２４】
【実施例】本発明はＬＡＥ装置のためのアナログインタ
フェース及び駆動回路の形成に特に好適するものであ
り、前記回路は、これに関連の回路素子と同じサブスト
レート上に集積可能なものである。例えば、本発明のア
ナログスイッチキャパシタ回路（ａｎａｌｏｇ ｓｗｉ
ｔｃｈｅｄ ｃａｐａｃｉｔｏｒ ｃｉｒｃｕｉｔ）を
用い、アクティブマトリックスＬＣＤ（ＡＭＬＣＤ）の
ためのサンプリング増幅器及びディジタルアナログ変換
器を含むデータドライバを形成することができる。
フェース及び駆動回路の形成に特に好適するものであ
り、前記回路は、これに関連の回路素子と同じサブスト
レート上に集積可能なものである。例えば、本発明のア
ナログスイッチキャパシタ回路（ａｎａｌｏｇ ｓｗｉ
ｔｃｈｅｄ ｃａｐａｃｉｔｏｒ ｃｉｒｃｕｉｔ）を
用い、アクティブマトリックスＬＣＤ（ＡＭＬＣＤ）の
ためのサンプリング増幅器及びディジタルアナログ変換
器を含むデータドライバを形成することができる。
【００２５】本明細書においては多結晶シリコンＴＦＴ
及びＴＦＣから構成される若干の回路について説明する
が、これら回路は単に例として示すものである。本発明
は、ＬＡＥ装置のためのデータドライバ及びインタフェ
ース回路として用いるのに好適する動作特性を有してお
って多結晶シリコンから作られるアナログスイッチキャ
パシタが構築可能である、ということの発見を含むもの
である。
及びＴＦＣから構成される若干の回路について説明する
が、これら回路は単に例として示すものである。本発明
は、ＬＡＥ装置のためのデータドライバ及びインタフェ
ース回路として用いるのに好適する動作特性を有してお
って多結晶シリコンから作られるアナログスイッチキャ
パシタが構築可能である、ということの発見を含むもの
である。
【００２６】前述したように、多結晶シリコンＴＦＴ
は、スイッチ及びディジタル回路をＬＣＤと共にサブス
トレート上に集積的に形成するのに一般に用いられる。
これについては前掲の米国特許第４，８７２，００２
号、第４，７７２，０９９号及び第４，７８３，１４６
号を参照されたい。多結晶シリコン薄膜技術もキャパシ
タの集積に好適する。図１は、同一の絶縁性水晶または
ガラスサブストレート１００上に構築されたｎチャネル
ＴＦＴ１１０、ｐチャネルＴＦＴ１２０、及びキャパシ
タ１３０の断面図である。各ＴＦＴは、活性多結晶シリ
コンアイランド１１２及び１２２、ゲート酸化物層１１
４及び１２４、ならびに多結晶シリコンゲート１１６及
び１２６を有す。前記キャパシタは、活性装置アイラン
ドから導電性底板１３２を作るのに１回の追加打ち込み
を行なうだけでよく、ＴＦＴゲート誘電体１３４を用い
ている。配置において、前記キャパシタは、通例のＭＯ
Ｓアナログプロセスにおける拡散キャパシタに対する多
結晶シリコンに類似する。しかし、薄膜技術において
は、この構造は、絶縁サブストレート１００上にこれを
形成することにより、いずれかの板と関係する寄生キャ
パシタンスが無視可能になるという重要な利点を有す。
は、スイッチ及びディジタル回路をＬＣＤと共にサブス
トレート上に集積的に形成するのに一般に用いられる。
これについては前掲の米国特許第４，８７２，００２
号、第４，７７２，０９９号及び第４，７８３，１４６
号を参照されたい。多結晶シリコン薄膜技術もキャパシ
タの集積に好適する。図１は、同一の絶縁性水晶または
ガラスサブストレート１００上に構築されたｎチャネル
ＴＦＴ１１０、ｐチャネルＴＦＴ１２０、及びキャパシ
タ１３０の断面図である。各ＴＦＴは、活性多結晶シリ
コンアイランド１１２及び１２２、ゲート酸化物層１１
４及び１２４、ならびに多結晶シリコンゲート１１６及
び１２６を有す。前記キャパシタは、活性装置アイラン
ドから導電性底板１３２を作るのに１回の追加打ち込み
を行なうだけでよく、ＴＦＴゲート誘電体１３４を用い
ている。配置において、前記キャパシタは、通例のＭＯ
Ｓアナログプロセスにおける拡散キャパシタに対する多
結晶シリコンに類似する。しかし、薄膜技術において
は、この構造は、絶縁サブストレート１００上にこれを
形成することにより、いずれかの板と関係する寄生キャ
パシタンスが無視可能になるという重要な利点を有す。
【００２７】図２に、各々が５０μｍの幅（Ｗ）及び１
０μｍの長さ（Ｌ）を有しているｎチャネルＴＦＴ及び
ｐチャネルＴＦＴに対する代表的な特性を示す。ドレー
ン電流を、種々の値のゲート・ソース・バイアスに対す
るドレーン・ソース・バイアスの関数として示してあ
る。駆動電流は、前述したように、単結晶装置に対する
ものよりも小さい大きさであり、しきい値電圧はもっと
高い。飽和特性も前述のキンク効果を表す。前記の小さ
い駆動電流及び貧弱な飽和特性は、前述したように、い
ずれも、これらの装置がアナログ回路設計に適さないと
いうことを示唆する。
０μｍの長さ（Ｌ）を有しているｎチャネルＴＦＴ及び
ｐチャネルＴＦＴに対する代表的な特性を示す。ドレー
ン電流を、種々の値のゲート・ソース・バイアスに対す
るドレーン・ソース・バイアスの関数として示してあ
る。駆動電流は、前述したように、単結晶装置に対する
ものよりも小さい大きさであり、しきい値電圧はもっと
高い。飽和特性も前述のキンク効果を表す。前記の小さ
い駆動電流及び貧弱な飽和特性は、前述したように、い
ずれも、これらの装置がアナログ回路設計に適さないと
いうことを示唆する。
【００２８】図３に、もっぱら多結晶シリコン薄膜技術
を用いて形成された３つの演算増幅器を示す。これらの
回路は、いずれも、もっぱら多結晶シリコン薄膜トラン
ジスタを用いて作られたものであり、３２ｃｍ×３２ｃ
ｍの板上の大面積処理と調和できる設計基準寸法（即
ち、最小構成体サイズが１０μｍ）を用いている。単純
増幅器（図３の（Ａ）に示すタイプＩ）は、飽和状態に
なっているＴＦＴのキンク効果による不十分な出力イン
ピーダンスを克服するためにカスコードを用いている。
これについては、例えば、１９９０ ＩＥＥＥ国際ソリ
ッドステート回路会議（１９９０ ＩＥＥＥ Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒ
ｃｕｉｔ Ｃｏｎｆｅｒｅｎｃｅ）におけるレウィス
（Ｌｅｗｉｓ）及びブルース（Ｂｒｕｃｅ）にかかる前
掲の論文「大面積エレクトロニクスのための回路設計及
び性能」（Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ ａｎｄ Ｐ
ｅｒｆｏｒｍａｎｃｅ ｆｏｒ Ｌａｒｇｅ Ａｒｅａ
ｅｌｅｃｔｒｏｎｉｃｓ）、第２２２〜２２３頁（１
９９０年２月１６日）を参照されたい。この回路は、最
少数のＴＦＴを用いていたのであり、そして、大部分の
用途においてこの回路に対する利用可能領域が制限され
ているので、重要である。タイプIIの回路（図３の
（Ｂ））は、差動入力を提供し、カスコードを保持して
いる。タイプIII の回路（図３の（Ｃ））は、利得を増
加するための２つの段、及び駆動力を増加するための相
補的ソースフォロワ出力段を用いている。しかし、この
回路は、安定性を確保するために補償（キャパシタＣ
COMPによる）を必要とする。
を用いて形成された３つの演算増幅器を示す。これらの
回路は、いずれも、もっぱら多結晶シリコン薄膜トラン
ジスタを用いて作られたものであり、３２ｃｍ×３２ｃ
ｍの板上の大面積処理と調和できる設計基準寸法（即
ち、最小構成体サイズが１０μｍ）を用いている。単純
増幅器（図３の（Ａ）に示すタイプＩ）は、飽和状態に
なっているＴＦＴのキンク効果による不十分な出力イン
ピーダンスを克服するためにカスコードを用いている。
これについては、例えば、１９９０ ＩＥＥＥ国際ソリ
ッドステート回路会議（１９９０ ＩＥＥＥ Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒ
ｃｕｉｔ Ｃｏｎｆｅｒｅｎｃｅ）におけるレウィス
（Ｌｅｗｉｓ）及びブルース（Ｂｒｕｃｅ）にかかる前
掲の論文「大面積エレクトロニクスのための回路設計及
び性能」（Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ ａｎｄ Ｐ
ｅｒｆｏｒｍａｎｃｅ ｆｏｒ Ｌａｒｇｅ Ａｒｅａ
ｅｌｅｃｔｒｏｎｉｃｓ）、第２２２〜２２３頁（１
９９０年２月１６日）を参照されたい。この回路は、最
少数のＴＦＴを用いていたのであり、そして、大部分の
用途においてこの回路に対する利用可能領域が制限され
ているので、重要である。タイプIIの回路（図３の
（Ｂ））は、差動入力を提供し、カスコードを保持して
いる。タイプIII の回路（図３の（Ｃ））は、利得を増
加するための２つの段、及び駆動力を増加するための相
補的ソースフォロワ出力段を用いている。しかし、この
回路は、安定性を確保するために補償（キャパシタＣ
COMPによる）を必要とする。
【００２９】図４に、３０ｐＦの負荷キャパシタンスを
駆動しているときの各増幅器の周波数応答状態を示す。
増幅器利得（ｄＢ）を周波数の関数として示してある。
各ＴＦＴは、Ｌ＝４００μｍ及びＷ＝２００μｍの幾何
学的特性を有していた（タイプII及びタイプIII の増幅
器における＊印部分を除く。これに対してはＷ＝４００
μｍであった）。ＶDD＝２０Ｖであり、バイアス電流は
１００ｎＡ／μｍ幅であった。前記２段構造の低周波利
得の高いことが明らかに見られ、その帯域幅は改善され
ている。
駆動しているときの各増幅器の周波数応答状態を示す。
増幅器利得（ｄＢ）を周波数の関数として示してある。
各ＴＦＴは、Ｌ＝４００μｍ及びＷ＝２００μｍの幾何
学的特性を有していた（タイプII及びタイプIII の増幅
器における＊印部分を除く。これに対してはＷ＝４００
μｍであった）。ＶDD＝２０Ｖであり、バイアス電流は
１００ｎＡ／μｍ幅であった。前記２段構造の低周波利
得の高いことが明らかに見られ、その帯域幅は改善され
ている。
【００３０】図５に、薄膜多結晶シリコン技術を用いて
作ったスイッチキャパシタ増幅器２００を示す。本発明
のこのスイッチキャパシタ回路は、従前は多結晶シリコ
ン薄膜技術で作られていなかったが、標準的回路であ
る。スイッチキャパシタ回路についての一般的理解のた
めには、アラン・ビー・グレベーン（Ａｌａｎ Ｂ．Ｇ
ｒｅｂｅｎｅ）の著者「バイポーラ及びＭＯＳアナログ
集積回路設計」（Ｂｉｐｏｌａｒ ａｎｄ ＭＯＳ Ａ
ｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
Ｄｅｓｉｇｎ）（ジョーン・ウィレイ・アンド・サイズ
（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ）社発行）の７
０３〜７１１頁を参照されたい。
作ったスイッチキャパシタ増幅器２００を示す。本発明
のこのスイッチキャパシタ回路は、従前は多結晶シリコ
ン薄膜技術で作られていなかったが、標準的回路であ
る。スイッチキャパシタ回路についての一般的理解のた
めには、アラン・ビー・グレベーン（Ａｌａｎ Ｂ．Ｇ
ｒｅｂｅｎｅ）の著者「バイポーラ及びＭＯＳアナログ
集積回路設計」（Ｂｉｐｏｌａｒ ａｎｄ ＭＯＳ Ａ
ｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
Ｄｅｓｉｇｎ）（ジョーン・ウィレイ・アンド・サイズ
（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ）社発行）の７
０３〜７１１頁を参照されたい。
【００３１】図５のスイッチキャパシタ増幅器２００は
簡明な設計のものであるが、簡単に説明する。このスイ
ッチキャパシタは端子２５０において出力電圧ＶOUT を
提供し、この出力電圧は、端子２０５へ供給される入力
電圧ＶINに比例する。利得は、入力キャパシタ２２５及
びフィードバックキャパシタ２３０のキャパシタンスの
比率によって制御される。一例をあげると、キャパシタ
２２５のキャパシタンスは３５ｐＦであり、フィードバ
ックキャパシタ２３０は3.５ｐＦのキャパシタンス値を
持っていた。ディジタルクロック信号φ及びｎφ（ｎφ
はφの逆数）がトランジスタスイッチ２１０、２２０、
２３５及び２４０に加えられ、これにより、回路２００
の出力は、前記トランジスタスイッチの制御の下で、入
力キャパシタ２２５とフィードバックキャパシタ２３０
との間の電荷の移動及び分布によって設定される。トラ
ンジスタ２３５は、ｐチャネルＴＦＴであって、低クロ
ック信号がそのゲートに加えられると導通し、トランジ
スタ２１０、２２０及び２４０は、ｎチャネルＴＦＴで
あって、高クロック信号がそのゲートに加えられると導
通する。
簡明な設計のものであるが、簡単に説明する。このスイ
ッチキャパシタは端子２５０において出力電圧ＶOUT を
提供し、この出力電圧は、端子２０５へ供給される入力
電圧ＶINに比例する。利得は、入力キャパシタ２２５及
びフィードバックキャパシタ２３０のキャパシタンスの
比率によって制御される。一例をあげると、キャパシタ
２２５のキャパシタンスは３５ｐＦであり、フィードバ
ックキャパシタ２３０は3.５ｐＦのキャパシタンス値を
持っていた。ディジタルクロック信号φ及びｎφ（ｎφ
はφの逆数）がトランジスタスイッチ２１０、２２０、
２３５及び２４０に加えられ、これにより、回路２００
の出力は、前記トランジスタスイッチの制御の下で、入
力キャパシタ２２５とフィードバックキャパシタ２３０
との間の電荷の移動及び分布によって設定される。トラ
ンジスタ２３５は、ｐチャネルＴＦＴであって、低クロ
ック信号がそのゲートに加えられると導通し、トランジ
スタ２１０、２２０及び２４０は、ｎチャネルＴＦＴで
あって、高クロック信号がそのゲートに加えられると導
通する。
【００３２】この回路の動作を理解するため、先ず、ク
ロック信号φが高レベル（そしてｎφは低レベル）であ
るものと仮定する。これはリセット状態である。即ち、
ＴＦＴ２３５及び２４０はいずれも導通しており、従っ
てフィードバックキャパシタ２３０は放電させられ、出
力ノード即ち端子２５０はアース電位（ＯＶ）になって
いる。同時に、ＴＦＴ２１０は導通しており、ＴＦＴ２
２０は非導通となっており、従って、入力キャパシタ２
２５の左の極板は入力ノード即ち端子２０５の電位ＶIN
になっている。ここではこの電位ＶINを正であると仮定
する。キャパシタ２２５の右の極板は演算増幅器２４５
の反転入力端子に接続され、これは事実上アースとして
働き、従ってＯＶになっている。即ち、入力キャパシタ
２２５は、これを横切る入力電圧ＶINに等しい電圧を有
す。サイクルの増幅フェーズは、φが低レベルになる
（そしてｎφは高レベルになる）と、開始される。そこ
で、リセット済みＴＦＴ２３５及び２４０は非導通とな
り、フィードバックキャパシタ２３０は充電自由とな
る。同時に、ＴＦＴ２１０は非導通となって入力キャパ
シタ２２５の左の極板を入力ノード２０５から隔離し、
ＴＦＴ２２０は導通して入力キャパシタ２２５の左の極
板をアースに接続する。従って、演算増幅器２４５の反
転入力端子は負電圧へ向かって駆動され、出力ノード２
５０を正電圧の方へ振らせる。電流が、フィードバック
キャパシタ２３０を介して演算増幅器の反転入力端子へ
流れ、この電流は入力キャパシタ２２５を放電させる。
その結果、入力キャパシタ２２５からフィードバックキ
ャパシタ２３０へ電荷が移動する。これは、小さな残留
電荷だけが入力キャパシタ２２５に残されるまで継続
し、フィードバックキャパシタ２３０は、この入力キャ
パシタ上に最初あったほとんど全ての電荷を保持する。
そこで、ノード２５０にある出力電圧は次式で与えられ
る。
ロック信号φが高レベル（そしてｎφは低レベル）であ
るものと仮定する。これはリセット状態である。即ち、
ＴＦＴ２３５及び２４０はいずれも導通しており、従っ
てフィードバックキャパシタ２３０は放電させられ、出
力ノード即ち端子２５０はアース電位（ＯＶ）になって
いる。同時に、ＴＦＴ２１０は導通しており、ＴＦＴ２
２０は非導通となっており、従って、入力キャパシタ２
２５の左の極板は入力ノード即ち端子２０５の電位ＶIN
になっている。ここではこの電位ＶINを正であると仮定
する。キャパシタ２２５の右の極板は演算増幅器２４５
の反転入力端子に接続され、これは事実上アースとして
働き、従ってＯＶになっている。即ち、入力キャパシタ
２２５は、これを横切る入力電圧ＶINに等しい電圧を有
す。サイクルの増幅フェーズは、φが低レベルになる
（そしてｎφは高レベルになる）と、開始される。そこ
で、リセット済みＴＦＴ２３５及び２４０は非導通とな
り、フィードバックキャパシタ２３０は充電自由とな
る。同時に、ＴＦＴ２１０は非導通となって入力キャパ
シタ２２５の左の極板を入力ノード２０５から隔離し、
ＴＦＴ２２０は導通して入力キャパシタ２２５の左の極
板をアースに接続する。従って、演算増幅器２４５の反
転入力端子は負電圧へ向かって駆動され、出力ノード２
５０を正電圧の方へ振らせる。電流が、フィードバック
キャパシタ２３０を介して演算増幅器の反転入力端子へ
流れ、この電流は入力キャパシタ２２５を放電させる。
その結果、入力キャパシタ２２５からフィードバックキ
ャパシタ２３０へ電荷が移動する。これは、小さな残留
電荷だけが入力キャパシタ２２５に残されるまで継続
し、フィードバックキャパシタ２３０は、この入力キャ
パシタ上に最初あったほとんど全ての電荷を保持する。
そこで、ノード２５０にある出力電圧は次式で与えられ
る。
【００３３】 ＶOUT ＝ＶIN・ＣIN／ＣFB・｛Ａ／（１＋Ａ）｝ ここに、ＶOUT はノード２５０における最終電圧、ＶIN
は、φが低レベルになるときのノード２０５における電
圧、ＣINは入力キャパシタ２２５のキャパシタンス、Ｃ
FBは出力キャパシタ２３０のキャパシタンス、Ａは演算
増幅器２４５の電圧利得である。一般に、増幅器利得Ａ
は極めて高レベルにあり、従って、出力電圧は、入力キ
ャパシタ及びフィードバックキャパシタの比率によって
定まる入力電圧に近くなる。
は、φが低レベルになるときのノード２０５における電
圧、ＣINは入力キャパシタ２２５のキャパシタンス、Ｃ
FBは出力キャパシタ２３０のキャパシタンス、Ａは演算
増幅器２４５の電圧利得である。一般に、増幅器利得Ａ
は極めて高レベルにあり、従って、出力電圧は、入力キ
ャパシタ及びフィードバックキャパシタの比率によって
定まる入力電圧に近くなる。
【００３４】出力電圧が整定されて使用されると（例え
ば、データ線からアクティドマトリックス液晶ディスプ
レイ内の選定された画素内へ転送されることにより）、
クロック信号φは再び高レベルとなり（ｎφは低レベル
となる）、増幅器をリセットして次の入力電圧のサンプ
リング可能状態にする。図６及び図７に、タイプＩ及び
タイプIII の増幅器を具備する図５のスイッチキャパシ
タ増幅器に対するクロック（φ）波形（上方の線図）及
び出力波形（下方の線図）をそれぞれ示す。リセット
（クロック信号は高レベル）及び増幅（クロック信号は
低レベル）の２種類の位相を示してある。図６には1.５
Ｖ及びＯＶの固定入力電圧に対する波形を示してあり、
図７においては入力電圧は＋0.５Ｖ及び−0.５Ｖであ
る。負荷キャパシタンスは、タイプＩ演算増幅器（図３
の（Ａ））を用いた回路に対しては３０ｐＦであった
が、タイプ３増幅器（図３の（Ｃ））を用いた場合に
は、遥かに高い２５０ｐＦの負荷キャパシタンスを、出
力整定を過度に劣化させることなしに用いることができ
る。これは、タイプIII 演算増幅器からより高い駆動力
が得られるということを明瞭に示すものである。図６及
び図７を得るのに用いた両方の回路において、ＴＦＴ長
は全て１０μｍであり、バイアス電流はＴＦＴ増幅器に
対して１００ｎＡ／μｍ幅であり、供給電圧及びクロッ
クパルスのピーク振幅はいずれも２０Ｖであった。
ば、データ線からアクティドマトリックス液晶ディスプ
レイ内の選定された画素内へ転送されることにより）、
クロック信号φは再び高レベルとなり（ｎφは低レベル
となる）、増幅器をリセットして次の入力電圧のサンプ
リング可能状態にする。図６及び図７に、タイプＩ及び
タイプIII の増幅器を具備する図５のスイッチキャパシ
タ増幅器に対するクロック（φ）波形（上方の線図）及
び出力波形（下方の線図）をそれぞれ示す。リセット
（クロック信号は高レベル）及び増幅（クロック信号は
低レベル）の２種類の位相を示してある。図６には1.５
Ｖ及びＯＶの固定入力電圧に対する波形を示してあり、
図７においては入力電圧は＋0.５Ｖ及び−0.５Ｖであ
る。負荷キャパシタンスは、タイプＩ演算増幅器（図３
の（Ａ））を用いた回路に対しては３０ｐＦであった
が、タイプ３増幅器（図３の（Ｃ））を用いた場合に
は、遥かに高い２５０ｐＦの負荷キャパシタンスを、出
力整定を過度に劣化させることなしに用いることができ
る。これは、タイプIII 演算増幅器からより高い駆動力
が得られるということを明瞭に示すものである。図６及
び図７を得るのに用いた両方の回路において、ＴＦＴ長
は全て１０μｍであり、バイアス電流はＴＦＴ増幅器に
対して１００ｎＡ／μｍ幅であり、供給電圧及びクロッ
クパルスのピーク振幅はいずれも２０Ｖであった。
【００３５】通例のＴＶ解像度アクティブマトリックス
液晶ディスプレイに対して利用可能な線時間は約６０μ
ｓである。図６及び図７は、前記スイッチキャパシタ増
幅器が、大容量性負荷がある場合にも、これよりも遥か
に下のサイクル時間で整定可能である、ということを示
すものである。出力の揺れも液晶ディスプレイに対して
適当である。従って、かかる増幅器のアレイを用いて、
アクティブマトリックスディスプレイのデータ線に必要
な並列駆動を提供することができる。
液晶ディスプレイに対して利用可能な線時間は約６０μ
ｓである。図６及び図７は、前記スイッチキャパシタ増
幅器が、大容量性負荷がある場合にも、これよりも遥か
に下のサイクル時間で整定可能である、ということを示
すものである。出力の揺れも液晶ディスプレイに対して
適当である。従って、かかる増幅器のアレイを用いて、
アクティブマトリックスディスプレイのデータ線に必要
な並列駆動を提供することができる。
【００３６】図８及び図９に、１ｋＨｚ三角波出力に対
する増幅器の応答を示す。上方の線図は出力信号のもの
であり、下方の線図は出力のものである。タイプＩ回路
に用いたクロック周波数は５０ｋＨｚであり、２０ｋＨ
ｚのクロック周波数をタイプIII 回路に用いた。直線性
は良好であり、クリッピングのないことがわかる。図５
の回路の演算増幅器２４５、キャパシタ２３０ならびに
リセットＴＦＴ２３５及び２４０によってスイッチキャ
パシタ積分器が提供される。このスイッチキャパシタ積
分器の出力は、トランジスタ２３５及び２４０ならびに
演算増幅器２４５の制御の下でキャパシタ２３０上の電
荷の累積によって設定される。
する増幅器の応答を示す。上方の線図は出力信号のもの
であり、下方の線図は出力のものである。タイプＩ回路
に用いたクロック周波数は５０ｋＨｚであり、２０ｋＨ
ｚのクロック周波数をタイプIII 回路に用いた。直線性
は良好であり、クリッピングのないことがわかる。図５
の回路の演算増幅器２４５、キャパシタ２３０ならびに
リセットＴＦＴ２３５及び２４０によってスイッチキャ
パシタ積分器が提供される。このスイッチキャパシタ積
分器の出力は、トランジスタ２３５及び２４０ならびに
演算増幅器２４５の制御の下でキャパシタ２３０上の電
荷の累積によって設定される。
【００３７】ＡＭＬＣＤデータ駆動または他のＬＡＥア
プリケーションのための他の有用ではあるがより複雑な
回路はオングラス（ｏｎ−ｇｌａｓｓ）形ディジタルア
ナログコンバータである。本発明によれば、全ての薄膜
電荷再分布ＤＡＣを構成することができる。実施例電荷
再分布ＤＡＣ２５５の基本回路を図１０に示す。ここで
も、図３に示す種々の増幅器を用いた回路が形成されて
いる。図１０のＤＡＣは４ビットの出力データを受け取
り、この入力に基づく可変出力電圧を発生する。このＤ
ＡＣの動作は前述のスイッチキャパシタ増幅器の動作に
若干類似している。但し、単一の入力キャパシタではな
しに複数の入力キャパシタを使用している。
プリケーションのための他の有用ではあるがより複雑な
回路はオングラス（ｏｎ−ｇｌａｓｓ）形ディジタルア
ナログコンバータである。本発明によれば、全ての薄膜
電荷再分布ＤＡＣを構成することができる。実施例電荷
再分布ＤＡＣ２５５の基本回路を図１０に示す。ここで
も、図３に示す種々の増幅器を用いた回路が形成されて
いる。図１０のＤＡＣは４ビットの出力データを受け取
り、この入力に基づく可変出力電圧を発生する。このＤ
ＡＣの動作は前述のスイッチキャパシタ増幅器の動作に
若干類似している。但し、単一の入力キャパシタではな
しに複数の入力キャパシタを使用している。
【００３８】リセットフェーズ中、クロック信号φは高
レベルにあり、フィードバックキャパシタ２３０は放電
させられる。入力キャパシタ２２５ａないし２２５ｄの
右の極板は全て事実上アース電位に保持されるが、左の
極板は、対応の入力ビットの状態に応じて、基準電圧Ｖ
REF またはアース電位のいずれかに保持される。入力ビ
ットが１（高レベル）である場合には、適当する回路２
６０ａないし２６０ｄがこの左極板を基準電圧ＶREF に
接続し、そして入力キャパシタは基準電圧ＶRE F に放電
させられるが、入力ビットが０（低レベル）である場合
には、左極板はアース電位に保持され、そして入力キャ
パシタは未放電のままになっている。増幅フェーズ中、
クロック信号φが低レベルになると、単純スイッチ増幅
器について前述したように、電荷は入力キャパシタ２２
５ａないし２２５ｄからフィードバックキャパシタ２３
０へ転送される。従って、フィードバックキャパシタ２
３０へ転送される合計電荷は、入力キャパシタ２２５ａ
ないし２２５ｄ及びディジタル入力語の大きさに応じて
定まる。正しいＤＡＣ動作を得るため、入力キャパシタ
は二進法順に高くなることが必要である。即ち、本例に
おいては、入力キャパシタは、２２５ａ＝Ｃｏ、２２５
ｂ＝２Ｃｏ、２２５ｃ＝４Ｃｏ、２２５ｄ＝８Ｃｏとな
り、そしてフィードバックキャパシタ２３０＝１６Ｃｏ
となる。ここに、Ｃｏは１ｐＦである。（実際上、キャ
パシタは、縁効果、プロセス変化等に基づく誤りを除去
するため、１、２、４、８または１６個の同構造の単位
キャパシタの並列組合せで作られている。）図１１に、
タイプＩ演算増幅器（図３の（Ａ））を用いて作った図
１０のＤＡＣに対するクロック波形（上方の線図）及び
出力波形（下方の線図）を示す。本例においては、回路
は５０ｋＨｚの変換速度で動作する。但し、整定時間
は、もっと速い動作もできるように十分に短い。他の回
路パラメータは図６及び図７において説明した回路の対
すると同じである。出力信号を、００００及び１１１１
の入力コードに対して示してある。これらの値の間にあ
る二進入力は中間の出力を作る。
レベルにあり、フィードバックキャパシタ２３０は放電
させられる。入力キャパシタ２２５ａないし２２５ｄの
右の極板は全て事実上アース電位に保持されるが、左の
極板は、対応の入力ビットの状態に応じて、基準電圧Ｖ
REF またはアース電位のいずれかに保持される。入力ビ
ットが１（高レベル）である場合には、適当する回路２
６０ａないし２６０ｄがこの左極板を基準電圧ＶREF に
接続し、そして入力キャパシタは基準電圧ＶRE F に放電
させられるが、入力ビットが０（低レベル）である場合
には、左極板はアース電位に保持され、そして入力キャ
パシタは未放電のままになっている。増幅フェーズ中、
クロック信号φが低レベルになると、単純スイッチ増幅
器について前述したように、電荷は入力キャパシタ２２
５ａないし２２５ｄからフィードバックキャパシタ２３
０へ転送される。従って、フィードバックキャパシタ２
３０へ転送される合計電荷は、入力キャパシタ２２５ａ
ないし２２５ｄ及びディジタル入力語の大きさに応じて
定まる。正しいＤＡＣ動作を得るため、入力キャパシタ
は二進法順に高くなることが必要である。即ち、本例に
おいては、入力キャパシタは、２２５ａ＝Ｃｏ、２２５
ｂ＝２Ｃｏ、２２５ｃ＝４Ｃｏ、２２５ｄ＝８Ｃｏとな
り、そしてフィードバックキャパシタ２３０＝１６Ｃｏ
となる。ここに、Ｃｏは１ｐＦである。（実際上、キャ
パシタは、縁効果、プロセス変化等に基づく誤りを除去
するため、１、２、４、８または１６個の同構造の単位
キャパシタの並列組合せで作られている。）図１１に、
タイプＩ演算増幅器（図３の（Ａ））を用いて作った図
１０のＤＡＣに対するクロック波形（上方の線図）及び
出力波形（下方の線図）を示す。本例においては、回路
は５０ｋＨｚの変換速度で動作する。但し、整定時間
は、もっと速い動作もできるように十分に短い。他の回
路パラメータは図６及び図７において説明した回路の対
すると同じである。出力信号を、００００及び１１１１
の入力コードに対して示してある。これらの値の間にあ
る二進入力は中間の出力を作る。
【００３９】図１２に、リセット直前の出力電圧を、タ
イプＩ演算増幅器（図３の（Ａ）及びタイプIII 演算増
幅器（図３の（Ｃ））を用いて作ったＤＡＣに対するデ
ィジタル入力コードの関数として示す。図１３に、図１
２に示す曲線から得られる微分非直線性及び積分非直線
性を示す。実施例として４ビットＤＡＣを作ってある
が、その精度は１／１６ １ｓｂよりも良い。即ち、本
例の構成で得られる回路精度は８ビットＤＡＣに対して
十分である。
イプＩ演算増幅器（図３の（Ａ）及びタイプIII 演算増
幅器（図３の（Ｃ））を用いて作ったＤＡＣに対するデ
ィジタル入力コードの関数として示す。図１３に、図１
２に示す曲線から得られる微分非直線性及び積分非直線
性を示す。実施例として４ビットＤＡＣを作ってある
が、その精度は１／１６ １ｓｂよりも良い。即ち、本
例の構成で得られる回路精度は８ビットＤＡＣに対して
十分である。
【００４０】例として、スイッチング回路２６０ａない
し２６０ｄを示す。同じ機能を得るための他の回路は当
業者に明らかである。多結晶シリコンＴＦＴの性能は、
スイッチキャパシタ回路を作るのに一般に用いられてい
る通例のＭＯＳＦＥＴに比べて劣っており、また部分的
には、前述したようにその性能上の制限（低い駆動力、
貧弱な飽和、漏洩及び雑音）の影響はディジタル回路に
対するよりもアナログ回路に対して大きいように考えら
れるのであるが、前述のような有用な性能を有するスイ
ッチキャパシタ回路をこのＴＦＴを用いて作ることがで
きるのである。
し２６０ｄを示す。同じ機能を得るための他の回路は当
業者に明らかである。多結晶シリコンＴＦＴの性能は、
スイッチキャパシタ回路を作るのに一般に用いられてい
る通例のＭＯＳＦＥＴに比べて劣っており、また部分的
には、前述したようにその性能上の制限（低い駆動力、
貧弱な飽和、漏洩及び雑音）の影響はディジタル回路に
対するよりもアナログ回路に対して大きいように考えら
れるのであるが、前述のような有用な性能を有するスイ
ッチキャパシタ回路をこのＴＦＴを用いて作ることがで
きるのである。
【００４１】もっぱら多結晶シリコン薄膜装置を用いて
水晶サブストレート上に作ったスイッチキャパシタ回路
が、本発明により、初めて実現された。多結晶シリコン
ＴＦＴの性能は通例のＭＯＳＦＥＴに比べて比較的貧弱
であるが、電荷再分布増幅器及びディジタルアナログコ
ンバータは５０ｋＨｚよりも高いクロック速度で動作す
ることが見られる。ＤＡＣに対しては９ビットよりも良
好な精度が見られる。これらの結果は、フラットパネル
ディスプレイ、ページ幅走査アレイまたはページ幅印字
ヘッドのような大面積装置に対する機能性を大幅に向上
させることができるという可能性を与えるものである。
これを達成することのできる方法を図１４に示す。図に
は、ＡＭＬＣＤのデータ線を駆動するのに用いられるビ
デオサンプリング増幅器のアレイを示す。このような回
路は、現在、単結晶技術を用いて作られており、本発明
者は、多結晶シリコン薄膜技術が用いられたということ
を聞いていない。この回路は、各出力部に対して図５に
示す回路に類似の２つのサンプリング増幅器を用いる。
第１の増幅器４００は、入力ビデオ信号をサンプリング
し、従前からある通例の多結晶シリコンＴＦＴシフトレ
ジスタ４２０によって制御される。ｉ番目のシフトレジ
スタ段の出力Ｑi が高レベルになると（その補数ｎＱi
は低レベル）、対応のスイッチキャパシタ増幅器がリセ
ットされ、その入力キャパシタはアナログビデオ入力線
上にある電圧に充電される。Ｑi が再び低レベルになる
と、ビデオ線上にある電圧は増幅され、増幅器出力部に
おいて利用可能となる。即ち、１表示行時間中に単一の
「１」をシフトレジスタを通過させることにより、直列
ビデオ入力は、この行時間の終わりまでに、増幅器４０
０の出力部におけるＮ個の別々の電圧に変換される。こ
の出力部における各電圧は、表示行を横切る一つの場所
における画素に対するデータに対応する。次の行が始ま
る前に、全数Ｎ個の電圧がサンプリングされ、そして、
クロック信号φ及びその補数ｎφの制御の下で第２の組
のスイッチキャパシタ増幅器４３０によって増幅され、
出力部ＶＤ1 ないしＶＤ N において利用可能となる。こ
れら電圧は、後続行に対するアナログデータが第１の増
幅器４００によってサンプリングされている間、前記出
力部に留まっている。
水晶サブストレート上に作ったスイッチキャパシタ回路
が、本発明により、初めて実現された。多結晶シリコン
ＴＦＴの性能は通例のＭＯＳＦＥＴに比べて比較的貧弱
であるが、電荷再分布増幅器及びディジタルアナログコ
ンバータは５０ｋＨｚよりも高いクロック速度で動作す
ることが見られる。ＤＡＣに対しては９ビットよりも良
好な精度が見られる。これらの結果は、フラットパネル
ディスプレイ、ページ幅走査アレイまたはページ幅印字
ヘッドのような大面積装置に対する機能性を大幅に向上
させることができるという可能性を与えるものである。
これを達成することのできる方法を図１４に示す。図に
は、ＡＭＬＣＤのデータ線を駆動するのに用いられるビ
デオサンプリング増幅器のアレイを示す。このような回
路は、現在、単結晶技術を用いて作られており、本発明
者は、多結晶シリコン薄膜技術が用いられたということ
を聞いていない。この回路は、各出力部に対して図５に
示す回路に類似の２つのサンプリング増幅器を用いる。
第１の増幅器４００は、入力ビデオ信号をサンプリング
し、従前からある通例の多結晶シリコンＴＦＴシフトレ
ジスタ４２０によって制御される。ｉ番目のシフトレジ
スタ段の出力Ｑi が高レベルになると（その補数ｎＱi
は低レベル）、対応のスイッチキャパシタ増幅器がリセ
ットされ、その入力キャパシタはアナログビデオ入力線
上にある電圧に充電される。Ｑi が再び低レベルになる
と、ビデオ線上にある電圧は増幅され、増幅器出力部に
おいて利用可能となる。即ち、１表示行時間中に単一の
「１」をシフトレジスタを通過させることにより、直列
ビデオ入力は、この行時間の終わりまでに、増幅器４０
０の出力部におけるＮ個の別々の電圧に変換される。こ
の出力部における各電圧は、表示行を横切る一つの場所
における画素に対するデータに対応する。次の行が始ま
る前に、全数Ｎ個の電圧がサンプリングされ、そして、
クロック信号φ及びその補数ｎφの制御の下で第２の組
のスイッチキャパシタ増幅器４３０によって増幅され、
出力部ＶＤ1 ないしＶＤ N において利用可能となる。こ
れら電圧は、後続行に対するアナログデータが第１の増
幅器４００によってサンプリングされている間、前記出
力部に留まっている。
【００４２】図１４に示す回路に対するタイミング及び
制御信号を図１５に示す。この場合、ダブル「１」をシ
フトレジスタを通過させ、これにより、２つの出力（Ｑ
1 とＱ2 、Ｑ2 とＱ3 、Ｑ3 とＱ4 、等）は同時に高レ
ベルになる。この構成により、ビデオ入力信号にまで充
電するため、第１の段の増幅器４００の入力キャパシタ
に対してより長い時間が得られる。
制御信号を図１５に示す。この場合、ダブル「１」をシ
フトレジスタを通過させ、これにより、２つの出力（Ｑ
1 とＱ2 、Ｑ2 とＱ3 、Ｑ3 とＱ4 、等）は同時に高レ
ベルになる。この構成により、ビデオ入力信号にまで充
電するため、第１の段の増幅器４００の入力キャパシタ
に対してより長い時間が得られる。
【００４３】図１４に示す回路及び図１５のタイミング
方式は単に例として示したものである。同じ機能性を得
ることのできる前記基本アーキテクチャについての変形
は当業者には明らかであろう。図１６の（Ａ）に、ＤＡ
Ｃ２５５ａないし２５５ｃを用いたディスプレイドライ
バアーキテクチャを示す。これも多結晶シリコンＴＦＴ
及びＴＦＣに完全に組み込むことができる。図１６の
（Ｂ）に図１６の（Ａ）のアーキテクチャに対するタイ
ミング線図を示す。入力データはディジタルであり、外
部処理の量を更に減らす（多くの用途において、画像源
はディジタルであるから）。１行分のデータがシフトレ
ジスタ５０５に直列にロードされ、次いでディジタルラ
ッチ５１５ａないし５１５ｃの組に並列に転送される。
これにより、電荷再分布ＤＡＣ２５５ａないし２５５ｃ
が駆動され、これらは、図１０に示した単一クロックφ
（及びその補数）によって制御される。このようにし
て、全ての直列入力ディジタルデータはアナログ形に変
換され、ＤＡＣの出力部において同時に利用可能とな
る。
方式は単に例として示したものである。同じ機能性を得
ることのできる前記基本アーキテクチャについての変形
は当業者には明らかであろう。図１６の（Ａ）に、ＤＡ
Ｃ２５５ａないし２５５ｃを用いたディスプレイドライ
バアーキテクチャを示す。これも多結晶シリコンＴＦＴ
及びＴＦＣに完全に組み込むことができる。図１６の
（Ｂ）に図１６の（Ａ）のアーキテクチャに対するタイ
ミング線図を示す。入力データはディジタルであり、外
部処理の量を更に減らす（多くの用途において、画像源
はディジタルであるから）。１行分のデータがシフトレ
ジスタ５０５に直列にロードされ、次いでディジタルラ
ッチ５１５ａないし５１５ｃの組に並列に転送される。
これにより、電荷再分布ＤＡＣ２５５ａないし２５５ｃ
が駆動され、これらは、図１０に示した単一クロックφ
（及びその補数）によって制御される。このようにし
て、全ての直列入力ディジタルデータはアナログ形に変
換され、ＤＡＣの出力部において同時に利用可能とな
る。
【００４４】図１６の（Ａ）にはまた各ＤＡＣの出力部
にあるマルチプレクサを示してある。ＤＡＣ自体が大き
いので、各データ線に対してマルチプレクサを置く余地
がない。このマルチプレクサにより、各ＤＡＣは、ＤＡ
Ｃ出力部をデータ線相互間で切り替えることによってい
くつかの（本例においては４つ）線路を提供することが
でき、これにより、その各々は所要の電圧に順々に充電
される。しかし、このような方式は、ＤＡＣ変換時間を
小さくすることが必要であるということを意味する。次
いで、各データ線上の電荷は、これに関係するスイッチ
ＴＦＴのゲートがスイッチオンされると、対応の液晶光
シャッタ２５０によって受け取られる。この基本ＡＭＬ
ＣＯ動作方式は従来からあるものである。例えば、前掲
の米国特許第４，８７２，００２号を参照されたい。
にあるマルチプレクサを示してある。ＤＡＣ自体が大き
いので、各データ線に対してマルチプレクサを置く余地
がない。このマルチプレクサにより、各ＤＡＣは、ＤＡ
Ｃ出力部をデータ線相互間で切り替えることによってい
くつかの（本例においては４つ）線路を提供することが
でき、これにより、その各々は所要の電圧に順々に充電
される。しかし、このような方式は、ＤＡＣ変換時間を
小さくすることが必要であるということを意味する。次
いで、各データ線上の電荷は、これに関係するスイッチ
ＴＦＴのゲートがスイッチオンされると、対応の液晶光
シャッタ２５０によって受け取られる。この基本ＡＭＬ
ＣＯ動作方式は従来からあるものである。例えば、前掲
の米国特許第４，８７２，００２号を参照されたい。
【００４５】図１６の配置を用い、前掲の米国特許第
４，７８３，１４６号に開示されているような印字バー
におけるＬＣＤを制御することもできる。或いはまた、
本発明にかかるアナログドライバを用いて電子写真式ま
たは粒子写真式印字装置を制御することができる。前記
の多結晶シリコンＴＦＴ及びＴＦＣは、前掲の技術を用
いて水晶またはガラスサブストレート上に形成すること
ができる（例えば、前掲のウー（Ｗｕ）等の論文「種々
の処理技術及びデバイスアーキテクチャを用いて製造し
た多結晶シリコンＴＦＴディジタル回路の性能」（Ｐｅ
ｒｆｏｒｍａｎｃｅ ｏｆ Ｐｏｌｙｓｉｌｉｃｏｎ
ＴＦＴ Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔ Ｆａｂｒｉ
ｃａｔｅｄ ｗｉｔｈ Ｖａｒｉｏｕｓ Ｐｒｏｃｅｓ
ｓｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ ａｎｄ Ｄｅｖｉｃ
ｅ Ａｒｃｈｉｔｅｃｔｕｒｅｓ）（ＳＩＤ９０ダイジ
ェスト（ＳＩＤ９０ Ｄｉｇｅｓｔ）、３０７〜３１０
頁）を参照されたい）。前述し及び試験した回路は、下
記のようにして水晶サブストレート上に作った。即ち、
活性シリコン層を堆積させ、シリコンの打ち込みを行な
って結晶粒成長を遅らせ、次いで６００℃の結晶化アニ
ールを行なって大粒度の結晶を成長させた（「応用物
理」誌、第６５号（１９８９年）、４０３６〜４０３９
頁に所載のウー等の論文を参照されたい）。アイランド
形成の後、ＬＰＣＶＤ ＳｉＯ2 膜の堆積及び酸素中で
の９５０℃アニールによってゲート誘電体を形成し、こ
れにより、厚さ１００ｎｍの最終ゲート酸化物を形成し
た。ゲート物質は、燐イオン打ち込みによってドーピン
グされた厚さ３５０ｎｍのＬＰＣＶＤ多結晶シリコン膜
であった。硼素及び燐イオンの打ち込みにより、自動整
合したソース及びドレインの領域を形成し、このように
してｐ形及びｎ形の装置をそれぞれ作った。
４，７８３，１４６号に開示されているような印字バー
におけるＬＣＤを制御することもできる。或いはまた、
本発明にかかるアナログドライバを用いて電子写真式ま
たは粒子写真式印字装置を制御することができる。前記
の多結晶シリコンＴＦＴ及びＴＦＣは、前掲の技術を用
いて水晶またはガラスサブストレート上に形成すること
ができる（例えば、前掲のウー（Ｗｕ）等の論文「種々
の処理技術及びデバイスアーキテクチャを用いて製造し
た多結晶シリコンＴＦＴディジタル回路の性能」（Ｐｅ
ｒｆｏｒｍａｎｃｅ ｏｆ Ｐｏｌｙｓｉｌｉｃｏｎ
ＴＦＴ Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔ Ｆａｂｒｉ
ｃａｔｅｄ ｗｉｔｈ Ｖａｒｉｏｕｓ Ｐｒｏｃｅｓ
ｓｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ ａｎｄ Ｄｅｖｉｃ
ｅ Ａｒｃｈｉｔｅｃｔｕｒｅｓ）（ＳＩＤ９０ダイジ
ェスト（ＳＩＤ９０ Ｄｉｇｅｓｔ）、３０７〜３１０
頁）を参照されたい）。前述し及び試験した回路は、下
記のようにして水晶サブストレート上に作った。即ち、
活性シリコン層を堆積させ、シリコンの打ち込みを行な
って結晶粒成長を遅らせ、次いで６００℃の結晶化アニ
ールを行なって大粒度の結晶を成長させた（「応用物
理」誌、第６５号（１９８９年）、４０３６〜４０３９
頁に所載のウー等の論文を参照されたい）。アイランド
形成の後、ＬＰＣＶＤ ＳｉＯ2 膜の堆積及び酸素中で
の９５０℃アニールによってゲート誘電体を形成し、こ
れにより、厚さ１００ｎｍの最終ゲート酸化物を形成し
た。ゲート物質は、燐イオン打ち込みによってドーピン
グされた厚さ３５０ｎｍのＬＰＣＶＤ多結晶シリコン膜
であった。硼素及び燐イオンの打ち込みにより、自動整
合したソース及びドレインの領域を形成し、このように
してｐ形及びｎ形の装置をそれぞれ作った。
【００４６】前述のスイッチキャパシタ回路に必要なＴ
ＦＴ及びＴＦＣを作るために用いる方法は、アクティブ
マトリックスディスプレイの画素ＴＦＴ及び記憶キャパ
シタを作るために用いる方法と同じである。即ち、スイ
ッチキャパシタ回路とＡＭＬＣＤとを集積するには前記
以外の工程は不要である。ガラスの融点よりも十分に高
い最高処理温度を用いて前述の全ての回路を水晶サブス
トレート上に作った。しかし、ガラスサブストレート上
にＴＦＴを作るのに好適する方法も周知であり、これを
用いて同じようにしてスイッチキャパシタ回路を作るこ
とができる。この回路はまた、例えばレーザアニーリン
グによって局部的に再結晶した無定形シリコンＴＦＴ
ＡＭＬＣＤの周辺の物質内に作ることもできる。
ＦＴ及びＴＦＣを作るために用いる方法は、アクティブ
マトリックスディスプレイの画素ＴＦＴ及び記憶キャパ
シタを作るために用いる方法と同じである。即ち、スイ
ッチキャパシタ回路とＡＭＬＣＤとを集積するには前記
以外の工程は不要である。ガラスの融点よりも十分に高
い最高処理温度を用いて前述の全ての回路を水晶サブス
トレート上に作った。しかし、ガラスサブストレート上
にＴＦＴを作るのに好適する方法も周知であり、これを
用いて同じようにしてスイッチキャパシタ回路を作るこ
とができる。この回路はまた、例えばレーザアニーリン
グによって局部的に再結晶した無定形シリコンＴＦＴ
ＡＭＬＣＤの周辺の物質内に作ることもできる。
【００４７】以上、本発明をその実施例について説明し
たが、当業者には明らかなように、種々の代替、変形及
び変更を行なうことができる。例えば、アナログディジ
タルコンバータ及びスイッチキャパシタフィルタを作る
こともできる。即ち、前述の実施例は例として示したも
のであって本発明はこれに限定されるものではなく、特
許請求の範囲に記載のごとき本発明の精神及び範囲を逸
脱することなしに種々の変更を行なうことができる。
たが、当業者には明らかなように、種々の代替、変形及
び変更を行なうことができる。例えば、アナログディジ
タルコンバータ及びスイッチキャパシタフィルタを作る
こともできる。即ち、前述の実施例は例として示したも
のであって本発明はこれに限定されるものではなく、特
許請求の範囲に記載のごとき本発明の精神及び範囲を逸
脱することなしに種々の変更を行なうことができる。
【図１】共通絶縁物サブストレート上に形成されたｎチ
ャネル多結晶シリコンＴＦＴ、ｐチャネル多結晶シリコ
ンＴＦＴ及び多結晶シリコンＴＦＣの縦断面図である。
ャネル多結晶シリコンＴＦＴ、ｐチャネル多結晶シリコ
ンＴＦＴ及び多結晶シリコンＴＦＣの縦断面図である。
【図２】ｎ形及びｐ形の多結晶シリコンＴＦＴに対する
代表的な特性を示し、ならびに低電流駆動力、高しきい
値電圧及びキンク効果を示す曲線図である。
代表的な特性を示し、ならびに低電流駆動力、高しきい
値電圧及びキンク効果を示す曲線図である。
【図３】スイッチキャパシタ回路を形成するために用い
られる３つの多結晶シリコンＴＦＴ演算増幅器を示す線
図である。
られる３つの多結晶シリコンＴＦＴ演算増幅器を示す線
図である。
【図４】図３の演算増幅器に対する周波数応答を示す曲
線図である。
線図である。
【図５】多結晶シリコンＴＦＴ及びＴＦＣで構成したス
イッチキャパシタ増幅器の実施例を示す線図である。
イッチキャパシタ増幅器の実施例を示す線図である。
【図６】図３の（Ａ）の演算増幅器で構成したスイッチ
キャパシタ増幅器によって作られる波形を示す曲線図で
ある。
キャパシタ増幅器によって作られる波形を示す曲線図で
ある。
【図７】図３の（Ｃ）の演算増幅器で構成したスイッチ
キャパシタ増幅器によって作られる波形を示す曲線図で
ある。
キャパシタ増幅器によって作られる波形を示す曲線図で
ある。
【図８】図３の（Ａ）の演算増幅器で構成され、１ｋＨ
ｚ三角波入力をもって５０ｋＨｚのクロック周波数で駆
動されるスイッチキャパシタ増幅器によって作られる波
形を示す曲線図である。
ｚ三角波入力をもって５０ｋＨｚのクロック周波数で駆
動されるスイッチキャパシタ増幅器によって作られる波
形を示す曲線図である。
【図９】図３の（Ｃ）の演算増幅器で構成され、図８に
おけるものと類似の三角波入力をもって２０ｋＨｚのク
ロック周波数で駆動されるスイッチキャパシタ増幅器に
よって作られる波形を示す曲線図である。
おけるものと類似の三角波入力をもって２０ｋＨｚのク
ロック周波数で駆動されるスイッチキャパシタ増幅器に
よって作られる波形を示す曲線図である。
【図１０】多結晶シリコンＴＦＴ及びＴＦＣで構成した
電荷再分布ディジタルアナログコンバータの実施例を示
す線図である。
電荷再分布ディジタルアナログコンバータの実施例を示
す線図である。
【図１１】図１０の電荷再分布ディジタルアナログコン
バータによって作られる波形を示す曲線図である。
バータによって作られる波形を示す曲線図である。
【図１２】タイプＩ及びタイプIII の増幅器で構成した
ＤＡＣに対する応答を示す曲線図である。
ＤＡＣに対する応答を示す曲線図である。
【図１３】タイプＩ及びタイプIII の増幅器でそれぞれ
構成したＤＡＣに対するコンバータ誤差を示す曲線図で
ある。
構成したＤＡＣに対するコンバータ誤差を示す曲線図で
ある。
【図１４】ディスプレイ駆動のためのビデオ信号サンプ
ルホールド回路（サンプリング増幅器）を示す線図であ
る。
ルホールド回路（サンプリング増幅器）を示す線図であ
る。
【図１５】図１４のビデオ信号サンプリング増幅器回路
に対するタイミングを示す曲線図である。
に対するタイミングを示す曲線図である。
【図１６】ディジタルアナログコンバータディスプレイ
ドライバを示す線図、及びこれに対するタイミング信号
を示す曲線図である。
ドライバを示す線図、及びこれに対するタイミング信号
を示す曲線図である。
１１０ ｎチャネル薄膜トランジスタ １２０ ｐチャネル薄膜トランジスタ １３０ 薄膜キャパシタ ２００、４００、４３０ スイッチキャパシタ増幅器 ２５５ 電荷再分布ディジタルアナログコンバータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/66 Ｅ (56)参考文献 特開 平４−286415（ＪＰ，Ａ) 特開 昭59−72215（ＪＰ，Ａ) 特開 平２−55415（ＪＰ，Ａ) 特開 平２−55416（ＪＰ，Ａ) 特開 平５−283614（ＪＰ，Ａ) 特公 平６−69131（ＪＰ，Ｂ２) 欧州特許出願公開540163（ＥＰ，Ａ)
Claims (2)
- 【請求項１】 少なくとも１つの多結晶シリコン薄膜キ
ャパシタ手段と、 少なくとも１つの多結晶シリコン薄膜トランジスタスイ
ッチ手段と、 少なくとも１つの多結晶シリコン薄膜増幅器手段と、 回路の出力が、前記トランジスタスイッチ手段及び前記
増幅器手段の制御の下で、前記キャパシタ手段上の電荷
の累積によって設定されるように、前記キャパシタ手
段、前記トランジスタスイッチ手段、及び前記増幅器手
段を相互接続するための相互接続手段とを備えて成り、 前記キャパシタ手段、前記トランジスタスイッチ手段、
前記増幅器手段、及び前記相互接続手段は全てが共通サ
ブストレート上に形成されていることを特徴とするアナ
ログスイッチキャパシタ回路。 - 【請求項２】 （ａ）サブストレート上に少なくとも１
つの多結晶シリコン薄膜キャパシタ手段を形成する段階
と、 （ｂ）前記サブストレート上に少なくとも１つの多結晶
シリコン薄膜トランジスタスイッチ手段を形成する段階
と、 （ｃ）前記サブストレート上に少なくとも１つの多結晶
シリコン薄膜増幅器手段を形成する段階と、 （ｄ）前記サブストレート上に多結晶シリコン薄膜相互
接続手段を形成する段階とを有し、前記相互接続手段
は、回路の出力が、前記トランジスタスイッチ手段の制
御の下で、前記少なくとも１つのキャパシタ手段上の電
荷の累積によって設定されるように、前記キャパシタ手
段、前記トランジスタスイッチ手段、及び前記増幅器手
段を相互接続するためのものであり、前記キャパシタ手
段、前記トランジスタスイッチ手段、及び前記増幅器手
段は同じ多結晶シリコン堆積処理中に形成されることを
特徴とするアナログスイッチキャパシタ回路製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/764292 | 1991-09-23 | ||
| US07/764,292 US5589847A (en) | 1991-09-23 | 1991-09-23 | Switched capacitor analog circuits using polysilicon thin film technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291608A JPH06291608A (ja) | 1994-10-18 |
| JPH0783237B2 true JPH0783237B2 (ja) | 1995-09-06 |
Family
ID=25070282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24440692A Expired - Fee Related JPH0783237B2 (ja) | 1991-09-23 | 1992-09-14 | アナログスイッチキャパシタ回路及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5589847A (ja) |
| EP (1) | EP0540163B1 (ja) |
| JP (1) | JPH0783237B2 (ja) |
| DE (1) | DE69216551T2 (ja) |
Families Citing this family (140)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW280037B (en) * | 1994-04-22 | 1996-07-01 | Handotai Energy Kenkyusho Kk | Drive circuit of active matrix type display device and manufacturing method |
| JPH08125152A (ja) | 1994-10-28 | 1996-05-17 | Canon Inc | 半導体装置、それを用いた相関演算装置、ａｄ変換器、ｄａ変換器、信号処理システム |
| US6281891B1 (en) | 1995-06-02 | 2001-08-28 | Xerox Corporation | Display with array and multiplexer on substrate and with attached digital-to-analog converter integrated circuit having many outputs |
| JPH09129864A (ja) | 1995-10-30 | 1997-05-16 | Canon Inc | 半導体装置及びそれを用いた半導体回路、相関演算装置、信号処理システム |
| US5818402A (en) * | 1996-01-19 | 1998-10-06 | Lg Electronics Inc. | Display driver for reducing crosstalk by detecting current at the common electrode and applying a compensation voltage to the common electrode |
| GB2312773A (en) * | 1996-05-01 | 1997-11-05 | Sharp Kk | Active matrix display |
| JP3516323B2 (ja) * | 1996-05-23 | 2004-04-05 | シャープ株式会社 | シフトレジスタ回路および画像表示装置 |
| US6040812A (en) * | 1996-06-19 | 2000-03-21 | Xerox Corporation | Active matrix display with integrated drive circuitry |
| JP3403027B2 (ja) * | 1996-10-18 | 2003-05-06 | キヤノン株式会社 | 映像水平回路 |
| JPH10200114A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 薄膜回路 |
| JP4027465B2 (ja) * | 1997-07-01 | 2007-12-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその製造方法 |
| JP3838393B2 (ja) | 1997-09-02 | 2006-10-25 | 株式会社半導体エネルギー研究所 | イメージセンサを内蔵した表示装置 |
| JP3897873B2 (ja) * | 1997-09-11 | 2007-03-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置の駆動回路 |
| JP4271268B2 (ja) * | 1997-09-20 | 2009-06-03 | 株式会社半導体エネルギー研究所 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
| JP4044187B2 (ja) | 1997-10-20 | 2008-02-06 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその作製方法 |
| US6441758B1 (en) * | 1997-11-27 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| KR100571032B1 (ko) * | 1998-01-09 | 2006-04-13 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| EP1055218A1 (en) * | 1998-01-23 | 2000-11-29 | Fed Corporation | High resolution active matrix display system on a chip with high duty cycle for full brightness |
| US7196699B1 (en) * | 1998-04-28 | 2007-03-27 | Sharp Kabushiki Kaisha | Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power |
| JPH11326954A (ja) | 1998-05-15 | 1999-11-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6128039A (en) * | 1999-01-11 | 2000-10-03 | Omnivision Technologies, Inc. | Column amplifier for high fixed pattern noise reduction |
| TW523730B (en) * | 1999-07-12 | 2003-03-11 | Semiconductor Energy Lab | Digital driver and display device |
| GB9917677D0 (en) * | 1999-07-29 | 1999-09-29 | Koninkl Philips Electronics Nv | Active matrix array devices |
| JP2001051661A (ja) * | 1999-08-16 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Ｄ／ａ変換回路および半導体装置 |
| US7301520B2 (en) * | 2000-02-22 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driver circuit therefor |
| JP2001284991A (ja) * | 2000-03-31 | 2001-10-12 | Sumitomo Electric Ind Ltd | ソースフォロア回路、レーザ駆動装置、半導体レーザ装置、電流電圧変換回路および受光回路 |
| US7569849B2 (en) | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| US6653992B1 (en) * | 2001-02-28 | 2003-11-25 | Varian Medical Systems, Inc. | Method and circuit for reduction of correlated noise |
| JP4269542B2 (ja) * | 2001-06-04 | 2009-05-27 | 日本電気株式会社 | トランジスタの動作点設定方法及びその回路、信号成分値変更方法並びにアクティブマトリクス型液晶表示装置 |
| JP4860058B2 (ja) * | 2001-06-08 | 2012-01-25 | 株式会社半導体エネルギー研究所 | Ｄ／ａ変換回路及び半導体装置 |
| JP3959454B2 (ja) * | 2001-10-22 | 2007-08-15 | シャープ株式会社 | 入力装置および入出力装置 |
| JP2006517687A (ja) | 2003-02-11 | 2006-07-27 | コピン・コーポレーシヨン | データ線の容量を用いた集積デジタル・アナログ変換器を付けた液晶ディスプレー |
| CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| US7589326B2 (en) * | 2003-10-15 | 2009-09-15 | Varian Medical Systems Technologies, Inc. | Systems and methods for image acquisition |
| US7095028B2 (en) * | 2003-10-15 | 2006-08-22 | Varian Medical Systems | Multi-slice flat panel computed tomography |
| KR100595899B1 (ko) * | 2003-12-31 | 2006-06-30 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| US7239194B2 (en) * | 2004-03-25 | 2007-07-03 | Integral Wave Technologies, Inc. | Trench capacitor power supply system and method |
| US7190210B2 (en) * | 2004-03-25 | 2007-03-13 | Integral Wave Technologies, Inc. | Switched-capacitor power supply system and method |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| EP2688058A3 (en) | 2004-12-15 | 2014-12-10 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US8599191B2 (en) | 2011-05-20 | 2013-12-03 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US20140111567A1 (en) | 2005-04-12 | 2014-04-24 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| TW200707376A (en) | 2005-06-08 | 2007-02-16 | Ignis Innovation Inc | Method and system for driving a light emitting device display |
| CA2510855A1 (en) * | 2005-07-06 | 2007-01-06 | Ignis Innovation Inc. | Fast driving method for amoled displays |
| CA2518276A1 (en) | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| JP5164857B2 (ja) | 2006-01-09 | 2013-03-21 | イグニス・イノベイション・インコーポレーテッド | アクティブマトリクスディスプレイ回路の駆動方法および表示システム |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| KR20080098057A (ko) * | 2006-02-10 | 2008-11-06 | 이그니스 이노베이션 인크. | 발광 디바이스 디스플레이 방법 및 시스템 |
| TW200746022A (en) | 2006-04-19 | 2007-12-16 | Ignis Innovation Inc | Stable driving scheme for active matrix displays |
| KR101251999B1 (ko) * | 2006-06-13 | 2013-04-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| US7564709B2 (en) * | 2006-12-13 | 2009-07-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for utilizing DRAM components in a system-on-chip |
| JP5179858B2 (ja) * | 2007-01-06 | 2013-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN102057418B (zh) | 2008-04-18 | 2014-11-12 | 伊格尼斯创新公司 | 用于发光器件显示器的系统和驱动方法 |
| CA2637343A1 (en) | 2008-07-29 | 2010-01-29 | Ignis Innovation Inc. | Improving the display source driver |
| US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
| US8031100B2 (en) * | 2009-04-24 | 2011-10-04 | Intersil Americas Inc. | Fine resistance adjustment for polysilicon |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| JPWO2011021303A1 (ja) * | 2009-08-21 | 2013-01-17 | パイオニア株式会社 | 撮像装置 |
| US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| CA2686174A1 (en) * | 2009-12-01 | 2011-06-01 | Ignis Innovation Inc | High reslution pixel architecture |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| TWI416215B (zh) * | 2010-01-14 | 2013-11-21 | Au Optronics Suzhou Corp Ltd | 一種液晶顯示面板及其觸控偵測方法 |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| WO2012156942A1 (en) | 2011-05-17 | 2012-11-22 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| EP3547301A1 (en) | 2011-05-27 | 2019-10-02 | Ignis Innovation Inc. | Systems and methods for aging compensation in amoled displays |
| JP2014522506A (ja) | 2011-05-28 | 2014-09-04 | イグニス・イノベイション・インコーポレーテッド | ディスプレイのピクセルの速い補償プログラミングためのシステムと方法 |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US9190456B2 (en) | 2012-04-25 | 2015-11-17 | Ignis Innovation Inc. | High resolution display panel with emissive organic layers emitting light of different colors |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| WO2014108879A1 (en) | 2013-01-14 | 2014-07-17 | Ignis Innovation Inc. | Driving scheme for emissive displays providing compensation for driving transistor variations |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
| EP2779147B1 (en) | 2013-03-14 | 2016-03-02 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays |
| CN105247462A (zh) | 2013-03-15 | 2016-01-13 | 伊格尼斯创新公司 | Amoled显示器的触摸分辨率的动态调整 |
| CN105144361B (zh) | 2013-04-22 | 2019-09-27 | 伊格尼斯创新公司 | 用于oled显示面板的检测系统 |
| CN107452314B (zh) | 2013-08-12 | 2021-08-24 | 伊格尼斯创新公司 | 用于要被显示器显示的图像的补偿图像数据的方法和装置 |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| DE102015206281A1 (de) | 2014-04-08 | 2015-10-08 | Ignis Innovation Inc. | Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| US10586491B2 (en) | 2016-12-06 | 2020-03-10 | Ignis Innovation Inc. | Pixel circuits for mitigation of hysteresis |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
| US10460787B1 (en) | 2018-05-16 | 2019-10-29 | Palo Alto Research Center Incorporated | Selection circuit usable with ferroelectric memory |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3466719A (en) * | 1967-01-11 | 1969-09-16 | Texas Instruments Inc | Method of fabricating thin film capacitors |
| US3988824A (en) * | 1972-05-22 | 1976-11-02 | Hewlett-Packard Company | Method for manufacturing thin film circuits |
| US4169746A (en) * | 1977-04-28 | 1979-10-02 | Rca Corp. | Method for making silicon on sapphire transistor utilizing predeposition of leads |
| US4276688A (en) * | 1980-01-21 | 1981-07-07 | Rca Corporation | Method for forming buried contact complementary MOS devices |
| JPS5764776A (en) * | 1980-10-09 | 1982-04-20 | Nippon Denshi Kogyo Shinko | Liquid crystal display unit |
| FR2524714B1 (fr) * | 1982-04-01 | 1986-05-02 | Suwa Seikosha Kk | Transistor a couche mince |
| JPS59182569A (ja) * | 1983-04-01 | 1984-10-17 | Hitachi Ltd | 多結晶シリコン薄膜トランジスタ |
| JPH0666436B2 (ja) * | 1983-04-15 | 1994-08-24 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPS60126861A (ja) * | 1983-12-13 | 1985-07-06 | Fujitsu Ltd | 半導体記憶装置 |
| JPS6113665A (ja) * | 1984-06-29 | 1986-01-21 | Fujitsu Ltd | シフトレジスタ集積回路 |
| WO1986002489A1 (fr) * | 1984-10-17 | 1986-04-24 | L'ETAT FRANCAIS représenté par LE MINISTRE DES PTT | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
| DE3442790A1 (de) * | 1984-11-23 | 1986-06-05 | Dieter Prof. Dr. Linz Bäuerle | Verfahren zur herstellung von duennschichtkondensatoren |
| JPS61166159A (ja) * | 1985-01-18 | 1986-07-26 | Mitsubishi Electric Corp | 半導体装置 |
| US4720467A (en) * | 1986-09-29 | 1988-01-19 | International Business Machines Corporation | Method of forming a capacitor-transistor integrated circuit |
| US4783146A (en) * | 1987-01-20 | 1988-11-08 | Xerox Corporation | Liquid crystal print bar |
| US4878151A (en) * | 1987-04-10 | 1989-10-31 | National Semiconductor Corporation | Anti-parallel capacitor |
| US4872002A (en) * | 1988-02-01 | 1989-10-03 | General Electric Company | Integrated matrix display circuitry |
| US4918454A (en) * | 1988-10-13 | 1990-04-17 | Crystal Semiconductor Corporation | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
| US4988952B1 (en) * | 1989-06-06 | 1995-10-31 | Linear Techn Inc | High q switched capacitor filter having internal thin-film resistors |
| KR940005124B1 (ko) * | 1989-10-04 | 1994-06-11 | 호시덴 가부시기가이샤 | 액정표시소자 |
| EP0456199B1 (en) * | 1990-05-11 | 1997-08-27 | Asahi Glass Company Ltd. | Process for preparing a polycrystalline semiconductor thin film transistor |
-
1991
- 1991-09-23 US US07/764,292 patent/US5589847A/en not_active Expired - Lifetime
-
1992
- 1992-09-14 JP JP24440692A patent/JPH0783237B2/ja not_active Expired - Fee Related
- 1992-09-17 EP EP92308506A patent/EP0540163B1/en not_active Expired - Lifetime
- 1992-09-17 DE DE69216551T patent/DE69216551T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5589847A (en) | 1996-12-31 |
| DE69216551D1 (de) | 1997-02-20 |
| JPH06291608A (ja) | 1994-10-18 |
| DE69216551T2 (de) | 1997-07-10 |
| EP0540163A2 (en) | 1993-05-05 |
| EP0540163B1 (en) | 1997-01-08 |
| EP0540163A3 (en) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0783237B2 (ja) | アナログスイッチキャパシタ回路及びその製造方法 | |
| JP3277056B2 (ja) | 信号増幅回路及びこれを用いた画像表示装置 | |
| US6975142B2 (en) | Semiconductor device | |
| US8952455B2 (en) | Source follower circuit or bootstrap circuit, driver circuit comprising such circuit, and display device comprising such driver circuit | |
| US7394102B2 (en) | Pulse output circuit, shift register, and display device | |
| JP4192510B2 (ja) | 半導体装置 | |
| US6313819B1 (en) | Liquid crystal display device | |
| JP3135810B2 (ja) | 画像表示装置 | |
| US8681084B2 (en) | Semiconductor device, method for driving same, display device using same and personal digital assistant | |
| JP4506026B2 (ja) | シフトレジスタ、表示装置及び撮像素子 | |
| JP2010045843A (ja) | 高感度イメージセンサアレイ | |
| EP0842507B1 (en) | Integrated analog source driver for active matrix liquid crystal display | |
| US5459483A (en) | Electronic device with feedback loop | |
| JPH06224710A (ja) | 差動比較器回路 | |
| KR100391728B1 (ko) | 비디오디스플레이장치 | |
| US6853324B2 (en) | Digital-to-analog conversion circuit and image display apparatus using the same | |
| US6603456B1 (en) | Signal amplifier circuit load drive circuit and liquid crystal display device | |
| US6693479B1 (en) | Boost structures for switched-capacitor systems | |
| US7358789B2 (en) | Level shifter for display device | |
| JP4888800B2 (ja) | 差動増幅回路 | |
| EP0642219B1 (en) | Amplifier | |
| JP2002202764A (ja) | 薄膜トランジスタ液晶ディスプレイのデータドライバ回路 | |
| JP4882322B2 (ja) | 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法 | |
| JPH08242168A (ja) | サンプルホールド回路およびそのアレイ装置 | |
| JP2003228341A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960219 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |