JP2003228341A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003228341A5 JP2003228341A5 JP2002027128A JP2002027128A JP2003228341A5 JP 2003228341 A5 JP2003228341 A5 JP 2003228341A5 JP 2002027128 A JP2002027128 A JP 2002027128A JP 2002027128 A JP2002027128 A JP 2002027128A JP 2003228341 A5 JP2003228341 A5 JP 2003228341A5
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- signal
- elements
- processing circuit
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (10)
- デジタル映像信号を受け取るバス配線と、前記バス配線上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタとを備え、前記データレジスタはデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチを含み、各サンプリングラッチは複数の容量素子、並びに前記複数の容量素子を並列に接続して前記バス配線の対応ビット線からの信号電圧を前記複数の容量素子にそれぞれ保持させるサンプル状態およびこのサンプル状態に続いて前記複数の容量素子を直列に接続して電荷の再配分によりレベル加算させた信号電圧を前記複数の容量素子から出力する出力状態を設定する接続制御回路を含むことを特徴とする信号処理回路。
- 前記サンプリングラッチは前記出力状態で前記複数の容量素子から出力される信号電圧により動作するインバータ回路を含むことを特徴とする請求項1に記載の信号処理回路。
- 前記複数の容量素子は第1および第2容量素子を含み、前記接続制御回路は前記サンプル状態で導通する第1から第3スイッチ素子および前記出力状態で導通する第4および第5スイッチ素子を含み、前記第2容量素子は一端において前記第1スイッチ素子を介して前記ビット線に接続されると共に他端において基準電位端子に接続され、前記第1容量素子は一端において前記第1および第2スイッチ素子を介して前記ビット線に接続されさらに前記第5スイッチ素子を介して前記インバータ回路の入力端に接続されると共に他端において前記第3スイッチ素子を介して前記基準電位端子に接続されさらに前記第4スイッチ素子を介して前記第2容量素子の前記一端に接続されることを特徴とする請求項2に記載の信号処理回路。
- 前記第1、第2、第4および第5スイッチ素子の各々は一対のPおよびNチャネル薄膜トランジスタで構成されるトランスファゲートであり、前記第3スイッチ素子は単一のNチャネル薄膜トランジスタであることを特徴とする請求項3に記載の信号処理回路。
- 前記複数の容量素子はさらに第3容量素子を含み、前記接続制御回路は前記サンプル状態で導通する第6および第7スイッチ素子並びに出力状態で導通する第8スイッチ素子を含み、前記ビット線は前記第1および第6スイッチ素子および前記第3容量素子を介して前記基準電位端子に接続され、前記第2容量素子の他端は前記第7スイッチ素子を介して前記基準電位端子に接続されさらに前記第8スイッチ素子および前記第3容量素子を介して前記基準電位端子に接続されることを特徴とする請求項3に記載の信号処理回路。
- さらに前記データレジスタから並列的に出力されるデジタル映像信号をアナログ形式の階調電圧にそれぞれ変換するD/Aコンバータを備えることを特徴とする請求項1に記載の信号処理回路。
- 複数の表示画素部と、前記複数の表示画素部に接続される複数の信号線と、前記複数の信号線を映像信号に対応して駆動する信号線駆動回路とを備え、前記信号線駆動回路は請求項1に記載の信号処理回路を含むことを特徴とする表示装置。
- ディジタル入力配線に一方の電極が接続され他方の電極が所定の電位に接続された第1容量と、ディジタル入力配線に一方の電極が接続され他方の電極が前記第1容量の一方の電極に接続されると共に所定の電位に接続された第2容量とを備えた信号処理回路であって、ディジタル入力信号を前記第1容量と前記第2容量に電気的に独立して書き込む書込モードと、前記第1容量の一方の電極を前記第2容量の他方の電極に電気的に接続することで前記第1容量の一方の電極の電位を調整する電位調整モードとを実現するスイッチ回路群を含むことを特徴とする信号処理回路。
- デジタル映像信号を受け取るバス配線と、前記バス配線上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタとを備え、前記データレジスタはデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチを含み、各サンプリングラッチは複数の容量素子、並びに前記複数の容量素子を並列に接続して前記バス配線の対応ビット線からの信号電圧を前記複数の容量素 子にそれぞれ保持させるサンプル状態およびこのサンプル状態に続いて前記複数の容量素子を直列に接続して電荷の再配分によりレベルシフトさせた信号電圧を前記複数の容量素子の1つから出力する出力状態を設定する接続制御回路を含むことを特徴とする信号処理回路。
- デジタル映像信号を受け取るバス配線と、複数の容量素子と、前記複数の容量素子を並列に接続して前記バス配線からの信号電圧を前記複数の容量素子にそれぞれ保持させるサンプル状態およびこのサンプル状態に続いて前記複数の容量素子を直列に接続して電荷の再配分によりレベルシフトさせた信号電圧を前記複数の容量素子の1つから出力する出力状態を設定する接続制御回路とを含むことを特徴とする信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002027128A JP4047594B2 (ja) | 2002-02-04 | 2002-02-04 | 信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002027128A JP4047594B2 (ja) | 2002-02-04 | 2002-02-04 | 信号処理回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003228341A JP2003228341A (ja) | 2003-08-15 |
JP2003228341A5 true JP2003228341A5 (ja) | 2005-08-18 |
JP4047594B2 JP4047594B2 (ja) | 2008-02-13 |
Family
ID=27748748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002027128A Expired - Fee Related JP4047594B2 (ja) | 2002-02-04 | 2002-02-04 | 信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4047594B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732809B1 (ko) * | 2005-11-03 | 2007-06-27 | 삼성에스디아이 주식회사 | 데이터 구동부 및 이를 이용한 유기 발광표시장치 |
KR100690434B1 (ko) | 2006-01-02 | 2007-03-12 | 삼성전자주식회사 | 디지털 아날로그 변환기, 데이터 라인 드라이버,디스플레이 장치, 및 그 방법 |
US10140940B2 (en) | 2015-07-24 | 2018-11-27 | Japan Display Inc. | Display device |
JP6269799B2 (ja) * | 2016-12-14 | 2018-01-31 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2844650B2 (ja) * | 1989-01-21 | 1999-01-06 | 日本電気株式会社 | スイツチトキヤパシタ方式出力電圧制御回路 |
JP3619299B2 (ja) * | 1995-09-29 | 2005-02-09 | パイオニア株式会社 | 発光素子の駆動回路 |
JP4576648B2 (ja) * | 1998-12-21 | 2010-11-10 | ソニー株式会社 | 液晶表示装置 |
-
2002
- 2002-02-04 JP JP2002027128A patent/JP4047594B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6778841B1 (ja) | 半導体装置 | |
US8031146B2 (en) | Data driver device and display device for reducing power consumption in a charge-share operation | |
US5459483A (en) | Electronic device with feedback loop | |
EP1977428A1 (en) | Shift register circuit and display drive device | |
US20030206608A1 (en) | Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages | |
KR20050009977A (ko) | 아날로그 버퍼 회로, 표시 장치 및 휴대 단말기 | |
US6275210B1 (en) | Liquid crystal display device and driver circuit thereof | |
US7427880B2 (en) | Sample/hold apparatus with small-sized capacitor and its driving method | |
US20060262068A1 (en) | Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device | |
US6043812A (en) | Liquid crystal drive circuit and liquid crystal display device | |
JP2003228341A5 (ja) | ||
US20050024317A1 (en) | Display device | |
JPH05506347A (ja) | デマルチプレクサ及びそれに使用される3状態ゲート | |
TW586102B (en) | Flicker compensation device of LCD panel | |
KR100755939B1 (ko) | 박막 트랜지스터 액정 디스플레이의 데이터 드라이버 | |
JP2002202764A (ja) | 薄膜トランジスタ液晶ディスプレイのデータドライバ回路 | |
US20040207779A1 (en) | Liquid crystal display with integrated digital-analog-converters | |
JP4047594B2 (ja) | 信号処理回路 | |
JP3331617B2 (ja) | デコーダ回路及び表示装置 | |
US20060284653A1 (en) | Method for sample and hold a signal and flat pannel driving method using the same | |
JP2001027887A (ja) | 平面表示装置の駆動方法 | |
TWI384451B (zh) | 液晶顯示裝置及其驅動裝置 | |
JP3632678B2 (ja) | デコーダ回路、及び液晶表示装置 | |
JP4214179B2 (ja) | アクティブマトリックス液晶ディスプレイ用集積化アナログソースドライバ | |
JP2004198671A (ja) | 表示装置 |