JPS6113665A - シフトレジスタ集積回路 - Google Patents
シフトレジスタ集積回路Info
- Publication number
- JPS6113665A JPS6113665A JP59133000A JP13300084A JPS6113665A JP S6113665 A JPS6113665 A JP S6113665A JP 59133000 A JP59133000 A JP 59133000A JP 13300084 A JP13300084 A JP 13300084A JP S6113665 A JPS6113665 A JP S6113665A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- film
- integrated circuit
- electrode
- register integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ファクシミリ等のイメージセンサ、および液
晶ディスプレイ等に用いられるシフトレジスタ集積回路
の構成に関し、特にアモルファス・シリコン薄膜トラン
ジスタおよびｎ＋ａ−Ｓｉ膜から構成されるシフトレジ
スタ集積回路に関するものである。
晶ディスプレイ等に用いられるシフトレジスタ集積回路
の構成に関し、特にアモルファス・シリコン薄膜トラン
ジスタおよびｎ＋ａ−Ｓｉ膜から構成されるシフトレジ
スタ集積回路に関するものである。
薄膜トランジスタアレイを用いた集積回路は、単結晶シ
リコン基板に作り込まｈたＭＯＳ）ランジスタを用いた
集積回路に比べて低価格で製造工程が簡単であり大面積
化が容易であるという利点を有する。しかしながら半面
、周波数応答特性が単結晶シリコンＭＯ８）ランジスタ
に比べて劣るため（電界効果移動度において１／１ｏ〜
１／１００ ）、ファクシミリ装置等のイメージセンサ
基板またげ液晶ディスプレイ装置等のアクティブマトリ
ックス基板への駆動回路の作り込みが困難であった。
リコン基板に作り込まｈたＭＯＳ）ランジスタを用いた
集積回路に比べて低価格で製造工程が簡単であり大面積
化が容易であるという利点を有する。しかしながら半面
、周波数応答特性が単結晶シリコンＭＯ８）ランジスタ
に比べて劣るため（電界効果移動度において１／１ｏ〜
１／１００ ）、ファクシミリ装置等のイメージセンサ
基板またげ液晶ディスプレイ装置等のアクティブマトリ
ックス基板への駆動回路の作り込みが困難であった。
なお本発明の先行技術は特開昭５８−１７００６７号公
報に開示されている。
報に開示されている。
〔発明が解決１−７ようとする問題点〕本発明が解決し
ようとする問題点は、薄膜トランジスタがイメージセン
サ基板および了クチイブマトリクス基板に適用できるよ
うに、前述の他の方式によるトランジスタ集積回路に取
って代ることができる性能を有する薄膜トランジスタを
用いたシフトレジスタ集積回路を得ることにある。
ようとする問題点は、薄膜トランジスタがイメージセン
サ基板および了クチイブマトリクス基板に適用できるよ
うに、前述の他の方式によるトランジスタ集積回路に取
って代ることができる性能を有する薄膜トランジスタを
用いたシフトレジスタ集積回路を得ることにある。
本発明は、上記問題点を解消するシフトレジスタ集積回
路を提供するもので、その手段は、駆動側をアモルファ
ス・シリコン薄膜トランジスタで構成し、負荷側をｎ＋
ａ−８ｔ膜で構成したシフトレジスタ集積回路によって
々される。
路を提供するもので、その手段は、駆動側をアモルファ
ス・シリコン薄膜トランジスタで構成し、負荷側をｎ＋
ａ−８ｔ膜で構成したシフトレジスタ集積回路によって
々される。
一上記シフトレジスタ集積回路は、駆動側にアモルファ
ス・シリコン薄膜トランジスタを用い、負荷側をｎ＋ａ
−Ｓｉ膜で構成することにより、大面積でしかも高速動
作が可能となる。
ス・シリコン薄膜トランジスタを用い、負荷側をｎ＋ａ
−Ｓｉ膜で構成することにより、大面積でしかも高速動
作が可能となる。
本発明の一実施例としてのシフトレジスタ集積回路の基
本単位であるＥ／Ｒ型インバータの断面図が第１図に示
される。シフトレジスタ集積回路のインバータは駆動側
と負荷側に分けられる。駆動側は第１図の左側部分に図
示されるように、ガラス基板１上に形成したＣｒ、 Ｍ
Ｏ，’）たはＮｉＣｒ等から成るゲート電極２の上にＳ
ｉｎ、 またはＳ ＩＮｘ等によるゲート絶縁膜３、
活性層（ａ−Ｓｉ；Ｈ）としてのアモルファス・シリコ
ン（ａ−Ｓｉ）膜４、およびチャネル部保護のためのＳ
ｔＯ，またはＳＩＮから成る絶縁膜９をグロー放電分解
法によシ連続成膜する。その後チャネル部以外の保護用
絶縁膜をエツチングの後、続いてオーミック改善のため
の燐ドープのアモルファス・シリコン（ｎ十ａ−Ｓｉ）
膜５を成膜し、金属電極（Ｎ ｉ Ｃｒｓ Ａ ｌ ｓ
Ｃｒ等）であるソース電１極６１およびドレイン電極
６２を全面蒸着する。その後、通常のフォ） ＩＪソゲ
ラフイーにより駆動側のアモルファス・シリコン薄膜ト
ランジスタを作成する。さらに、アモルファス・シリコ
ン薄膜トランジスタの特性に劣化を生じない温度により
、Ｓｉｎ、、ＳｉＮ等の無機膜またはポリミド等の有機
膜から成る層間絶縁膜（図示せず）を形成の後、コンタ
クトホール（図示せず）をエツチングによシ形成する。
本単位であるＥ／Ｒ型インバータの断面図が第１図に示
される。シフトレジスタ集積回路のインバータは駆動側
と負荷側に分けられる。駆動側は第１図の左側部分に図
示されるように、ガラス基板１上に形成したＣｒ、 Ｍ
Ｏ，’）たはＮｉＣｒ等から成るゲート電極２の上にＳ
ｉｎ、 またはＳ ＩＮｘ等によるゲート絶縁膜３、
活性層（ａ−Ｓｉ；Ｈ）としてのアモルファス・シリコ
ン（ａ−Ｓｉ）膜４、およびチャネル部保護のためのＳ
ｔＯ，またはＳＩＮから成る絶縁膜９をグロー放電分解
法によシ連続成膜する。その後チャネル部以外の保護用
絶縁膜をエツチングの後、続いてオーミック改善のため
の燐ドープのアモルファス・シリコン（ｎ十ａ−Ｓｉ）
膜５を成膜し、金属電極（Ｎ ｉ Ｃｒｓ Ａ ｌ ｓ
Ｃｒ等）であるソース電１極６１およびドレイン電極
６２を全面蒸着する。その後、通常のフォ） ＩＪソゲ
ラフイーにより駆動側のアモルファス・シリコン薄膜ト
ランジスタを作成する。さらに、アモルファス・シリコ
ン薄膜トランジスタの特性に劣化を生じない温度により
、Ｓｉｎ、、ＳｉＮ等の無機膜またはポリミド等の有機
膜から成る層間絶縁膜（図示せず）を形成の後、コンタ
クトホール（図示せず）をエツチングによシ形成する。
負荷側としては、ドレイン電極６２側にホスフィンとモ
ノシランを含む混合ガスを反応ガスとして前記温度にお
いて、グロー放電分解法により負荷抵抗用燐ドープのア
モルファス・シリコン（ｎ十ｍ−８ｌ）膜８を形成し、
パターニングの後エツチングを行う。その後、配線用電
極７を蒸着し、従来のフォトエツチング技術により バ
ターニングして電極を形成する。
ノシランを含む混合ガスを反応ガスとして前記温度にお
いて、グロー放電分解法により負荷抵抗用燐ドープのア
モルファス・シリコン（ｎ十ｍ−８ｌ）膜８を形成し、
パターニングの後エツチングを行う。その後、配線用電
極７を蒸着し、従来のフォトエツチング技術により バ
ターニングして電極を形成する。
第２図には前述の実施例の回路の等価回路が示される。
図中、抵抗Ｒ１ないしＲ５は負荷側としての負荷抵抗で
あシ、トランジスタＱｄは駆動側としての駆動トランジ
スタである。トランジスタＱｔは転送用トランジスタで
あって第１図においては図示されていない。この回路は
電源Ｖｄｄから電力の供給を受け、クロックラインから
のクロック信号φ１、φ、および入力信号φ、を受けて
動作する。Ｅは接地を示す。
あシ、トランジスタＱｄは駆動側としての駆動トランジ
スタである。トランジスタＱｔは転送用トランジスタで
あって第１図においては図示されていない。この回路は
電源Ｖｄｄから電力の供給を受け、クロックラインから
のクロック信号φ１、φ、および入力信号φ、を受けて
動作する。Ｅは接地を示す。
第３図には、第２図の回路における波形図が示される。
図中、左端に記載されたφ１、φ、およびφ、は前述の
各信号に対応し、右側にその波形が示される。Ｓ、々い
しＳ４およびり、カいしり、は嬉２図中に参照された同
一記号の部分（駆動トランジスタＱｄのゲートおよびド
レイン）を示し、それぞれの電位の波形を、その右側に
示す。ＳＩｌ およびＤｌの波形については同様である
ので記載を省略する。
各信号に対応し、右側にその波形が示される。Ｓ、々い
しＳ４およびり、カいしり、は嬉２図中に参照された同
一記号の部分（駆動トランジスタＱｄのゲートおよびド
レイン）を示し、それぞれの電位の波形を、その右側に
示す。ＳＩｌ およびＤｌの波形については同様である
ので記載を省略する。
上述の実施例のシフトレジスタ集積回路は、液晶ディス
プレイ装置等におけるスイッチング用薄膜トランジスタ
アレイと同一の透明な絶縁基板上に形成することができ
る。
プレイ装置等におけるスイッチング用薄膜トランジスタ
アレイと同一の透明な絶縁基板上に形成することができ
る。
本発明によれば、高速動作を行うシフトレジスタ集積回
路を得ることができ、ファクシミリ装置等に用いられる
アモルファス・シリコンイメージセンサ基板または大面
積ディスプレイとしての液晶ディスプレイ等のアクティ
ブマトリックス基板と同一基板上にシフトレジスタ回路
を実現することができる。
路を得ることができ、ファクシミリ装置等に用いられる
アモルファス・シリコンイメージセンサ基板または大面
積ディスプレイとしての液晶ディスプレイ等のアクティ
ブマトリックス基板と同一基板上にシフトレジスタ回路
を実現することができる。
第１図は本発明の一実施例としてのシフトレジスタ集積
回路のインバータの断面図、第２図は本発明の一実施例
のシフトレジスタ集積回路の等節回路を示す回路図、お
よび第３図は第２図の回路の波形図である。 １・・・ガラス基板、２・・・ゲート電極、３・・・ゲ
ート絶縁膜、 ４・・・アモルファス・シリコン膜、 ５・・・燐ドープ・アモルファス・シリコン膜、７・・
・配線用電極、 ８・・・燐ドープ・アモルファス・シリコン膜、９・・
・チャネル部保護絶縁膜、 ６１・・・ソース電極、６２・・・ドレイン電極。
回路のインバータの断面図、第２図は本発明の一実施例
のシフトレジスタ集積回路の等節回路を示す回路図、お
よび第３図は第２図の回路の波形図である。 １・・・ガラス基板、２・・・ゲート電極、３・・・ゲ
ート絶縁膜、 ４・・・アモルファス・シリコン膜、 ５・・・燐ドープ・アモルファス・シリコン膜、７・・
・配線用電極、 ８・・・燐ドープ・アモルファス・シリコン膜、９・・
・チャネル部保護絶縁膜、 ６１・・・ソース電極、６２・・・ドレイン電極。
Claims (3)
- １．駆動側をアモルファス・シリコン薄膜トランジスタ
で構成し、負荷側をｎ＾＋ａ−Ｓｉ膜で構成したシフト
レジスタ集積回路。 - ２．前記シフトレジスタ集積回路は、スイッチング用薄
膜トランジスタアレイと同一の透明な絶縁基板上に設け
られた特許請求の範囲第１項に記載のシフトレジスタ集
積回路。 - ３．前記負荷側を構成するｎ＋＾ａ−Ｓｉ膜はグロー放
電分解法により成膜された特許請求の範囲第１項または
第２項に記載のシフトレジスタ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133000A JPS6113665A (ja) | 1984-06-29 | 1984-06-29 | シフトレジスタ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133000A JPS6113665A (ja) | 1984-06-29 | 1984-06-29 | シフトレジスタ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6113665A true JPS6113665A (ja) | 1986-01-21 |
Family
ID=15094440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59133000A Pending JPS6113665A (ja) | 1984-06-29 | 1984-06-29 | シフトレジスタ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6113665A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4928161A (en) * | 1986-07-11 | 1990-05-22 | Fuji Xerox Co., Ltd. | Thin-film transistor and wiring matrix device and its forming method |
| US5065202A (en) * | 1988-02-26 | 1991-11-12 | Seikosha Co., Ltd. | Amorphous silicon thin film transistor array substrate and method for producing the same |
| EP0540163A2 (en) * | 1991-09-23 | 1993-05-05 | Xerox Corporation | Switched capacitor analog circuits |
| EP0595648A1 (en) * | 1992-10-30 | 1994-05-04 | Sharp Kabushiki Kaisha | A thin-film transistor circuit having a load device and a driver transistor and a method of producing the same |
| WO2002067337A2 (en) * | 2001-02-16 | 2002-08-29 | Ignis Innovation Inc. | Active pixel sensor for digital imaging |
-
1984
- 1984-06-29 JP JP59133000A patent/JPS6113665A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4928161A (en) * | 1986-07-11 | 1990-05-22 | Fuji Xerox Co., Ltd. | Thin-film transistor and wiring matrix device and its forming method |
| US5065202A (en) * | 1988-02-26 | 1991-11-12 | Seikosha Co., Ltd. | Amorphous silicon thin film transistor array substrate and method for producing the same |
| EP0540163A2 (en) * | 1991-09-23 | 1993-05-05 | Xerox Corporation | Switched capacitor analog circuits |
| EP0540163A3 (en) * | 1991-09-23 | 1994-06-15 | Xerox Corp | Switched capacitor analog circuits |
| US5589847A (en) * | 1991-09-23 | 1996-12-31 | Xerox Corporation | Switched capacitor analog circuits using polysilicon thin film technology |
| EP0595648A1 (en) * | 1992-10-30 | 1994-05-04 | Sharp Kabushiki Kaisha | A thin-film transistor circuit having a load device and a driver transistor and a method of producing the same |
| US5471070A (en) * | 1992-10-30 | 1995-11-28 | Sharp Kabushiki Kaisha | Thin-film transistor circuit having an amorphous silicon load and a driver transistor and a method of producing the same |
| WO2002067337A2 (en) * | 2001-02-16 | 2002-08-29 | Ignis Innovation Inc. | Active pixel sensor for digital imaging |
| WO2002067337A3 (en) * | 2001-02-16 | 2003-05-15 | Ignis Innovation Inc | Active pixel sensor for digital imaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4644338A (en) | Dot-matrix liquid crystal display | |
| US7092047B2 (en) | Thin film transistor substrate for liquid crystal display panel and manufacturing method thereof | |
| US7009202B2 (en) | Thin film transistor array panel having a means for visual inspection | |
| JPH04321273A (ja) | イメージセンサ | |
| JP2007086738A (ja) | 液晶表示装置及びその製造方法 | |
| US6281865B1 (en) | Driving circuit of liquid crystal display device | |
| JP4511931B2 (ja) | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPS6113665A (ja) | シフトレジスタ集積回路 | |
| JPS61223791A (ja) | アクテイブマトリツクス基板 | |
| US20080002081A1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101296664B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH06104434A (ja) | 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ | |
| JPH0637313A (ja) | 薄膜半導体装置とその製造方法 | |
| JP4238155B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
| JPS59195682A (ja) | 液晶表示装置 | |
| JP2929115B2 (ja) | サーマル印字ヘッド | |
| JPH0812922B2 (ja) | シフトレジスタ集積回路の製造方法 | |
| JPS60182169A (ja) | アモルフアスシリコンインバ−タ | |
| KR0156206B1 (ko) | 액정표시소자의 스토리지 케패시터 형성방법 및 구조 | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| JPH03271720A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 | |
| JPH06347822A (ja) | 液晶表示基板の製造方法 | |
| JP2656554B2 (ja) | 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置 |