JP2929115B2 - サーマル印字ヘッド - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は感熱記録を行なうサーマル印字ヘッドに関
する。

［従来技術］ 従来、発熱素子の選択的発熱により感熱記録を行なう
サーマル印字ヘッドは、基板上に配列された多数の発熱
素子に印字駆動回路を接続した構造となっている。印字
駆動回路部はシフトレジスタ回路、ラッチ回路、ドライ
ブ素子等よりなり、印字データがクロック信号に従って
シフトレジスタ回路に順次入力され、この入力された印
字データがラッチ信号によりラッチ回路に並列転送され
て保持され、この保持された印字データが印字タイミン
グ等を決定するストローブ信号によってラッチ回路のゲ
ートを開成してドライブ素子に入力される。

このようなサーマル印字ヘッドでは、印字データが印
字駆動回路部のドライブ素子に入力されると、ドライブ
素子が発熱素子に選択的に電流を流して発熱素子を発熱
させ、この熱で直接感熱紙に感熱記録を行なつたり、あ
るいは感熱インクシートを介して被記録紙に感熱記録を
行なう。

［発明が解決しようとする課題］ しかしながら、上述したサーマル印字ヘッドにおいて
は、発熱素子の間隔が微細であったり、あるいは発熱動
作が高速で繰り返されると、発熱素子の熱が充分に下が
らないうちに次の加熱が行なわれるため、発熱素子の温
度が必要以上に上昇してしまい、そのため印字濃度が不
均一となり、鮮明な印字ができなくなるという問題があ
る。

これを防ぐために、従来では、各発熱素子での印字回
数に基づいて各発熱素子の温度上昇を予想し、この予想
によりストローブ信号のパルス幅等を調整してドライブ
素子による発熱素子の駆動を制御することにより、発熱
素子の発熱量を調整して発熱素子の温度が必要以上に上
昇するのを抑える印字履歴制御を行なっている。しか
し、この印字履歴制御は、発熱素子の実際の温度を検出
して行なうのではなく、温度上昇の予想を立てて行なう
ため、制御条件の決定が非常に難しく、しかも外部から
の印字データやストローブ信号等に制御データを含ませ
なければならないため、印字駆動回路が非常に複雑にな
るという問題がある。特に、発熱素子数の多い高密度な
サーマル印字ヘッドでは、高速駆動するために非常の多
くのデータを短時間に送らねばならず、回路に高速動作
が要求される。このように発熱素子の熱制御を印字履歴
制御で行なうためには、種々の問題がある。

この発明の目的は、複雑な印字履歴制御を行なわなく
ても、印字時における発熱素子の温度をほぼ一定にする
ことができ、印字濃度が均一で、鮮明な印字ができるサ
ーマル印字ヘッドを提供することである。

［課題を解決するための手段］ この発明は上述した目的を達成するために、発熱形成
部上に配列された、印字駆動回路部から供給される印字
電流によって発熱する複数の発熱素子の発熱温度によ
り、前記複数の発熱素子各々に対応した前記発熱形成部
の直下に形成され、前記印字駆動回路部から前記発熱素
子各々に供給される印字電流を調整して発熱素子各々の
温度制御を行う、温度センサを備えたものである。

［作用］ この発明によれば、印字駆動回路部からの印字電流に
よって発熱素子が繰り返し発熱し、発熱素子の温度が上
昇すると、その熱により温度センサが印字駆動回路から
発熱素子に供給される印字電流を減少させ、逆に発熱素
子の温度が低いときには印字駆動回路部から発熱素子に
供給される印字電流を増加させるので、複雑な印字履歴
制御を行なわなくても、印字時における発熱素子の温度
をほぼ一定にすることができ、これにより印字濃度が均
一で、鮮明な印字が可能となる。

［実施例］ 以下、第１図〜第３図を参照して、この発明の一実施
例を説明する。

第２図はこの発明のサーマル印字ヘッドの全体構成を
示す。このサーマル印字ヘッドは全体が四角形の平板状
に形成されたものであり、シリコン基板１上の右側に発
熱素子配列部２が設けられ、左半分に印字駆動回路部３
が設けられている。発熱素子配列部２には後述する発熱
抵抗層（発熱素子）４が多数配列されているとともに、
各発熱抵抗層４の下側にそれぞれダイオード（温度セン
サ）５が対応して設けられている。印字駆動回路部３は
駆動トランジスタ（ドライブ素子）６、Ｃ−MOS7、およ
び接続端子8a〜8f等から構成されている。駆動トランジ
スタ６は薄膜のMOS・FETであり、Ｃ−MOS7はシフトレジ
スタ回路９、ラッチ回路10等を構成するものである。な
お、接続端子8a、8bはシフトレジスタ回路９の接続配線
11、11に設けられ、接続端子8c、8dはラッチ回路10の接
続配線12、12に設けられ、接続端子8eは駆動トランジス
タ６のグランド用の接続配線13に設けられ、さらに接続
端子8fは発熱抵抗層４の共通電極配線14に設けられてい
る。

第１図は上述したサーマル印字ヘッドの拡大断面図で
ある。シリコン基板１はｎ型の単結晶シリコンよりなる
ウエハである。このシリコン基板１上には、右側に発熱
抵抗層４およびダイオード５が積層形成され、左半分に
駆動トランジスタ６、Ｃ−MOS7、および接続端子8a〜8f
が一括して形成されている。以下、各素子の構成を順に
説明する。

ダイオード５はpn接合型のものであり、シリコン基板
１の右側上面に形成されている。すなわち、その部分の
シリコン基板１にはボロン（Ｂ）等のアクセプタ不純物
がドープされたｐ型領域15が形成されており、このｐ型
領域15の一部にはリン（Ｐ）等のドナー不純物がドープ
されたｎ型領域16が形成されている。そして、ｐ型領域
15の一部およびｎ型領域16にはAl、Al−Si、Mo、Ｗ等の
低抵抗金属よりなる電極配線17、18がSiO₂、SiN等の絶
縁膜19に包まれて接続されている。この場合、絶縁膜19
は２層構造であり、１層目を形成した上に各電極配線1
7、18をパターン形成し、その上に２層目を形成した構
造となっている。なお、ｐ型領域15に接続された電極配
線17およびｎ型領域16に接続された電極配線18の各他端
は、第２図に示すように、それぞれスルーホール20を介
して後述する駆動トランジスタ６を乗り越えた上、Ｃ−
MOS7に接続されている。

発熱抵抗層４は発熱する部分であり、上述したダイオ
ード５上に対応して形成されている。すなわち、ダイオ
ード５上の絶縁膜19には、シリコン基板１の幅方向の全
長に亘って凸状に隆起した発熱形成部21が形成されてお
り、この隆起した発熱形成部21上には両側の低い部分に
亘って多結晶シリコンに不純物をドープしてなる発熱抵
抗層４が形成されている。発熱抵抗層４は発熱形成部21
の長手方向に沿って、16〜32ドット/mmのピッチで等間
隔に配列形成されている。また、発熱抵抗層４は不純物
として所定量のＰイオンがドープされることにより、所
定のシート抵抗（数十Ω／□）を有する。すなわち、こ
の発熱抵抗層４の全抵抗値はＰイオンの打ち込み濃度お
よびその面積によって決定されるため、Ｐイオンの打ち
込み量および非エッチングの量によって調節され、最終
的には数十〜数百Ω程度に調整されている。そして、発
熱抵抗層４の右端には共通電極配線14が、左端には電極
配線22がそれぞれ接続されている。各電極配線14、22は
ダイオード５の各電極配線17、18と同じ材料よりなり、
右側の共通電極配線14は各発熱抵抗層４に連続して接続
され、左側の電極配線22は後述する駆動トランジスタ６
にそれぞれ接続されている。これら発熱抵抗層４および
各電極配線14、22の表面には保護膜23が形成されてい
る。この保護膜23は耐酸化性および耐摩耗性を有するも
ので、SiO₂とSiNの２層構造のものであっても、SiONの
単層構造のものであってもよい。なお、この保護膜23は
発熱形成部21と対応する部分がその周囲全域の保護膜23
よりも高く突出して形成されている。この構造は各発熱
抵抗層４に対応する領域の保護膜23の表面を感熱紙や感
熱インクシート等に接触させるのに極めて効果的であ
る。

駆動トランジスタ６はｎ−MOS・FETであり、発熱抵抗
層４から左側へ大きく離れた部分に形成されている。す
なわち、その部分のシリコン基板１の上面側内部にはＢ
イオンがドープされたｐ型領域24が形成されており、こ
のｐ型領域24の領域内にはＰイオンがドープされた２つ
のｎ型領域25、25が形成されている。この２つのｎ型領
域25、25はそれぞれソース、ドレインの電極をなすもの
である。この２つのｎ型領域25、25を含むｐ型領域24の
中央部分を除くシリコン基板１上には、上述と同じ絶縁
膜19が形成されており、２つのｎ型領域25、25間に位置
する箇所には、SiO₂よりなるゲート絶縁膜26で包まれた
ゲート電極27が形成されている。このゲート電極27は発
熱抵抗層４と同様、多結晶シリコンにＰイオンをドープ
することにより発熱抵抗層４よりも低抵抗に形成されて
いる。さらに、２つのｎ型領域25、25には、それぞれソ
ース用およびドレイン用の電極配線28、28が接続されて
いる。この各電極配線28、28は上述した各電極配線17、
18と同じ材料からなり、一方の電極配線28は発熱抵抗層
４の電極配線22と一体化されており、他方の電極配線28
は第２図に示すようにグランド用の接続配線13に接続さ
れている。そして、各電極配線28、28およびゲート絶縁
膜26上には発熱抵抗層４と同じ保護膜23が形成されてい
る。この保護膜23は発熱抵抗層４の保護膜23よりも低く
形成されている。

Ｃ−MOS7は多数のｎ−MOSとｐ−MOSとからなり、上述
した駆動トランジスタ６の左側に接近して形成されてい
る。この場合、ｎ−MOSは小電流用に小面積に形成され
ている以外は上述した駆動トランジスタ６と同じ構造と
なっており、ｐ−MOSはシリコン基板１の上面側内部に
２つのｐ型領域29、29を形成した以外は上述した駆動ト
ランジスタ６と同じ構造となっている。したがって、こ
こでは同一部分に同一符号を付し、その説明を省略す
る。なお、ｐ−MOSのｐ型領域29、29上に形成された電
極配線28、28のうち、右側の電極配線28はｎ−MOSの左
側の電極配線28に接続されている。

接続端子8a〜8fはそれぞれバンプ電極30（第１図では
１個のみを示す）である。このバンプ電極30は保護膜30
の開口を通してシリコン基板１の絶縁膜19上に形成され
たパット電極31上に形成され、保護膜23の上方に突出し
て設けられている。この場合、パット電極31は第２図に
示すように接続端子8a〜8fと対応する数だけ設けられて
おり、それぞれがシフトレジスタ回路９、ラッチ回路1
0、駆動トランジスタ６のグランド用の接続配線13、お
よび発熱抵抗層４の共通電極配線14に接続されている。

次に、第２図および第３図を参照して、上述したサー
マル印字ヘッドにより感熱記録を行なう場合について説
明する。

通常は、印字データが接続端子8aに供給され、クロッ
ク信号が接続端子8bを介してシフトレジスタ回路９に入
力されると、クロック信号に従って１ライン分の印字デ
ータがシフトレジスタ回路９に順次入力される。この１
ライン分の印字データは、接続端子8cに印加されたラッ
チ信号により、シフトレジスタ回路９からラッチ回路10
に並列転送される。ラッチ回路10に保持された印字デー
タは、接続端子8dに印加された印字タイミング等を決定
するストローブ信号により、ラッチ回路10から駆動トラ
ンジスタ６に入力される。すなわち、第３図に示すよう
に、ラッチ回路10のトランジスタ32がストローブ信号に
より開成すると、駆動トランジスタ６のゲート電極27に
はV_DD（＋5V）が抵抗33とダイオード５の間で分岐され
て印加される。このとき、ダイオード５は逆バイアスさ
れているので、微量のリーク電流しか流れないため、V
_DDはほぼそのままの電圧（＋5V）が抵抗33を介してゲー
ト電極27に印加され、駆動トランジスタ６のゲートを選
択的に開成する。すると、V_Hが印加された共通電極配線
14側から発熱抵抗層４および駆動トランジスタ６を介し
てグランド用の接続配線13側に選択的に電流が流れるの
で、発熱抵抗層４が発熱する。この発熱抵抗層４の発熱
により感熱印字が行なわれる。

このようにして、発熱抵抗層４が発熱を繰り返して感
熱印字を行ない、発熱抵抗層４の温度が200℃程度に上
昇すると、この温度上昇に伴ってその下側に設けられた
ダイオード５が100℃程度に加熱されるので、ダイオー
ド５にはリーク電流が流れる。このリーク電流は温度の
上昇に伴って増加する。例えば、10℃の温度上昇で、リ
ーク電流は２倍程度に増加する。そして、リーク電流が
増加すると、駆動トランジスタ６に印加される電圧V_DD
は＋5Vよりも低下するため、発熱抵抗層４に流れる電流
が減少する。例えば、ダイオード５が100℃程度のきに
発熱抵抗層４を流れる電流は、それよりも10℃低いとき
の半分以下に減少する。これにより、発熱抵抗層４は発
熱量が低下して温度上昇が抑制される。また、逆に発熱
抵抗層４の温度が低いときには、ダイオード５にリーク
電流が生じないので、V_DD（＋5V）がそのまま駆動トラ
ンジスタ６に印加されるため、発熱抵抗層４に流れる電
流が増加して、発熱抵抗層４の温度を上昇させる。な
お、この温度制御は、多数配列された各発熱抵抗層４毎
にそれぞれ独立して行なわればる。

このように、上述したサーマル印字ヘッドによれば、
発熱抵抗層４が繰り返し発熱して、その温度が上昇する
と、ダイオード５により自動的に発熱抵抗層４に流れる
電流を減少させて発熱抵抗層４の温度上昇を抑制し、逆
に発熱抵抗層４の温度が低いときには発熱抵抗層４に流
れる電流を増加させて発熱抵抗層４の温度を上昇させる
ので、印字時における発熱抵抗層４の温度をほぼ一定に
することができる。これにより、印字濃度が均一で、鮮
明な感熱印字ができ、しかも従来必要であった複雑な印
字履歴回路が不要となるばかりか、制御情報を含むデー
タを入力する必要もないので、印字駆動回路部３の構造
が簡単となり、高速駆動および高密度実装も可能とな
る。

なお、この発明は上述した実施例に限定されるもので
はない。例えば、温度制御はダイオード５のリーク電流
に限らず、抵抗変化や容量変化を検出して制御するよう
にしてもよく、しかもアナログ信号で制御する必要もな
く、デジタル信号に変換してデジタル的に制御するよう
にしてもよい。また、発熱抵抗層４は多結晶シリコンに
不純物をドープしたものである必要はなく、高抵抗金属
層等でもよい。また、基板はシリコン基板１である必要
はなく、ガラス、石英、セラミック等の絶縁基板でもよ
い。この場合には、絶縁基板上に多結晶シリコン層を形
成してから温度センサを形成すればよい。さらに、印字
駆動回路部３は発熱抵抗層４および温度センサと共に基
板に一体に構成する必要はなく、別体に構成してもよ
い。

［発明の効果］ 以上詳細に説明したように、この発明によれば、印字
駆動回路部から供給される印字電流によって発熱する発
熱素子各々の発熱温度により、温度センサが印字駆動回
路部から発熱素子各々に供給される印字電流を調整する
ので、複雑な印字履歴制御を行わなくても、印字時にお
ける発熱素子各々の温度をほぼ一定にすることができ、
これにより印字濃度が均一で、鮮明な感熱印字ができ
る。

【図面の簡単な説明】

第１図〜第３図はこの発明の一実施例を示し、第１図は
サーマルヘッドの要部拡大断面図、第２図はサーマル印
字ヘッドの全体構成を示す平面図、第３図は温度センサ
による発熱抵抗層の温度制御回路図である。 １……シリコン基板、３……印字駆動回路部、４……発
熱抵抗層（発熱素子）、５……ダイオード（温度セン
サ）。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) B41J 2/335 B41J 2/365

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】印字電流を供給する印字駆動回路部と、基
   板上に形成された隆起形状をなす発熱形成部と、前記発
   熱形成部上に配列されて前記印字駆動回路部からの印字
   電流により発熱する複数の発熱素子と、前記複数の発熱
   素子各々に対応した前記発熱形成部の直下にあり、前記
   基板の表面に形成され、前記発熱素子の発熱温度により
   前記印字駆動回路部から前記発熱素子各々に供給される
   印字電流を調整して発熱素子各々の温度制御を行う、温
   度センサとを具備してなるサーマル印字ヘッド。