JPS62248663A

JPS62248663A - 薄膜サ−マルヘツド

Info

Publication number: JPS62248663A
Application number: JP9253886A
Authority: JP
Inventors: Masanori Yagino; 正典八木野; Hisao Hayashi; 久雄林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-04-22
Filing date: 1986-04-22
Publication date: 1987-10-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、感熱記録紙に対して発熱抵抗体の選択的発熱
により感熱記録を行うサーマルヘッドに関するものであ
り、特にシリコン基板上に熱抵抗層を設け、その上に発
熱抵抗体とその駆動回路部を薄膜技術により形成した薄
膜サーマルヘッドに関するものである。

〔発明の概要〕

本発明は、シリコン基板上の少なくとも一部分に少なく
とも一層の熱抵抗層を設け、前記熱抵抗層上には、多結
晶シリコンよりなる薄膜層を設け、該多結晶シリコン薄
膜を利用して発熱抵抗体及び駆動回路部を構成すること
により、高速記録、高印字品質に適した信頼性の高い薄
膜サーマルヘッドを提供しようとするものである。

〔従来の技術〕

従来、ライン型あるいはシリアル型等のサーマルヘッド
では、発熱抵抗体の駆動方法としてダイレクトドライブ
方式やダイオードマトリックス方式のいずれかが主に採
用されている。そして、このような方式のサーマルヘッ
ドにおいては、駆動回路部等を構成するＩＣ、ダイオー
ド等の半風体素子ペレットをサーマルヘッド基板に直接
実装している。

上述のような半導体素子ペレットを基板に実装する方法
では、小型化の点で制約が多い上、ワイヤボンディング
、半田付は等接続箇所が多く信頼性が低いこと、半導体
素子実装工程が必要であるため高価な装置が必要となり
作業に熟練を要すること、副資材が多く部品点数も多い
ことから組み立て工程が多くなり製造コストも増大する
こと等の問題を抱えている。

そこで、例えば特開昭５８−１５３６７２号公報に記載
されるように、記録素子（発熱抵抗体）を駆動する駆動
アンプや記録制御回路を薄膜トランジスタにより構成し
た、いわゆる薄膜サーマルへラドが提案されている。こ
のような薄膜サーマルヘッドは、ワイヤボンディング等
の接続がないため信頼性が向上し、また製造工程が簡略
化されるためコストダウンが図れる等を利な点が多い。

このようなサーマルヘッドにおいて、発熱抵抗体及び駆
動回路部が形成される基板には、発熱抵抗体が発熱し記
録印字する際の熱を保持する能力と、発熱抵抗体が発熱
状態から解かれたときに直ちに蓄えていた熱を放熱板に
伝え、すみやかに放熱する能力の相反する能力が要求さ
れる。

しかしながら、現状のサーマルヘッドの基板では、これ
ら相反する能力を充分に満たしているとは言い難く、特
に連続記録したとき等には、基板内に余分な蓄熱が起き
てしまう等、なお改善の余地を残している。例えば蓄熱
状態が過度になると記録に尾引き（本来の記録部分の後
側の余分な発色）を生じたり、記録密度の疎密による記
録濃度ムラを生ずる等、印字品質を著しく劣化させると
ともに、高速記録に適さないという問題点となる。

〔発明が解決しようとする問題点〕

このように、薄膜トランジスタを駆動回路部に用いたサ
ーマルヘッド等が提案されているが、高速記録や高印字
品質等の点でなお解決すべき問題点を残している。

そこで本発明は、上述の従来の実情に鑑みて提案された
ものであって、高速記録や高印字品質に充分対処するこ
とができる高性能な薄膜サーマルヘッドを提供すること
を目的とし、加えて、小型化が可能で、信頼性が高く、
生産性、製造コストの点でも有利な薄膜サーマルヘッド
を提供することを目的とする。

〔問題点を解決するための手段〕

上述の目的を達成するために、本発明のｇｔ膜サーマル
ヘッドは、シリコン基板上の少なくとも一部分に少なく
とも一層の熱抵抗層を設け、前記熱抵抗層上には、多結
晶シリコンよりなる薄膜層を設け、該多結晶シリコン薄
膜を利用して発熱抵抗体及び駆動回路部を構成したこと
を特徴としている。

〔作用〕

絶縁基板として熱伝導率の高いシリコンを用い、その上
に熱伝導率が好適な範囲となるように熱抵抗層を厚さ１
〜５００μｍ（好ましくは１０〜１５０μｍ）で形成す
るか、あるいは発熱抵抗体部においては、第２の熱抵抗
層を厚さ０〜３５０μｍ（熱抵抗層の総厚は５００　μ
ｍを越えないように）で形成することにより、発熱抵抗
体で発生した熱を適正に制御することができ、これら熱
抵抗層内や基板内に熱が過度に蓄積されることなく、し
たがって記録に尾引きや濃度ムラを生じないように調整
できるため印字品質が向上し、高速記録にも対応できる
ようになる。

また、シリコン基板上の蓄熱層としての熱抵抗層は、簡
単に形成することができるため、基板形成工程が簡略化
されるとともに、上述のように駆動回路部が多結晶シリ
コン薄膜層によって形成されているため駆動回路部の突
起を微小とすることができ、基板寸法に対する制約が解
消される。同時にワイヤボンディング等の繁雑な工程も
不要となり信頼性も増す。

〔実施例〕

以下、本発明の具体的な実施例について図面を参照しな
がら説明する。

先ず、本発明が適用される薄膜サーマルへッドの回路構
成例を第３図に示す。

この回路構成例においては、画信号はデータ信号として
信号端子（３１）よりシフトレジスタ回路（３２）に入
力される。信号端子（３３）より入力されるクロック信
号に従ってシフトレジスタ回路（３２）に１ライン分の
データが人力されると、信号端子（３４）よりランチパ
ルスとして人力されるストローブ信号により全データは
ランチ回路（３５）に並列転送され保持される。ラッチ
回路（３５）に保持されたデータは、信号端子（３６）
により入力され印字タイミング等を決定するイネーブル
信号の指示に従ってゲート回路（３７）を介してドライ
バ素子（３８）を駆動し発熱抵抗体（３９）に選択的に
通電し発熱させる。

本実施例では、例えば上記ドライバ素子（３８）をＭＯ
Ｓ　　ＦＥＴ’ｔ’、他の回路をＣＭＯ３で構成し、こ
れらを多結晶シリコン薄膜、導電体薄膜、絶縁膜等の積
層構造からなる薄膜トランジスタとして発熱抵抗体とと
もに一括形成する。

第１図は、本発明を適用した薄膜サーマルヘッドの一構
成例を示すものである。

この例では、サーマルヘッドの基板（１）上には、熱抵
抗層（２）が形成され、その上に多結晶シリコン薄膜（
３）による駆動回路部（３八）及び発熱抵抗体（３Ｂ）
が形成されている。

ここで上記熱抵抗層（２）は、発熱抵抗体（３Ｂ）で発
生した熱を蓄積する蓄熱層に相当し、上記基板（１）は
、熱抵抗層（２）に蓄積した熱を放熱板に導くための熱
伝導層に相当する。そして上記基板（１）及び熱抵抗Ｊ
！！　（２）の材質と熱抵抗層（２）の厚さとが印字品
質や印字速度に対して大きな影響を及ぼしている。

そこで本実施例では、基板（１）の材質としてシリコン
を使用している。シリコンは、その熱伝導率が熱伝導層
として好適な範囲にあり、その状態は、単結晶でも多結
晶でもよい。

上記基板（１）上に熱抵抗層（２）として本実施例にお
いては、ＳｉＯ□層を設ける＊　ｓｔｏ、ｍは、熱伝導
率があまり高くなく蓄熱層として好適な範囲にあり、ま
た３１０８層は、その形成が非常に容易であるとともに
厚さをコントロールしやすい等価れた特性を有している
。５ｉｆｔからなる熱抵抗層を形成する方法としては、
シリコン基板（１）の表面を通常の手法により熱酸化さ
せる方法やスパッタリングなどの真空薄膜形成技術によ
る方法等が挙げられる。

上記熱抵抗層（２）の厚さについては、その厚さが薄い
ほど印字品質にとっては効果が大となるが、発熱抵抗体
でのエネルギー消費が大きくなってしまうため、あまり
薄クシすぎるのは好ましくない。

そこでＳｉＯ□層の熱伝導率が最適な範囲になるような
厚さとして１〜５００μｍを選定した。５ｉＯ８Ｈの厚
さは、１μｍ以下とすると発熱抵抗体でのエネルギー消
費量が大きくなってしまうとともに、基板（１）の組み
立てが困難となってしまう、また、５００μｍ以上では
、基板（１）での蓄熱量が多くなってしまい放熱が充分
に行えず、尾引きや濃度ムラ等印字品質の低下を招いて
しまう、ここで５ｉ０２層の厚さは、上述のように１〜
５００μｍとすれば所定の効果が得られるが、実用的に
は１０〜１５０μｍ程度とするのが良い。

このようにして選定した熱抵抗層（２）とシリコン基板
（１）の下部には、必要に応じて基板（１）から伝導さ
れた熱を放熱するための放熱板（２２）が例えばシリコ
ン接着剤のようなフレキシブルな接着剤層（２３）を介
しても良い。この放熱板（２２）は、例えばＡＩ、　Ｃ
ｕ、＾ｌ、０１等の高熱伝導率を有する材質により形成
される。

また、基板（１）上には、前述のように多結晶シリコン
薄膜（３）が設けられており、この多結晶シリコン薄膜
（３）は、発熱抵抗体及び駆動回路部の薄膜トランジス
タを構成する活性層として利用されている。

すなわち、上記多結晶シリコン薄膜（３）のうち駆動回
路部（３Ａ）の多結晶シリコン基板膜（３）の両端部に
は所定のｎ型不純物がドープされた抵抗の低いｎ型領域
（３ａ）　、　（３ｂ）が形成されていて、これら抵抗
の低いｎ型領域（３ａ）　、　（３ｂ）がそれぞれソー
ス領域（４）、ドレイン領域（５）を構成している。な
お、ＭＯＳ　　ＦＥＴの動作時においては、多結晶シリ
コン７！膜（３）中のソース領域（４）とドレイン領域
（５）との間の部分にチャンネルが形成されるようにな
っているので、この多結晶シリコン薄膜（３）の中間部
分が活性層（３Ｃ）を構成している。

また上記多結晶シリコン薄膜（３八）上には、ＳｉＯ□
からなるゲート絶縁膜（６）が形成され、このゲート絶
縁膜（６）上には不純物がトープされた多結晶シリコン
（ＤＯＰＯ３）からなるゲート電極（７）が形成されて
いる。なお、このゲート電極（７）の材質としては、多
結晶シリコンに限られず、Ｔａ　−５ｉＯｚ、Ｔａ−５
ｉ、　ＴａＮ、　ＮｉＣｒ等が使用される。

さらに、上記多結晶シリコン薄膜（３）及びゲート電極
（７）上には、Ｓｉｎｇからなる絶縁層（８）が形成さ
れている。この絶縁Ｎ（８）には開口（８ａ）　、　（
８ｂ）が形成されていて、これらの開口（８ａ）　、　
（８ｂ）を通してソース領域（４）及びドレイン領域（
５）のためのＡＩ、Ｗ、Ｔｉ、Ｍｏ等からなる取り出し
電極（９）　、（１０）がそれぞれ形成されている。

ところで、上述の構成のＦＥＴにおいて、チャンネルが
形成される活性ｊｉｉ（３ｃ）を構成している多結晶シ
リコン薄膜（３）の膜厚は、通常この種の薄膜として使
用される膜厚である１５００人程度であっても良いし、
あるいは、２０〜８００人の範囲と極めて薄く設定して
もよい。このように多結晶シリコン薄膜（３）の膜厚を
極めて薄く形成すれば、実効電子移動度μを掻めて大き
い値にすることができるので、トランジスタを微小面積
で作製可能となり小型化に有利である。

一方、上記活性１’ｆｆ１（３ｃ）の構成材料である多
結晶シリコン薄膜は、上記駆動回路部のみならず、発熱
抵抗体（３Ｂ）としても利用される。

また、発熱抵抗体（３Ｂ）となる多結晶シリコン薄膜に
は、取り出し電ｔｉ　（８）　、　（９）形成と同時に
作成されるリード電極（１１）が接続される。この例で
は、ソース領域（４）の取り出し電極（９）と一方のリ
ード電極（ｌｌａ）とが一体的に形成され、駆動回路部
と発熱抵抗体間の電気的接続を図っている。なお、駆動
回路部の各能動素子間の配線は、例えばイネーブル、ラ
ッチ、データ、クロック等の配線を比較的配線抵抗の高
いゲート電極材で行い、Ｖ、。

Ｇ、、Ｖ。、Ｇｏ等の配線をソース電極、ドレイン電極
の電極材で行うというように、２７ｉ配線とすることも
できる。

以上の構成の発熱抵抗体及び駆動回路部上には、全面に
亘って耐酸化ｊｉ（１２）及び耐摩耗層（１３）が形成
されている。これら耐酸化［（１２）及び耐摩耗層（１
３）は、上記発熱抵抗体（３Ｂ）の保護膜となると同時
に、上記駆動回路部のＦＥＴの表面保護膜（パッシベー
ション膜）としても作用する。

前述のごとく基板（１）にシリコン基板を用い、熱抵抗
Ｎ（２）として５ｔＯｔ層を形成するとともに、この熱
抵抗Ｎ（２）の厚さを１〜５００μｍ（より好ましくは
１０〜１５０μｍ）と規定することによって、発熱抵抗
体近傍での蓄熱状態を適正に制御することができ、印字
品質や印字速度の向上を図ることができる。

また、駆動回路部と発熱抵抗体とは、薄膜パターンで結
線されているので、ワイヤボンディングを必要とせず、
そのピッチの制約による寸法制約も解消することができ
、同時に繁雑な工程や高価な装置、ボンディングに付帯
する副資材等が不要となる。特に、ＩＣチップを使用せ
ず、接続箇所が存在しないので、信頼性の高いものとな
る。

さらに、発熱抵抗体と駆動回路部の能動素子とは、同一
基板上に同一工程で形成するので、如何なる回路を形成
しても製造コストはほとんど変わらず実用性が高い。

以上、本発明の一実施例について説明したが、本発明が
この実施例に限定されるものではない。

例えば、先の実施例においては、発熱抵抗体（３Ｂ）は
平坦な基板上に熱抵抗！　（２）を介して形成され、蓄
熱状態を制御することで印字品質は充分に向上すること
ができるが、第２図に示すように発熱抵抗体（３Ｂ）部
に第２の熱抵抗Ｎ（２１）として凸状のＳｉＯ□層を形
成し発熱抵抗体（３Ｂ）と感熱記録紙との接触（当たり
）を良好にし、さらに印字品質の向上を図ることもでき
る。

この場合、上記第２の熱抵抗層（２１）は、当たり特性
改善のために設けるため凸状に形成することが好ましい
が、その形成方法としては、スパッタリング等の真空薄
膜形成技術を用いる。

上述のように２層以上の熱抵抗層を設ける場合にも、そ
の総厚は先の実施例と同様に１〜５００　μｍの範囲と
することが好ましい。従って、本実施例においても、熱
抵抗層（２）と第２の熱抵抗Ｎ（２１）の両者を合わせ
た膜厚は１〜５００μｍの範囲内とするのが好ましい。

かかる見地から上記第２の熱抵抗層（２１）の膜厚は、
基板（１）上の熱抵抗層（２）の層厚によって左右され
るものであるが、およそ０〜３５０　μｍの範囲となる
ことが好ましい。

なお、本実施例の薄膜サーマルヘッドの構成を示す第２
図において、先の実施例と同一の部材には同一の符号を
付し、その説明は省略する。

〔発明の効果〕

以上の説明からも明らかなように、本発明の薄膜サーマ
ルヘッドにおいては、絶縁基板として熱伝導率が高いシ
リコンを用い、その表面にＳｉｎｇからなる熱抵抗層を
設けているので発熱抵抗体近傍での蓄熱状態を適正に制
御することができ、熱抵抗層や基板内に過度な熱が蓄積
することがなく、印字に尾引きや濃度ムラを生ずること
がなくなって印字品質が向上し、さらには高速記録にも
対応することができる。

また、特に発熱抵抗体部に凸状の第２の熱抵抗層を設け
ることによって、発熱抵抗体と感熱記録紙との当たり特
性が改善されるため印字品質のさらなる向上が達成され
る。

さらに、発熱抵抗体と駆動回路部とを薄膜技術により形
成し、これらを薄膜パターンで結線しているので、ワイ
ヤボンディングによる接続が不要になり、生産性や信転
性に優れたものとなるとともに、ロジック回路の動作周
波数が比較的高くなり、高速記録、高印字品質が達成さ
れる。

さらにまた、駆動回路部が薄膜トランジスタにより構成
され、この部分の基板からの突出量が極めて微小である
ため小型化の点で極めて有利となる。

【図面の簡単な説明】

第１図は本発明を適用した薄膜サーマルヘッドの一実施
例を示す要部拡大断面図であり、第２図は本発明を適用
した薄膜サーマルヘッドの他の実施例を示す要部拡大断
面図であり、第３図はサーマルヘッドの回路構成例を示
す回路図である。１・・・基板２・・・熱抵抗層３・・・多結晶シリコン′ｇｉ膜３Ａ・・・駆動回路部３Ｂ・・・発熱抵抗体２１・・・第２の熱抵抗層

Claims

【特許請求の範囲】シリコン基板上の少なくとも一部分に少なくとも一層の
熱抵抗層を設け、前記熱抵抗層上には多結晶シリコンよりなる薄膜層を設
け、該多結晶シリコン薄膜を利用して発熱抵抗体及び駆動回
路部を構成したことを特徴とする薄膜サーマルヘッド。