JP5192686B2 - 固有の符号化機能を備える電子デバイス - Google Patents
固有の符号化機能を備える電子デバイス Download PDFInfo
- Publication number
- JP5192686B2 JP5192686B2 JP2006340138A JP2006340138A JP5192686B2 JP 5192686 B2 JP5192686 B2 JP 5192686B2 JP 2006340138 A JP2006340138 A JP 2006340138A JP 2006340138 A JP2006340138 A JP 2006340138A JP 5192686 B2 JP5192686 B2 JP 5192686B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- gate
- electronic device
- tfts
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000011159 matrix material Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 29
- 238000007639 printing Methods 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 229920000642 polymer Polymers 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- UTMWFJSRHLYRPY-UHFFFAOYSA-N 3,3',5,5'-tetrachlorobiphenyl Chemical compound ClC1=CC(Cl)=CC(C=2C=C(Cl)C=C(Cl)C=2)=C1 UTMWFJSRHLYRPY-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 239000012925 reference material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 150000003384 small molecules Chemical class 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Liquid Crystal (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
半導体装置とその製造方法に関し、より詳しくは、電子暗号化機能を備える薄膜トランジスタ（ＴＦＴ）のマトリックスパネルを持つ半導体装置とその製造方法に関する。
薄膜トランジスタ（ＴＦＴ）は、金属コンタクト、半導体能動層および誘電層とするための薄膜を蒸着することによって作製される特殊な電界効果トランジスタ（ＦＥＴ）である。ほとんどのＴＦＴの場合、それ自体は透明ではないが、その電極と相互接続部は透明とすることができる。
ＴＦＴ技術は現在、主にＬＣＤに応用されているが、この技術の恩恵を受けられるマイクロエレクトロニクス製品は他にも数多くある。たとえば、大面積Ｘ線撮像器は、Ｘ線コンバータ材料で被覆されたガラス基板の上に、アモルファスシリコン（ａ−Ｓｉ：Ｈ）ＴＦＴをｐ−ｉ−ｎ光ダイオードと集積することによって成功裏に製造されている。さらに、ｐチャネルＴＦＴは、スタティックランダムアクセスメモリ（ＳＲＡＭ）デバイスにおける高抵抗負荷に代わるものとして使用されてきた。別の例では、ＴＦＴを用いて作製される高密度、高応答速度のプリンタやファックス機もまた紹介されている。ゲート金属材料と動作条件を変えることにより、ＴＦＴは、例えば、気相水素濃度もしくは液相カリウム濃度の変化を検出するための化学センサとして使用できる。
そして、以下に詳述するように、ＴＦＴアレイは電子デバイスとしても使用でき、このデバイスは、シリコンＩＣもしくはプリント回路基板の上に直接構築し、各デバイスがその物理構造の中に組み込まれた固有の暗号化機能を持つように製造できる。
本願において、薄膜トランジスタ（ＴＦＴ）アレイ等の半導体デバイスからなる電子デバイスと、各種の実施例によるその製造方法が開示される。一般に、選択された数のＴＦＴが回路に接続され、残りのＴＦＴは接続されない。アレイの電子読み出し装置は、接続されたＴＦＴを接続されていないＴＦＴと区別することにより、特定のアレイを識別する。ｎ個の素子を有するＴＦＴアレイの場合、２n通りの構成がある。したがって、比較的少ないＴＦＴで膨大な個数のデバイスを個々に識別することができる。このような個別に符号化されるデバイスは、電子システムの暗号化、識別、個人化に応用できる。
ＴＦＴアレイの構成におけるひとつのステップは、特定のＴＦＴの上に選択的に材料を印刷するステップである。フォトリソグラフィを利用した通常の半導体加工には、デバイスごとに異なるマスクが必要となり、各デバイスについてマスクを交換することは現実的でない。ジェット印刷方式により、プリンタは物理的なマスクを必要としないため、デバイスごとに異なるパターンを印刷できるドロップ・オン・デマンド印刷システムが実現する。印刷パターンの選択は、ソフトウェアで行われる。
本発明に係る電子デバイスは、複数の部分的に形成された薄膜トランジスタを備え、各薄膜トランジスタは、ゲートコンタクト、ソースコンタクト、ドレインコンタクト、半導体のうちのいくつかを有し、部分的に形成された薄膜トランジスタのうちの選択されたものの上にジェット印刷により材料が蒸着されて、完全なトランジスタが構成され、また、トランジスタからの信号を検出し、符号化されたビットストリームを作る読み出し用電子装置を備え、完全なトランジスタと、部分的に形成されたトランジスタとが符号化されたビットストリームを定義する。
本発明に係る電子デバイスにおいて、部分的に形成されたトランジスタと完全なトランジスタは、マトリックス状に配置されていることが好ましい。
本発明に係る電子デバイスにおいて、さらに、マトリックスの各行または各列のための、第一の方向に延びるゲートラインと、各行または各列のもう一方のための、第一の方向に垂直な第二の方向に延びるデータラインと、第一または第二の方向に延びる共通バイアスラインとを備え、ゲートラインはソースまたはドレインコンタクトの一方に電気的に接続され、共通バイアスラインは、ソースまたはドレインコンタクトのもう一方に電気的に接続され、データラインは、ゲートコンタクトに電気的に接続されていることが好ましい。
本発明に係る電子デバイスは、複数の外部リード線を有するプリント回路基板、選択されたリード線を電圧源に接続するジェット印刷された金属層、外部リード線上の電圧を測定し、プリント回路基板を特定する電子回路からなる。
上記構成における電子デバイスによれば、各々トランジスタに固有の符号化機能を備えることができる。
以下に、薄膜トランジスタ（ＴＦＴ）アレイからなり、固有の符号化機能を備える印刷されたデバイスと、各種の実施の形態によるその製造方法を、添付の図面を参照しながら説明する。
図において、層、薄膜、領域の厚さは、分かりやすくするために誇張されている。全体を通じて、類似の番号は同様の素子を指す。層、薄膜、領域または基板等の素子が別の素子の「上に」あると記されている場合、別の素子の上に直接設けられているかもしれないし、介在する素子があるかもしれないと理解する。これに対し、ある素子が別の素子の「上に直接」あると記されている場合、介在する素子はない。
印刷された暗号化デバイスについて、図１，２を参照しながら詳細に説明する。図１は、ひとつの実施の形態によるＴＦＴアレイパネル１０の等価回路略図であり、図２は、ＴＦＴアレイパネル１０の中の薄膜トランジスタ１２の断面図である。ＴＦＴアレイ１０は、電界効果薄膜トランジスタ１２ａ−１２ｉのｎ×ｍのアレイで構成され、ＴＦＴのサブセット（例えば、１２ｂ，１２ｄ，１２ｅ，１２ｉ）に、インクジェット印刷によって選択的にポリマ半導体層が設けられている。ゲート電圧が印加されると、印刷された完全なＴＦＴ（例えば、１２ｂ，１２ｄ，１２ｅ，１２ｉ）だけがオンとなり、印刷されていない部分的に形成されたデバイス（つまり、１２ａ，１２ｃ，１２ｆ，１２ｇ，１２ｈ）は永久にオフである。印刷されたパターンは符号化機能を実現し、このパターンが電子的に読み出され、マトリックスアドレス指定を起動することによって、デバイスを認証する。セキュリティ保護されるべきデバイスは個々に異なる印刷パターンで作製される。
用途の必要性に応じて、符号化に使用するＴＦＴは何個でもよく、一般的な個数は１０個ないし１０００個の範囲である。ＴＦＴは、マトリックス状に組織すると、コンタクトの数を減らすことができるため、好都合である。ｎ×ｍのアレイに必要なコンタクトは約ｎ＋ｍ個で済む。
ゲート信号を伝達するためのゲートライン１４，１６，１８は各々、ほぼ横方向に延びる。ゲートラインは、好ましくは、ＡｌやＡｌ合金等のＡｌ含有金属、ＣｕやＣｕ合金等のＣｕ含有金属、Ｃｒ，Ｍｏ，Ｍｏ合金、ＴａまたはＴｉで構成される。ゲートラインは、異なる物性を有する２枚の薄膜を含む多層構造とすることができる。２枚の薄膜の一方は、好ましくは、信号遅延やゲートラインの電圧降下を削減するために、Ａｌ含有金属等の低抵抗金属で構成する。もう一方の薄膜は、好ましくは、物理的、化学的、電気的接触特性に優れたＣｒ，ＭｏおよびＭｏ合金、ＴａまたはＴｉ等の材料で構成する。２枚の薄膜の組み合わせのよい例としては、下層のＣｒ薄膜と上層のＡｌ−Ｎｄ合金薄膜、下層のＡｌ薄膜と上層のＭｏ薄膜が挙げられる。ゲートラインは、下層のＭｏ薄膜、中間層のＡｌ薄膜、上層のＭｏ薄膜の３層構造としてもよい。
複数のデータライン２０，２２，２４がゲート絶縁層の上に形成され、ＴＦＴコンタクト２６または２８の一方に接続される。データ電圧を伝達するデータライン２０，２２，２４は、ほぼ縦方向に延び、ゲートラインと交差する。データライン２０，２２，２４は、好ましくは、低抵抗金属で構成する。ＴＦＴコンタクト２６，２８は、ＴＦＴに適当なオーム抵抗を形成する金属でなければならない。ポリマＴＦＴの場合、良好なコンタクト材料はＡｕ，Ａｇ，ＩＴＯおよび有機導電体である。ＴＦＴコンタクト２６，２８とデータライン２０，２２，２４は、同じ材料で構成しても、コンタクト部分で異なる金属を含んでもよい。
図１に示すように、３本のバイアスライン３０，３２，３４と共通バイアス３６がある。このように、図１のように、もう一方のＴＦＴコンタクトに共通バイアス接続が行われ、金属に関する要件は、データライン２０，２２，２４と同じである。ゲート、データ、バイアスラインの具体的な構成のひとつが図１に示されているが、別の配置でもよい。例えば、バイアスライン３０，３２，３４は、ゲートライン１４，１６，１８よりもむしろ、データライン２０，２２，２４と平行にすることもできる。
前述のように、複数のＴＦＴ１２のいくつかは、ジェット印刷された半導体層３８を有する。一般に、ポリマや溶性有機小分子は、溶液ベースの半導体層にとって最良の選択肢であり、ジェット印刷方式で効率的に印刷できる。図１の構造におけるポリマＴＦＴのジェット印刷は、例えば、Ａ．アリアス（Ａ．Ａｒｉａｓ）、Ｓ．Ｅ．レディ（Ｓ．Ｅ．Ｒｅａｄｙ）、Ｒ．ルヤン（Ｒ．Ｌｕｊａｎ）、Ｗ．Ｓ．ウォン（Ｗ．Ｓ．Ｗｏｎｇ）、Ｋ．Ｅ．ポール（Ｋ．Ｅ．Ｐａｕｌ）、Ａ．サレオ（Ａ．Ｓａｌｌｅｏ）、Ｒ．アプト（Ｒ．Ａｐｔｅ）、Ｙ．ウー（Ｙ．Ｗｕ）、Ｐ．リウ（Ｐ．Ｌｉｕ）、Ｂ．オン（Ｂ．Ｏｎｇ）、Ｒ．Ａ．ストリート（Ｒ．Ａ．Ｓｔｒｅｅｔ）の「ジェットープリンテッド ポリマ シン フィルム トランジスタ ディスプレイ バックプレーン」（Jet-printed polymer thin film transistor display backplanes）、アプライド フィジックス レター（ Applied Physics Letters）, ８５,３３０４（２００４）に掲載されている。ポリマのカプセル封入を利用することで、ＴＦＴの寿命を延ばすことができる。必要なパターンを迅速かつ高い信頼性で印刷するマルチイジェクタ印字ヘッドの使用が可能である。ポリマの最終蒸着だけは、各デバイスが固有の符号化パターンで作製できように、ジェット印刷方式で行わなければならない。ＴＦＴのその他の層（ゲート金属、誘電金属およびソース−ドレイン金属）は、同じデザインのすべてのデバイスに共通である。これらの層は、印刷によってパターン付けできるが、印刷に限らず、従来のフォトリソグラフィ等、その他の方法も使用できる。
大面積アレイの製造は、アレイのパターン付けに使われるフォトリソグラフィ工程がもとになっていることはよく知られている。このようなフォトリソグラフィ工程を不要とするために、フォトリソグラフィに代わるものとして、ダイレクトマーキング方式が開発された。フォトリソグラフィの代用となるダイレクトマーキング方式の例には、電子写真工程により、エッチマスクの役割を果たすトナーを蒸着する方法や、インクジェット印字ヘッドを使い、液相マスクを蒸着する方法がある。どちらの方法にも、それぞれの問題がある。トナーベースの材料は、管理が難しく、蒸着後の除去が困難である。インクジェットで噴射される液体を使って直接エッチマスクを書き込む方法は、印刷されたトナーの代用として現実的であるが、ジェット印刷にも固有の問題がある。
特別な圧電インクジェット印字ヘッドにより、インク小滴を少量にすることが可能となる。小さな印刷形体は、たとえば、ウォン他（Ｗｏｎｇ ｅｔ ａｌ．）に発行された「メソッド フォー ファブリケーション ファイン フィーチャー バイ ジェットープリンティング アンド サーフェイス トリートメント」（METHOD FOR FABRICATING FINE FEATURES BY JET-PRINTING AND SURFACE TREATMENT）と題する米国特許第６，９７２，２６１号（引用をもって本願に援用する）等に記載されているように、インクジェット印字ヘッドを使って実現されている。上記の参考資料では、インクジェット印刷によりパターン付けされたワックスエッチマスクを使い、基板上に微細形体のデバイスが作製されている。このシステムは、一般的にはプリンタを使い、個々のインク小滴を制御可能に排出させ、パターン付けされた保護層またはコーティングを基板の領域上に形成し、ある形体の輪郭を画定する方法でパターンを作る。ある時点で保護層により被覆されていなかった領域には、後に、各種の形態を形成するのに用いられる材料が蒸着（または除去）される。
図２に示されるＴＦＴは、ＴＦＴに一般的に使用される代表的な構造を持つボトムゲート型デバイスである。しかしながら、トップゲート型デバイスも使用できる。ＴＦＴは、絶縁基板４０、金属ゲートコンタクト４２、絶縁ゲート誘電体４４、半導体層３８、金属ソースコンタクトとドレインコンタクト２６，２８（ＴＦＴコンタクトという）を備える。図２のボトムゲート型のデザインでは、絶縁基板４０の上には、何本のゲートラインでも形成できる。好ましくは、窒化シリコン（ＳｉＮｘ）または酸化シリコンで構成されるゲート絶縁層を、ゲートライン上に形成してもよい。金属ソースコンタクトとドレインコンタクト２６，２８は、半導体３８の前に形成され、いわゆるコプレーナ型となっている。スタガード型と呼ばれる別の構成では、ソースとドレインが半導体の後で蒸着される。上述のＴＦＴ構成のいずれによっても十分な性能が得られるが、ポリマ半導体３８のジェット印刷には、ボトムゲートコプレーナ型形状が好ましい。
固有の符号化機能を有する電子デバイスは、従来のアクティブマトリックスアドレス指定アレイと同様に動作する。つまり、適当な電圧（ポリマＴＦＴの場合は一般的に−１０Ｖないし−３０Ｖの範囲の負電圧）のゲートパルスが印加され、ＴＦＴの各行を順番にアドレス指定し、一方、他の行は、一般的に＋５ないし＋２０Ｖでオフ状態に保たれる。印刷された半導体層３８を有するこれらのＴＦＴ（つまり、ＴＦＴ １２ｂ，１２ｄ，１２ｅ，１２ｉ）は、データライン（２０，２２または２４）と共通バイアスライン３６との間に導電リンクを形成することによって応答し、印刷されていないＴＦＴ（つまり、１２ａ，１２ｃ，１２ｆ，１２ｇ，１２ｈ）は高抵抗状態のままである。ＴＦＴの最初のラインが読み出された後、ゲート電圧はオフとなり、これに続くゲートラインが次々にオンとなる。その結果、符号化されたデバイスの固有の出力ビットストリームが得られ、これは印刷されたＴＦＴの具体的パターンとマッチする。ビットストリームの中の「１」は印刷されたＴＦＴに対応し、ビットストリームの中の「０」は印刷されていないＴＦＴに対応する。このように、図１の例では、符号化された出力ビットストリームは０１０１１０００１となる。
ＴＦＴからの信号は、ＴＦＴアレイ１０の隣に一体化されているか、あるいはＴＦＴアレイ１０に外付けされた（たとえば、シリコンＩＣの中）、ＴＦＴアレイ１０の外側の回路である読み出し用電子機器４６，４８，５０によって検出される。読み出し用電子機器４６，４８，５０の目的は、ＴＦＴアレイ１０の符号化された出力を、その情報を使用する電子システムに供給することである。したがって、読み出し用電子機器４６，４８，５０の詳細は、電子システムの個々のニーズに応じて異なる。読み出し用電子機器４６，４８，５０は一般にセンスアンプを備えており、これはＴＦＴアレイ１０の出力を増幅し、電子システムによって使用される符号化されたビットストリームを生成する。信号はバイナリであるため、読み出し用電子機器４６，４８，５０が対応するビットの状態を特定するために必要な弁別器が最低限で済む。センスアンプは、小さな信号を増幅するのに従来から用いられているように、電圧感知、電荷感知または電流感知のいずれによるものでもよい。読み出し用電子機器４６，４８，５０はまた、ゲート電圧パルスを連続的に印加するための信号も供給する。
ゲートパルスが印加された後に、信号がどのように展開し、感知されるかを示す図が図３であり、印刷された半導体３８がある場合とない場合のＴＦＴの結果を比較している。第一の曲線５１は、時間に対するゲート電圧（ＶG）を示し、その下の第二の曲線５２は、印刷されたＴＦＴと印刷されていないＴＦＴの対応する電荷または電圧部５４，５６をそれぞれ示す。ゲートパルスがＴＦＴの第一の行（例えば、１２ａ，１２ｂ，１２ｃ）に印加されると、その行の中の印刷されたＴＦＴ（例えば１２ｂ）は通電状態となる。電流は、バイアスライン３０からデータライン２４へと、これらの２つが同じ電圧になるまで流れる。ゲートがオフになると、印刷されたＴＦＴに対応するデータライン上に高い電圧があり、その電圧が感知される（５８）。リセット（６０）されると、印刷されていないＴＦＴに対応するデータライン上の電圧は低くなる。低い電圧は、回路内の電流漏出と過渡キャパシタンス（６２）のために厳密にゼロではなく、また、高電圧も同じ理由により、バイアスラインの電圧と厳密に同じではない。しかしながら、高電圧と低電圧の間に十分な差があるかぎり、読み出し用電子機器は、電圧センスアンプを含め、「１」と「０」の符号を区別することができる。コンデンサがデータラインに接続されていれば、コンデンサは、キャパシタンスとデータラインの電圧の積である電荷を蓄える。読み出し用電子機器４６，４８，５０は、高い電荷量と低い電荷量を「１」と「０」の符号で検出する電荷感知読み出し用アンプとともに構成できる。
ＴＦＴの基本速度はＬ2／μＶGで求められ、ＬはＴＦＴの長さ、μは電荷移動性、ＶGはゲート電圧である。現在のジェット印刷による空間分解能では、約２０μｍのチャネル長さ、したがって、１０μｓないし２０μｓの最低ゲートパルスが実現される。このように、１０００ビット符号化アレイは、１ｍｓ未満で読み出すことができる。ＴＦＴアレイが、ポリマをジェット印刷する最終ステップを除き、従来のフォトリソグラフィによって作製されていれば、より小さな形体サイズとより高速の動作も実現できる。
Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ（ＴＡＢ）またはワイヤボード等、ゲートラインと感知ラインをシリコンＩＣに接触させるためには、多くの方法がある。ＴＡＢは、マイラーテープに装着され、金型の上の金のバンプに取り付けられた金属コンダクタを指す。マイラーテープはリール上に保持され、ＴＡＢが取り付けられた金型が非常に効率よく自動的にＰＣボードに設置される。ワイヤボードは、細いワイヤをチップボンドパッドからリードフレームに接続する工程を指す。あるいは、シフトレジスタ（いくつかのビットを、左もしくは右にシフトさせる目的でホールドする高速回路）と出力マルチプレクサをポリマ材料で作製できる。マルチプレクサを用いると、ＴＦＴアレイ内の別のＴＦＴを有するゲートまたはデータラインを選択することにより、相互接続の数が減る。マルチプレクサを使用すると、読み出し時間は長くなるが、相互接続は大幅に単純化される。限定的な多重化であっても、電子機器を有利に単純化することができる。
ジェット印刷は、固有の符号化デバイスを形成するのに好ましい技術であるが、これは、所望のパターンが、物理的マスクを使用せずに形成でき、プリンタへのソフトウェアの命令によって画定できるからである。ジェット印刷は、ひとつまたは複数のノズルで印刷されたパターンを蒸着するあらゆる技術を指し、例えば、印刷技術においてよく知られている圧電方式やサーマルイジェクョン方式がこれに含まれる。
固有の符号化機能を持つ電子デバイスの別の実施の形態では、従来のＴＦＴアレイのようにＴＦＴ半導体用にアモルファスシリコンまたはポリシリコンを使用し、ジェットプリンタを使ってエッチマスクを印刷し、ａ−Ｓｉ層またはｐ−Ｓｉ層をパターン付けする。マスクが印刷されない部分では、エッチングプロセスによって半導体層が除去され、その結果、ＴＦＴの印刷されたサブセットだけがオンとなる。
アモルファスシリコン（ａ−Ｓｉ）は、非結晶同素形のシリコンである。結晶シリコンと比較した場合のアモルファスシリコンの主な利点は、広い領域とさまざまな種類の基板上に容易に蒸着できる点である。したがって、アモルファスシリコンは、主として液晶表示体（ＬＣＤ）用の大面積電子機器に最も広く使用されている薄膜トランジスタ（ＴＦＴ）の能動層として使用される。
多結晶シリコン、ポリシリコンまたはポリＳｉは、複数の小さなシリコン結晶からなる材料で、ずっと以前より、ＭＯＳＦＥＴおよびＣＭＯＳ加工技術において導電用ゲート材料として使用されている。これらの技術の場合、ポリＳｉは高温のＬＰＣＶＤ反応炉を使って蒸着され、通常、高濃度にｎ型またはｐ型ドープされている。
真性ポリシリコンとドープされたポリシリコンは、大面積電子機器において、薄膜トランジスタ内の能動層またはドープされた層として用いられてきた。これは、減圧化学気相成長法（ＬＰＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）または特定の加工条件下でのアモルファスシリコンの固相晶析法（ＳＰＣ）によって蒸着できるが、これらの工程を行うには、少なくとも３００℃という比較的高い温度が必要となる。このような温度のために、ガラス基板へのポリシリコンの蒸着は可能であるが、プラスチック基板では不可能である。このため、代わりにレーザ結晶化法と呼ばれる比較的新しい技術を使うと、プラスチック基板上に、プラスチックを溶融させたり、あるいは損傷を与えたりすることなく、前駆体となるアモルファスシリコン（ａ−Ｓｉ）材料を結晶化させることができる。短い、高強度の紫外線レーザパルスを使用し、蒸着されたａ−Ｓｉ材料を、基板全体を溶融させることなく、シリコンの融点より高い温度まで加熱する。溶融シリコンは、冷めると結晶化する。温度勾配を精密に制御することにより、研究者は非常に大きな粒子を成長させることに成功しており、極端な場合には数百マイクロメートルという大きさが実現しているが、一般的な粒子の大きさは１０ナノメートルから１マイクロメートルである。しかしながら、ポリシリコン上の大きな面積の上にデバイスを作製するためには、デバイスの均質性のために、デバイス形体より小さな結晶粒子のサイズが必要となる。
ａ−Ｓｉと比較したポリシリコンのひとつの利点は、電荷移動性が数倍も大きく、この材料が電界や光誘発応力下でも高い安定性を示すことである。これにより、ガラス基板上に、その低漏れ電流特性から依然として必要とされるａ−Ｓｉデバイスとともにより複雑で高速の回路を作製することが可能となる。同じ工程でポリシリコンとａ−Ｓｉのデバイスが使用されるものをハイブリッド加工と呼ばれる。投射型ディスプレイ等、小さな画素サイズが必要な場合においては、完全なポリシリコン能動層工程が使用されることがある。
以上のように、ａ−Ｓｉとｐ−Ｓｉとは、多くのポリマより電荷移動性に優れているため、いくつか追加の加工ステップが必要となるものの、印刷されたポリマより高速な回路が得られる。
図４は、別のＴＦＴアレイ６６を示しているが、第一の実施例と共通の素子には類似した参照番号が付されている。この別の実施の形態において、接続されたままのＴＦＴは、選択された場所のエッチマスク（例えば、６８ｂ，６８ｄ，６８ｅ，６８ｉ）を印刷することによって選択できる。選択された場所は、ゲートコンタクトではなく、ＴＦＴへのソースまたはドレインコンタクト（２６または２８）のうちの一方であるが、ゲートコンタクトも同様にパターン付けできる。デバイスをパターン付けするひとつの方法は、従来のフォトリソグラフィを用いて、コンタクト領域のうちカスタム化されたパターンを有する選択エリアを除き、ソースまたはドレイン金属層全体にエッチマスクを画定する方法である。次に、図４に示されるように、この領域にエッチマスクを設置した状態でジェット印刷し、動作するＴＦＴを選択する。さらに金属層をエッチングし、一般的な方法でレジストをはぐ。
その他すべての加工ステップは、全デバイスについて同じマスクを使い、従来のフォトリソグラフィマスクで実行できる。エッチングされるべきデバイスを選択するために、印刷が必要なステップはひとつだけである。アモルファスシリコンの場合、ゲートパルスの範囲は＋１０Ｖないし＋３０Ｖであるが、それ以外でも動作は同じである。符号化出力ビットストリーム（例えば、０１０１１０００１）は、前述のように、読み出し用電子機器４６，４８，５０によって決定される。
次に、図５を見ると、別のＴＦＴアレイ７０に印刷された金属ブリッジが取り入れられている。ここでも、第一の実施の形態と共通の素子には、類似の参照番号が付されている。この実施の形態において、金属接続（例えば、７２ｂ，７２ｄ，７２ｅ，７２ｉ）は、特定のＴＦＴ（例えば、１２ｂ，１２ｄ，１２ｅ，１２ｉ）上にジェット印刷される。金属接続は、そのＴＦＴが、読み出し用電子回路から出力されるゲートパルスに接続されているか否かを判断する。図５は、印刷されたブリッジがＴＦＴゲート電極との接続である場合のこの方法を示している。ブリッジをソースまたはドレインコンタクト（２６または２８）に印刷することも可能である。ゲート金属は、従来のリソグラフィにより、アドレスラインとゲート電極の間にギャップを残してパターン付けできる。ギャップには、ジェット印刷によって選択的にブリッジがかけられる。あるいは、ゲート金属層全体を所望のパターンでジェット印刷することもできる。ここでも、上述のようにゲートパルスが印加され、出力ビットストリーム（例えば、０１０１１０００１）は、読み出し用電子機器４６，４８，５０により決定できる。
ジェット印刷のための導電体に適した材料としては数種類のものが知られており、これには導電性ポリマ（ＰＥＤＯＴ）、金属（たとえば、金のナノ粒子もしくはその他の金属粒子の懸濁液）またはカーボンナノチューブ懸濁液が含まれる。
ＴＦＴアレイの回路デザインは、ほかにも多数ある。たとえば、ＴＦＴアレイに、半導体のないＴＦＴの行を追加したものである補償ラインを含めることができる。この補償ラインは、寄生容量の応答に対応するセンスアンプに信号を供給し、次にこれを直接修正して感度を改善することができる。
ＴＦＴアレイのフォーマットは、性能のいずれかの面を最適化するよう選択できる。たとえば、ゲートラインと感知ラインの数が等しいアレイでは、電気コンタクトの数が少なくて済む。あるいは、読み出し速度は、ゲートラインを少なくし、感知ラインを多くすることによって改善でき、その結果、応答が高速化する。
上述の電子暗号化装置は、シリコン集積回路上に直接構築し、各デバイスがその物理的構造の中に組み込まれた固有の符号化機能を持つように製造することができる。
上記のものと同じパターン付け技術を使い、プリント回路基板（ＰＣＢ）等、他の種類の電子回路をカスタム化することができる。一般に、ＰＣＢはトランジスタ等の能動素子ではなく、金属相互接続だけを備えるが、上記のような印刷されたエッチマスクや印刷された金属を使ったパターン付け方法により、ＰＣＢをカスタム化できる。
次に、図６において、複数の外部端子またはリード線８２ａ−８２ｇを有するＰＣＢ８０が示されている。マスクまたは金属層（例えば、８４ｂ，８４ｃ，８４ｅ，８４ｇ）がジェット印刷され、リード線８２ａ−８２ｇを電圧源８６に接続し、ＰＣＢ内に固有の識別電子回路を作る。周知の印刷技術を使って、メタルトレースの一部を接続し、一部は接続されていない状態のままにすることができる。外部リード線の電圧は、電子回路（ＰＣＢ上か外付けかを問わない）によって測定され、回路基板を特定する。ＰＣＢは通常、パターン付けされた多くの層を有し、そのうちのひとつだけをこの方法で印刷すればよい。したがって、ＰＣＢ層のほとんどは、従来の方法で作製できる。
上記のようなセキュリティのための用途に加え、電子機器上の固有の印刷された識別回路には他の用途もある。たとえば、特定のデバイスまたはデバイスの種類を特定する用途や、デバイスを個人化する用途である。前者において、カスタム回路が、すでにインストールされているディスプレイまたはその他の周辺機器の種類をＰＣに知らせることができる。これを使えば、特定のＰＢＣ上でどのバージョンのファームウェアが使用されたかを追跡できる。後者の場合、固有の印刷されたＴＦＴアレイを、液晶表示体の一部とすることができる（例えば、回路を表示体の主要部分の周辺に配置できる）。これは、装飾（例えば、色、パターン）または情報（たとえば、携帯電話の状態、所有者の名前）のための固有の外観を作るようにパターン付けできる。
１０，６６，７０ ＴＦＴアレイ、１２ 薄膜トランジスタ、１４，１６，１８ ゲートライン、２０，２２，２４ データライン、２６，２８ ＴＦＴコンタクト、３０，３２，３４ バイアスライン、３６ 共通バイアス、３８ 半導体層、４０ 絶縁基板、４２ 金属ゲートコンタクト、４４ 絶縁ゲート誘電体、４６，４８，５０ 読み出し用電子機器、５１ 第一の曲線、５２ 第二の曲線、６８ｂ，６８ｄ，６８ｅ，６８ｉ エッチマスク、７２ｂ，７２ｄ，７２ｅ，７２ｉ 金属接続、８０ プリント回路基板、８２ａ，８２ｂ，８２ｃ，８２ｄ，８２ｅ，８２ｆ，８２ｇ リード線、８４ｂ，８４ｃ，８４ｅ，８４ｇ マスク、８６ 電圧源。
Claims (3)
- 電子デバイスであって、
ゲートコンタクト、ソースコンタクト、ドレインコンタクト、半導体のうちのいくつかを有し、複数の部分的に形成された薄膜トランジスタと、
部分的に形成されたトランジスタのうちの選択されたものの上にソースコンタクトとドレインコンタクトを覆うように半導体層が蒸着され、完全なトランジスタを構成するジェット印刷された材料と、
前記トランジスタからの信号を検出し、符号化されたビットストリームを生成する読み出し用電子機器と、
を備え、
前記符号化されたビットストリームは、前記完全なトランジスタと前記部分的に形成されたトランジスタとの出力データで構成されることを特徴とする電子デバイス。 - 請求項１に記載の電子デバイスであって、
前記部分的に形成されたトランジスタと、前記完全なトランジスタとは、マトリックス状に配置されていることを特徴とする電子デバイス。 - 請求項２に記載の電子デバイスであって、さらに、
前記マトリックスの各行または各列のための、第一の方向に延びるゲートラインと、
各行または各列のもう一方のための、前記第一の方向に垂直な第二の方向に延びるデータラインと、
前記第一または第二の方向に延びる共通バイアスラインと、
を備え、
前記ゲートラインは、ソースまたはドレインコンタクトの一方に電気的に接続され、前記共通バイアスラインは、前記ソースまたはドレインコンタクトのもう一方に電気的に接続され、前記データラインは、前記ゲートコンタクトに電気的に接続されていることを特徴とする電子デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/313,498 | 2005-12-21 | ||
| US11/313,498 US20070138462A1 (en) | 2005-12-21 | 2005-12-21 | Electronic device with unique encoding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007180543A JP2007180543A (ja) | 2007-07-12 |
| JP5192686B2 true JP5192686B2 (ja) | 2013-05-08 |
Family
ID=37898331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006340138A Expired - Fee Related JP5192686B2 (ja) | 2005-12-21 | 2006-12-18 | 固有の符号化機能を備える電子デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20070138462A1 (ja) |
| EP (1) | EP1801879A3 (ja) |
| JP (1) | JP5192686B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008008648A2 (en) * | 2006-06-29 | 2008-01-17 | University Of Florida Research Foundation, Inc. | Short channel vertical fets |
| US8253174B2 (en) * | 2008-11-26 | 2012-08-28 | Palo Alto Research Center Incorporated | Electronic circuit structure and method for forming same |
| JPWO2011010489A1 (ja) * | 2009-07-23 | 2012-12-27 | 旭硝子株式会社 | 封着材料層付きガラス部材の製造方法及び製造装置、並びに電子デバイスの製造方法 |
| CN104769661B (zh) | 2012-11-05 | 2017-07-18 | 佛罗里达大学研究基金会有限公司 | 显示器中的亮度补偿 |
| CN105981106B (zh) * | 2014-02-11 | 2019-08-02 | Imec 非营利协会 | 用于定制薄膜电子电路的方法 |
| GB2543528B (en) * | 2015-10-20 | 2020-01-15 | Advanced Risc Mach Ltd | Memory circuit |
| CA3002992C (en) * | 2017-09-07 | 2021-10-26 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry, Through The Communications Research Centre Canada | Printed reconfigurable electronic circuit |
| WO2019159614A1 (ja) * | 2018-02-13 | 2019-08-22 | パナソニックＩｐマネジメント株式会社 | 無線通信半導体装置およびその製造方法 |
| CN109087925B (zh) * | 2018-08-09 | 2020-11-13 | 京东方科技集团股份有限公司 | 阵列基板、x射线平板探测器及x射线探测方法 |
| WO2020199155A1 (zh) * | 2019-04-03 | 2020-10-08 | 深圳市汇顶科技股份有限公司 | 薄膜半导体结构以及相关操作方法及具指纹感测功能的手持装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4025907A (en) * | 1975-07-10 | 1977-05-24 | Burroughs Corporation | Interlaced memory matrix array having single transistor cells |
| US5182227A (en) * | 1986-04-25 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| JP4010091B2 (ja) * | 2000-03-23 | 2007-11-21 | セイコーエプソン株式会社 | メモリデバイスおよびその製造方法 |
| US6723576B2 (en) * | 2000-06-30 | 2004-04-20 | Seiko Epson Corporation | Disposing method for semiconductor elements |
| US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
| US6972261B2 (en) * | 2002-06-27 | 2005-12-06 | Xerox Corporation | Method for fabricating fine features by jet-printing and surface treatment |
| JP4963160B2 (ja) * | 2003-12-19 | 2012-06-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101205191B1 (ko) * | 2003-12-19 | 2012-11-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 집적 회로 |
| US7566010B2 (en) * | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
-
2005
- 2005-12-21 US US11/313,498 patent/US20070138462A1/en not_active Abandoned
-
2006
- 2006-12-18 JP JP2006340138A patent/JP5192686B2/ja not_active Expired - Fee Related
- 2006-12-20 EP EP06126615A patent/EP1801879A3/en not_active Ceased
-
2009
- 2009-12-23 US US12/645,987 patent/US7897439B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007180543A (ja) | 2007-07-12 |
| US20070138462A1 (en) | 2007-06-21 |
| EP1801879A3 (en) | 2011-04-27 |
| US20100099220A1 (en) | 2010-04-22 |
| EP1801879A2 (en) | 2007-06-27 |
| US7897439B2 (en) | 2011-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5192686B2 (ja) | 固有の符号化機能を備える電子デバイス | |
| Street et al. | From printed transistors to printed smart systems | |
| EP1715374B1 (en) | Active matrix circuit, active matrix display and method for manufacturing the same | |
| JP5369367B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US7359230B2 (en) | Nonvolatile memory device | |
| US10867152B2 (en) | Active thermal pattern sensor comprising a passive matrix of pixels | |
| JP2006313913A (ja) | 有機薄膜トランジスタ表示板及びその製造方法 | |
| US8269219B2 (en) | Printed TFT and TFT array with self-aligned gate | |
| CN1890101A (zh) | 具有嵌入式存储器件的打印头 | |
| JP2007183627A (ja) | インクジェットプリンティングシステム及びこれを利用した表示装置の製造方法 | |
| JP5194494B2 (ja) | 画素アレイ | |
| US8753967B2 (en) | Memory element and semiconductor device, and method for manufacturing the same | |
| US7968887B2 (en) | Active matrix circuit substrate, method of manufacturing the same, and active matrix display including the active matrix circuit substrate | |
| US10686029B1 (en) | Method for repairing disconnecting signal line of thin film transistor (TFT) array substrate | |
| US8733872B2 (en) | Common base lateral bipolar junction transistor circuit for an inkjet print head | |
| JP2010258334A (ja) | 薄膜トランジスタ装置およびその製造方法 | |
| US7462513B2 (en) | Methods for making printed fuse devices | |
| US20090159886A1 (en) | Printed tft array | |
| JP2929115B2 (ja) | サーマル印字ヘッド | |
| JP2017028165A (ja) | 表示装置および撮像装置 | |
| TW201704830A (zh) | 薄膜電晶體陣列、影像顯示裝置及薄膜電晶體陣列的製造方法 | |
| JPH04332165A (ja) | 光電変換装置 | |
| JPS62248663A (ja) | 薄膜サ−マルヘツド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5192686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |