JPH06347822A - 液晶表示基板の製造方法 - Google Patents
液晶表示基板の製造方法Info
- Publication number
- JPH06347822A JPH06347822A JP13309493A JP13309493A JPH06347822A JP H06347822 A JPH06347822 A JP H06347822A JP 13309493 A JP13309493 A JP 13309493A JP 13309493 A JP13309493 A JP 13309493A JP H06347822 A JPH06347822 A JP H06347822A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- layer
- conductive layer
- mask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 製造工数を大幅に低減させる。
【構成】 透明基板の主表面に、同一パターンの導電
層、高濃度の半導体層の順次積層体からなる信号バスラ
インを形成する工程と、この信号バスラインと交差して
同一パターンの半導体層、絶縁層、導電層の順次積層体
からなるゲートバスラインを形成する工程と、これら信
号バスラインおよびゲートバスラインを被って前記透明
基板の主表面の全域に保護膜を形成する工程と、この保
護膜のその表面に形成したマスクを介して有効画素領域
に相当する領域に孔開けをする工程と、このように加工
された透明基板の主表面の全域に前記マスクを保持した
ままで透明導電層を形成する工程と、該マスクの上面に
形成された透明導電層を該マスクとともに除去する工程
とを含む。
層、高濃度の半導体層の順次積層体からなる信号バスラ
インを形成する工程と、この信号バスラインと交差して
同一パターンの半導体層、絶縁層、導電層の順次積層体
からなるゲートバスラインを形成する工程と、これら信
号バスラインおよびゲートバスラインを被って前記透明
基板の主表面の全域に保護膜を形成する工程と、この保
護膜のその表面に形成したマスクを介して有効画素領域
に相当する領域に孔開けをする工程と、このように加工
された透明基板の主表面の全域に前記マスクを保持した
ままで透明導電層を形成する工程と、該マスクの上面に
形成された透明導電層を該マスクとともに除去する工程
とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示基板の製造方
法に係り、特に、いわゆるアクティブ・マトリックス方
式の液晶表示基板の製造方法に関する。
法に係り、特に、いわゆるアクティブ・マトリックス方
式の液晶表示基板の製造方法に関する。
【０００２】
【従来の技術】いわゆるアクティブ・マトリックス方式
の液晶表示基板は、マトリックス状に配列された複数の
画素電極のそれぞれに対応して非線形素子（スイッチン
グ素子）を設けたものである。各画素における液晶は理
論的には常時駆動（デューティ比１．０）されているの
で、時分割駆動方式を採用している、いわゆる単純マト
リックス方式と比べてアクティブ方式はコントラストが
良く、特にカラー液晶表示基板では欠かせない技術とな
りつつある。スイッチング素子として代表的なものとし
ては薄膜トランジスタ（ＴＦＴ）がある。
の液晶表示基板は、マトリックス状に配列された複数の
画素電極のそれぞれに対応して非線形素子（スイッチン
グ素子）を設けたものである。各画素における液晶は理
論的には常時駆動（デューティ比１．０）されているの
で、時分割駆動方式を採用している、いわゆる単純マト
リックス方式と比べてアクティブ方式はコントラストが
良く、特にカラー液晶表示基板では欠かせない技術とな
りつつある。スイッチング素子として代表的なものとし
ては薄膜トランジスタ（ＴＦＴ）がある。
【０００３】そして、この薄膜トランジスタ（ＴＦＴ）
は、画素電極が形成される透明からなる基板面に、ゲー
ト、ゲート絶縁膜、およびアモルファスＳｉ（ａ−Ｓ
ｉ）またはポリＳｉ（ｐ−Ｓｉ）からなるＳｉ層が順次
形成されて構成され、該Ｓｉ層面に形成されるドレイン
電極、およびソース電極は、それぞれ電圧を供給する配
線層、および画素電極と一体に形成されている。
は、画素電極が形成される透明からなる基板面に、ゲー
ト、ゲート絶縁膜、およびアモルファスＳｉ（ａ−Ｓ
ｉ）またはポリＳｉ（ｐ−Ｓｉ）からなるＳｉ層が順次
形成されて構成され、該Ｓｉ層面に形成されるドレイン
電極、およびソース電極は、それぞれ電圧を供給する配
線層、および画素電極と一体に形成されている。
【０００４】なお、薄膜トランジスタ（ＴＦＴ）を使用
したアクティブ・マトリックス方式の液晶表示基板は、
たとえば特開昭６３−３０９９２１号公報や、「冗長構
成を採用した１２．５型アクティブ・マトリックス方式
カラー液晶ディスプレィ」、日経エレクトロニクス、頁
１９３〜２１０、１９８６年１２月１５日、日経マグロ
ウヒル社発行、で知られている。
したアクティブ・マトリックス方式の液晶表示基板は、
たとえば特開昭６３−３０９９２１号公報や、「冗長構
成を採用した１２．５型アクティブ・マトリックス方式
カラー液晶ディスプレィ」、日経エレクトロニクス、頁
１９３〜２１０、１９８６年１２月１５日、日経マグロ
ウヒル社発行、で知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された液晶表示基板の薄膜トランジスタ（ＴＦ
Ｔ）は、それらゲート、ゲート絶縁膜、Ｓｉ層をそれぞ
れ別個に周知のフォトエッチング技術を用いて所定のパ
ターンで形成しており、製造工数が多くなってしたとい
う点が問題とされるに到った。
うに構成された液晶表示基板の薄膜トランジスタ（ＴＦ
Ｔ）は、それらゲート、ゲート絶縁膜、Ｓｉ層をそれぞ
れ別個に周知のフォトエッチング技術を用いて所定のパ
ターンで形成しており、製造工数が多くなってしたとい
う点が問題とされるに到った。
【０００６】それ故、本発明は、このような事情に基づ
いてなされたものであり、その目的とするところのもの
は、製造工数を大幅に低減できる液晶表示基板を提供す
るにある。
いてなされたものであり、その目的とするところのもの
は、製造工数を大幅に低減できる液晶表示基板を提供す
るにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明による液晶表示基板の製造方法は、基
本的には、透明基板の主表面に、同一パターンの導電
層、高濃度の半導体層の順次積層体からなる信号バスラ
インを形成する工程と、この信号バスラインと交差して
同一パターンの半導体層、絶縁層、導電層の順次積層体
からなるゲートバスラインを形成する工程と、これら信
号バスラインおよびゲートバスラインを被って前記透明
基板の主表面の全域に保護膜を形成する工程と、この保
護膜のその表面に形成したマスクを介して有効画素領域
に相当する領域に孔開けをする工程と、このように加工
された透明基板の主表面の全域に前記マスクを保持した
ままで透明導電層を形成する工程と、該マスクの上面に
形成された透明導電層を該マスクとともに除去する工程
とを含むことを特徴とするものである。
るために、本発明による液晶表示基板の製造方法は、基
本的には、透明基板の主表面に、同一パターンの導電
層、高濃度の半導体層の順次積層体からなる信号バスラ
インを形成する工程と、この信号バスラインと交差して
同一パターンの半導体層、絶縁層、導電層の順次積層体
からなるゲートバスラインを形成する工程と、これら信
号バスラインおよびゲートバスラインを被って前記透明
基板の主表面の全域に保護膜を形成する工程と、この保
護膜のその表面に形成したマスクを介して有効画素領域
に相当する領域に孔開けをする工程と、このように加工
された透明基板の主表面の全域に前記マスクを保持した
ままで透明導電層を形成する工程と、該マスクの上面に
形成された透明導電層を該マスクとともに除去する工程
とを含むことを特徴とするものである。
【０００８】
【作用】このように構成した液晶表示基板の製造方法
は、まず、同一パターンの導電層、高濃度の半導体層の
順次積層体からなる信号バスラインを形成する工程で第
１のマスク工程を使用することになる。
は、まず、同一パターンの導電層、高濃度の半導体層の
順次積層体からなる信号バスラインを形成する工程で第
１のマスク工程を使用することになる。
【０００９】けだし、透明基板の主表面の全域に導電
層、高濃度の半導体層を順次形成し、周知のフォトエッ
チングによって、所定のパターンどおりに信号バスライ
ンを形成できるからである。
層、高濃度の半導体層を順次形成し、周知のフォトエッ
チングによって、所定のパターンどおりに信号バスライ
ンを形成できるからである。
【００１０】同様に、この信号バスラインと交差して同
一パターンの半導体層、絶縁層、導電層の順次積層体か
らなるゲートバスラインを形成する工程で第２のマスク
工程を使用することになる。
一パターンの半導体層、絶縁層、導電層の順次積層体か
らなるゲートバスラインを形成する工程で第２のマスク
工程を使用することになる。
【００１１】そして、これら信号バスラインおよびゲー
トバスラインを被って形成され、かつ有効画素領域に相
当する領域に孔開けがなされた絶縁膜を形成する際に第
３のマスク工程を使用する。
トバスラインを被って形成され、かつ有効画素領域に相
当する領域に孔開けがなされた絶縁膜を形成する際に第
３のマスク工程を使用する。
【００１２】その後は、前記絶縁層の孔開けをする際に
用いたマスク（たとえばフォトマスク）を保持したまま
で透明導電層を全域に形成し、絶縁層の上面に形成され
た透明導電層を該マスクの除去とともに除去する。
用いたマスク（たとえばフォトマスク）を保持したまま
で透明導電層を全域に形成し、絶縁層の上面に形成され
た透明導電層を該マスクの除去とともに除去する。
【００１３】これにより、有効画素領域に相当する領域
のみに透明導電層（画素電極）を形成でき、保護膜をそ
のまま残存させることができるようになる。
のみに透明導電層（画素電極）を形成でき、保護膜をそ
のまま残存させることができるようになる。
【００１４】これにより、液晶を介して対向配置される
各透明基板のうちの一方の透明基板における加工が終了
し、それに用いられるマスク工程は３回で済むことにな
る。
各透明基板のうちの一方の透明基板における加工が終了
し、それに用いられるマスク工程は３回で済むことにな
る。
【００１５】したがって、本発明によればマスク工程の
大幅な低減を図ることができるようになる。
大幅な低減を図ることができるようになる。
【００１６】
【実施例】図４は、本発明による液晶表示基板の等価回
路とその周辺回路の一実施例を示す結線図である。
路とその周辺回路の一実施例を示す結線図である。
【００１７】同図は回路図ではあるが、実際の幾何学的
配置に対応して描かれている。ＡＲは複数の画素を二次
元的に配列したマトリックス・アレイで、液晶表示基板
の等価回路に相当している。
配置に対応して描かれている。ＡＲは複数の画素を二次
元的に配列したマトリックス・アレイで、液晶表示基板
の等価回路に相当している。
【００１８】図中、Ｘは映像信号線（信号バスライン）
ＤＬを意味し、添字Ｇ、ＢおよびＲがそれぞれ緑、青お
よび赤画素に対応して付加されている。Ｙは走査信号線
（ゲートバスライン）ＧＬを意味し、添字１，２，３，
……，ｅｎｄは走査タイミングの順序に従って付加され
ている。
ＤＬを意味し、添字Ｇ、ＢおよびＲがそれぞれ緑、青お
よび赤画素に対応して付加されている。Ｙは走査信号線
（ゲートバスライン）ＧＬを意味し、添字１，２，３，
……，ｅｎｄは走査タイミングの順序に従って付加され
ている。
【００１９】信号バスラインＸ（添字省略）は交互に上
側（または奇数）の映像信号駆動回路Ｈｅ、下側（また
は偶数）の映像信号駆動回路Ｈｏに接続されている。
側（または奇数）の映像信号駆動回路Ｈｅ、下側（また
は偶数）の映像信号駆動回路Ｈｏに接続されている。
【００２０】ゲートバスラインＹ（添字省略）は垂直走
査回路Ｖに接続されている。
査回路Ｖに接続されている。
【００２１】ＳＵＰは一つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
【００２２】図１は、本発明による液晶表示基板の一実
施例を示す平面構成図である。
施例を示す平面構成図である。
【００２３】同図は、液晶を介して互いに対向配置され
る各ガラス基板のうち一方のガラス基板の該液晶側の主
表面を示す構成図であり、一の画素電極とその周辺を示
した図である。なお、図２は図１のII−II線における断
面図、図３は図１のIII−III線における断面図である。
る各ガラス基板のうち一方のガラス基板の該液晶側の主
表面を示す構成図であり、一の画素電極とその周辺を示
した図である。なお、図２は図１のII−II線における断
面図、図３は図１のIII−III線における断面図である。
【００２４】図１において、ガラス基板１０の主表面
に、まず、信号バスライン２３が形成されている。この
信号バスライン２３は図中Ｙ方向に延在して形成され、
かつＸ方向に等間隔に平行に並設されている。
に、まず、信号バスライン２３が形成されている。この
信号バスライン２３は図中Ｙ方向に延在して形成され、
かつＸ方向に等間隔に平行に並設されている。
【００２５】なお、これら信号バスライン２３には後述
するゲートバスライン１２が交差して図中Ｙ方向に等間
隔に平行に並設されるようになっており、これにより各
ラインの格子内には画素領域が形成されるようになって
いる。
するゲートバスライン１２が交差して図中Ｙ方向に等間
隔に平行に並設されるようになっており、これにより各
ラインの格子内には画素領域が形成されるようになって
いる。
【００２６】前記信号バスライン２３は、図３に示すよ
うに、ガラス基板１０側からＡｌ合金層２４、高濃度の
ｎ型不純物がドーピングされたａ−Ｓｉ層２５が順次積
層された同一パターンの積層体から構成されている。
うに、ガラス基板１０側からＡｌ合金層２４、高濃度の
ｎ型不純物がドーピングされたａ−Ｓｉ層２５が順次積
層された同一パターンの積層体から構成されている。
【００２７】一方、この信号バスライン２３に近接して
平行配置され、かつ後述するゲートバスライン１２に交
差するようにして画素領域に延在するソース電極３０が
形成されている。このソース電極３０は、信号バスライ
ン２３と同様に、ガラス基板１０側からＡｌ合金層２
４、ｎ型不純物が高濃度にドーピングされたａ−Ｓｉ層
２５が順次積層された同一パターンの積層体から構成さ
れている。
平行配置され、かつ後述するゲートバスライン１２に交
差するようにして画素領域に延在するソース電極３０が
形成されている。このソース電極３０は、信号バスライ
ン２３と同様に、ガラス基板１０側からＡｌ合金層２
４、ｎ型不純物が高濃度にドーピングされたａ−Ｓｉ層
２５が順次積層された同一パターンの積層体から構成さ
れている。
【００２８】さらに、画素領域において、後述するゲー
トバスライン１２に近接してコンデンサＣａｄｄの一方
の電極４０が形成され、この電極は、前記信号バスライ
ン２３と同様に、ガラス基板１０側からＡｌ合金層２
４、ｎ型不純物が高濃度にドーピングされたａ−Ｓｉ層
２５が順次積層された同一パターンの積層体から構成さ
れている。
トバスライン１２に近接してコンデンサＣａｄｄの一方
の電極４０が形成され、この電極は、前記信号バスライ
ン２３と同様に、ガラス基板１０側からＡｌ合金層２
４、ｎ型不純物が高濃度にドーピングされたａ−Ｓｉ層
２５が順次積層された同一パターンの積層体から構成さ
れている。
【００２９】そして、このように形成された信号バスラ
イン２３に交差してゲートバスライン１２が形成されて
いる。このゲートバスライン１２は図中Ｘ方向に延在し
て形成され、かつＹ方向に等間隔に平行に並設されてい
る。
イン２３に交差してゲートバスライン１２が形成されて
いる。このゲートバスライン１２は図中Ｘ方向に延在し
て形成され、かつＹ方向に等間隔に平行に並設されてい
る。
【００３０】このゲートバスライン１２は、図２に示す
ように、ガラス基板１０側からａ−Ｓｉ層１３、ＳｉＮ
層１４、Ａｌ合金層１５が順次積層された同一パターン
の積層体から構成されている。
ように、ガラス基板１０側からａ−Ｓｉ層１３、ＳｉＮ
層１４、Ａｌ合金層１５が順次積層された同一パターン
の積層体から構成されている。
【００３１】そして、このゲートバスライン１２の一部
には画素領域に延在して幅広の部分が形成され、この延
在部１２Ａは前記コンデンサＣａｄｄの一方の電極４０
に重畳されて前記コンデンサのもう一方の電極を構成す
るようになっている。すなわち、各電極間にはＳｉＮ膜
１４が介在され、ＳｉＮ膜１４がコンデンサの誘電体を
構成するようになる。
には画素領域に延在して幅広の部分が形成され、この延
在部１２Ａは前記コンデンサＣａｄｄの一方の電極４０
に重畳されて前記コンデンサのもう一方の電極を構成す
るようになっている。すなわち、各電極間にはＳｉＮ膜
１４が介在され、ＳｉＮ膜１４がコンデンサの誘電体を
構成するようになる。
【００３２】なお、信号バスライン２３とソース電極３
０との間のゲートバスライン１２の部分にはＴＦＴ５０
が形成されている。すなわち、ＴＦＴ５０は、そのドレ
イン電極が信号バスライン２３に相当し、ゲートバスラ
イン１２のＡｌ合金層１５に電圧が印加された場合、そ
の下層のＳｉＮ層１４を介したａ−Ｓｉ層１３にチャネ
ル層が形成されてソース電極３０とドレイン電極との間
がオンするスイッチング素子となっている。
０との間のゲートバスライン１２の部分にはＴＦＴ５０
が形成されている。すなわち、ＴＦＴ５０は、そのドレ
イン電極が信号バスライン２３に相当し、ゲートバスラ
イン１２のＡｌ合金層１５に電圧が印加された場合、そ
の下層のＳｉＮ層１４を介したａ−Ｓｉ層１３にチャネ
ル層が形成されてソース電極３０とドレイン電極との間
がオンするスイッチング素子となっている。
【００３３】さらに、このように加工されたガラス基板
１０の表面の全域には保護膜（ＰＡＳ）７０が形成さ
れ、この保護膜（ＰＡＳ）７０には、画素電極８０の形
成領域、ゲート端子１２Ｂの形成領域、および信号端子
２３Ｂの形成領域に相当する領域に孔開けがなされ、こ
の孔開けがなされた部分にＩＴＯ膜が埋設されている。
１０の表面の全域には保護膜（ＰＡＳ）７０が形成さ
れ、この保護膜（ＰＡＳ）７０には、画素電極８０の形
成領域、ゲート端子１２Ｂの形成領域、および信号端子
２３Ｂの形成領域に相当する領域に孔開けがなされ、こ
の孔開けがなされた部分にＩＴＯ膜が埋設されている。
【００３４】すなわち、保護膜（ＰＡＳ）７０における
画素電極８０の形成領域に形成される孔は、少なくとも
前記ソース電極３０の一部、および前記コンデンサの一
方の電極４０の一部が露呈されてなるものであり、この
孔に埋設されるＩＴＯ膜からなる画素電極８０は前記ソ
ース電極３０およびコンデンサの一方の電極４０に電気
的に導通された状態となっている。
画素電極８０の形成領域に形成される孔は、少なくとも
前記ソース電極３０の一部、および前記コンデンサの一
方の電極４０の一部が露呈されてなるものであり、この
孔に埋設されるＩＴＯ膜からなる画素電極８０は前記ソ
ース電極３０およびコンデンサの一方の電極４０に電気
的に導通された状態となっている。
【００３５】また、ゲート端子１２Ｂの形成領域に形成
される孔には、その孔から露呈されているＡｌ合金層１
５面に被着されてＩＴＯ膜９５が埋設されている。
される孔には、その孔から露呈されているＡｌ合金層１
５面に被着されてＩＴＯ膜９５が埋設されている。
【００３６】さらに、信号端子２３Ｂの形成領域に形成
される孔には、その孔から露呈されている高濃度のａ−
Ｓｉ層２５が除去され、これにより露呈されるＡｌ合金
層２４面に被着されてＩＴＯ膜９５が埋設されている。
される孔には、その孔から露呈されている高濃度のａ−
Ｓｉ層２５が除去され、これにより露呈されるＡｌ合金
層２４面に被着されてＩＴＯ膜９５が埋設されている。
【００３７】次に、このように構成される液晶表示基板
の製造方法にの一実施例を図５ないし図１０を用いて説
明する。なお、各図において、（ａ）は図１のII−II線
における断面図を、（ｂ）は図１のIV−IV線における断
面図を示している。
の製造方法にの一実施例を図５ないし図１０を用いて説
明する。なお、各図において、（ａ）は図１のII−II線
における断面図を、（ｂ）は図１のIV−IV線における断
面図を示している。
【００３８】工程１．（図５） ガラス基板１０の主表面の全域に、Ａｌ合金層２４（層
厚１００ｎｍ）、高濃度のｎ型不純物がドーピングされ
たａ−Ｓｉ層２５を順次形成し、周知のフォトエッチン
グ技術で選択エッチンをすることにより、信号バスライ
ン２３、ドレイン電極３０を形成する。
厚１００ｎｍ）、高濃度のｎ型不純物がドーピングされ
たａ−Ｓｉ層２５を順次形成し、周知のフォトエッチン
グ技術で選択エッチンをすることにより、信号バスライ
ン２３、ドレイン電極３０を形成する。
【００３９】この際、同時にコンデンサＣａｄｄのもう
一方の電極４０をも形成する。
一方の電極４０をも形成する。
【００４０】工程２．（図６） 信号バスライン２３が形成されたガラス基板１０の主表
面の全域に、ａ−Ｓｉ層１３、ＳｉＮ膜１４およびＡｌ
合金層１５を順次形成し、周知のフォトエッチング技術
で選択エッチングをすることにより、ゲートバスライン
１２を形成する。
面の全域に、ａ−Ｓｉ層１３、ＳｉＮ膜１４およびＡｌ
合金層１５を順次形成し、周知のフォトエッチング技術
で選択エッチングをすることにより、ゲートバスライン
１２を形成する。
【００４１】工程３．（図７） このように加工されたガラス基板１０の主表面の全域
に、保護膜（ＰＡＳ）７０を形成する。
に、保護膜（ＰＡＳ）７０を形成する。
【００４２】工程４．（図８） 保護膜（ＰＡＳ）膜７０における画素電極８０の形成領
域、ゲート端子１２Ｂの形成領域、信号端子２３Ｂの形
成領域（図示しない）に相当する領域の孔開けを周知の
フォトエッチング技術により行う。
域、ゲート端子１２Ｂの形成領域、信号端子２３Ｂの形
成領域（図示しない）に相当する領域の孔開けを周知の
フォトエッチング技術により行う。
【００４３】この場合、孔開けのマスクとして用いたフ
ォトレジスト９０を残存させておく。
ォトレジスト９０を残存させておく。
【００４４】なお、図示しない信号端子２３Ｂの形成領
域に相当する領域の孔開けによって露呈された高濃度の
ａ−Ｓｉ層２５を適当な除去液で除去する。この場合、
保護膜（ＰＡＳ）がマスクの機能を有することになる。
域に相当する領域の孔開けによって露呈された高濃度の
ａ−Ｓｉ層２５を適当な除去液で除去する。この場合、
保護膜（ＰＡＳ）がマスクの機能を有することになる。
【００４５】工程５．（図９） このように加工されたガラス基板１０の主表面の全域に
ＩＴＯ膜９５を形成する。
ＩＴＯ膜９５を形成する。
【００４６】工程６．（図１０） 工程４．にて残存させていたフォトレジスト９０を適当
な除去液で除去する。これにより、フォトレジスト９０
の上面に形成されたＩＴＯ膜９５もともに除去されるよ
うになる。いわゆるリフト・オフと称される技法であ
る。
な除去液で除去する。これにより、フォトレジスト９０
の上面に形成されたＩＴＯ膜９５もともに除去されるよ
うになる。いわゆるリフト・オフと称される技法であ
る。
【００４７】これにより、画素電極８０の形成領域、ゲ
ート端子１２Ｂの形成領域、信号端子２３Ｂの形成領域
（図示しない）にそれぞれＩＴＯ膜９５が残存すること
になる。
ート端子１２Ｂの形成領域、信号端子２３Ｂの形成領域
（図示しない）にそれぞれＩＴＯ膜９５が残存すること
になる。
【００４８】このように構成した液晶表示基板の製造方
法は、まず、同一パターンの導電層、高濃度の半導体層
の順次積層体からなる信号バスライン２３を形成する工
程で第１のマスク工程を使用することになる（図５参
照）。
法は、まず、同一パターンの導電層、高濃度の半導体層
の順次積層体からなる信号バスライン２３を形成する工
程で第１のマスク工程を使用することになる（図５参
照）。
【００４９】けだし、透明基板の主表面の全域に導電
層、高濃度の半導体層を順次形成し、周知のフォトエッ
チングによって、所定のパターンどおり信号バスライン
を形成することになるからである。
層、高濃度の半導体層を順次形成し、周知のフォトエッ
チングによって、所定のパターンどおり信号バスライン
を形成することになるからである。
【００５０】同様に、このゲートバスライン１２と交差
して同一パターンの半導体層、絶縁膜、、導電層の順次
積層体からなるゲートバスラインを形成する工程で第２
のマスク工程を使用することになる。
して同一パターンの半導体層、絶縁膜、、導電層の順次
積層体からなるゲートバスラインを形成する工程で第２
のマスク工程を使用することになる。
【００５１】そして、これら信号バスラインおよびゲー
トバスラインを被って形成され、かつ有効画素領域に相
当する領域に孔開けされた絶縁膜を形成する際に第３の
マスク工程を使用する。
トバスラインを被って形成され、かつ有効画素領域に相
当する領域に孔開けされた絶縁膜を形成する際に第３の
マスク工程を使用する。
【００５２】その後は、前記絶縁層の孔開けをする際に
用いたマスク（たとえばフォトマスク）を保持したまま
で透明導電層を全域に形成し、絶縁層の上面に形成され
た透明導電層を該マスクの除去とともに除去する。
用いたマスク（たとえばフォトマスク）を保持したまま
で透明導電層を全域に形成し、絶縁層の上面に形成され
た透明導電層を該マスクの除去とともに除去する。
【００５３】これにより、有効画素領域に相当する領域
のみに透明導電層（画素電極）を形成でき、保護膜をそ
のまま残存させることによりいわゆるパッシベーション
膜と称される保護膜を形成することができるようにな
る。
のみに透明導電層（画素電極）を形成でき、保護膜をそ
のまま残存させることによりいわゆるパッシベーション
膜と称される保護膜を形成することができるようにな
る。
【００５４】これにより、液晶を介して対向配置される
各透明基板のうちの一方の透明基板における加工が終了
し、それに用いられるマスク工程は３回で済むことにな
る。
各透明基板のうちの一方の透明基板における加工が終了
し、それに用いられるマスク工程は３回で済むことにな
る。
【００５５】したがって、本発明によればマスク工程の
大幅な低減を図ることができるようになる。
大幅な低減を図ることができるようになる。
【００５６】図１１は、本発明が適用される液晶表示基
板の他の実施例を示す平面図である。
板の他の実施例を示す平面図である。
【００５７】図１と異なる構成は、ＴＦＴ５０のソース
電極３０の信号バスライン２３と反対側のゲートバスラ
イン１２に該信号バスライン２３から延在するドレイン
電極２３Ｍを設けたことにある。このようにした場合、
書き込むべき画素に隣接する画素側の電荷が流れ込むの
を防止できる効果を奏することができるようになる。
電極３０の信号バスライン２３と反対側のゲートバスラ
イン１２に該信号バスライン２３から延在するドレイン
電極２３Ｍを設けたことにある。このようにした場合、
書き込むべき画素に隣接する画素側の電荷が流れ込むの
を防止できる効果を奏することができるようになる。
【００５８】また、このようにして構成された液晶表示
基板は、その駆動において、図中、下側方向から上側方
向へゲートバスライン１２に電圧を印加するようにして
もよいことはいうまでもない。この場合、ドレイン側か
ら供給される信号が当該の画素のみならず、隣接する画
素にも流れ込む現象を防止できる効果を有するようにな
る。
基板は、その駆動において、図中、下側方向から上側方
向へゲートバスライン１２に電圧を印加するようにして
もよいことはいうまでもない。この場合、ドレイン側か
ら供給される信号が当該の画素のみならず、隣接する画
素にも流れ込む現象を防止できる効果を有するようにな
る。
【００５９】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板の製造方法によれば、その製
造工数を大幅に低減させることができるようになる。
本発明による液晶表示基板の製造方法によれば、その製
造工数を大幅に低減させることができるようになる。
【図１】本発明による液晶表示基板の製造方法で得られ
る液晶表示基板の一実施例を示す平面図である。
る液晶表示基板の一実施例を示す平面図である。
【図２】図１のII−II線における断面図である。
【図３】図１のIII−III線における断面図である。
【図４】本発明が適用される液晶表示基板とその周辺回
路の等価回路図である。
路の等価回路図である。
【図５】本発明による液晶表示基板の製造方法の一実施
例の工程１．を示す説明図である。
例の工程１．を示す説明図である。
【図６】本発明による液晶表示基板の製造方法の一実施
例の工程２．を示す説明図である。
例の工程２．を示す説明図である。
【図７】本発明による液晶表示基板の製造方法の一実施
例の工程３．を示す説明図である。
例の工程３．を示す説明図である。
【図８】本発明による液晶表示基板の製造方法の一実施
例の工程４．を示す説明図である。
例の工程４．を示す説明図である。
【図９】本発明による液晶表示基板の製造方法の一実施
例の工程５．を示す説明図である。
例の工程５．を示す説明図である。
【図１０】本発明による液晶表示基板の製造方法の一実
施例の工程６．を示す説明図である。
施例の工程６．を示す説明図である。
【図１１】本発明による液晶表示基板の製造方法に適用
される液晶表示基板の他の実施例を示す平面図である。
される液晶表示基板の他の実施例を示す平面図である。
１２ ゲートバスライン ２３ 信号バスライン ８０ 画素電極 ９０ フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 箭内 雅弘 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 堀井 寿一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 橋本 雄一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 松田 正昭 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内
Claims (2)
- 【請求項１】 透明基板の主表面に、同一パターンの導
電層、高濃度の半導体層の順次積層体からなる信号バス
ラインを形成する工程と、この信号バスラインと交差し
て同一パターンの半導体層、絶縁層、導電層の順次積層
体からなるゲートバスラインを形成する工程と、これら
信号バスラインおよびゲートバスラインを被って前記透
明基板の主表面の全域に保護膜を形成する工程と、この
保護膜のその表面に形成したマスクを介して有効画素領
域に相当する領域に孔開けをする工程と、このように加
工された透明基板の主表面の全域に前記マスクを保持し
たままで透明導電層を形成する工程と、該マスクの上面
に形成された透明導電層を該マスクとともに除去する工
程とを含むことを特徴とする液晶表示基板の製造方法。 - 【請求項２】 請求項１記載の発明において、信号バス
ラインおよびゲートバスラインの端子部を、前記保護膜
の有効画素領域に相当する領域の孔開けの際になされる
該保護膜の孔開けによって形成することを特徴とする液
晶表示基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13309493A JPH06347822A (ja) | 1993-06-03 | 1993-06-03 | 液晶表示基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13309493A JPH06347822A (ja) | 1993-06-03 | 1993-06-03 | 液晶表示基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06347822A true JPH06347822A (ja) | 1994-12-22 |
Family
ID=15096705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13309493A Pending JPH06347822A (ja) | 1993-06-03 | 1993-06-03 | 液晶表示基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06347822A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000111958A (ja) * | 1998-10-01 | 2000-04-21 | Samsung Electronics Co Ltd | ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板 |
| JP2002214638A (ja) * | 2000-10-31 | 2002-07-31 | Samsung Electronics Co Ltd | 制御信号部及びその製造方法とこれを含む液晶表示装置及びその製造方法 |
| JP4493744B2 (ja) * | 1998-12-28 | 2010-06-30 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法 |
-
1993
- 1993-06-03 JP JP13309493A patent/JPH06347822A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000111958A (ja) * | 1998-10-01 | 2000-04-21 | Samsung Electronics Co Ltd | ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板 |
| JP4493744B2 (ja) * | 1998-12-28 | 2010-06-30 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法 |
| JP2002214638A (ja) * | 2000-10-31 | 2002-07-31 | Samsung Electronics Co Ltd | 制御信号部及びその製造方法とこれを含む液晶表示装置及びその製造方法 |
| US7583328B2 (en) | 2000-10-31 | 2009-09-01 | Samsung Electronics Co., Ltd. | Control signal unit for a liquid crystal display and a method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100596143B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| EP0430592B1 (en) | An active matrix display device | |
| JPH06308537A (ja) | 液晶表示パネル | |
| JPH06250211A (ja) | 液晶表示基板とその製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP2596949B2 (ja) | 液晶表示装置の製造方法 | |
| JP2008165242A (ja) | 液晶表示装置及びその製造方法 | |
| KR100264757B1 (ko) | 액티브 매트릭스 lcd 및 그 제조 방법 | |
| JPH0426084B2 (ja) | ||
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| US5432625A (en) | Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film | |
| JP3181692B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6349914B2 (ja) | ||
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| JPH06347822A (ja) | 液晶表示基板の製造方法 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JP3102819B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP3484307B2 (ja) | 液晶表示装置 | |
| WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
| JPS58192090A (ja) | マトリツクスアレ− | |
| JPH0713195A (ja) | 液晶表示基板 | |
| JPH08114815A (ja) | Ｔｆｔアクティブマトリクス液晶基板の製造方法 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| JPH0784270A (ja) | 液晶表示基板の製造方法 |